KR20100053045A - 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로 - Google Patents

듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로 Download PDF

Info

Publication number
KR20100053045A
KR20100053045A KR1020080112002A KR20080112002A KR20100053045A KR 20100053045 A KR20100053045 A KR 20100053045A KR 1020080112002 A KR1020080112002 A KR 1020080112002A KR 20080112002 A KR20080112002 A KR 20080112002A KR 20100053045 A KR20100053045 A KR 20100053045A
Authority
KR
South Korea
Prior art keywords
clock
delay
rising
signal
duty cycle
Prior art date
Application number
KR1020080112002A
Other languages
English (en)
Other versions
KR100962026B1 (ko
Inventor
장재민
김용주
한성우
송희웅
오익수
김형수
황태진
최해랑
이지왕
박창근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080112002A priority Critical patent/KR100962026B1/ko
Priority to US12/407,727 priority patent/US7915939B2/en
Publication of KR20100053045A publication Critical patent/KR20100053045A/ko
Application granted granted Critical
Publication of KR100962026B1 publication Critical patent/KR100962026B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00052—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter by mixing the outputs of fixed delayed signals with each other or with the input signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dram (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명의 듀티 사이클 보정 장치는, DLL 클럭에 고정적인 지연 시간을 부여하여 지연 라이징 클럭을 생성하는 고정 지연 수단; 제어 신호에 응답하여 상기 DLL 클럭을 지연시켜 지연 폴링 클럭을 생성하는 가변 지연 수단; 상기 지연 라이징 클럭과 상기 지연 폴링 클럭의 에지 타이밍에 따라 토글하는 보정 라이징 클럭과 보정 폴링 클럭을 생성하는 듀티 사이클 보정 수단; 및 상기 보정 라이징 클럭과 상기 보정 폴링 클럭의 듀티 사이클을 감지하여 상기 제어 신호를 생성하는 지연 제어 수단;을 포함하는 것을 특징으로 한다.
듀티 사이클, DLL 회로, 고정 지연, 가변 지연

Description

듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로{Duty Cycle Correction Apparatus and Semiconductor Integrated Circuit having the Same}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 상세하게는 반도체 집적 회로에 구비되는 듀티 사이클 보정 장치에 관한 것이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory)과 같은 반도체 집적 회로는 클럭의 라이징 에지와 폴링 에지를 모두 이용하여 데이터를 처리함으로써 그 동작 속도를 향상시킨다. 따라서 클럭의 라이징 에지 구간과 폴링 에지 구간의 비율, 즉 듀티비가 50:50으로 일치되지 않으면 동작 효율이 떨어지게 된다. 그러나 실제로 반도체 집적 회로 내에서 사용되는 클럭은 반도체 집적 회로의 실장 환경에서 노이즈 등의 여러 가지 요인에 의해 정확한 비율의 듀티비를 갖기가 어렵게 된다. 그러므로 반도체 집적 회로는 동작 효율을 향상시키기 위해 클럭의 듀티비를 보정하기 위한 듀티 사이클 보정 장치를 구비하여 클럭의 듀티비를 보정하고 있다.
현재까지의 듀티 사이클 보정 장치는 일반적으로 DLL(Delay Locked Loop) 회로에 구비되었으며, DLL 회로에서 출력되는 클럭 쌍의 듀티 사이클을 보정하는 형 태로서 구현되었다. 그런데, 이와 같이 DLL 회로의 출력단에서 클럭에 대한 듀티 사이클 보정 동작을 수행하여도, 이후 전송 라인에 존재하는 지연 소자들에 의해 클럭의 듀티비가 다시 왜곡되는 현상이 발생하게 된다. 또한, 이처럼 클럭 쌍을 전송하는 경우, 전송 라인은 라인 쌍으로 이루어져야 하며, 이에 따라 반도체 집적 회로의 면적 및 전력 효율이 저하되는 결과가 초래된다. 이처럼, 종래의 듀티 사이클 보정 장치는 DLL 회로에 구비되어야만 하였고, 전송 라인에 의한 신호 왜곡, 면적 효율 저하 및 전력 효율 저하 등의 부작용을 해결하기에, 활용 폭이 제한적이었다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 보다 향상된 듀티비 특성을 갖는 클럭을 제공하는 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로를 제공하는 데에 그 기술적 과제가 있다.
또한 본 발명은 신호 왜곡, 면적 효율 저하 및 전력 효율 저하 등의 부작용을 개선할 수 있는 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로를 제공하는 데에 다른 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 듀티 사이클 보정 장치는, DLL 클럭에 고정적인 지연 시간을 부여하여 지연 라이징 클럭을 생성하는 고정 지연 수단; 제어 신호에 응답하여 상기 DLL 클럭을 지연시켜 지연 폴링 클럭을 생성하는 가변 지연 수단; 상기 지연 라이징 클럭과 상기 지연 폴링 클럭의 에지 타이밍에 따라 토글하는 보정 라이징 클럭과 보정 폴링 클럭을 생성하는 듀티 사이클 보정 수단; 및 상기 보정 라이징 클럭과 상기 보정 폴링 클럭의 듀티 사이클을 감지하여 상기 제어 신호를 생성하는 지연 제어 수단;을 포함하는 것을 특징으로 한다.
또한 본 발명의 다른 실시예에 따른 반도체 집적 회로는, 보정 라이징 클럭을 이용하여 외부 클럭보다 소정 시간 앞선 위상을 갖는 DLL 클럭을 생성하는 DLL 회로; 상기 DLL 클럭을 전송하는 전송 라인; 상기 전송 라인으로부터 전달되는 상 기 DLL 클럭의 듀티 사이클을 보정하여 상기 보정 라이징 클럭과 보정 폴링 클럭을 생성하는 듀티 사이클 보정 장치; 및 상기 보정 라이징 클럭과 상기 보정 폴링 클럭을 이용하여 데이터 출력 동작을 수행하는 데이터 출력 장치;를 포함하는 것을 특징으로 한다.
본 발명의 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로는, 전송 라인에 의한 신호 왜곡으로 인한 부작용을 감소시킴으로써, 데이터 출력 장치에 보다 향상된 듀티비 특성을 갖는 클럭을 제공하는 효과를 창출한다.
또한 본 발명의 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로는 클럭 전송 라인의 수를 감소시킴으로써, 면적 효율 저하 및 전력 효율 저하 등의 부작용을 개선할 수 있는 효과를 창출한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 집적 회로의 구성을 나타낸 블록도이다.
도시한 바와 같이, 본 발명의 일 실시예에 따른 반도체 집적 회로는, 보정 라이징 클럭(rclk_crt)을 이용하여 외부 클럭(clk_ext)보다 소정 시간 앞선 위상을 갖는 DLL 클럭(clk_dll)을 생성하는 DLL 회로(10); 상기 DLL 클럭(clk_dll)을 전송하는 전송 라인(20); 상기 전송 라인(20)으로부터 전달되는 상기 DLL 클 럭(clk_dll)의 듀티 사이클을 보정하여 상기 보정 라이징 클럭(rclk_crt)과 보정 폴링 클럭(fclk_crt)을 생성하는 듀티 사이클 보정 장치(30); 및 상기 보정 라이징 클럭(rclk_crt)과 상기 보정 폴링 클럭(fclk_crt)을 이용하여 데이터 출력 동작을 수행하는 데이터 출력 장치(40);를 포함한다.
여기에서, 상기 DLL 회로(10)는 상기 보정 라이징 클럭(rclk_crt)을 내부에 구비된 리플리카 지연기의 입력으로 활용한다. 이에 따라, 상기 DLL 회로(10)는 보다 정확히 상기 전송 라인(20)에 구비되는 지연 소자들에 의한 지연 시간을 모니터링할 수 있다. 이후, 상기 DLL 회로(10)는 클럭 쌍이 아닌 단일 위상의 클럭으로서 상기 DLL 클럭(clk_dll)을 출력한다.
상기 듀티 사이클 보정 장치(30)는 상기 전송 라인(20)을 통해 전달되는 상기 DLL 클럭(clk_dll)을 고정 지연 및 가변 지연시켜 복수 개의 클럭들을 생성하고, 이들을 이용하여 듀티 사이클 보정 동작을 수행함으로써 상기 보정 라이징 클럭(rclk_crt)과 상기 보정 폴링 클럭(fclk_crt)을 생성한다. 따라서 상기 DLL 클럭(clk_dll)의 듀티 사이클이 상기 전송 라인(20)에 존재하는 지연 성분에 의해 왜곡되더라도, 이후 상기 듀티 사이클 보정 장치(30)가 이를 보정할 수 있으므로, 상기 데이터 출력 장치(40)에는 보다 향상된 듀티비 특성의 클럭 쌍이 전달될 수 있게 된다.
또한, 클럭 쌍이 아닌 하나의 클럭을 전송하는 상기 전송 라인(20)은 종래에 비해 그 점유 면적이 감소된다. 따라서, 반도체 집적 회로의 면적 효율이 향상되는 이점이 발생하게 되며, 아울러 종래에 비해 상기 전송 라인(20)에서 소모되는 전류 의 양이 감소되어 전력 효율이 향상되는 이점 또한 발생하게 된다.
도 2는 도 1에 도시한 듀티 사이클 보정 장치의 구성을 나타낸 제 1 예시도이다.
도시한 것과 같이, 상기 듀티 사이클 보정 장치(30a)는, 상기 DLL 클럭(clk_dll)에 고정적인 지연 시간을 부여하여 지연 라이징 클럭(rclkd)을 생성하는 고정 지연 수단(310); n 비트의 제어 신호(ctrl<1:n>)에 응답하여 상기 DLL 클럭(clk_dll)을 지연시켜 지연 폴링 클럭(fclkd)을 생성하는 가변 지연 수단(320); 상기 지연 라이징 클럭(rclkd)과 상기 지연 폴링 클럭(fclkd)의 에지 타이밍에 따라 토글하는 상기 보정 라이징 클럭(rclk_crt)과 상기 보정 폴링 클럭(fclk_crt)을 생성하는 듀티 사이클 보정 수단(330); 및 상기 보정 라이징 클럭(rclk_crt)과 상기 보정 폴링 클럭(fclk_crt)의 듀티 사이클을 감지하여 상기 n 비트의 제어 신호(ctrl<1:n>)를 생성하는 지연 제어 수단(340);을 포함한다.
상기 지연 제어 수단(340)은, 상기 보정 라이징 클럭(rclk_crt)과 상기 보정 폴링 클럭(fclk_crt)의 듀티 사이클을 감지하여 감지 신호(det)를 생성하는 듀티 사이클 감지 수단(342); 및 상기 감지 신호(det)에 응답하여 상기 n 비트의 제어 신호(ctrl<1:n>)를 생성하는 제어 신호 생성 수단(344);을 포함한다.
상기 고정 지연 수단(310)은 고정적인 지연값을 갖는 지연 소자들을 이용하여 상기 DLL 클럭(clk_dll)에 고정적인 지연 시간을 부여하여 상기 지연 라이징 클럭(rclkd)을 생성한다. 반면에, 상기 가변 지연 수단(320)은 상기 n 비트의 제어 신호(ctrl<1:n>)의 논리값에 따라 상기 폴링 클럭(fclk)을 가변적으로 지연시켜 상 기 지연 폴링 클럭(fclkd)을 생성한다. 이와 같은 동작에 의해 생성되는 상기 지연 라이징 클럭(rclkd)과 상기 지연 폴링 클럭(fclkd)은 서로 반주기만큼의 위상차를 갖는 것이 바람직하다.
이처럼, 상기 고정 지연 수단(310)과 상기 가변 지연 수단(320)을 구비하는 것은, 상기 듀티 사이클 보정 수단(330)으로부터 출력되는 상기 보정 라이징 클럭(rclk_crt)이 상기 DLL 회로(10)에 피드백 되기 때문에, 상기 보정 라이징 클럭(rclk_ctr)의 위상을 고정시킴으로써, 상기 듀티 사이클 보정 장치(30a)가 듀티 사이클 보정 동작을 수행하되, 상기 DLL 회로(10)의 동작에 영향을 미치지 않게 하기 위함이다. 상기 지연 라이징 클럭(rclkd)이 가변 지연 동작에 의해 생성된다면, 상기 보정 라이징 클럭(rclk_crt)의 위상 변동은 상기 DLL 회로(10)의 동작에 영향을 미치게 될 것이다.
상기 듀티 사이클 보정 수단(330)은 상기 지연 라이징 클럭(rclkd)과 상기 지연 폴링 클럭(fclkd)의 라이징 에지 타임마다 서로 반대의 위상으로 토글(Toggle)하는 두 개의 클럭을 생성하여, 이들을 각각 상기 보정 라이징 클럭(rclk_crt)과 상기 보정 폴링 클럭(fclk_crt)으로서 출력한다. 상기 듀티 사이클 보정 장치(30a)의 상기 DLL 클럭(clk_dll)에 대한 듀티 사이클 보정 동작이 진행되면서, 상기 지연 라이징 클럭(rclkd)과 상기 지연 폴링 클럭(fclkd)은 점점 서로 반주기만큼의 위상차를 갖게 되고, 이에 따라 상기 보정 라이징 클럭(rclk_crt)과 상기 보정 폴링 클럭(fclk_crt)은 서로 반대의 위상을 갖게 되어 간다.
상기 듀티 사이클 감지 수단(342)은 일반적인 듀티 어큐뮬레이 터(Accumulator)의 구성을 통해 용이하게 구현될 수 있다. 즉, 상기 듀티 사이클 감지 수단(342)은 상기 보정 라이징 클럭(rclk_crt)과 상기 보정 폴링 클럭(fclk_crt)의 하이(High) 구간과 로우(Low) 구간의 길이를 파악하고, 파악된 정보를 상기 감지 신호(det)를 통해 출력한다.
이후, 상기 제어 신호 생성 수단(344)은 상기 감지 신호(det)에 응답하여 n 비트의 디지털 신호들로 구성되는 상기 제어 신호(ctrl<1:n>)의 논리값을 변화시키는 형태로 구현될 수 있다. 이 때, 상기 n 비트의 제어 신호(ctrl<1:n>)는 상기 감지 신호(det)의 레벨에 따라 논리값이 ‘1’인 비트의 개수가 증가 또는 감소하는 형태로 구성되는 것이 바람직하다. 상기 듀티 사이클 감지 수단(342)과 상기 제어 신호 생성 수단(344), 즉 상기 지연 제어 수단(340)의 구성은 당업자에게 공지된 기술에 해당하며, 따라서 그 구성에 대한 상세한 설명은 생략하기로 한다.
이처럼, 상기 듀티 사이클 보정 장치(30a)는 클럭 쌍이 아닌, 단일한 클럭 신호인 상기 DLL 클럭(clk_dll)을 입력 받고, 이에 대한 위상 반전 동작을 수행함으로써 클럭 쌍을 생성한다. 그리고, 자체적인 피드백 루프를 이용하여, 출력되는 클럭들, 즉 상기 보정 라이징 클럭(rclk_crt)과 상기 보정 폴링 클럭(fclk_crt)의 듀티 사이클을 감지하고, 이에 따라 서로 반주기만큼의 위상차를 갖는 상기 지연 라이징 클럭(rclkd)과 상기 지연 폴링 클럭(fclkd)을 생성한다. 이후, 상기 보정 라이징 클럭(rclk_crt)과 상기 보정 폴링 클럭(fclk_crt)은 상기 지연 라이징 클럭(rclkd)과 상기 지연 폴링 클럭(fclkd)의 라이징 에지 타임마다 토글하는 형태로 구현되므로, 50:50의 듀티비를 가질 수 있게 된다.
도 3는 도 2에 도시한 가변 지연 수단의 상세 구성도이다.
도시한 바와 같이, 상기 가변 지연 수단(320)은, 상기 DLL 클럭(clk_dll)을 제 1 시간만큼 지연시켜 제 1 지연 신호(dly1)를 생성하는 제 1 지연부(322); 상기 DLL 클럭(clk_dll)을 제 2 시간만큼 지연시켜 제 2 지연 신호(dly2)를 생성하는 제 2 지연부(324); 및 상기 n 비트의 제어 신호(ctrl<1:n>)에 응답하여 상기 제 1 지연 신호(dly1)와 상기 제 2 지연 신호(dly2)의 위상을 혼합하여 상기 지연 폴링 클럭(fclkd)을 생성하는 위상 혼합부(326);를 포함한다.
여기에서, 상기 제 1 지연부(322)가 갖는 지연 시간인 상기 제 1 시간과 상기 제 2 지연부(324)가 갖는 지연 시간인 상기 제 2 시간은 서로 크기가 다른 시간이다. 여기에서는 상기 제 1 시간보다 상기 제 2 시간이 더 큰 시간인 것으로 가정하기로 한다. 상기 제 1 지연부(322)와 상기 제 2 지연부(324)의 구성은 복수 개의 지연 소자들의 조합으로 용이하게 구현할 수 있다.
상기 위상 혼합부(326)는, 제 1 노드(N1); 상기 제 n 비트의 제어 신호(ctrl<1:n>)에 응답하여 상기 제 1 지연 신호(dly1)를 구동하여 상기 제 1 노드(N1)에 전달하는 제 1 구동부(3262); 상기 n 비트의 제어 신호(ctrl<1:n>)에 응답하여 상기 제 2 지연 신호(dly2)를 구동하여 상기 제 1 노드(N1)에 전달하는 제 2 구동부(3264); 및 상기 제 1 노드(N1)에 전달된 신호를 버퍼링하여 상기 지연 폴링 클럭(fclkd)을 출력하는 버퍼링부(3266);를 포함한다.
여기에서, 상기 제 1 구동부(3262)는 상기 n 비트의 제어 신호(ctrl<1:n>)의 각 비트를 입력 받는 n 개의 제 1 인버터(IV1<1:n>); 및 상기 n 비트의 제어 신 호(ctrl<1:n>)의 각 비트와 상기 n 개의 제 1 인버터(IV1<1:n>) 중 해당 인버터의 출력 신호에 응답하여 상기 제 1 지연 신호(dly1)를 구동하여 상기 제 1 노드(N1)에 출력하는 n 개의 제 1 제어 인버터(CIV1<1:n>);를 포함한다.
또한, 상기 제 2 구동부(3264)는 상기 n 비트의 제어 신호(ctrl<1:n>)의 각 비트를 입력 받는 n 개의 제 2 인버터(IV2<1:n>); 및 상기 n 비트의 제어 신호(ctrl<1:n>)의 각 비트와 상기 n 개의 제 2 인버터(IV2<1:n>) 중 해당 인버터의 출력 신호에 응답하여 상기 제 2 지연 신호(dly2)를 구동하여 상기 제 1 노드(N1)에 출력하는 n 개의 제 2 제어 인버터(CIV2<1:n>);를 포함한다.
상기 버퍼링부(3266)는 제 3 인버터(IV3)를 포함한다.
상기 n 비트의 제어 신호(ctrl<1:n>)가 각각 갖는 전위 레벨에 따라, 상기 제 1 구동부(3262)에서 활성화되는 제어 인버터의 개수와 상기 제 2 구동부(3264)에서 활성화되는 제어 인버터의 개수가 결정된다. 만약에, 상기 n 비트의 제어 신호(ctrl<1:n>)의 제어에 따라, 상기 제 1 구동부(3262)가 상기 제 2 구동부(3264)에 비해 더 강한 구동력을 갖는다면, 상기 지연 폴링 클럭(fclkd)은 상기 제 2 지연 신호(dly2)보다 상기 제 1 지연 신호(dly1)에 더 가까운 위상을 갖게 된다. 이처럼, 상기 위상 혼합부(326)는 상기 n 비트의 제어 신호(ctrl<1:n>)에 응답하여 상기 제 1 구동부(3262)와 상기 제 2 구동부(3264)에서 각각 활성화되는 제어 인버터들의 개수를 조정하며, 이에 따라 상기 지연 폴링 클럭(fclkd)의 출력 타이밍이 정밀하게 제어될 수 있다.
도 4는 도 2에 도시한 듀티 사이클 보정 수단의 상세 구성도이다.
도시한 바와 같이, 상기 듀티 사이클 보정 수단(330)은, 제 2 노드(N2); 제 3 노드(N3); 상기 지연 라이징 클럭(rclkd)의 라이징 에지마다 펄스 형태로 발생하는 라이징 펄스 신호(rpls)를 생성하는 라이징 펄스 생성부(331); 상기 지연 폴링 클럭(fclkd)의 라이징 에지마다 펄스 형태로 발생하는 폴링 펄스 신호(fpls)를 생성하는 폴링 펄스 생성부(332); 상기 라이징 펄스 신호(rpls)와 상기 폴링 펄스 신호(fpls)에 응답하여 토글하는 라이징 구동 클럭(rclk_drv)을 생성하여 상기 제 2 노드(N2)에 출력하는 라이징 클럭 생성부(333); 상기 라이징 펄스 신호(rpls)와 상기 폴링 펄스 신호(fpls)에 응답하여 토글하는 폴링 구동 클럭(fclk_drv)을 생성하여 상기 제 3 노드(N3)에 출력하는 폴링 클럭 생성부(334); 리셋 신호(rst)에 응답하여 상기 라이징 구동 클럭(rclk_drv)을 래치 및 구동하여 상기 보정 라이징 클럭(rclk_crt)을 생성하는 라이징 래치부(335); 및 상기 리셋 신호(rst)에 응답하여 상기 폴링 구동 클럭(fclk_drv)을 래치 및 구동하여 상기 보정 폴링 클럭(fclk_crt)을 생성하는 폴링 래치부(336);를 포함한다.
여기에서, 상기 라이징 펄스 생성부(331)는, 상기 지연 라이징 클럭(rclkd)을 입력 받는 제 4 인버터(IV4); 및 상기 지연 라이징 클럭(rclkd)과 상기 제 4 인버터(IV4)의 출력 신호를 입력 받아 상기 라이징 펄스 신호(rpls)를 출력하는 제 1 낸드게이트(ND1);를 포함한다.
그리고 상기 폴링 펄스 생성부(332)는, 상기 지연 폴링 클럭(fclkd)을 입력 받는 제 5 인버터(IV5); 및 상기 지연 폴링 클럭(fclkd)과 상기 제 5 인버터(IV5)의 출력 신호를 입력 받아 상기 폴링 펄스 신호(fpls)를 출력하는 제 2 낸드게이 트(ND2);를 포함한다.
상기 라이징 클럭 구동부(333)는, 상기 라이징 펄스 신호(rpls)를 구동하는 제 1 드라이버(DRV1); 상기 폴링 펄스 신호(fpls)를 입력 받는 제 6 인버터(IV6); 게이트 단에 상기 제 1 드라이버(DRV1)의 출력 신호가 입력되고 소스 단에 외부 공급전원(VDD)이 인가되며 드레인 단이 상기 제 2 노드(N2)에 접속되는 제 1 트랜지스터(TR1); 게이트 단에 상기 제 1 드라이버(DRV1)의 출력 신호가 입력되고 드레인 단이 상기 제 2 노드(N2)에 접속되는 제 2 트랜지스터(TR2); 및 게이트 단에 상기 제 6 인버터(IV6)의 출력 신호가 입력되고 드레인 단이 상기 제 2 트랜지스터(TR2)의 소스 단에 접속되며 소스 단이 접지되는 제 3 트랜지스터(TR3);를 포함한다.
상기 폴링 클럭 구동부(334)는, 상기 폴링 펄스 신호(fpls)를 구동하는 제 2 드라이버(DRV2); 상기 라이징 펄스 신호(rpls)를 입력 받는 제 7 인버터(IV7); 게이트 단에 상기 제 2 드라이버(DRV2)의 출력 신호가 입력되고 소스 단에 외부 공급전원(VDD)이 인가되며 드레인 단이 상기 제 3 노드(N3)에 접속되는 제 4 트랜지스터(TR4); 게이트 단에 상기 제 2 드라이버(DRV2)의 출력 신호가 입력되고 드레인 단이 상기 제 3 노드(N3)에 접속되는 제 5 트랜지스터(TR5); 및 게이트 단에 상기 제 7 인버터(IV7)의 출력 신호가 입력되고 드레인 단이 상기 제 5 트랜지스터(TR5)의 소스 단에 접속되며 소스 단이 접지되는 제 6 트랜지스터(TR6);를 포함한다.
상기 라이징 래치부(335)는 게이트 단에 상기 리셋 신호(rst)가 입력되고 소스 단에 상기 외부 공급전원(VDD)이 인가되며 드레인 단이 상기 제 2 노드(N2)에 접속되는 제 7 트랜지스터(TR7); 상기 라이징 구동 클럭(rclk_drv)을 입력 받는 제 8 인버터(IV8); 상기 제 8 인버터(IV8)와 래치 구조를 형성하는 제 9 인버터(IV9); 및 상기 제 8 인버터(IV8)의 출력 신호를 입력 받아 상기 보정 라이징 클럭(rclk_crt)을 출력하는 제 10 인버터(IV10);를 포함한다.
상기 라이징 래치부(336)는 게이트 단에 상기 리셋 신호(rst)가 입력되고 소스 단에 상기 외부 공급전원(VDD)이 인가되며 드레인 단이 상기 제 3 노드(N3)에 접속되는 제 8 트랜지스터(TR8); 상기 폴링 구동 클럭(fclk_drv)을 입력 받는 제 11 인버터(IV11); 상기 제 11 인버터(IV11)와 래치 구조를 형성하는 제 12 인버터(IV12); 및 상기 제 11 인버터(IV11)의 출력 신호를 입력 받아 상기 보정 폴링 클럭(fclk_crt)을 출력하는 제 13 인버터(IV13);를 포함한다.
이와 같이 구성된 상기 듀티 사이클 보정 수단(330)에서, 상기 라이징 펄스 신호(rpls)와 상기 폴링 펄스 신호(fpls)는 각각 상기 지연 라이징 클럭(rclkd)과 상기 지연 폴링 클럭(fclkd)의 라이징 에지 타임마다 로우 레벨(Low Level)로 토글하는 형태로 구현된다. 상기 지연 라이징 클럭(rclkd)과 상기 지연 폴링 클럭(fclkd)은 서로 반주기만큼의 위상차가 나도록 제어되므로, 상기 라이징 펄스 신호(rpls)와 상기 폴링 펄스 신호(fpls) 또한 상기 지연 라이징 클럭(rclkd) 또는 상기 지연 폴링 클럭(fclkd)의 반주기만큼의 위상차가 나는 형태로 제어된다.
이후, 상기 라이징 구동 클럭(rclk_drv)은 상기 폴링 펄스 신호(fpls)의 토글시 로우 레벨로 천이하고, 상기 라이징 펄스 신호(rpls)의 토글시 하이 레벨(High Level)로 천이하는 형태로 구현된다. 마찬가지로, 상기 폴링 구동 클럭(fclk_drv)은 상기 라이징 펄스 신호(rpls)의 토글시 로우 레벨로 천이하고, 상 기 폴링 펄스 신호(fpls)의 토글시 하이 레벨로 천이하는 형태로 구현된다.
상기 리셋 신호(rst)는 로우 인에이블(Low Enable) 신호로서 구현된다. 상기 리셋 신호(rst)가 인에이블 되었다가 디스에이블 되면, 이후 상기 라이징 래치부(335)는 상기 라이징 구동 클럭(rclk_drv)을 래치 및 구동하여 상기 보정 라이징 클럭(rclk_crt)을 생성하고, 상기 폴링 래치부(336)는 상기 폴링 구동 클럭(fclk_drv)을 래치 및 구동하여 상기 보정 폴링 클럭(fclk_crt)을 생성한다. 이와 같은 동작이 반복적으로 수행되면서, 상기 보정 라이징 클럭(rclk_crt)과 상기 보정 폴링 클럭(fclk_crt)은 점차 50:50의 듀티비를 갖는 클럭으로서 구현 가능하게 된다.
도 5는 도 2에 도시한 듀티 사이클 보정 장치의 동작을 설명하기 위한 타이밍도이다.
도면에는 상기 DLL 클럭(clk_dll)의 로우 구간이 하이 구간에 비해 좁은 것을 예시적으로 나타내었다. 상기 지연 라이징 클럭(rclkd)과 상기 지연 폴링 클럭(fclkd)은 상기 DLL 클럭(clk_dll)의 지연에 의해 생성되며(상기 지연 라이징 클럭(rclkd)은 고정 지연에 의해, 상기 지연 폴링 클럭(fclkd)은 가변 지연에 의해 생성), 상기 지연 라이징 클럭(rclkd)의 라이징 에지(Rising Edge)와 상기 지연 폴링 클럭(fclkd)의 라이징 에지는 상기 n 비트의 제어 신호(ctrl<1:n>)의 제어에 따라 서로 상기 DLL 클럭(clk_dll)의 반주기만큼의 위상차를 갖게 된다.
상기 라이징 펄스 신호(rpls)와 상기 폴링 펄스 신호(fpls)는 각각 상기 지연 라이징 클럭(rclkd)과 상기 지연 폴링 클럭(fclkd)의 라이징 에지 타임마다 토 글하는 형태로 구현되며, 이후 상기 보정 라이징 클럭(rclk_crt)과 상기 보정 폴링 클럭(fclk_crt)은 상기 라이징 펄스 신호(rpls)와 상기 폴링 펄스 신호(fpls)가 토글함에 의해 서로 반대의 위상을 갖고 토글하는 형태로 구현된다.
도 6은 도 1에 도시한 듀티 사이클 보정 장치의 구성을 나타낸 제 2 예시도이다.
본 실시예의 듀티 사이클 보정 장치(30b)는 고정 지연 수단(510), 가변 지연 수단(520), 듀티 사이클 보정 수단(550) 및 지연 제어 수단(560)을 포함한다는 점에서 앞선 실시예와 유사한 구성이다. 여기에서도, 상기 지연 제어 수단(560)은 듀티 사이클 감지 수단(562)과 제어 신호 생성 수단(564)을 포함한다. 그러나, 고정 및 가변 지연 수단(530)과 스위칭 수단(540)이 추가로 구비되며, 상기 지연 폴링 클럭(fclkd)은 상기 가변 지연 수단(520)의 출력 클럭과 상기 고정 및 가변 지연 수단(530)의 출력 클럭 중 어느 하나를 선택함에 의해 구현된다. 상기 스위칭 수단(540)의 동작을 제어하기 위한 선택 신호(sel)는 퓨즈 옵션(Fuse Option) 또는 MRS(Mode Register Set) 회로 등을 이용하여 미리 설정함에 의해 구현 가능하다.
상기 가변 지연 수단(520)의 지연량을 최대화 또는 최소화시켜도 상기 가변 지연 수단(520)의 출력 클럭은 상기 지연 라이징 클럭(rclkd)과 반주기만큼의 위상차가 나지 않을 수 있다. 상기 고정 및 가변 지연 수단(530)은 이와 같은 문제점이 발생하는 경우를 대비하여 구비되며, 내부에 고정 지연과 가변 지연을 직렬로 연결한 형태의 구성을 갖는다. 즉, 내부에 구비하는 고정 지연의 양에 따라 출력 클럭의 위상의 범위가 결정될 수 있다.
상술한 바와 같이, 본 발명의 듀티 사이클 보정 장치는, 클럭 쌍이 아닌 단일한 클럭을 입력 받아 이를 고정 지연 및 가변 지연시킴에 의해 생성한 클럭들을 이용하여 듀티 사이클 보정 동작을 수행한다. 이에 따라, 상기 듀티 사이클 보정 장치는 반드시 DLL 회로 내에 구비될 필요가 없게 되므로, 데이터 출력 장치 등 클럭을 사용하는 영역에 구비될 수 있으며, 이에 따라 보다 향상된 듀티 특성을 갖는 클럭을 데이터 출력 장치 등의 영역에 제공할 수 있게 된다. 또한, 본 발명의 반도체 집적 회로에서는 DLL 회로가 상기 듀티 사이클 보정 장치로부터 출력되는 클럭을 피드백 받아 지연 고정 동작을 수행할 수 있으며, 이에 따라 보다 정확한 지연 모델링 값을 이용하여 DLL 클럭을 생성할 수 있다. 아울러, DLL 회로에서 출력되는 DLL 클럭을 전송하는 전송 라인이 점유하는 면적을 감소시킴으로써, 반도체 집적 회로의 고집적화 구현을 용이하게 할 수 있으며, 전송 라인에서 소모되는 전류를 절감하여 저전력화 구현에 대한 기술적 토대를 제공할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 집적 회로의 구성을 나타낸 블록도,
도 2는 도 1에 도시한 듀티 사이클 보정 장치의 구성을 나타낸 제 1 예시도,
도 3은 도 2에 도시한 가변 지연 수단의 상세 구성도,
도 4는 도 2에 도시한 듀티 사이클 보정 수단의 상세 구성도,
도 5는 도 2에 도시한 듀티 사이클 보정 장치의 동작을 설명하기 위한 타이밍도,
도 6은 도 1에 도시한 듀티 사이클 보정 장치의 구성을 나타낸 제 2 예시도이다.
<도면의 주요 부분에 대한 부호 설명>
10 : DLL 회로 20 : 전송 라인
30 : 듀티 사이클 보정 장치 40 : 데이터 출력 장치
310 : 고정 지연 수단 320 : 가변 지연 수단
330 : 듀티 사이클 보정 수단 340 : 지연 제어 수단

Claims (19)

  1. DLL 클럭에 고정적인 지연 시간을 부여하여 지연 라이징 클럭을 생성하는 고정 지연 수단;
    제어 신호에 응답하여 상기 DLL 클럭을 지연시켜 지연 폴링 클럭을 생성하는 가변 지연 수단;
    상기 지연 라이징 클럭과 상기 지연 폴링 클럭의 에지 타이밍에 따라 토글하는 보정 라이징 클럭과 보정 폴링 클럭을 생성하는 듀티 사이클 보정 수단; 및
    상기 보정 라이징 클럭과 상기 보정 폴링 클럭의 듀티 사이클을 감지하여 상기 제어 신호를 생성하는 지연 제어 수단;
    을 포함하는 듀티 사이클 보정 장치.
  2. 제 1 항에 있어서,
    상기 DLL 클럭은 클럭 쌍이 아닌 단일한 클럭으로서 입력되는 것을 특징으로 하는 듀티 사이클 보정 장치.
  3. 제 1 항에 있어서,
    상기 제어 신호는 복수 비트의 디지털 신호로서 구현되며,
    상기 가변 지연 수단은, 상기 제어 신호의 논리값에 따라 상기 DLL 클럭을 가변적으로 지연시키켜 상기 지연 폴링 클럭이 상기 지연 라이징 클럭과 반주기만 큼의 위상차를 갖게 하도록 구성됨을 특징으로 하는 듀티 사이클 보정 장치.
  4. 제 3 항에 있어서,
    상기 가변 지연 수단은,
    상기 DLL 클럭을 제 1 시간만큼 지연시켜 제 1 지연 신호를 생성하는 제 1 지연부;
    상기 DLL 클럭을 상기 제 1 시간보다 작은 제 2 시간만큼 지연시켜 제 2 지연 신호를 생성하는 제 2 지연부; 및
    상기 제어 신호에 응답하여 상기 제 1 지연 신호와 상기 제 2 지연 신호의 위상을 혼합하여 상기 지연 폴링 클럭을 생성하는 위상 혼합부;
    를 포함하는 것을 특징으로 하는 듀티 사이클 보정 장치.
  5. 제 4 항에 있어서,
    상기 위상 혼합부는,
    제 1 노드;
    상기 제어 신호에 응답하여 상기 제 1 지연 신호를 구동하여 상기 제 1 노드에 전달하는 제 1 구동부;
    상기 제어 신호에 응답하여 상기 제 2 지연 신호를 구동하여 상기 제 1 노드에 전달하는 제 2 구동부; 및
    상기 제 1 노드에 전달된 신호를 버퍼링하여 상기 지연 폴링 클럭을 출력하 는 버퍼링부;
    를 포함하는 것을 특징으로 하는 듀티 사이클 보정 장치.
  6. 제 1 항에 있어서,
    상기 듀티 사이클 보정 수단은, 상기 지연 라이징 클럭과 상기 지연 폴링 클럭의 라이징 에지 타임마다 서로 반대의 위상으로 토글하는 상기 보정 라이징 클럭과 상기 보정 폴링 클럭을 생성하도록 구성됨을 특징으로 하는 듀티 사이클 보정 장치.
  7. 제 6 항에 있어서,
    상기 듀티 사이클 보정 수단은,
    상기 지연 라이징 클럭의 라이징 에지마다 펄스 형태로 발생하는 라이징 펄스 신호를 생성하는 라이징 펄스 생성부;
    상기 지연 폴링 클럭의 라이징 에지마다 펄스 형태로 발생하는 폴링 펄스 신호를 생성하는 폴링 펄스 생성부;
    상기 라이징 펄스 신호와 상기 폴링 펄스 신호에 응답하여 토글하는 라이징 구동 클럭을 생성하는 라이징 클럭 생성부;
    상기 라이징 펄스 신호와 상기 폴링 펄스 신호에 응답하여 토글하는 폴링 구동 클럭을 생성하는 폴링 클럭 생성부;
    리셋 신호에 응답하여 상기 라이징 구동 클럭을 래치 및 구동하여 상기 보정 라이징 클럭을 생성하는 라이징 래치부; 및
    상기 리셋 신호에 응답하여 상기 폴링 구동 클럭을 래치 및 구동하여 상기 보정 폴링 클럭을 생성하는 폴링 래치부;
    를 포함하는 것을 특징으로 하는 듀티 사이클 보정 장치.
  8. 제 1 항에 있어서,
    상기 지연 제어 수단은,
    상기 보정 라이징 클럭과 상기 보정 폴링 클럭의 듀티 사이클을 감지하여 감지 신호를 생성하는 듀티 사이클 감지 수단; 및
    상기 감지 신호에 응답하여 상기 제어 신호를 생성하는 제어 신호 생성 수단;
    을 포함하는 것을 특징으로 하는 듀티 사이클 보정 장치.
  9. 제 8 항에 있어서,
    상기 제어 신호 생성 수단은, 상기 감지 신호에 응답하여 제 1 논리값을 갖는 비트의 개수가 증가 또는 감소하는 복수 비트의 디지털 신호를 상기 제어 신호로서 출력하는 것을 특징으로 하는 듀티 사이클 보정 장치.
  10. 제 1 항에 있어서,
    상기 DLL 클럭에 고정적인 지연량을 부여하고, 상기 제어 신호에 응답하여 지연된 클럭을 다시 가변 지연시키는 고정 및 가변 지연 수단; 및
    선택 신호에 응답하여 상기 가변 지연 수단의 출력 신호와 상기 고정 및 가변 지연 수단의 출력 신호를 선택적으로 상기 듀티 사이클 보정 수단의 상기 지연 폴링 클럭의 입력단에 전달하는 스위칭 수단;
    을 추가로 포함하는 듀티 사이클 보정 장치.
  11. 보정 라이징 클럭을 이용하여 외부 클럭보다 소정 시간 앞선 위상을 갖는 DLL 클럭을 생성하는 DLL(Delay Locked Loop) 회로;
    상기 DLL 클럭을 전송하는 전송 라인;
    상기 전송 라인으로부터 전달되는 상기 DLL 클럭의 듀티 사이클을 보정하여 상기 보정 라이징 클럭과 보정 폴링 클럭을 생성하는 듀티 사이클 보정 장치; 및
    상기 보정 라이징 클럭과 상기 보정 폴링 클럭을 이용하여 데이터 출력 동작을 수행하는 데이터 출력 장치;
    를 포함하는 반도체 집적 회로.
  12. 제 11 항에 있어서,
    상기 DLL 회로는, 상기 보정 라이징 클럭을 피드백 받아 내부에 구비된 리플리카 지연기의 입력 신호로서 이용하도록 구성됨을 특징으로 하는 반도체 집적 회로.
  13. 제 11 항에 있어서,
    상기 DLL 회로는, 클럭 쌍이 아닌 단일한 클럭으로서 상기 DLL 클럭을 출력하도록 구성됨을 특징으로 하는 반도체 집적 회로.
  14. 제 13 항에 있어서,
    상기 듀티 사이클 보정 장치는,
    상기 DLL 클럭에 고정적인 지연 시간을 부여하여 지연 라이징 클럭을 생성하는 고정 지연 수단;
    제어 신호에 응답하여 상기 DLL 클럭을 지연시켜 지연 폴링 클럭을 생성하는 가변 지연 수단;
    상기 지연 라이징 클럭과 상기 지연 폴링 클럭의 에지 타이밍에 따라 토글하는 상기 보정 라이징 클럭과 보정 폴링 클럭을 생성하는 듀티 사이클 보정 수단; 및
    상기 보정 라이징 클럭과 상기 보정 폴링 클럭의 듀티 사이클을 감지하여 상기 제어 신호를 생성하는 지연 제어 수단;
    을 포함하는 것을 특징으로 하는 반도체 집적 회로.
  15. 제 14 항에 있어서,
    상기 제어 신호는 복수 비트의 디지털 신호로서 구현되며,
    상기 가변 지연 수단은, 상기 제어 신호의 논리값에 따라 상기 DLL 클럭을 가변적으로 지연시키켜 상기 지연 폴링 클럭이 상기 지연 라이징 클럭과 반주기만큼의 위상차를 갖게 하도록 구성됨을 특징으로 하는 반도체 집적 회로.
  16. 제 15 항에 있어서,
    상기 가변 지연 수단은,
    상기 DLL 클럭을 제 1 시간만큼 지연시켜 제 1 지연 신호를 생성하는 제 1 지연부;
    상기 DLL 클럭을 상기 제 1 시간보다 작은 제 2 시간만큼 지연시켜 제 2 지연 신호를 생성하는 제 2 지연부; 및
    상기 제어 신호에 응답하여 상기 제 1 지연 신호와 상기 제 2 지연 신호의 위상을 혼합하여 상기 지연 폴링 클럭을 생성하는 위상 혼합부;
    를 포함하는 것을 특징으로 하는 반도체 집적 회로.
  17. 제 14 항에 있어서,
    상기 듀티 사이클 보정 수단은, 상기 지연 라이징 클럭과 상기 지연 폴링 클럭의 라이징 에지 타임마다 서로 반대의 위상으로 토글하는 상기 보정 라이징 클럭과 상기 보정 폴링 클럭을 생성하는 것을 특징으로 하는 반도체 집적 회로.
  18. 제 17 항에 있어서,
    상기 듀티 사이클 보정 수단은,
    상기 지연 라이징 클럭의 라이징 에지마다 펄스 형태로 발생하는 라이징 펄스 신호를 생성하는 라이징 펄스 생성부;
    상기 지연 폴링 클럭의 라이징 에지마다 펄스 형태로 발생하는 폴링 펄스 신호를 생성하는 폴링 펄스 생성부;
    상기 라이징 펄스 신호와 상기 폴링 펄스 신호에 응답하여 토글하는 라이징 구동 클럭을 생성하는 라이징 클럭 생성부;
    상기 라이징 펄스 신호와 상기 폴링 펄스 신호에 응답하여 토글하는 폴링 구동 클럭을 생성하는 폴링 클럭 생성부;
    리셋 신호에 응답하여 상기 라이징 구동 클럭을 래치 및 구동하여 상기 보정 라이징 클럭을 생성하는 라이징 래치부; 및
    상기 리셋 신호에 응답하여 상기 폴링 구동 클럭을 래치 및 구동하여 상기 보정 폴링 클럭을 생성하는 폴링 래치부;
    를 포함하는 것을 특징으로 하는 반도체 집적 회로.
  19. 제 14 항에 있어서,
    상기 지연 제어 수단은, 상기 보정 라이징 클럭과 상기 보정 폴링 클럭의 듀티 사이클을 감지하여 감지 신호를 생성하고, 상기 감지 신호에 응답하여 제 1 논리값을 갖는 비트의 개수가 증가 또는 감소하는 복수 비트의 디지털 신호를 상기 제어 신호로서 출력하도록 구성됨을 특징으로 하는 반도체 집적 회로.
KR1020080112002A 2008-11-12 2008-11-12 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로 KR100962026B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080112002A KR100962026B1 (ko) 2008-11-12 2008-11-12 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로
US12/407,727 US7915939B2 (en) 2008-11-12 2009-03-19 Duty cycle correction apparatus and semiconductor integrated circuit having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080112002A KR100962026B1 (ko) 2008-11-12 2008-11-12 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로

Publications (2)

Publication Number Publication Date
KR20100053045A true KR20100053045A (ko) 2010-05-20
KR100962026B1 KR100962026B1 (ko) 2010-06-08

Family

ID=42164637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080112002A KR100962026B1 (ko) 2008-11-12 2008-11-12 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로

Country Status (2)

Country Link
US (1) US7915939B2 (ko)
KR (1) KR100962026B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110130209A (ko) * 2010-05-27 2011-12-05 엘지디스플레이 주식회사 액정표시장치
KR101138831B1 (ko) * 2010-05-27 2012-05-10 에스케이하이닉스 주식회사 오픈 루프 타입의 지연 고정 루프
US8471617B2 (en) 2010-06-17 2013-06-25 Hynix Semiconductor Inc. Duty cycle correction in a delay-locked loop
CN110827872A (zh) * 2018-08-14 2020-02-21 三星电子株式会社 延迟锁相环电路、半导体存储器设备和操作该电路的方法
KR20200044135A (ko) * 2015-11-25 2020-04-28 마이크론 테크놀로지, 인크 차동 위상 혼합기로 신호를 제공하기 위한 장치 및 방법
KR20200121522A (ko) * 2019-04-16 2020-10-26 에스케이하이닉스 주식회사 위상 감지 회로, 이를 이용하는 클럭 생성 회로 및 반도체 장치

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022674B1 (ko) * 2008-12-05 2011-03-22 주식회사 하이닉스반도체 지연고정루프회로 및 그 동작방법
KR101027679B1 (ko) * 2008-12-23 2011-04-12 주식회사 하이닉스반도체 Ｄｌｌ 회로
JP2010226173A (ja) * 2009-03-19 2010-10-07 Elpida Memory Inc デューティ検出回路及びこれを備えるクロック生成回路、並びに、半導体装置
US8169243B2 (en) * 2009-04-02 2012-05-01 Qualcomm Incorporated Techniques for non-overlapping clock generation
JP5241776B2 (ja) * 2010-06-25 2013-07-17 株式会社日立製作所 デューティ補償回路
KR20120046885A (ko) * 2010-10-29 2012-05-11 에스케이하이닉스 주식회사 반도체 집적회로
KR101211045B1 (ko) * 2010-12-17 2012-12-12 에스케이하이닉스 주식회사 듀티 사이클 보정 회로
US8581650B2 (en) * 2011-12-19 2013-11-12 SK Hynix Inc. Duty cycle correction circuit and delay locked loop circuit including the same
TWI448081B (zh) * 2012-01-20 2014-08-01 Nat Univ Chung Cheng All-digital clock correction circuit and method thereof
US9325491B2 (en) * 2014-04-15 2016-04-26 Triquint Semiconductor, Inc. Clock generation circuit with dual phase-locked loops
KR20160042496A (ko) 2014-10-10 2016-04-20 삼성전자주식회사 듀티 사이클 에러 검출 장치 및 이를 포함하는 듀티 사이클 보정 장치
US9692403B2 (en) * 2015-10-30 2017-06-27 Texas Instruments Incorporated Digital clock-duty-cycle correction
US10211818B2 (en) 2016-07-06 2019-02-19 Via Alliance Semiconductor Co., Ltd. Interpolator
US10110223B2 (en) * 2016-07-06 2018-10-23 Via Alliance Semiconductor Co., Ltd. Single ended-to-differential converter
KR20210000740A (ko) * 2018-05-29 2021-01-05 마이크론 테크놀로지, 인크. 클럭 듀티 사이클 개선을 위한 듀티 사이클 조절기 설정 장치 및 방법
CN108832915B (zh) * 2018-09-13 2024-05-14 长江存储科技有限责任公司 一种占空比校准电路
US10715127B2 (en) 2018-11-21 2020-07-14 Micron Technology, Inc. Apparatuses and methods for using look-ahead duty cycle correction to determine duty cycle adjustment values while a semiconductor device remains in operation
US11088681B2 (en) * 2019-03-19 2021-08-10 Micron Technology, Inc. High speed signal adjustment circuit
KR20230000078A (ko) 2021-06-24 2023-01-02 에스케이하이닉스 주식회사 클럭 생성 회로 및 이를 이용하는 반도체 시스템
US11949421B1 (en) * 2021-10-28 2024-04-02 Synopsys, Inc. Two-step duty-cycle correction for high-speed clocks in communications systems

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100711547B1 (ko) 2005-08-29 2007-04-27 주식회사 하이닉스반도체 지연 고정 루프
US7279946B2 (en) * 2005-08-30 2007-10-09 Infineon Technologies Ag Clock controller with integrated DLL and DCC
KR100808055B1 (ko) 2006-10-31 2008-02-28 주식회사 하이닉스반도체 반도체 소자의 지연 고정 루프와 그의 구동 방법
KR100837822B1 (ko) * 2007-01-10 2008-06-16 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 그 제어 방법
KR100868014B1 (ko) 2007-02-12 2008-11-11 주식회사 하이닉스반도체 듀티 사이클 보정 회로 및 그 제어 방법
KR101018706B1 (ko) * 2007-03-29 2011-03-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
KR100857447B1 (ko) 2007-05-11 2008-09-10 주식회사 하이닉스반도체 Ｄｌｌ 회로
US7733141B2 (en) * 2007-11-02 2010-06-08 Hynix Semiconductor Inc. Semiconductor device and operating method thereof
KR101013444B1 (ko) * 2008-03-14 2011-02-14 주식회사 하이닉스반도체 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로
KR100930415B1 (ko) * 2008-05-09 2009-12-08 주식회사 하이닉스반도체 클럭 제어 회로 및 이를 포함하는 반도체 메모리 장치

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110130209A (ko) * 2010-05-27 2011-12-05 엘지디스플레이 주식회사 액정표시장치
KR101138831B1 (ko) * 2010-05-27 2012-05-10 에스케이하이닉스 주식회사 오픈 루프 타입의 지연 고정 루프
US8482331B2 (en) 2010-05-27 2013-07-09 Hynix Semiconductor Inc. Open loop type delay locked loop and method for operating the same
US8471617B2 (en) 2010-06-17 2013-06-25 Hynix Semiconductor Inc. Duty cycle correction in a delay-locked loop
KR20200044135A (ko) * 2015-11-25 2020-04-28 마이크론 테크놀로지, 인크 차동 위상 혼합기로 신호를 제공하기 위한 장치 및 방법
CN110827872A (zh) * 2018-08-14 2020-02-21 三星电子株式会社 延迟锁相环电路、半导体存储器设备和操作该电路的方法
CN110827872B (zh) * 2018-08-14 2024-05-10 三星电子株式会社 延迟锁相环电路、半导体存储器设备和操作该电路的方法
KR20200121522A (ko) * 2019-04-16 2020-10-26 에스케이하이닉스 주식회사 위상 감지 회로, 이를 이용하는 클럭 생성 회로 및 반도체 장치

Also Published As

Publication number Publication date
KR100962026B1 (ko) 2010-06-08
US20100117702A1 (en) 2010-05-13
US7915939B2 (en) 2011-03-29

Similar Documents

Publication Publication Date Title
KR100962026B1 (ko) 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로
KR101013444B1 (ko) 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로
KR100813554B1 (ko) 데이터 출력 스트로브 신호 생성 회로 및 이를 포함하는반도체 메모리 장치
US7598783B2 (en) DLL circuit and method of controlling the same
KR100305546B1 (ko) 반도체장치,반도체시스템및디지탈지연회로
US7154322B2 (en) Delay signal generator circuit and memory system including the same
JP4443728B2 (ja) クロック発生回路
JP4846501B2 (ja) 遅延固定ループ
KR100930415B1 (ko) 클럭 제어 회로 및 이를 포함하는 반도체 메모리 장치
US6172537B1 (en) Semiconductor device
KR100837822B1 (ko) Ｄｌｌ 회로 및 그 제어 방법
KR100956771B1 (ko) 디엘엘 클럭 생성 회로
KR20100048503A (ko) Ｄｌｌ 회로 및 그 제어 방법
US10439601B2 (en) Apparatus and method for instant-on quadra-phase signal generator
US7282976B2 (en) Apparatus and method for duty cycle correction
JP2011044795A (ja) 入力インターフェース回路
KR101062741B1 (ko) Ｄｌｌ 회로 및 그 제어 방법
KR100857450B1 (ko) 반도체 메모리 장치의 출력 인에이블 신호 생성 회로 및방법
KR100845804B1 (ko) 반도체 메모리 장치의 클럭 제어 회로 및 방법
US20100109737A1 (en) Clock pulse generating circuit
US7626873B2 (en) Semiconductor memory apparatus, semiconductor integrated circuit having the same, and method of outputting data in semiconductor memory apparatus
US7633832B2 (en) Circuit for outputting data of semiconductor memory apparatus
KR100930413B1 (ko) 라이트 드라이버 제어 회로, 이를 포함하는 반도체 집적회로 및 라이트 드라이버 제어 신호 생성 방법
KR100845809B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
KR100933802B1 (ko) 반도체 메모리 소자와 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee