KR20100052159A - 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법 - Google Patents

비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법 Download PDF

Info

Publication number
KR20100052159A
KR20100052159A KR1020080111056A KR20080111056A KR20100052159A KR 20100052159 A KR20100052159 A KR 20100052159A KR 1020080111056 A KR1020080111056 A KR 1020080111056A KR 20080111056 A KR20080111056 A KR 20080111056A KR 20100052159 A KR20100052159 A KR 20100052159A
Authority
KR
South Korea
Prior art keywords
data
read voltage
read
comparison
memory device
Prior art date
Application number
KR1020080111056A
Other languages
English (en)
Other versions
KR101516577B1 (ko
Inventor
송승환
김재홍
조경래
김용준
공준진
김종한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080111056A priority Critical patent/KR101516577B1/ko
Priority to US12/614,545 priority patent/US8773922B2/en
Priority to CN200910212121.1A priority patent/CN101740128B/zh
Publication of KR20100052159A publication Critical patent/KR20100052159A/ko
Application granted granted Critical
Publication of KR101516577B1 publication Critical patent/KR101516577B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Abstract

비휘발성 반도체 메모리 장치 및 그의 리드 전압 추정 방법이 개시된다. 본 발명의 방법은 초기 리드 전압을 예비 리드 전압으로 결정하는 결정단계; 상기 예비 리드 전압에서 메모리 셀들의 데이터를 읽는 리딩(reading) 단계; 프로그램 데이터로부터 도출되어 기 저장된 기준 데이터를 로딩(loading)하는 단계; 리드 전압 추정을 위해 상기 기준 데이터와 비교되어질 비교 데이터를 상기 읽혀진 데이터로부터 도출하는 단계; 상기 비교 데이터와 기준 데이터를 비교하는 비교단계; 상기 비교 데이터와 기준 데이터의 차이가 오차 허용 범위 이내일 경우 상기 예비 리드 전압을 최적의 리드 전압으로 추정하는 추정단계; 및 상기 비교 데이터와 기준 데이터의 차이가 오차 허용 범위를 벗어나는 경우 상기 예비 리드 전압을 변경한 후 상기 리딩(reading) 단계와 그 이후의 단계를 순차적으로 반복하는 변경 및 반복 단계를 포함하여, 메모리 셀들의 문턱 전압이 강하 또는 상승된 경우 최적의 리드 전압을 빠르게 추정할 수 있다. 따라서 리드 전압의 변경으로 인해 발생하는 데이터 오류를 줄일 수 있다.
비휘발성 반도체 메모리, 리드 전압, 리드 레벨, 데이터 오류

Description

비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법{Nonvolatile semi-conductor memory device and method for calculating read voltage non-volatile semiconductor memory device}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 비휘발성 반도체 메모리 장치의 리드 전압 추정 방법에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치(volatile semi conductor memory device)와 비휘발성 반도체 메모리 장치(non-volatile semi conductor memory device)로 나뉘어진다.
휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 외부 전원 공급이 끊기면 저장된 내용이 사라져 버린다. 반면 비휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 상대적으로 느리지만 외부 전원 공급이 중단되더라도 그 내용을 보존한다. 따라서 전원의 공급 여부와 관계없이 보존되어야 할 데이터를 저장하기 위해 비휘발성 반도체 메모리 장치가 사용된다.
비휘발성 반도체 메모리 장치는 PRAM(Phase-change random access memory), MROM(mask read-only memory), PROM (programmable read-only memory), EPROM(erasable programmable read-only memory), EEPROM(electrically erasable programmable read-only memory) 등이 있다.
이들 중 MROM, PROM 및 EPROM은 시스템 자체적으로 소거 및 쓰기가 자유롭지 않아서 일반 사용자들이 보존된 내용을 수정하기가 용이하지 않다. 이에 반해 EEPROM은 전기적으로 소거 및 쓰기가 가능하므로 계속적인 갱신이 필요한 시스템 프로그래밍(system programming)이나 보조 기억 장치로의 응용이 확대되고 있다. 특히 플래시(flash) EEPROM(이하, 플래시 메모리 장치)은 기존의 EEPROM에 비해 집적도가 높아 대용량 보조 기억 장치로의 응용에 매우 유리하다. 즉 플래시 메모리 장치는 그 콤팩트한 치수와 반복적 재 프로그램 능력으로 인해 데이터 저장기능을 갖는 소형 전자기기(예컨대, 디지털 카메라, 디지털 캠코더 및 디지털 뮤직 플레이어 등)에 널리 사용되고 있다.
이와 같은 플래시 메모리 장치는 F-N 터널링(Fowler-Nordheim tunneling) 메커니즘을 이용하여 플로팅 게이트에 전자가 주입되었는지 여부를 결정하고, 그에 따라 제1로직 레벨과 제2로직 레벨로 구분하여 데이터를 저장한다. 예컨대, 프로그램(program) 시, 플래시 메모리 장치는 메모리 셀들 중 선택된 셀의 게이트에 15V를 인가하여 F-N 터널링을 발생시켜 셀의 문턱전압(Vth)이 증가되도록 한다. 한편, 이레이즈(erase) 시, 플래시 메모리 장치는 셀의 바디에 20V를 인가하여 F-N 터널링을 발생시켜 셀의 문턱전압(Vth)이 감소되도록 한다.
이러한 동작 특성상 플래시 메모리 장치는 프로그램/이레이즈 사이클(cycle)이 반복됨에 따라, 셀의 터널(tunnel) 용 얇은 게이트 산화막에 계속해서 스트레스 가 가해져, 상기 산화막이 열화된다. 이처럼 산화막이 충분히 열화된 상태의 플래시 메모리에 프로그램을 수행하면 이 열화된 산화막 특성에 의해 시간에 따라 저장 노드의 전하가 빠져나오게 되고, 이로 인해 셀 문턱 전압의 크기가 감소하게 된다. 이러한 플래시 메모리 장치의 특성을 도 1에 도시하고 있다.
도 1은 프로그램/이레이즈 사이클의 반복에 따른 통상적인 플래시 메모리 장치의 셀 문턱 전압의 특성을 도시한 도면으로서, (a)는 프로그램 직후 셀 산포를 나타내고, (b)는 프로그램 이후 충분한 시간이 지난 후 셀 산포를 나타낸다. 즉 (b)는 프로그램/이레이즈 사이클이 일정 수준 이상 반복된 후의 셀 산포를 나타낸다.
(a) 및 (b)를 참조하면, 프로그램/이레이즈 사이클이 일정 수준 이상 반복된 경우 플래시 메모리 장치의 각 상태를 나타내는 메모리 셀들의 산포가 전반적으로 좌측으로 이동하였음을 알 수 있다. 즉 메모리 셀들의 문턱전압이 낮아졌음을 알 수 있다.
따라서 프로그램/이레이즈 사이클이 일정 수준 이상인 블록에 프로그램을 수행할 경우 프로그램 이후 충분한 시간이 지난 뒤에는 상기와 같이 각 셀들의 문턱전압이 낮아져 최초 설정된 리드 전압에서 데이터를 읽을 경우 오류가 발생하게 된다.
한편, 이와 반대로 커플링 등의 영향으로 원하던 산포보다 더 높은 문턱 전압영역으로 셀 산포가 움직일 수도 있는데, 이 경우 문턱전압이 높아져 최초 설정된 리드 전압에서 데이터를 읽을 경우 오류가 발생하게 된다.
따라서 본 발명은 메모리 셀들의 문턱 전압 강하 또는 상승으로 인해 발생하는 데이터 오류를 줄이기 위해 최적의 리드 전압(read voltage)을 추정하는 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그 방법을 제공하고자 한다.
또한 본 발명은 최적의 리드 전압이 얼마인지 또는 최적의 리드 전압으로부터 얼마나 벗어나 있는지를 신속하게 확인 또는 추정할 수 있는 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그 방법을 제공하고자 한다.
상기 기술적 과제를 달성하기 위해 본 발명에서 제공하는 비휘발성 반도체 메모리 장치의 리드 전압 추정 방법은 초기 리드 전압을 예비 리드 전압으로 결정하는 결정단계; 상기 예비 리드 전압에서 메모리 셀들의 데이터를 읽는 리딩(reading) 단계; 프로그램 데이터로부터 도출되어 기 저장된 기준 데이터를 로딩(loading)하는 단계; 리드 전압 추정을 위해 상기 기준 데이터와 비교되어질 비교 데이터를 상기 읽혀진 데이터로부터 도출하는 단계; 상기 비교 데이터와 기준 데이터를 비교하는 비교단계; 상기 비교 데이터와 기준 데이터의 차이가 오차 허용 범위 이내일 경우 상기 예비 리드 전압을 최적의 리드 전압으로 추정하는 추정단계; 및 상기 비교 데이터와 기준 데이터의 차이가 오차 허용 범위를 벗어나는 경우 상기 예비 리드 전압을 변경한 후 상기 리딩(reading) 단계와 그 이후의 단계를 순 차적으로 반복하는 변경 및 반복 단계를 포함한다.
이 때, 상기 오차 허용 범위는 상기 비교 데이터와 상기 기준 데이터의 차이로 인해 발생할 수 있는 데이터 오류가 미리 정해진 오류 정정 방법에 의하여 정정할 수 있는 범위인 것이 바람직하다.
또한 상기 변경 및 반복 단계는 상기 비교 데이터와 상기 기준 데이터의 차이 값에 비례하여 상기 예비 리드 전압 변경 크기를 결정하는 단계를 더 포함하는 것이 바람직하다.
또한 상기 예비 리드 전압 결정단계는 다른 블록에서 최적의 리드 전압으로 추정된 전압을 초기 예비 리드 전압으로 결정하는 것이 바람직하다.
한편, 상기 기술적 과제를 달성하기 위해 본 발명에서 제공하는 비휘발성 반도체 메모리 장치는 다수의 메모리 셀들을 포함하는 메모리 셀 어레이; 프로그램/이레이즈 사이클 반복에 의해 상기 다수의 메모리 셀들의 문턱전압이 변경되는 경우 이에 따른 상기 메모리 셀 어레이의 리드 전압을 추정하되, 프로그램시의 데이터 정보와 리드 시의 데이터 정보를 비교하고 그 비교 결과에 기초하여 초기 리드 전압을 변경시키면서 최적의 리드 전압을 추정하는 리드 전압 추정부; 및 상기 리드 전압 추정부의 제어 신호에 응답하여 대응된 리드 전압을 발생시키는 리드 전압 발생부를 포함한다.
이 때, 상기 리드 전압 추정부는 상기 메모리 셀 어레이에 데이터가 프로그램될 때 그 프로그램 데이터로부터 도출된 기준 데이터를 저장하는 기준 데이터 저장부; 상기 메모리 셀 어레이로부터 읽혀진 데이터로부터 상기 기준 데이터와 비교 되어질 비교 데이터를 도출하는 비교 데이터 도출부; 상기 기준 데이터와 상기 비교 데이터를 비교하는 비교부; 및 상기 비교부의 비교 결과 상기 기준 데이터와 상기 비교 데이터의 차이가 오차 허용 범위를 벗어나는 경우 상기 차이의 정도에 기초하여 리드 전압 변경 크기를 결정한 후 그에 따른 제어신호를 상기 리드 전압 발생부로 출력하는 비교 결과 처리부를 포함하는 것이 바람직하다.
또한 상기 리드 전압 추정부는 상기 메모리 셀 어레이의 블록별 최적의 리드 전압을 저장하는 블록별 리드 전압 저장부를 더 포함하고, 상기 비교 결과 처리부는 상기 기준 데이터와 상기 비교 데이터의 차이가 오차 허용 범위 이내인 경우 그 때의 리드 전압을 상기 블록별 리드 전압 저장부에 저장하는 것이 바람직하다.
또한 상기 기준 데이터 저장부는 상기 프로그램 데이터에 포함된 '0'의 개수 또는 '1'의 개수인 것이 바람직하다.
또한 상기 비휘발성 반도체 메모리 장치가 프로그램 되어질 데이터를 랜더마이제이션하는 랜더마이저를 더 포함하는 경우 상기 기준 데이터 저장부는 상기 랜더마이제이션 정보를 저장하는 것이 바람직하다.
또한 상기 비교 데이터 도출부는 상기 메모리 셀 어레이로부터 읽혀진 데이터에 포함된 '0'의 개수 또는 '1'의 개수를 도출하는 것이 바람직하다.
또한 상기 기술적 과제를 달성하기 위해 본 발명에서 제공하는 메모리 카드는 데이터를 저장하되, 프로그램 시 기 저장된 기준 데이터와 리드시 읽혀진 비교 데이터의 비교 결과에 기초하여 리드 전압을 추정한 후 데이터 리드시 상기 추정된 전압을 발생시켜 데이터를 리드하는 적어도 하나의 비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체 메모리 장치의 프로그램 및 리드 동작을 제어하는 메모리 컨트롤러를 포함한다.
또한 상기 기술적 과제를 달성하기 위해 본 발명에서 제공하는 메모리 시스템은 시스템 전체적인 동작을 제어하는 중앙 처리 장치; 상기 중앙 처리 장치에 의해 처리된/처리될 데이터를 저장하되, 프로그램 시 기 저장된 기준 데이터와 리드시 읽혀진 비교 데이터의 비교 결과에 기초하여 리드 전압을 추정한 후 데이터 리드시 상기 추정된 전압을 발생시켜 데이터를 리드하는 비휘발성 반도체 메모리 장치; 및 상기 중앙 처리 장치의 제어에 기초하여 상기 비휘발성 반도체 메모리 장치의 프로그램 및 리드 동작을 제어하는 메모리 컨트롤러를 포함한다.
상술한 바와 같은 본 발명은 메모리 셀들의 문턱 전압이 강하 또는 상승된 경우 최적의 리드 전압을 빠르게 추정할 수 있다. 따라서 리드 전압의 변경으로 인해 발생하는 데이터 오류를 줄일 수 있다. 특히 본 발명은 한 번의 리드(read) 만으로 최적의 리드 전압이 얼마인지 또는 최적의 리드 전압으로부터 얼마나 벗어나 있는 지를 확인 또는 추정할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시 예에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 실시 예를 예시하는 첨부도면 및 첨부도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 장치에 대한 개략적인 블록도이다.
도 2를 참조하면 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 장치(100)는 메모리 셀 어레이(110), 데이터 독출부(120), 제어부(130)를 포함한다.
메모리 셀 어레이(110)는 다수의 메모리 셀들을 포함하고, 그 셀에 전자가 주입되었는지 여부에 따라 로직 레벨을 구분하여 데이터를 저장한다. 이 때 상기 메모리 셀들은 하나의 셀에 하나의 데이터를 저장하는 SLC(Single Level Cell) 타입과 하나의 셀에 다수의 데이터를 저장하는 MLC(Multi Level Cell) 타입으로 구분된다.
데이터 독출부(120)는 제어부(130)의 제어에 의해 메모리 셀 어레이(110)에서 데이터를 독출한다.
제어부(130)는 비휘발성 메모리 장치(100)의 각종 동작을 제어한다. 예를 들어, 메모리 셀 어레이(110)에 데이터를 기록하는 동작, 메모리 셀 어레이(110)로부터 데이터를 읽어나 삭제하는 동작 등을 제어한다.
이를 위해 제어부(130)는 리드 전압 발생부(10), 리드 전압 추정부(20) 및 제어신호 발생부(30)를 포함한다.
제어신호 발생부(30)는 데이터 독출부(120)가 메모리 셀 어레이(110)로부터 데이터를 독출하도록 제어신호를 출력한다.
리드 전압 발생부(10)는 리드 전압 추정부(20)의 제어를 받아 리드 전압을 발생시켜 메모리 셀 어레이(110)로 전달한다.
리드 전압 추정부(20)는 프로그램/이레이즈 사이클(cycle)이 반복됨에 따라, 메모리 셀들의 문턱전압이 변경되는 경우 이에 따른 리드 전압을 추정한다. 예를 들어, 메모리 셀의 산화막이 열화됨으로써 메모리 셀들의 문턱전압이 낮아지는 경우 그에 따라 최적의 리드 전압을 추정한다.
이를 위해 리드 전압 추정부(20)는 메모리 셀 어레이(110)에 데이터가 프로그램될 때 그 프로그램 데이터로부터 도출되어 기 저장된 '기준 데이터'와, 최적의 리드 전압 추정을 위해 상기 메모리 셀 어레이로부터 읽혀진 데이터로부터 도출된 '비교 데이터'에 의거하여 초기 리드 전압을 변경시켜가면서 최적의 리드 전압을 추정할 수 있다.
도 3은 이러한 전압 추정부(20)에 대한 개략적인 블록도로서, 도 3을 참조하면 리드 전압 추정부(20)는 기준 데이터 저장부(21), 비교 데이터 도출부(23), 비교부(25), 블록별 리드 전압 저장부(27) 및 비교 결과 처리부(29)를 포함한다.
기준 데이터 저장부(21)는 메모리 셀 어레이(도 2의 '110')에 데이터가 프로그램될 때 그 프로그램 데이터로부터 도출된 기준 데이터를 저장한다. 상기 '기준 데이터'는 상기 프로그램 데이터에 포함된 '0'의 개수 또는 '1'의 개수인 것이 바람직하다. 만약 비휘발성 반도체 메모리 장치(도 2의 '100')에 프로그램되어질 데이터를 랜더마이제이션하는 랜더마이저(randomizer)가 포함된 경우 상기 '기준 데이터'는 상기 랜더마이저(randomizer)의 랜더마이제이션(randomization) 정보일 수 있다.
비교 데이터 도출부(23)는 리드 전압 추정을 위해 상기 '기준 데이터'와 비교되어질 '비교 데이터'를 도출하되, 메모리 셀 어레이(도 2의 '110')로부터 읽혀진 데이터로부터 상기 '비교 데이터'를 도출한다. 이 때 상기 '비교 데이터'는 상기 읽혀진 데이터에 포함된 '0'의 개수 또는 '1'의 개수인 것이 바람직하다.
비교부(25)는 기준 데이터 저장부(21) 및 비교 데이터 도출부(23)로부터 기준 데이터 및 비교 데이터를 각각 전달받아 그 두 값을 비교한다.
비교 결과 처리부(29)는 비교부(25)로부터 그 비교 결과가 전달되면, 먼저 상기 비교 데이터와 기준 데이터의 차이가 오차 허용 범위 이내인 지 여부를 결정한다.
이 때 상기 '오차 허용 범위'는 상기 차이로 인해 발생할 수 있는 데이터 오류가 미리 정해진 오류 정정 방법에 의하여 정정할 수 있는 범위를 말한다. 즉, 상기 데이터 오류가 메모리 장치 외부(예컨대, ECC(Error Correcting Code), DSP(Digital Signal Processor) 등)에서 정정할 수 있는 범위 이내인 차이값을 말한다. 예컨대, ECC에서 16 비트까지 데이터 오류 검출이 가능한 경우 상기 비교 데이터와 기준 데이터의 차이로 인해 발생할 수 있는 데이터 오류가 16 비트 이내인 경우를 오차 허용 범위 이내인 것으로 결정한다. 즉, 상기 차이 값이 '4'이하인 경우 오차 허용 범위 이내인 것으로 결정한다.
상기 비교 데이터와 기준 데이터의 차이가 오차 허용 범위 이내인 경우 비교 결과 처리부(29)는 그때의 리드 전압을 최적의 리드 전압으로 결정하고, 그 값을 블력별 리드 전압 저장부(27)에 저장한다.
즉 메모리 셀 어레이(도 2의 '110')에 복수의 블록이 존재하는 경우 블록별 리드 전압 저장부(27)는 각 블록별로 최적의 리드 전압으로 결정된 전압을 저장한다. 이 때 저장된 블록별 최적의 리드 전압은 다른 블록의 리드 전압 검출시 초기 리드 전압으로 사용되어질 수 있다.
만약 상기 비교 데이터와 기준 데이터의 차이가 오차 허용 범위를 벗어나는 경우 비교 결과 처리부(29)는 상기 차이의 정도에 따라 적절한 전압을 발생시키도록 리드 전압 발생부(도 2의 '10')에 제어신호를 보낸다.
그리고 상기 변경된 리드 전압에 기초하여 메모리 셀 어레이(도 2의 '110')에 저장된 데이터가 읽혀진 경우, 비교 데이터 도출부(23)는 그 데이터로부터 상기 '비교 데이터'를 도출하여 비교부(25)로 전달한다. 그러면 비교부(25) 및 비교 결과 처리부(29)는 상기 언급한 바와 같은 동작을 반복 수행한다.
도 4는 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 장치의 리드 전압 추정 방법에 대한 처리 흐름도이다. 도 4는 도 2 및 도 3에 도시된 리드 전압 추정부의 리드 전압 추정 방법을 도시한 도면으로서, 도 2 내지 도 4를 참조하면 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 장치의 리드 전압 추정 방법은 다음과 같다.
먼저, 리드 전압 추정부(20)는 초기 리드 전압을 예비 리드 전압으로 결정한 후 그 예비 리드 전압에서 메모리 셀 어레이로부터 데이터를 읽는다(S110). 이 때 상기 초기 리드 전압은 비휘발성 반도체 메모리 장치의 기본 리드 전압이거나, 상 기 비휘발성 반도체 메모리 장치에 포함된 다른 블록에서 최적의 리드 전압으로 추정된 전압일 수 있다.
그리고, 프로그램 시, 프로그램 데이터로부터 도출되어 기 저장된 기준 데이터를 로딩(loading)한다(S120). 이 때 상기 '기준 데이터'는 프로그램 데이터에 포함된 '0'의 개수 또는 '1'의 개수일 수 있다. 만약 상기 비휘발성 반도체 메모리 장치에 '랜더마이저(randomizer)'가 포함된 경우 상기 '기준 데이터'는 상기 '랜더마이저(randomizer)'의 랜더마이제이션(randomization) 정보일 수 있다. 상기 랜더마이제이션 정보를 이용하면 프로그램 데이터에 포함된 '0'또는 '1'의 개수를 대략적으로 짐작 가능하다.
상기 기준 데이터를 로딩한 리드 전압 추정부(20)는 상기 기준 데이터와 비교되어질 비교 데이터를 상기 과정(S110)에서 읽혀진 데이터로부터 도출한다(S130). 이를 위해 리드 전압 추정부(20)는 상기 읽혀진 데이터에 포함된 '0'의 개수 또는 '1'의 개수를 카운트할 수 있다.
비교부(25)는 상기 비교 데이터와 기준 데이터를 비교하고(S140), 그 결과에 따라 비교 결과 처리부(29)는 현재 리드 전압을 최적의 리드 전압으로 결정하거나, 리드 전압을 변경시켜 가면서 최적의 리드 전압을 추정하는 과정을 수행한다.
즉 상기 비교 결과 두 값의 차이가 오차 허용 범위 이내인 경우(S140, S150) 비교 결과 처리부(29)는 현재 리드 전압을 최적의 리드 전압으로 결정한다. 만약 상기 비교 결과 두 값의 차이가 오차 허용 범위를 벗어나는 경우(S140, S150) 비교 결과 처리부(29)는 리드 전압을 변경한다(S170). 즉, 비교 결과 처리부(29)는 상기 차이의 정도에 따라 적절한 전압이 발생할 수 있도록 리드 전압 발생부(10)에 제어신호를 보낸다. 그러면 리드 전압 발생부(10)는 변경된 리드 전압을 메모리 셀 어레이(110)에 공급한다. 데이터 독출부(120)는 상기 변경된 리드 전압에서 데이터를 읽은 후(S180) 그 값을 리드 전압 추정부(20)로 전달하여, 상기 과정(S120) 및 그 이후의 과정을 순차적으로 반복 수행하도록 한다.
도 5는 도 4에 도시된 리드 전압 변경 과정(S170)에 대한 처리 흐름도이다. 도 5를 참조하면 리드 전압 추정부(20)는 상기 기준 데이터와 비교 데이터의 차이값에 의거하여 리드 전압 변경 크기를 결정한다(S171). 즉, 상기 비교 데이터와 기준 데이터의 차이 값에 비례하여 상기 예비 리드 전압 변경 크기를 결정한다. 이를 위해 리드 전압 추정부(20)는 상기 비교 데이터와 기준 데이터의 차이값에 대응하는 리드 전압 변경 값을 서로 매칭시킨 테이블을 미리 구성하고 상기 과정(S171)에서 상기 테이블을 참조할 수 있다. 이와 같이 상기 기준 데이터와 비교 데이터의 차이 값에 비례하여 상기 예비 리드 전압 변경 크기를 결정함으로써 본 발명은 최적의 리드 전압을 보다 빠르게 추정할 수 있다. 즉, 상기 기준 데이터와 비교 데이터의 차이가 크다는 것은 메모리 셀들의 문턱 전압의 이동 폭이 크다는 것을 말하므로 리드 전압 변경 크기를 크게함으로써 최적의 리드 전압을 찾아가기 위한 시간을 줄일 수 있는 것이다.
이와 같이 리드 전압 변경 크기를 결정한 리드 전압 추정부(20)는 상기 비교 데이터가 기준 데이터보다 작은 경우 비교 데이터를 크게 하는 방향으로 리드 전압을 변경하고(S173, S175), 그렇지 않은 경우 비교 데이터를 작게 하는 방향으로 리 드 전압을 변경한다(S173, S177). 즉, 상기 비교 데이터와 기준 데이터의 차이를 오차 허용 범위 이내로 좁힐 수 있도록 상기 리드 전압을 변경한다. 이를 위해 리드 전압 추정부(20)는 상기 리드 전압 변경을 위한 제어신호를 리드 전압 발생부(10)로 출력함으로써, 리드 전압 발생부(10)가 해당 리드 전압을 메모리 셀 어레이(110)로 출력하도록 한다. 이 때 상기 과정들(S175 및 S177)은 상기 과정(S171)에서 결정된 리드 전압 변경 크기 만큼 리드 전압을 상승 또는 하강시킨다.
예를 들어, 도 6a와 같은 셀 산포를 가지는 메모리의 경우, 초기에 리드 전압 V_R에서 데이터를 읽을 경우 P0의 셀 산포를 구성하는 셀들이 '0'의 값을 가지는 메모리 셀로 카운트 되어질 것이다. 그런데, 프로그램/이레이즈 싸이클의 반복 이후 일정한 시간이 지남에 따라 상기 메모리 셀 어레이의 메모리 셀들 각각의 문턱전압이 낮아져 셀 산포가 도 6b와 같이 이동한 경우 리드 전압 V_R에서 데이터를 읽게 되면 P0'의 빗금 부분에 위치하는 메모리 셀들의 경우 '0'의 값을 가지는 셀로 카운트되지 못한다. 따라서 도 6a 및 도 6b의 경우 도 6b의 빗금 부분에 해당하는 만큼의 데이터 오류가 발생된다.
하지만 본 발명의 방법을 적용하면, 도 6a와 같은 셀 산포를 가지는 메모리에서 리드 전압 V_R로 데이터를 읽을 경우 '0'의 값을 가지는 메모리 셀로 카운트되는 수와 도 6b와 같은 셀 산포를 가지는 메모리에서 리드 전압 V_R로 데이터를 읽을 경우 '0'의 값을 가지는 메모리 셀로 카운트되는 수의 차이에 의거하여 상기 리드 전압을 변경하도록 함으로써 상기 데이터 오류를 최소화할 수 있게 된다. 즉 상기 도 6b의 빗금에 해당하는 메모리 셀들을 '0'의 값을 가지는 메모리 셀로 카운 트 할 수 있도록 하기 위해, 리드 전압을 V_R'로 '-A' 만큼 이동하여 데이터를 판독하도록 함으로써 본 발명은 문턱 전압의 이동으로 인한 데이터 오류를 최소화할 수 있는 것이다.
특히 상기 차이 값에 비례하여 상기 리드 전압 이동 폭을 조절할 수 있도록 함으로써 보다 빠르게 최적의 리드 전압을 찾을 수 있는 장점이 있다.
도 7 내지 도 9는 2bit MLC 타입의 메모리 셀을 포함하는 메모리 장치에 본 발명을 적용하는 예를 설명하기 위한 도면들이다.
도 7은 2bit MLC 타입의 메모리 셀에 데이터를 기록하는 경우에 대한 셀 산포를 도시한 도면으로서, (a)는 Erase 상태의 셀 산포를 나타내고, (b)는 LSB 프로그램 상태의 셀 산포를 나타내고, (c)는 MSB 프로그램 상태의 셀 산포를 나타낸다.
이와 같이 프로그램 된 경우 본 발명의 리드 전압 추정을 위해 본 발명의 비휘발성 반도체 메모리 장치는 상기 프로그램 상태별 '0'의 개수를 카운트하여 저장한다. 즉, LSB인 경우 'P0'의 셀 산포에 포함된 메모리 셀들의 개수를 카운트하고, MSB인 경우 'P10' 및 'P00'의 셀 산포에 포함된 메모리 셀들의 개수를 카운트하여 미리 저장하는 것이 바람직하다.
도 8은 도 7과 같이 프로그램된 2bit MLC 타입의 메모리 셀에서 LSB 및 MSB에 해당하는 '0'의 개수를 저장하는 예를 도시하고 있다.
(a)는 LSB와 MSB의 '0'의 개수를 별도의 셀에 저장하는 예를 도시하고, (b)는 LSB와 MSB의 '0'의 개수를 같은 셀에 저장하는 예를 도시한다. 본 발명은 (a)와 (b)의 예가 모두 적용 가능하지만, (a)의 경우 (b)의 예보다 신뢰성이 높은 장점이 있다.
이와 같이 LSB와 MSB의 '0'의 개수를 메모리 셀 어레이의 특정 영역에 저장할 수도 있지만, 상기 '0'의 개수를 레지스터와 같은 논리 영역에 저장하는 것도 가능할 것이다.
한편 도 9에 도시된 바와 같이 LSB의 리드 전압은 R_M이고, MSB의 리드 전압은 R_L과 R_H가 된다. 따라서 본 발명의 리드 전압 추정부(도 3 및 도 4의 '180')는 2bit MLC의 경우 LSB 리드시 읽혀진 '0'의 개수가 쓰여진 '0'의 개수 보다 작은 경우 다음 루프(loop)에서는 리드 전압 R_M을 보다 작게 하여 읽혀지는 '0'의 수를 증가시키고, 그 반대의 경우 리드 전압 R_M을 보다 크게 하여 읽혀지는 '0'의 수를 감소시킨다.
한편 2bit MLC의 경우 MSB 리드시 읽혀진 '0'의 개수가 쓰여진 '0'의 개수보다 작은 것을 확인하면 다음 루프(loop)에서는 리드 전압 R_H를 보다 크게 하여 읽혀지는 '0'의 개수를 증가시키고, 그 반대의 경우 리드 전압 R_H를 보다 작게 하여 읽혀지는 '0'의 개수를 감소시킨다.
이 때 MSB는 R_L에 의한 오류보다 R_H의 오류가 더 크다. 이는 일반적으로 문턱전압이 높은 셀에서의 데이터 오류가 더 많이 발생하기 때문이다. 따라서 상기 예에서 MSB의 데이터 오류시 R_H 만을 이동하여 데이터 오류를 정정하는 예를 설명하였다. 하지만 본 발명은 이에 한정되는 것은 아니다. 즉, R_H는 고정시키고, R_L만을 반대로 이동시키거나, R_H 및 R_L을 동시에 적절히 이동시키면서 최적의 리드 전압을 추정하는 것도 가능한 것이다.
상기 본 발명의 실시 예들에 따른 비휘발성 반도체 메모리 장치의 리드 전압 추정 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magneticmedia), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(folptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM) 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트 웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
본 발명의 실시 예에 따른 비휘발성 반도체 메모리 장치 그리고/또는 메모리 컨트롤러는 다양한 형태들의 패키지를 이용하여 구현될 수 있다. 예를 들면, 본 발명의 실시예들에 따른 비휘발성 반도체 메모리 장치 그리고/또는 메모리 컨트롤러는PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 구현될 수 있다.
또한 본 발명의 실시 예에 따른 비휘발성 반도체 메모리 장치와 메모리 컨트롤러는 메모리 카드를 구성할 수 있다. 이러한 경우, 메모리 컨트롤러는USB, MMC, PCI-E, SATA, PATA, SCSI, ESDI, 그리고 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(예를 들면, 호스트)와 통신하도록 구성될 수 있다.
도 10은 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 장치를 구비하는 메모리 카드의 일 예를 개략적으로 도시한 블록도이다. 도 10을 참조하면, 고용량의 데이터 저장 능력을 지원하기 위한 메모리 카드(300)는 본 발명에 따른 비휘발성 반도체 메모리 장치(일명, 플래시 메모리(Flash memory), 이하, '플래시 메모리'라 칭함)(100)를 장착한다. 메모리 카드(300)는 호스트(Host)와 플래시 메모리 장치(100)간의 제반 데이터 교환을 제어하는 메모리 컨트롤러(200)를 포함한다. 본 발명의 플래시 메모리 장치(100)는 프로그램시 기 저장된 기준 데이터와 리드시 읽혀진 비교 데이터를 비교하고, 그 차이 값에 의거하여 리드 전압을 추정한다.메모리 컨트롤러(200)는 SRAM(Static Random Access Memory)(210), 중앙 처리 장 치(CPU: Central Processing Unit)(220), 호스트 인터페이스(Host I/F)(230), 에러 정정 블록(ECC: Error Correction Code block)(240), 메모리인터페이스(Memory I/F)(250)를 포함한다. SRAM(Static Random Access Memory)(210)은 프로세싱 유닛(322)의 동작 메모리로써 사용되고, 호스트 인터페이스(230)는 메모리 카드(300)와 접속되는 호스트의 데이터 교환 프로토콜을 구비한다. 에러 정정 블록(240)은 플래시 메모리(100)로부터 독출된 데이터에 포함되는 에러를 검출 및 정정한다. 메모리 인터페이스(250)는 본 발명의 플래시 메모리 장치(100)와 인터페이싱한다. 중앙 처리 장치(220)는 메모리 컨트롤러(200)의 데이터 교환을 위한 제반 제어 동작을 수행한다. 비록 도면에는 도시되지 않았지만, 메모리 카드(300)는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(미도시됨) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
도 10의 예에서는 메모리 컨트롤러(200)가 하나의 플래시 메모리(100)를 제어하도록 구성된 메모리 카드의 예를 도시하고 있지만, 도 11의 예에서처럼 하나 이상의 플래시 메모리들을 포함하는 메모리 카드(400)를 구성할 수도 있다. 즉, 도 11을 참조하면 메모리 컨트롤러(200')는 도 11에 예시된 바와 같이 병렬로 연결된 하나 이상의 플래시 메모리들(100, 100', …, 100")을 제어할 수도 있는 것이다.
또한 상기 플래시 메모리 장치는 전력이 차단되어도 저장된 데이터를 유지할 수 있는 비휘발성 메모리 장치로서, 셀룰러 폰, PDA 디지털 카메라, 포터블 게임 콘솔, 그리고 MP3P와 같은 모바일 장치들의 사용 증가에 따라, 데이터 스토리지 뿐만 아니라 코드 스토리지로서 보다 널리 사용될 수 있다. 플래시 메모리 장치는, 또한, HDTV, DVD, 라우터, 그리고 GPS와 같은 홈 어플리케이션에 사용될 수 있다.
본 발명의 실시예들에 따른 비휘발성 반도체 메모리 장치는 컴퓨팅 시스템(예컨대, 모바일 기기나 데스크 톱 컴퓨터와 같은 시스템)에 장착되어질 수 있다. 이러한 시스템의 일 예가 도 12에 예시되어 있다. 도 12를 참조하면 비휘발성 반도체 메모리 장치가 장착된 시스템(500)은 본 발명에 따른 비휘발성 반도체 메모리 장치(일명, 플래시 메모리(Flash memory), 이하, '플래시 메모리'라 칭함)(100)와 메모리 컨트롤러(Memory Controller)(200)를 포함하는 메모리 카드(300), 전원(power supply)(510), 중앙 처리 장치(CPU)(520), 램(RAM)(530), 유저 인터페이스(User Interface)(540) 들이 시스템 버스(550)를 통해 전기적으로 연결되어 있다.
CPU(520)는 시스템(500)의 전체적인 동작을 제어하고, RAM(530)은 시스템(500)의 동작을 위해 필요한 정보들을 저장하고, User Interface(540)는 시스템(500)과 사용자와의 인터페이스를 제공한다. 플래시 메모리 장치(100)는 도 2의 예에서 설명된 비휘발성 반도체 메모리 장치와 실질적으로 동일하게 구성될 것이다. 플래시 메모리 장치(100)에는 유저 인터페이스(540)를 통해서 제공되거나 또는 중앙 처리 장치(520)에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그 보다 큰 정수)가 메모리 컨트롤러(200)를 통해 저장된다. 특히, 플래시 메모리 장치(100)는 프로그램 시 기 저장된 기준 데이터(예컨대, 프로그램 데이터에 포함된 '0'의 수)와 리드시 읽혀진 비교 데이터(예컨대, 리드 데이터에 포함된 '0'의 수)의 비교 결과에 기초하여 리드 전압을 추정한 후 데이터 리드시 상기 추정된 전압 을 발생시켜 데이터를 리드한다. 메모리 컨트롤러(220)는 플래시 메모리 장치(100)의 프로그램 및 리드 동작을 제어한다.
도 12의 예에서 메모리 컨트롤러(200)와, 플래시 메모리 장치(100)가 하나의 메모리 카드(300)로 구성된 예를 도시하고 있으나, 플래시 메모리 장치(100)와 메모리 컨트롤러(200)는 별도로 구성될 수 있다. 비록 도면에는 도시되지 않았지만, 상기 시스템에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 메모리 컨트롤러와 플래시 메모리 장치는, 예를 들면, 데이터를 저장하는 데 비휘발성 메모리를 사용하는 SSD(Solid State Drive/Disk)를 구성할 수 있다.
상기 본 발명의 내용은 도면에 도시된 일실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 예를 들어, 상기 설명에서는 SLC 타입 또는 2비트 MLC 타입의 예를 들어 본 발명을 설명하고 있다. 하지만 본 발명은 SLC 타입 또는 2비트 MLC 타입만으로 한정되는 것은 아니다. 즉, 본 발명은 프로그램/이레이즈 싸이클의 반복에 따라 산화막이 열화되고 이로 인해 메모리 셀들의 문턱전압이 변경되는 특성을 가지는 메모리 셀을 포함하는 반도체 메모리 장치에 모두 적용이 가능한 것이다. 예컨대, 3비트 MLC 타입의 메모리 셀을 구비하는 메모리 장치에도 적용이 가능한 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구 범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 프로그램/이레이즈 사이클의 반복에 따른 통상적인 플래시 메모리 장치의 셀 문턱 전압의 특성을 도시한 도면이다.
도 2는 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 장치에 대한 개략적인 블록도이다.
도 3은 도 2에 도시된 리드 전압 추정부에 대한 개략적인 블록도이다.
도 4는 본 발명의 일실시 예에 따른 비휘발성 반도체 메모리 장치의 리드 전압 추정 방법에 대한 처리 흐름도이다.
도 5는 도 4에 도시된 리드 전압 변경 과정에 대한 처리 흐름도이다.
도 6a 및 도 6b는 본 발명의 일 실시 예에 따라 리드 전압을 추정하는 과정을 설명하기 위한 셀 산포도이다.
도 7 내지 도 9는 2bit MLC 타입의 메모리 셀을 포함하는 메모리 장치에 본 발명을 적용하는 예를 설명하기 위한 도면들이다.
도 10은 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 장치를 구비하는 메모리 카드의 일 예를 개략적으로 도시한 블록도이다.
도 11은 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 장치를 구비하는 메모리 카드의 다른 예를 개략적으로 도시한 블록도이다.
도 12는 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 장치를 장착한 시스템의 일 예를 개략적으로 도시한 블록도이다.

Claims (12)

  1. 초기 리드 전압을 예비 리드 전압으로 결정하는 결정단계;
    상기 예비 리드 전압에서 메모리 셀들의 데이터를 읽는 리딩(reading) 단계;
    프로그램 데이터로부터 도출되어 기 저장된 기준 데이터를 로딩(loading)하는 단계;
    리드 전압 추정을 위해 상기 기준 데이터와 비교되어질 비교 데이터를 상기 읽혀진 데이터로부터 도출하는 단계;
    상기 비교 데이터와 기준 데이터를 비교하는 비교단계;
    상기 비교 데이터와 기준 데이터의 차이가 오차 허용 범위 이내일 경우 상기 예비 리드 전압을 최적의 리드 전압으로 추정하는 추정단계; 및
    상기 비교 데이터와 기준 데이터의 차이가 오차 허용 범위를 벗어나는 경우 상기 예비 리드 전압을 변경한 후 상기 리딩(reading) 단계와 그 이후의 단계를 순차적으로 반복하는 변경 및 반복 단계를 포함하는 비휘발성 반도체 메모리 장치의 리드 전압 추정 방법.
  2. 제1항에 있어서, 상기 오차 허용 범위는
    상기 비교 데이터와 상기 기준 데이터의 차이로 인해 발생할 수 있는 데이터 오류가 미리 정해진 오류 정정 방법에 의하여 정정할 수 있는 범위인 비휘발성 반도체 메모리 장치의 리드 전압 추정 방법.
  3. 제2항에 있어서, 상기 변경 및 반복 단계는
    상기 비교 데이터와 상기 기준 데이터의 차이 값에 비례하여 상기 예비 리드 전압 변경 크기를 결정하는 단계를 더 포함하는 비휘발성 반도체 메모리 장치의 리드 전압 추정 방법.
  4. 제1항에 있어서, 상기 예비 리드 전압 결정단계는
    다른 블록에서 최적의 리드 전압으로 추정된 전압을 상기 초기 리드 전압으로 결정하는 단계를 포함하는 비휘발성 반도체 메모리 장치의 리드 전압 추정 방법.
  5. 비휘발성 반도체 메모리 장치에 있어서,
    다수의 메모리 셀들을 포함하는 메모리 셀 어레이
    프로그램 시의 데이터 정보와 리드 시의 데이터 정보를 비교하고 그 비교 결과에 기초하여 리드 전압을 변경시키면서 최적의 리드 전압을 추정하는 리드 전압 추정부 및
    상기 리드 전압 추정부의 제어 신호에 응답하여 대응된 리드 전압을 발생시키는 리드 전압 발생부를 포함하는 비휘발성 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 리드 전압 추정부는
    상기 메모리 셀 어레이에 데이터가 프로그램될 때 그 프로그램 데이터로부터 도출된 기준 데이터를 저장하는 기준 데이터 저장부
    상기 메모리 셀 어레이로부터 읽혀진 데이터로부터 상기 기준 데이터와 비교되어질 비교 데이터를 도출하는 비교 데이터 도출부
    상기 기준 데이터와 상기 비교 데이터를 비교하는 비교부 및
    상기 비교부의 비교 결과 상기 기준 데이터와 상기 비교 데이터의 차이가 오차 허용 범위를 벗어나는 경우 상기 차이의 정도에 기초하여 상기 리드전압의 변경크기를 결정한 후 그에 따른 제어신호를 상기 리드 전압 발생부로 출력하는 비교 결과 처리부를 포함하는 비휘발성 반도체 메모리 장치.
  7. 제6항에 있어서, 상기 리드 전압 추정부는
    상기 메모리 셀 어레이의 블록별 최적의 리드 전압을 저장하는 블록별 리드 전압 저장부를 더 포함하고,
    상기 비교 결과 처리부는
    상기 기준 데이터와 상기 비교 데이터의 차이가 오차 허용 범위 이내인 경우 그 때의 리드 전압을 상기 블록별 리드 전압 저장부에 저장하는 비 휘발성 반도체 메모리 장치.
  8. 제6항에 있어서, 상기 기준 데이터 저장부는
    상기 프로그램 데이터에 포함된 '0'의 개수 또는 '1'의 개수를 상기 기준 데이터로서 저장하는 비휘발성 반도체 메모리 장치.
  9. 제6항에 있어서, 상기 비휘발성 반도체 메모리 장치는
    프로그램되어질 데이터를 랜더마이제이션하는 랜더마이저를 더 포함하고,
    상기 기준 데이터 저장부는
    상기 랜더마이제이션 정보를 저장하는 비 휘발성 반도체 메모리 장치.
  10. 제6항에 있어서, 상기 비교 데이터 도출부는
    상기 메모리 셀 어레이로부터 읽혀진 데이터에 포함된 '0'의 개수 또는 '1'의 개수를 상기 비교 데이터로서 도출하는 비 휘발성 반도체 메모리 장치.
  11. 비 휘발성 반도체 메모리 장치를 구비하는 메모리 카드에 있어서,
    데이터를 저장하되, 프로그램 시 기 저장된 기준 데이터와 리드시 읽혀진 비교 데이터의 비교 결과에 기초하여 리드 전압을 추정한 후 데이터 리드시 상기 추정된 전압을 발생시켜 데이터를 리드하는 적어도 하나의 비휘발성 반도체 메모리 장치 및
    상기 비휘발성 반도체 메모리 장치의 프로그램 및 리드 동작을 제어하는 메모리 컨트롤러를 포함하는 메모리 카드.
  12. 비 휘발성 반도체 메모리 장치를 구비하는 시스템에 있어서,
    상기 시스템의 전체적인 동작을 제어하는 중앙 처리 장치
    상기 중앙 처리 장치에 의해 처리된/처리될 데이터를 저장하되, 프로그램 시 기 저장된 기준 데이터와 리드시 읽혀진 비교 데이터의 비교 결과에 기초하여 리드 전압을 추정한 후 데이터 리드시 상기 추정된 전압을 발생시켜 데이터를 리드하는 비휘발성 반도체 메모리 장치 및
    상기 중앙 처리 장치의 제어에 기초하여 상기 비휘발성 반도체 메모리 장치의 프로그램 및 리드 동작을 제어하는 메모리 컨트롤러를 포함하는 시스템.
KR1020080111056A 2008-11-10 2008-11-10 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법 KR101516577B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080111056A KR101516577B1 (ko) 2008-11-10 2008-11-10 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법
US12/614,545 US8773922B2 (en) 2008-11-10 2009-11-09 Non-volatile memory device, memory card and system, and method determining read voltage by comparing referenced program data with comparative read data
CN200910212121.1A CN101740128B (zh) 2008-11-10 2009-11-10 非易失性存储设备、存储卡和系统、及确定读电压的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080111056A KR101516577B1 (ko) 2008-11-10 2008-11-10 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법

Publications (2)

Publication Number Publication Date
KR20100052159A true KR20100052159A (ko) 2010-05-19
KR101516577B1 KR101516577B1 (ko) 2015-05-06

Family

ID=42165076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080111056A KR101516577B1 (ko) 2008-11-10 2008-11-10 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법

Country Status (3)

Country Link
US (1) US8773922B2 (ko)
KR (1) KR101516577B1 (ko)
CN (1) CN101740128B (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8627257B2 (en) 2011-08-16 2014-01-07 Samsung Electronics Co., Ltd. Method of designing nonvolatile memory device
KR20140058738A (ko) * 2012-11-05 2014-05-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US8817545B2 (en) 2011-02-24 2014-08-26 Samsung Electronics Co., Ltd. Semiconductor memory devices, systems including non-volatile memory read threshold voltage determination
US9223656B2 (en) 2012-08-07 2015-12-29 Samsung Electronics Co., Ltd. Operating method for memory system including nonvolatile RAM and NAND flash memory
CN105989891A (zh) * 2015-03-20 2016-10-05 Hgst荷兰有限公司 用于增强的闪存性能的读取级别分组
US10665312B2 (en) 2018-03-14 2020-05-26 Samsung Electronics Co., Ltd. Nonvolatile memory device configured to adjust a read parameter based on a degradation level
KR20200058028A (ko) * 2018-11-19 2020-05-27 삼성전자주식회사 스토리지 장치 및 이의 동작 방법
KR20200071602A (ko) * 2018-12-11 2020-06-19 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8751755B2 (en) 2007-12-27 2014-06-10 Sandisk Enterprise Ip Llc Mass storage controller volatile memory containing metadata related to flash memory storage
US8370719B2 (en) * 2010-05-21 2013-02-05 Intel Corporation Persistent moving read reference
US8819503B2 (en) 2010-07-02 2014-08-26 Stec, Inc. Apparatus and method for determining an operating condition of a memory cell based on cycle information
US8737141B2 (en) 2010-07-07 2014-05-27 Stec, Inc. Apparatus and method for determining an operating condition of a memory cell based on cycle information
US8737136B2 (en) * 2010-07-09 2014-05-27 Stec, Inc. Apparatus and method for determining a read level of a memory cell based on cycle information
US8627175B2 (en) 2010-09-27 2014-01-07 Seagate Technology Llc Opportunistic decoding in memory systems
US8243511B2 (en) 2010-09-27 2012-08-14 Seagate Technology Llc Reuse of information from memory read operations
KR101727704B1 (ko) * 2010-10-04 2017-04-18 삼성전자주식회사 리드 성능을 향상시킬 수 있는 리드 파라미터 변경 방법과 상기 방법을 수행할 수 있는 장치들
US9047955B2 (en) 2011-03-30 2015-06-02 Stec, Inc. Adjusting operating parameters for memory cells based on wordline address and cycle information
US8711619B2 (en) 2011-10-18 2014-04-29 Seagate Technology Llc Categorizing bit errors of solid-state, non-volatile memory
US8693257B2 (en) 2011-10-18 2014-04-08 Seagate Technology Llc Determining optimal read reference and programming voltages for non-volatile memory using mutual information
US8760932B2 (en) 2011-10-18 2014-06-24 Seagate Technology Llc Determination of memory read reference and programming voltages
US8737133B2 (en) 2011-10-18 2014-05-27 Seagate Technology Llc Shifting cell voltage based on grouping of solid-state, non-volatile memory cells
US8793543B2 (en) 2011-11-07 2014-07-29 Sandisk Enterprise Ip Llc Adaptive read comparison signal generation for memory systems
US8990592B2 (en) * 2012-01-25 2015-03-24 Smsc Holdings S.A.R.L. Overcoming limited common-mode range for USB systems
US9195586B2 (en) 2012-02-23 2015-11-24 Hgst Technologies Santa Ana, Inc. Determining bias information for offsetting operating variations in memory cells based on wordline address
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
KR102038408B1 (ko) 2012-10-25 2019-10-30 삼성전자주식회사 회귀 분석법을 사용하는 메모리 시스템 및 그것의 읽기 방법
US9501398B2 (en) 2012-12-26 2016-11-22 Sandisk Technologies Llc Persistent storage device with NVRAM for staging writes
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9239751B1 (en) 2012-12-27 2016-01-19 Sandisk Enterprise Ip Llc Compressing data from multiple reads for error control management in memory systems
US9454420B1 (en) 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
KR102050475B1 (ko) * 2013-01-14 2020-01-08 삼성전자주식회사 플래시 메모리, 플래시 메모리 장치 및 이의 동작 방법
US9135109B2 (en) 2013-03-11 2015-09-15 Seagate Technology Llc Determination of optimum threshold voltage to read data values in memory cells
US9870830B1 (en) * 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
US9092350B1 (en) 2013-03-15 2015-07-28 Sandisk Enterprise Ip Llc Detection and handling of unbalanced errors in interleaved codewords
US9244763B1 (en) 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information
US9136877B1 (en) 2013-03-15 2015-09-15 Sandisk Enterprise Ip Llc Syndrome layered decoding for LDPC codes
US9367246B2 (en) 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
US9236886B1 (en) 2013-03-15 2016-01-12 Sandisk Enterprise Ip Llc Universal and reconfigurable QC-LDPC encoder
US8971111B2 (en) 2013-05-23 2015-03-03 Seagate Technology Llc Threshold voltage calibration using reference pattern detection
US9159437B2 (en) 2013-06-11 2015-10-13 Sandisk Enterprise IP LLC. Device and method for resolving an LM flag issue
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
US9384126B1 (en) 2013-07-25 2016-07-05 Sandisk Technologies Inc. Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
KR102170857B1 (ko) * 2013-08-19 2020-10-29 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
US9361221B1 (en) 2013-08-26 2016-06-07 Sandisk Technologies Inc. Write amplification reduction through reliable writes during garbage collection
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
US9298608B2 (en) 2013-10-18 2016-03-29 Sandisk Enterprise Ip Llc Biasing for wear leveling in storage systems
US9442662B2 (en) 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9436831B2 (en) 2013-10-30 2016-09-06 Sandisk Technologies Llc Secure erase in a memory device
US9620202B2 (en) 2013-11-01 2017-04-11 Seagate Technology Llc Reduction or elimination of a latency penalty associated with adjusting read thresholds for non-volatile memory
US9263156B2 (en) 2013-11-07 2016-02-16 Sandisk Enterprise Ip Llc System and method for adjusting trip points within a storage device
US9244785B2 (en) 2013-11-13 2016-01-26 Sandisk Enterprise Ip Llc Simulated power failure and data hardening
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9520162B2 (en) 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9235245B2 (en) 2013-12-04 2016-01-12 Sandisk Enterprise Ip Llc Startup performance and power isolation
US9129665B2 (en) 2013-12-17 2015-09-08 Sandisk Enterprise Ip Llc Dynamic brownout adjustment in a storage device
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9390814B2 (en) 2014-03-19 2016-07-12 Sandisk Technologies Llc Fault detection and prediction for data storage elements
US9454448B2 (en) 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US9448876B2 (en) 2014-03-19 2016-09-20 Sandisk Technologies Llc Fault detection and prediction in storage devices
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9390021B2 (en) 2014-03-31 2016-07-12 Sandisk Technologies Llc Efficient cache utilization in a tiered data structure
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
KR102174030B1 (ko) * 2014-05-13 2020-11-05 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 읽기 방법
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US10656842B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
US9401217B2 (en) * 2014-08-27 2016-07-26 Freescale Semiconductor, Inc. Flash memory with improved read performance
US9443601B2 (en) 2014-09-08 2016-09-13 Sandisk Technologies Llc Holdup capacitor energy harvesting
US9741431B2 (en) * 2014-11-10 2017-08-22 Sk Hynix Memory Solutions Inc. Optimal read threshold estimation
US9431116B2 (en) * 2014-11-19 2016-08-30 Sandisk Technologies Llc Configuration parameter management using a configuration tool
US9576671B2 (en) 2014-11-20 2017-02-21 Western Digital Technologies, Inc. Calibrating optimal read levels
US9905302B2 (en) 2014-11-20 2018-02-27 Western Digital Technologies, Inc. Read level grouping algorithms for increased flash performance
US9720754B2 (en) 2014-11-20 2017-08-01 Western Digital Technologies, Inc. Read level grouping for increased flash performance
KR102397016B1 (ko) 2014-11-24 2022-05-13 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법
US9558846B1 (en) * 2015-11-04 2017-01-31 Texas Instruments Incorporated Feedback validation of arbitrary non-volatile memory data
KR102438988B1 (ko) 2016-04-07 2022-09-02 삼성전자주식회사 랜덤화 연산을 수행하는 불휘발성 메모리 장치
US10120585B2 (en) * 2016-08-10 2018-11-06 SK Hynix Inc. Memory system of optimal read reference voltage and operating method thereof
CN106293539A (zh) * 2016-08-18 2017-01-04 华为技术有限公司 一种闪存设备的访问方法、装置和系统
CN106448737B (zh) * 2016-09-30 2020-12-01 厦门旌存半导体技术有限公司 读取闪存数据的方法、装置以及固态驱动器
CN106448723B (zh) * 2016-11-25 2019-04-30 上海顺久电子科技有限公司 Ddr控制参数的优化方法及装置
CN109584935A (zh) * 2017-09-29 2019-04-05 大心电子（英属维京群岛）股份有限公司 数据读取方法以及存储控制器
KR102392056B1 (ko) 2017-12-27 2022-04-28 삼성전자주식회사 메모리 장치의 데이터 독출 방법, 메모리 컨트롤러의 제어 방법 및 이들을 포함하는 저장 장치
KR102366973B1 (ko) 2018-03-26 2022-02-24 삼성전자주식회사 메모리 장치
KR20200021736A (ko) 2018-08-21 2020-03-02 에스케이하이닉스 주식회사 컨트롤러 및 그것의 동작방법
KR102530500B1 (ko) 2018-09-28 2023-05-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR102535110B1 (ko) * 2018-10-01 2023-05-23 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
WO2020237637A1 (zh) * 2019-05-26 2020-12-03 华为技术有限公司 一种数据读取方法、存储控制器及电子设备
US10991444B1 (en) * 2020-05-28 2021-04-27 Western Digital Technologies, Inc. Tiered read reference calibration
US11488682B2 (en) 2020-06-24 2022-11-01 Sandisk Technologies Llc Calibration for integrated memory assembly

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1130600A1 (en) 2000-03-01 2001-09-05 Hewlett-Packard Company, A Delaware Corporation Data balancing scheme in solid state storage devices
KR100577988B1 (ko) 2003-12-24 2006-05-11 주식회사 포인칩스 오류 검출 능력이 강화된 플래시 메모리 및 다비트 오류검출 방법
JP2006107560A (ja) * 2004-09-30 2006-04-20 Toshiba Corp 半導体メモリ装置
KR100703806B1 (ko) * 2006-02-16 2007-04-09 삼성전자주식회사 비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는장치 및 방법
JP5095131B2 (ja) 2006-05-31 2012-12-12 株式会社東芝 半導体記憶装置
JP4945187B2 (ja) 2006-07-31 2012-06-06 株式会社東芝 半導体記憶装置
KR100799018B1 (ko) * 2006-12-27 2008-01-28 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 자기 보상 방법
KR100885914B1 (ko) * 2007-02-13 2009-02-26 삼성전자주식회사 독출동작 방식을 개선한 불휘발성 메모리 장치 및 그구동방법
US7915802B2 (en) 2007-11-12 2011-03-29 Rohm Co., Ltd. Surface light emitting device and polarization light source
KR100953047B1 (ko) * 2007-12-28 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
US8154918B2 (en) 2008-06-30 2012-04-10 Sandisk Il Ltd. Method for page- and block based scrambling in non-volatile memory
US8407564B2 (en) * 2009-07-15 2013-03-26 Intel Corporation Prediction and cancellation of systematic noise sources in non-volatile memory
KR20130049543A (ko) * 2011-11-04 2013-05-14 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 불휘발성 메모리 장치를 제어하는 제어 방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8817545B2 (en) 2011-02-24 2014-08-26 Samsung Electronics Co., Ltd. Semiconductor memory devices, systems including non-volatile memory read threshold voltage determination
US8627257B2 (en) 2011-08-16 2014-01-07 Samsung Electronics Co., Ltd. Method of designing nonvolatile memory device
US9223656B2 (en) 2012-08-07 2015-12-29 Samsung Electronics Co., Ltd. Operating method for memory system including nonvolatile RAM and NAND flash memory
KR20140058738A (ko) * 2012-11-05 2014-05-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US9343163B2 (en) 2012-11-05 2016-05-17 SK Hynix Inc. Semiconductor memory device and operating method based upon a comparison of program data and read data thereof
CN105989891A (zh) * 2015-03-20 2016-10-05 Hgst荷兰有限公司 用于增强的闪存性能的读取级别分组
CN105989891B (zh) * 2015-03-20 2020-11-24 西部数据技术公司 用于增强的闪存性能的读取级别分组
US10665312B2 (en) 2018-03-14 2020-05-26 Samsung Electronics Co., Ltd. Nonvolatile memory device configured to adjust a read parameter based on a degradation level
US10910080B2 (en) 2018-03-14 2021-02-02 Samsung Electronics Co., Ltd. Nonvolatile memory device configured to adjust a read parameter based on degradation level
KR20200058028A (ko) * 2018-11-19 2020-05-27 삼성전자주식회사 스토리지 장치 및 이의 동작 방법
KR20200071602A (ko) * 2018-12-11 2020-06-19 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Also Published As

Publication number Publication date
KR101516577B1 (ko) 2015-05-06
US20100118608A1 (en) 2010-05-13
CN101740128B (zh) 2014-10-01
US8773922B2 (en) 2014-07-08
CN101740128A (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
KR101516577B1 (ko) 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법
KR101678909B1 (ko) 플래시 메모리 시스템 및 그것의 소거 리프레쉬 방법
JP5376872B2 (ja) マルチ−ビットデータを格納するメモリシステム及びその読み出し方法
KR101528167B1 (ko) 메모리 장치 및 메모리 데이터 판정 방법
US8179718B2 (en) Memory device and memory programming method
US9159440B2 (en) Read method for nonvolatile memory device, and data storage system using the same
US8059467B2 (en) Memory device and memory programming method
KR101423052B1 (ko) 메모리 장치 및 읽기 레벨 제어 방법
US8473668B2 (en) Memory device and wear leveling method
US8284599B2 (en) Nonvolatile memory device and related programming method
KR101518033B1 (ko) 멀티-레벨 비휘발성 메모리 장치, 상기 장치를 포함하는 메모리 시스템 및 그 동작 방법
US8689082B2 (en) Method of operating memory controller, and memory system, memory card and portable electronic device including the memory controller
KR102025193B1 (ko) 메모리 컨트롤러 및 그것의 동작 방법, 메모리 컨트롤러를 포함하는 메모리 시스템
KR101468099B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
US9037776B2 (en) Storage device with flash memory and data storage method
US7864574B2 (en) Memory device and memory programming method
US20090323422A1 (en) Gain control for read operations in flash memory
KR20080097646A (ko) 비휘발성 메모리의 멀티 비트 프로그래밍 장치 및 방법
CN109559777B (zh) 非易失性存储装置及其操作方法
KR101432108B1 (ko) 비휘발성 메모리 장치 및 그것의 구동 방법
US20100027351A1 (en) Memory device and memory programming method
US7764543B2 (en) Memory device and method of reading memory data
KR20220072380A (ko) 컨트롤러 및 컨트롤러의 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 5