KR20100050464A - 발광 다이오드 - Google Patents

Abstract

전기절연 기판(4)상에 성장된 LED 칩은 제 1 도전성 형태의 하부 전류-분산층(5), 서로 수평으로 분리되어 하부 전류-분산층 상에 형성되는 제 1 전극(2), 활성층(6)과 상기 활성층 상에 제 2 도전성 형태의 상부 전류-분산층(8)을 포함하는 수직 층 구조(5,6,7) 및 상부 전류-분산층 상에 형성된 제 2 전극(3)을 포함하고, 전극들의 배열은 전극들 사이에 칩의 전류 확산 길이보다 짧은 수평 거리를 제공하도록 조절된다. 본 발명에 따라, 수직 트렌치(9)는 전극들 사이에 형성되고, 트렌치는 활성층(6) 위에 균일한 전류 밀도를 얻도록 수평 전류 흐름을 제어하기 위해, 하부 전류-분산층을 포함하는 칩(1)을 통과해 연장된다.

Description

발광 다이오드{Light Emitting Diode}

본 발명은 발광 다이오드(LED) 칩 디자인에 관한 것으로, LED는 절연 기판상에서 성장된다.

절연 기판상에 층 구조로 성장된 LED에서, n- 및 p-컨택 전극 모두는 칩의 상부 면으로부터 제조된다. 통상적으로 n- 및 p-컨택 전극은 칩의 발광 지역의 반대 가장자리 근처에 위치한다. 이들 중 하나는 절편 기판상에 성장된 층들을 선택적으로 식각함으로써 노출된 하부 전류-분산층 상에 형성되고 다른 하나는 LED층 구조의 상부에 있는 상부 전류-분산층에 형성된다.

전형적인 경우에, 전극들 사이의 수평 거리는 LED의 수직 층 구조의 전체 두께보다 훨씬 크다. 이 경우에, 발광층 위에 고전류 균일성을 제공하기 위해서, 전류-분산층들의 시트 저항들은 이런 층들을 따라 전압 강하를 최소화하기 위해서 가능한 한 낮아야한다. 특히, 시트 저항들은 층 구조(예를 들어, p-n 접합에서 전압 강하에 의한 저항을 포함) 전체에서 평균 수직 저항보다 현저하게 적어야 한다. 그러나, 가장 실용적인 경우에, 상기 시트 저항은 전류-분산층을 따라 상당한 전압 강하를 만들어낸다. 이것이 비 균일한 전류 밀도를 유도하여 고전류 밀도 부위에서 국소 과열을 일으킬 수 있다. 이런 국소 과열은 소자 효율을 감소시킬 뿐만 아니라 소자 신뢰성을 떨어뜨릴 수 있다.

전류 균일성에 관한 특징적 변수는 전류 확산 길이이다:

여기서 ρ _vertical 은 LED 구조 전체에서 평균 수직 저항이고 ρ _{sheet , top} 및 ρ _{sheet, bottom} 는 상부 및 하부 전류-분산층들의 시트 저항이다. 전류 확산층을 따라 상기 전압 강하를 피하기 위해서, 전극들 사이의 수평 거리는 전류 확산 길이보다 짧아야 한다. 문제는, 대부분의 실제 경우에, 수평 칩 치수가 전류 확산 길이보다 분명히 길다는 것이다. 따라서, 통상적인 단순 컨택 패드로서는, 전극들 사이의 거리에 관한 상기 조건은 충족될 수 없다. 이 문제에 대한 한 공지된 해결책은 빗살 유사(finger-like), 즉, 빗살형 전극 배열을 사용하는 것이다. 이런 종류의 배열로서, 전극들 사이의 수평 거리는 전류 확산 거리보다 짧게 조절될 수 있다. 그러나, 이런 방법은 전류 밀도가 항상 전극들 근처, 특히 전극 "빗살"의 외부 말단에서 항상 최고라서, 현저하게 균일하지 않은 전류 밀도를 일으킨다는 결함들을 가진다.

본 발명의 목적은 칩의 발광 지역 위에 개량된 전류 균일성을 통해 구성요소의 성능과 신뢰성을 향상시키는 LED 칩 디자인을 제공하는 것이다.

본 발명은 청구항 1에 제공된 것에 의해 특징을 나타낸다.

본 발명의 LED 칩은 전기절연 기판상에서 성장된다. LED 구조는 제 1 도전성 형태의 하부 전류-분산층, 서로 측면으로 분리되어 하부 전류-분산층 상에 형성되는 제 1 전극 및 수직 층 구조를 포함한다. 수직 층 구조는 바람직하게는 n-형과 p-형 반도체 보호막 사이에 삽입된 활성층, 및 활성층 상에 제 2 도전성 형태의 상부 전류-분산층을 포함한다. 제 2 전극은 상부 전류-분산층 상에 형성된다. 전극들의 배열은 전극들 사이에 칩의 전류 확산 길이보다 짧은 수평 거리를 제공하도록 조절된다. 본 발명에서 "수평"이란 용어는 이 평면에 수직인 방향에서 기판의 평면 내에서 방향을 의미하고 자연스럽게 "수직"이란 용어는 이 평면에 직각인 방향을 의미한다.

본 발명에 따라, 수직 트렌치는 전극들 사이에 형성되고, 트렌치는 활성층 상에 균일한 전류 밀도를 얻기 위해 전류-분산층들에서 수평 전류 흐름을 제어하기 위한 하부 전류-분산층을 포함하는 칩을 통과하여 연장된다. 다시 말하면, 전류 흐름이 단지 하부 전류-분산층 위의 전극들과 수직 층 구조의 배열에 의해 제어되는 종래 해결책과 반대로, 본 발명에서, 하부 전류 분산은 선택적으로 차단된다. 따라서, 종래 해결책의 두 층 방법 대신에, 칩 위상구조는 세 층을 기초로 한다. 칩 배열의 선택된 위치들로부터 모든 층들을 제거하여 전류 흐름을 제어함으로써, 전체 발광층 위에 단일 방향 전류 흐름과 매우 균일한 전류 밀도를 얻을 수 있다.

전류 유도 효과 이외에, 상기한 트렌치들이 수직 층 구조의 전체 주변길이를 증가시킨다. 이것이 활성층에서 발생한 빛이 수직 층 구조의 측벽들을 통해 구조로부터 빠져나오게 하는 확률을 증가시킨다. 칩으로부터의 광 추출을 더 향상시키기 위해서, 본 발명의 한 바람직한 실시예에서, 추가 수직 트렌치가 전극들 사이에 형성되고, 추가 트렌치는 수직 층 구조의 전체 주변길이를 추가로 증가시키기 위해 전류-분산층에서 전류 흐름의 수평 방향을 따라, 활성층을 포함하는 칩을 통과해 연장된다. 전류 흐름 방향을 따라 위치한 추가 트렌치들은 전류 흐름을 방해하지 않는다.

빗살형 또는 이와 유사한 칩 배열을 갖는 것의 한 문제는 수직 층 구조의 측벽을 통해 칩으로부터 추출된 빛은 반대 측벽 또는 하부 전류-분산층 상의 제 1 전극에 의해 차단될 수 있다는 것이다. 이를 피하기 위해서, 수직 층 구조의 측벽은 칩으로부터 광 추출을 촉진하기 위해 수직 방향으로부터, 적어도 발광 활성층에서, 기울어지는 것이 바람직하다.

본 발명은 칩의 발광 지역 위에 개량된 전류 균일성을 제공하여 구성요소의 성능과 신뢰성을 향상시키는 LED 칩 디자인을 제공한다.

이하에서, 본 발명은 첨부된 도면을 참조하여 더욱 상세하게 기술될 것이다.
도 1은 통상적인 LED 칩에서 전류 밀도를 예를 도시한다.
도 2는 빗살형 전극 배열을 사용하는 종래 기술의 LED 칩에서 전류 밀도의 예를 나타낸다.
도 3은 본 발명에 따른 한 실시예의 전체적이고 간단한 설명이다.
도 4는 본 발명의 한 실시예에 따른 수직 층 구조의 기울어진 측벽의 효과를 나타낸다.

도 1은 (위 그래프) 200㎛ 및 (아래 그래프) 400㎛의 길이를 가진 직선 LED 칩에서 계산된 전류 밀도를 보여준다. 두 경우에 전류 확산 길이는 200㎛이다. 도면에서 볼 수 있듯이, 전류 확산 길이에 비해 큰 수평 길이 때문에, 두 경우에서 전류 밀도는 균일하지 않고 칩 길이가 증가함에 따라 균일성은 더 높아진다. 제 2 경우에, 전류 밀도는 전혀 균일하지 않다는 것을 볼 수 있다.

도 2의 LED 디자인의 빗살형 전극(2,3)은 전극들 사이에 전류 확산 길이보다 짧은 거리를 제공하도록 배치된다. 이것에도 불구하고, 도 2의 그래프에서 볼 수 있듯이, 칩 영역 위에서 전류 밀도는 매우 불균일하여 전극들의 빗살-유사 돌출부의 말단들에서 매우 강한 국소 최대값을 갖는다.

도 3의 LED 칩(1)에서, 제 1 및 제 2 전극(2,3)은 전체 칩 영역 위로 연장되는 변형 빗살형 배열을 만든다. 따라서, LED는 칩들을 여러 부분으로 나뉘는 기본 아이디어를 사용하여 전극들 사이의 거리는 전류 확산 길이보다 길지 않다. 이런 분할은 칩의 층 구조를 나타내는 단면도 A-A 및 B-B에서 도시된다. LED는 전기절연 기판(4)상에서 성장된다. 기판상의 최저 층은 하부 전류-분산층(5)이다. 다른 형태의 도전성을 가진 두 개의 보호층(7) 사이에 삽입된 발광층(6)이 하부 전류-분산층 위에 있다. 층 더미의 맨 위는 상부 전류-분산층(8)이다. 층들을 성장시킨 후에, 하부 전류-분산층 위의 층 더미는 그 위에 제 1 전극(2)을 형성하기 위해 하부 전류-분산층을 노출하도록 선택적으로 식각되었다. 이렇게 얻은 단면은 하부 전류-분산층에 놓이고 상부 소자로서 제 2 전극을 구비한 인접한 메사-유사(mesa-like) 층 더미를 포함한다.

전류-분산층들에 의해 형성된 두 층 이외에, 제 3 칩 층은 전극들 사이의 빗살형 돌출부(10)의 정점의 위치들에서 전극들 사이의 트렌치(9)를 식각하여 상기한 모든 층들을 통과해 형성되었다. 따라서, 전류는 상기 정점을 통해 흐르는 것이 방해되어, 도 2에 도시된 대로 국소 전류 밀도 최대값을 나타낼 수 있다. 대신에, 전류는 전극들의 평행한 "빗살들"에 수직 방향으로만 주로 흐를 수 있다. 이것이 전체 칩 영역 위에 매우 균일한 전류 밀도를 제공한다.

칩을 통과하는 메사-유사 층 더미들과 트렌치(9) 사이의 홈들은 칩의 다른 부분들을 전기적으로 분리시킬 뿐만 아니라 수직 층 구조의 주변의 증가된 전체 길이와 수직 층 구조의 측벽을 통해 칩으로부터 빛이 빠져나올 증가된 확률 때문에 칩으로부터 광 추출을 향상시킬 수 있다. 광 추출을 추가로 향상시키기 위해서, 칩의 상부로부터 활성층 아래까지 연장된 추가 수직 트렌치(11)가 존재한다. 전류 흐름을 방해하지 않기 위해서, 이런 추가 트렌치들은 전류-분산층들에서 수평 전류 흐름의 방향을 따라 놓인다.

도 3에 도시된 대로, 수직 층 구조의 측벽(12)의 일부는 트렌치 형상의 구멍을 상부에 형성하기 위해 수직 방향으로부터 기울어진다. 이에 대한 이유는 도 4에 설명되어, 왼쪽에 수직 측벽들을 가진 트렌치가 도시되고 오른쪽에 측벽이 기울어진 트렌치가 도시된다. 전자의 경우, 층 구조로부터 수평하게 옆으로 빠져나올 때, 빛은 수평 전파를 계속하여 트렌치 또는 제 1 전극의 반대 가장자리에 의해 차단될 수 있다. 대신에, 기울어진 측벽들의 경우에, 구조를 빠져나가는 빛은 최초의 수평 방향으로부터 위쪽으로 굴절되어 차단은 피하게 된다.

당업자에게 명백한 것처럼, 본 발명은 상기 실시예들에 제한되지 않으나 실시예들은 청구항들의 범위 내에서 자유롭게 변할 수 있다.

Claims (3)

1. 제 1 도전성 형태의 하부 전류-분산층(5);
   서로 수평으로 분리되어 상기 하부 전류-분산층 상에 형성되는 제 1 전극(2) 및 활성층(6)과 활성층 상에 제 2 도전성 형태의 상부 전류-분산층(8)을 포함하는 수직 층 구조(5,6,7); 및
   상부 전류-분산층 상에 형성된 제 2 전극(3)을 포함하는 전기절연 기판(4)상에 성장된 LED 칩으로서,
   전극들의 배열은 전극들 사이에 칩의 전류 확산 길이보다 짧은 수평 거리를 제공하도록 조절되고, 수직 트렌치(9)가 상기 전극들(2,3) 사이에 형성되고, 상기 수직 트렌치는 활성층(6) 상에 균일한 전류 밀도를 얻도록 수평 전류 흐름을 제어하기 위해, 하부 전류-분산층을 포함하는 칩(1)을 통과해 연장되는 것을 특징으로 하는 LED 칩(1).
2. 제 1 항에 있어서,
   추가 수직 트렌치(11)가 전극들(2,3) 사이에 형성되고, 상기 추가 수직 트렌치는 수직 층 구조(5,6,7)의 전체 주변길이를 증가시켜 상기 칩으로부터 광 추출을 향상시키기 위해 전류-분산층(5,8)에서 수평 전류 흐름의 방향을 따라, 활성층(6)을 포함하는 칩(1)을 통과해 연장되는 것을 특징으로 하는 LED 칩(1).
3. 제 1 항 또는 제 2 항에 있어서,
   상기 수직 층 구조(5,6,7)의 측벽(12)은 칩(1)으로부터 광 추출을 촉진하기 위해 수직 방향으로부터 기울어지는 것을 특징으로 하는 LED 칩(1).

Images