KR20100031693A - 표시 장치 및 표시 장치의 구동 방법 - Google Patents

표시 장치 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20100031693A
KR20100031693A KR1020097026967A KR20097026967A KR20100031693A KR 20100031693 A KR20100031693 A KR 20100031693A KR 1020097026967 A KR1020097026967 A KR 1020097026967A KR 20097026967 A KR20097026967 A KR 20097026967A KR 20100031693 A KR20100031693 A KR 20100031693A
Authority
KR
South Korea
Prior art keywords
transistor
light emitting
signal
driving
characteristic
Prior art date
Application number
KR1020097026967A
Other languages
English (en)
Inventor
야스오 이노우에
마사히로 이토
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100031693A publication Critical patent/KR20100031693A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/007—Use of pixel shift techniques, e.g. by mechanical shift of the physical pixels or by optical shift of the perceived pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H04N5/202—Gamma control
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0606—Manual adjustment
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

전류량에 응하여 자발광하는 발광 소자와 영상 신호에 응하여 발광 소자에 인가하는 전류를 제어하는 화소 회로를 구비하는 화소와, 발광시키는 화소를 선택하는 선택 신호를 소정의 주사 주기로 해당 화소에 공급하는 주사선과, 영상 신호를 화소에 공급하는 데이터선과, 선택 신호가 공급되어 구동하는 트랜지스터가 매트릭스형상으로 배치되는 표시부를 구비하는 표시 장치로서, 감마 특성을 갖도록 영상 신호를 변환하는 감마 변환부와, 감마 변환부에서 변환 후의 신호의 감마 특성과, 트랜지스터의 전류 전압 특성을 승산하면 리니어 특성이 되도록, 트랜지스터의 전류 전압 특성을 제어하는 트랜지스터 제어부를 포함하는, 표시 장치가 제공된다.

Description

표시 장치 및 표시 장치의 구동 방법{DISPLAY DEVICE AND METHOD FOR DRIVING DISPLAY DEVICE}
본 발명은, 표시 장치 및 표시 방법에 관한 것으로, 보다 상세하게는, 소정의 주사 주기로 화소를 선택하는 주사선과, 화소를 구동하기 위한 휘도 정보를 주는 데이터선과, 상기 휘도 정보에 의거하여 전류량을 제어하고, 전류량에 응하여 발광 소자를 발광시키는 화소 회로가, 매트릭스형상으로 배치되어 구성되는 액티브 매트릭스 형의 표시 장치 및 그 구동 방법에 관한 것이다.
평면이며 박형의 표시 장치로서, 액정을 이용한 액정 표시 장치, 플라즈마를 이용한 플라즈마 표시 장치 등이 실용화되어 있다.
액정 표시 장치는, 백라이트를 마련하고, 전압의 인가에 의해 액정 분자의 배열을 변화시킴으로써 백라이트로부터의 광을 통과시키거나 차단하거나 함으로써 화상을 표시하는 표시 장치이다. 또한, 플라즈마 표시 장치는, 기판 내에 봉입된 가스에 대해 전압을 인가함으로써 플라즈마 상태가 되고, 플라즈마 상태로부터 원래의 상태가 되돌아올 때에 생기는 에너지에 의해 발생하는 자외선이, 형광체에 조사됨으로써 가시광이 되어, 화상을 표시하는 표시 장치이다.
한편, 근래에는, 전압을 인가하면 소자 자체가 발광하는 유기 EL(전계발광) 소자를 이용한 자발광형의 표시 장치의 개발이 진행되고 있다. 유기 EL 소자는, 전해(電解)에 의해 에너지를 받으면, 기저 상태로부터 여기 상태로 변화하고, 여기 상태로부터 기저 상태가 되돌아올 때에, 차분의 에너지를 광으로서 방출한다. 유기 EL 표시 장치는, 이 유기 EL 소자가 방출하는 광을 이용하여 화상을 표시하는 표시 장치이다.
자발광형 표시 장치는, 백라이트를 필요로 하는 액정 표시 장치와는 달리, 소자가 스스로 발광하기 때문에 백라이트를 필요로 하지 않아서, 액정 표시 장치에 비하여 얇게 구성하는 것이 가능하다. 또한, 액정 표시 장치에 비하여, 동화상 특성, 시야각 특성, 색 재현성 등이 우수하기 때문에, 유기 EL 소자를 이용한 자발광형 표시 장치는 차세대의 평면 박형 표시 장치로서 주목받고 있다.
발명의 개시
발명이 해결하자자 하는 과제
자발광형 표시 장치의 각 화소에 포함되는 유기 EL 소자의 구동에는, TFT(Thin Film Transistor ; 박막 트랜지스터)가 사용되지만, 프로세스 변동에 의해, TFT의 임계치 전압(상승 전압)이나 이동도에 편차가 생긴다. TFT의 임계치 전압(상승 전압)이나 이동도에 편차가 생기면, 같은 전압을 인가하여도 화소에 따라 흐르는 전류가 다르다. 그리고, TFT에 흐르는 전류가 다른 결과, 화소에 따라 발광량에 편차가 생기는 문제가 있다.
유기 EL 소자는, 인가되는 전류치와 전압의 인가에 의한 소자의 발광량이 비례 관계에 있다. 그 때문에, 화면 전체에 대해, 동일한 전압을 인가하면 유기 EL 소자에 흐르는 전류가 동일하게 되도록, TFT의 전압 전류 특성을 제어하면, 화소에 따른 발광량의 편차를 억제하여 고품위의 화상을 표시하는 것이 가능해진다.
또한, TFT의 전압 전류 특성을 제어하는 것만으로는, 전류량에 응한 발광량으로 발광하는 유기 EL 소자와 같은 자발광 소자의 특성을 완전히 발휘시키기는 어렵다. 그 때문에, 자발광형 표시 장치의 패널에 인가한 신호를 제어하여, 자발광 소자의 특성을 보다 발휘시키는 것이 요구되고 있다.
그래서, 본 발명은, 상기 문제를 감안하여 이루어진 것이고, 본 발명의 목적으로 하는 점은, 영상 신호의 입출력 특성 및 TFT의 전류 전압 특성을 제어함으로써 고품위의 화상을 표시 가능한, 신규이면서 개량된 표시 장치 및 표시 장치의 구동 방법을 제공하는 것에 있다.
과제를 해결하기 위한 수단
상기 과제를 해결하기 위해, 본 발명의 어느 관점에 의하면, 전류량에 응하여 자발광하는 발광 소자와 영상 신호에 응하여 발광 소자에 인가하는 전류를 제어하는 화소 회로를 구비하는 화소와, 발광시키는 화소를 선택하는 선택 신호를 소정의 주사 주기로 해당 화소에 공급하는 주사선과, 영상 신호를 화소에 공급하는 데이터선과, 선택 신호가 공급되어 구동하는 트랜지스터가 매트릭스형상으로 배치되는 표시부를 구비하는 표시 장치로서, 감마 특성을 갖도록 영상 신호를 변환하는 감마 변환부와, 감마 변환부에서 변환 후의 신호의 감마 특성과, 트랜지스터의 전류 전압 특성을 승산하면 리니어 특성이 되도록, 트랜지스터의 전류 전압 특성을 제어하는 트랜지스터 제어부를 포함하는, 표시 장치가 제공된다.
이러한 구성에 의하면, 감마 변환부는 영상 신호를 감마 특성을 갖도록 변환하고, 트랜지스터 제어부는 감마 변환부에서 변환 후의 신호의 감마 특성과, 트랜지스터의 전류 전압 특성을 승산하면 리니어 특성이 되도록, 트랜지스터의 전류 전압 특성을 제어한다. 그 결과, 화면 전체에 대해 동일한 전류를 흘리면 동일한 발광량을 갖음으로써 고품위의 화상을 표시할 수 있다. 또한, 발광 소자에 대해 리니어 특성을 갖는 신호를 인가할 수 있기 때문에, 전류량에 응한 발광량으로 발광하는 유기 EL 소자와 같은 자발광 소자의 특성을 보다 발휘하는 것이 가능해진다.
상기 트랜지스터 제어부는, 트랜지스터가 상승 전압을 제어하는 전압 제어부를 포함하고 있어도 좋다. 또한, 상기 트랜지스터 제어부는, 트랜지스터의 이동도를 보정하는 이동도 보정부를 포함하고 있어도 좋다. 이러한 구성에 의하면, 전압 제어부는 트랜지스터가 상승 전압을 제어하고, 이동도 보정부는 트랜지스터의 이동도를 보정한다. 그리고, 트랜지스터의 전류 전압 특성을 승산하면 리니어 특성이 되도록, 트랜지스터가 상승 전압이나 이동도를 보정하도록 제어한다. 그 결과, 화면 전체에 대해 동일한 전류를 흘리면 동일한 발광량을 갖음으로써 고품위의 화상을 표시할 수 있다.
상기 표시 장치는, 감마 특성을 갖는 영상 신호를, 리니어 특성을 갖는 영상 신호로 변환하는 리니어 변환부를 또한 포함하고 있어도 좋다. 이러한 구성에 의하면, 리니어 변환부는 감마 특성을 갖는 영상 신호를, 리니어 특성을 갖는 영상 신호로 변환한다. 리니어 변환부에서 변환된 리니어 특성을 갖는 영상 신호는 발광량 검출부에 입력되고, 영상 신호로부터 발광량이 검출된다. 그 결과, 영상 신호에 대한 각종 신호 처리를 용이하게 행할 수 있다.
상기 감마 변환부는, 리니어 특성을 갖는 영상 신호를, 감마 특성을 갖도록 변환하여도 좋다. 이러한 구성에 의하면, 감마 변환부는 리니어 특성을 갖는 영상 신호를, 감마 특성을 갖도록 변환한다. 그 결과, 영상 신호가 감마 특성을 갖음으로써, 표시부가 갖는 감마 특성을 캔슬하고, 신호의 전류에 응하여 표시부의 내부의 자발광 소자가 발광하도록 리니어 특성을 갖을 수 있다.
또한, 상기 과제를 해결하기 위해, 본 발명의 다른 관점에 의하면, 전류량에 응하여 자발광하는 발광 소자와 영상 신호에 응하여 발광 소자에 인가하는 전류를 제어하는 화소 회로를 구비하는 화소와, 발광시키는 화소를 선택하는 선택 신호를 소정의 주사 주기로 해당 화소에 공급하는 주사선과, 영상 신호를 화소에 공급하는 데이터선과, 선택 신호가 공급되어 구동하는 트랜지스터가 매트릭스형상으로 배치되는 표시부를 구비하는 표시 장치의 구동 방법으로서, 감마 특성을 갖도록 영상 신호를 변환하는 감마 변환 스텝과, 감마 변환 스텝에서 변환 후의 신호의 감마 특성과, 트랜지스터의 전류 전압 특성을 승산하면 리니어 특성이 되도록, 트랜지스터의 전류 전압 특성을 제어하는 트랜지스터 제어 스텝을 포함하는, 표시 장치의 구동 방법이 제공된다.
이러한 구성에 의하면, 감마 변환 스텝은 영상 신호를 감마 특성을 갖도록 변환하고, 트랜지스터 제어 스텝은 감마 변환 스텝에서 변환 후의 신호의 감마 특성과, 트랜지스터의 전류 전압 특성을 승산하면 리니어 특성이 되도록, 트랜지스터의 전류 전압 특성을 제어한다. 그 결과, 화면 전체에 대해 동일한 전류를 흘리면 동일한 발광량을 갖음으로써 고품위의 화상을 표시할 수 있다. 또한, 발광 소자에 대해 리니어 특성을 갖는 신호를 인가할 수 있기 때문에, 전류량에 응한 발광량으로 발광하는 유기 EL 소자와 같은 자발광 소자의 특성을 더 잘 발휘하는 것이 가능해진다.
발명의 효과
이상 설명한 바와 같이 본 발명에 의하면, 영상 신호의 입출력 특성 및 TFT의 전류 전압 특성을 제어함으로써 고품위의 화상을 표시 가능한, 신규이면서 개량된 표시 장치 및 표시 장치의 구동 방법을 제공할 수 있다.
도 1은, 본 발명의 한 실시 형태에 관한 표시 장치(100)의 구성에 관해 설명하는 설명도.
도 2A는, 본 발명의 한 실시 형태에 관한 표시 장치(100)를 흐르는 신호의 특성의 추이를 그래프로 설명하는 설명도.
도 2B는, 본 발명의 한 실시 형태에 관한 표시 장치(100)를 흐르는 신호의 특성의 추이를 그래프로 설명하는 설명도.
도 2C는, 본 발명의 한 실시 형태에 관한 표시 장치(100)를 흐르는 신호의 특성의 추이를 그래프로 설명하는 설명도.
도 2D는, 본 발명의 한 실시 형태에 관한 표시 장치(100)를 흐르는 신호의 특성의 추이를 그래프로 설명하는 설명도.
도 2E는, 본 발명의 한 실시 형태에 관한 표시 장치(100)를 흐르는 신호의 특성의 추이를 그래프로 설명하는 설명도.
도 2F는, 본 발명의 한 실시 형태에 관한 표시 장치(100)를 흐르는 신호의 특성의 추이를 그래프로 설명하는 설명도.
도 3은, 패널(158)에 마련되는 화소 회로의 단면 구조의 한 예를 도시하는 단면도.
도 4는, 5Tr/1C 구동 회로의 등가 회로도.
도 5는, 5Tr/1C 구동 회로의 구동의 타이밍 차트.
도 6A는, 5Tr/1C 구동 회로의 각 트랜지스터의 온/오프 상태 등을 도시하는 설명도.
도 6B는, 5Tr/1C 구동 회로의 각 트랜지스터의 온/오프 상태 등을 도시하는 설명도.
도 6C는, 5Tr/1C 구동 회로의 각 트랜지스터의 온/오프 상태 등을 도시하는 설명도.
도 6D는, 5Tr/1C 구동 회로의 각 트랜지스터의 온/오프 상태 등을 도시하는 설명도.
도 6E는, 5Tr/1C 구동 회로의 각 트랜지스터의 온/오프 상태 등을 도시하는 설명도.
도 6F는, 5Tr/1C 구동 회로의 각 트랜지스터의 온/오프 상태 등을 도시하는 설명도.
도 6G는, 5Tr/1C 구동 회로의 각 트랜지스터의 온/오프 상태 등을 도시하는 설명도.
도 6H는, 5Tr/1C 구동 회로의 각 트랜지스터의 온/오프 상태 등을 도시하는 설명도.
도 6I는, 5Tr/1C 구동 회로의 각 트랜지스터의 온/오프 상태 등을 도시하는 설명도.
도 7은, 2Tr/1C 구동 회로의 등가 회로도.
도 8은, 2Tr/1C 구동 회로의 구동의 타이밍 차트.
도 9A는, 2Tr/1C 구동 회로의 각 트랜지스터의 온/오프 상태 등을 도시하는 설명도.
도 9B는, 2Tr/1C 구동 회로의 각 트랜지스터의 온/오프 상태 등을 도시하는 설명도.
도 9C는, 2Tr/1C 구동 회로의 각 트랜지스터의 온/오프 상태 등을 도시하는 설명도.
도 9D는, 2Tr/1C 구동 회로의 각 트랜지스터의 온/오프 상태 등을 도시하는 설명도.
도 9E는, 2Tr/1C 구동 회로의 각 트랜지스터의 온/오프 상태 등을 도시하는 설명도.
도 9F는, 2Tr/1C 구동 회로의 각 트랜지스터의 온/오프 상태 등을 도시하는 설명도.
도 10은, 4Tr/1C 구동 회로의 등가 회로도.
도 11은, 3Tr/1C 구동 회로의 등가 회로도.
도 12는, 일반적인 패널의 화소 회로의 구성을 모식적으로 도시하는 설명도.
도 13은, 도 12에 도시한 화소 회로(10)의 동작의 타이밍 차트를 도시하는 설명도.
도 14는, 구동용 트랜지스터(14)의 전류 전압 특성에 관해 설명하는 설명도.
도 15는, 구동용 트랜지스터(14)의 전류 전압 특성에 관해 설명하는 설명도.
도 16은, 본 발명의 한 실시 형태에 관한 패널(158)에 관해 설명하는 설명도.
도 17은, 본 발명의 한 실시 형태에 관한 화소 회로(212)에 관해 설명하는 설명도.
도 18은, 본 발명의 한 실시 형태에 관한 화소 회로(212)의 전압 인가의 타이밍 차트를 도시하는 설명도.
도 19는, 도 18의 이동도 보정 기간(T6 내지 T7)에서의 화소 회로(212)의 상태를 모식적으로 도시하는 설명도.
도 20은, 본 발명의 한 실시 형태에 관한 출력 전류(Ids)의 특성을 그래프로 도시하는 설명도.
도 21은, 박막 트랜지스터(222 및 228)가 온 상태에서의 화소 회로(212)에 관해 설명하는 설명도.
(부호의 설명)
100 : 표시 장치 104 : 제어부
106 : 기록부 110 : 신호 처리 집적 회로
112 : 에지 흐림부 114 : I/F부
116 : 리니어 변환부 118 : 패턴 생성부
120 : 색온도 조정부 122 : 정지화상 검파부
124 : 장기 색온도 보정부 126 : 발광 시간 제어부
128 : 신호 레벨 보정부 130 : 얼룩 보정부
132 : 감마 변환부 134 : 디더 처리부
136 : 신호 출력부 138 : 장기 색온도 보정 검파부
140 : 게이트 펄스 출력부 142 : 감마 회로 제어부
150 : 기억부 152 : 데이터 드라이버
154 : 감마 회로 156 : 과전류 검출부
158 : 패널 202 : 수평 실렉터
204 : 드라이브 스캐너 206 : 라이트 스캐너
208 : 보정용 스캐너 210 : 화소 어레이
212 : 화소 회로 214, 216, 218 : 주사선
220 : 데이터선 222, 224, 226, 228 : 박막 트랜지스터
230 : 커패시터 232 : 발광 소자
발명을 실시하기 위한 최선의 형태
이하에 첨부 도면을 참조하면서, 본 발명의 알맞은 실시의 형태에 관해 상세히 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 구성 요소에 대해서는, 동일한 부호를 붙임에 의해 중복 설명을 생략한다.
우선, 본 발명의 한 실시 형태에 관한 표시 장치의 구성에 관해 설명한다. 도 1은, 본 발명의 한 실시 형태에 관한 표시 장치(100)의 구성에 관해 설명하는 설명도이다. 이하, 도 1을 이용하여 본 발명의 한 실시 형태에 관한 표시 장치(100)의 구성에 관해 설명한다.
도 1에 도시한 바와 같이, 본 발명의 한 실시 형태에 관한 표시 장치(100)는, 제어부(104)와, 기록부(106)와, 신호 처리 집적 회로(110)와, 기억부(150)와, 데이터 드라이버(152)와, 감마 회로(154)와, 과전류 검출부(156)와, 패널(158)을 포함하여 구성된다.
그리고 신호 처리 집적 회로(110)는, 에지 흐림부(112)와, I/F부(114)와, 리니어 변환부(116)와, 패턴 생성부(118)와, 색온도 조정부(120)와, 정지화상 검파부(122)와, 장기 색온도 보정부(124)와, 발광 시간 제어부(126)와, 신호 레벨 보정부(128)와, 얼룩 보정부(130)와, 감마 변환부(132)와, 디더 처리부(134)와, 신호 출력부(136)과, 장기 색온도 보정 검파부(138)와, 게이트 펄스 출력부(140)와, 감마 회로 제어부(142)와, 을(를) 포함하여 구성된다.
표시 장치(100)는, 영상 신호의 공급을 받으면, 그 영상 신호를 분석하고, 분석한 내용에 따라, 후술하는 패널(158)의 내부에 배치되는 화소를 점등한 것으 로, 패널(158)을 통하여 영상을 표시한 것이다.
제어부(104)는, 신호 처리 집적 회로(110)의 제어를 행하는 것이고, I/F부(114)와의 사이에서 신호의 교환을 행한다. 또한, 제어부(104)는 I/F부(114)로부터 수취한 신호에 대해 각종 신호 처리를 행한다. 제어부(104)에서 행하는 신호 처리로는, 예를 들면 패널(158)에 표시하는 화상의 휘도의 조정에 이용하는 게인의 산출이 있다.
기록부(106)는, 제어부(104)에서 신호 처리 집적 회로(110)를 제어하기 위한 정보를 격납하기 위한 것이다. 기록부(106)로서, 표시 장치(100)의 전원이 끊어져 있는 상태에서도 정보가 사라지지 않고 격납할 수 있는 메모리를 이용하는 것이 바람직하다. 기록부(106)로서 채용하는 메모리로서, 예를 들면 전기적으로 내용을 재기록할 수 있는 EEPROM(Electronically Erasable and Programmable Read Only Memory)를 이용하는 것이 바람직하다. EEPROM은 기판에 실장한 채로 데이터의 기록이나 소거를 행할 수가 있는 불휘발성의 메모리이고, 시시각각 변화하는 표시 장치(100)의 정보를 격납하기 위해 알맞은 메모리이다.
신호 처리 집적 회로(110)는, 영상 신호를 입력하고, 입력된 영상 신호에 대해 신호 처리를 시행한 것이다. 본 실시 형태에서는, 신호 처리 집적 회로(110)에 입력되는 영상 신호는 디지털 신호이고, 신호폭은 10비트이다. 입력한 영상 신호에 대한 신호 처리는, 신호 처리 집적 회로(110)의 내부의 각 부분에서 행한다.
에지 흐림부(112)는, 입력된 영상 신호에 대해 에지를 흐리게 하기 위한 신호 처리를 행하는 것이다. 구체적으로는, 에지 흐림부(112)는, 패널(158)에의 화상 이 눌어붙는(燒付) 현상을 막기 위해, 화상을 의도적으로 비켜 놓음으로써 에지를 흐리게 하여, 화상의 눌어붙는 현상을 억제하는 것이다.
리니어 변환부(116)는, 입력에 대한 출력이 감마 특성을 갖는 영상 신호를, 감마 특성으로부터 리니어 특성을 갖도록 변환하는 신호 처리를 행하는 것이다. 리니어 변환부(116)에서 입력에 대한 출력이 리니어 특성을 갖도록 신호 처리를 행함으로써, 패널(158)에서 표시하는 화상에 대한 다양한 처리가 용이해진다. 리니어 변환부(116)에서의 신호 처리에 의해, 영상 신호의 신호폭이 10비트로부터 14비트로 퍼진다. 리니어 변환부(116)에서 리니어 특성을 갖도록 영상 신호를 변환하면, 후술하는 감마 변환부(132)에서 감마 특성을 갖도록 변환한다.
패턴 생성부(118)는, 표시 장치(100)의 내부의 화상 처리에서 사용하는 테스트 패턴을 생성하는 것이다. 표시 장치(100)의 내부의 화상 처리에서 사용하는 테스트 패턴으로서는, 예를 들면 패널(158)의 표시 검사에 이용하는 테스트 패턴이 있다.
색온도 조정부(120)는, 화상의 색온도의 조정을 행하는 것이고, 표시 장치(100)의 패널(158)에서 표시하는 색의 조정을 행하는 것이다. 도 1에는 도시하고 있지 않지만, 표시 장치(100)에는 색온도를 조정하기 위한 색온도 조정 수단을 구비하고 있고, 이용자가 색온도 조정 수단을 조작함으로써, 화면에 표시되는 화상의 색온도를 수동으로 조정할 수 있다.
장기 색온도 보정부(124)는, 유기 EL 소자의 R(적), G(록), B(청) 각 색의 휘도·시간 특성(LT 특성)이 다름에 의한 경년 변화를 보정하는 것이다. 유기 EL 소자에는, R, G, B 각 색의 LT 특성이 다르기 때문에, 발광 시간의 경과에 수반하여 색의 밸런스가 깨져 온다. 그 색의 밸런스를 보정하는 것이다.
발광 시간 제어부(126)는, 영상을 패널(158)에 표시할 때의 펄스의 듀티비를 산출하여, 유기 EL 소자의 발광 시간을 제어하는 것이다. 표시 장치(100)는, 펄스가 HI 상태인 동안에 패널(158) 내부의 유기 EL 소자에 대해 전류를 흘림으로써, 유기 EL 소자를 발광시켜서 화상의 표시를 행한다.
신호 레벨 보정부(128)는, 화상의 눌어붙는 현상을 막기 위해, 영상 신호의 신호 레벨을 보정함으로써 패널(158)에 표시하는 영상의 휘도를 조정하는 것이다. 화상의 눌어붙는 현상은, 특정한 화소의 발광 빈도가 다른 화소에 비하여 높은 경우에 생기는 발광 특성의 열화 현상인 것이고, 열화되어 버린 화소는 다른 열화되지 않은 화소에 비하여 휘도의 저하를 초래하고, 주변의 열화되지 않은 부분과의 휘도차가 커진다. 이 휘도의 차에 의해, 화면에 문자가 새겨져 버린 것같이 보인다.
신호 레벨 보정부(128)는, 영상 신호와 발광 시간 제어부(126)에서 산출된 펄스의 듀티비로부터 각 화소 또는 화소군의 발광량을 산출하고, 산출한 발광량에 의거하여, 필요에 응하여 휘도를 떨어뜨리기 위한 게인을 산출하고, 산출한 게인을 영상 신호에 실는 것이다.
장기 색온도 보정 검파부(138)는, 장기 색온도 보정부(124)에서 보정하기 위한 정보를 검지하는 것이다. 장기 색온도 보정 검파부(138)에서 검지한 정보는, I/F부(114)를 통하여 제어부(104)에 보내지고, 제어부(104)를 경유하여 기록 부(106)에 기록된다.
얼룩 보정부(130)는, 패널(158)에 표시되는 화상이나 영상의 얼룩을 보정하는 것이다. 얼룩 보정부(130)에서, 패널(158)의 가로줄무늬, 세로줄무늬 및 화면에 국소적으로 생기는 발광 얼룩을, 입력 신호의 레벨이나 좌표 위치를 기준으로 하여 보정을 행한다.
감마 변환부(132)는, 리니어 변환부(116)에서 리니어 특성을 갖도록 변환한 영상 신호에 대해 감마 특성을 갖도록 변환하는 신호 처리를 시행하는 것이다. 감마 변환부(132)에서 행하는 신호 처리는, 패널(158)이 갖는 감마 특성을 캔슬하고, 신호의 전류에 응하여 패널(158)의 내부의 유기 EL 소자가 발광하도록 리니어 특성을 갖을 것 같은 신호로 변환하는 신호 처리이다. 감마 변환부(132)에서 신호 처리를 행함으로써, 신호폭이 14비트로부터 12비트로 변화한다.
디더 처리부(134)는, 감마 변환부(132)로 변환된 신호에 대해 디더링을 시행하는 것이다. 디더링은, 사용 가능한 색삭이 적은 환경에서 중간색을 표현하기 위해, 표시 가능한 색을 조합시켜서 표시하는 것이다. 디더 처리부(134)로 디더링을 행함으로써, 본래 패널상에서는 표시할 수 없는 색을, 외관상 만들어 내어 표현할 수 있다. 디더 처리부(134)에서의 디더링에 의해, 신호폭이 12비트로부터 10비트로 변화한다.
신호 출력부(136)는, 디더 처리부(134)에서 디더링이 시행된 후의 신호를 데이터 드라이버(152)에 대해 출력하는 것이다. 신호 출력부(136)로부터 데이터 드라이버(152)에 건네지는 신호는 R, G, B 각 색의 발광량에 관한 정보가 실린 신호이 고, 발광 시간의 정보가 실린 신호는 게이트 펄스 출력부(140)로부터 펄스의 형식으로 출력된다.
게이트 펄스 출력부(140)는, 패널(158)의 발광 시간을 제어하는 펄스를 출력하는 것이다. 게이트 펄스 출력부(140)로부터 출력되는 펄스는, 발광 시간 제어부(126)에서 산출한 듀티비에 의한 펄스이다. 게이트 펄스 출력부(140)로부터의 펄스에 의해, 패널(158)에서의 각 화소의 발광 시간이 결정된다.
감마 회로 제어부(142)는, 감마 회로(154)에 설정치를 주는 것이다. 감마 회로 제어부(142)가 주는 설정치는, 데이터 드라이버(152)의 내부에 포함되는 D/A 변환기의 러더 저항에 주기 위한 기준 전압이다.
기억부(150)는, 신호 레벨 보정부(128)에서 휘도를 보정할 때에 필요하게 된다, 소정의 휘도를 상회하여 발광하고 있는 화소 또는 화소군의 정보와, 해당 상회하고 있는 양의 정보를 대응시켜서 격납하고 있는 것이다. 기억부(150)로서는, 기록부(106)와는 달리, 전원이 끊어지면 내용이 소거되는 메모리를 이용하여도 좋고, 그와 같은 메모리로서, 예를 들면 SDRAM(Synchronous Dynamic Random Access Memory)을 이용하는 것이 바람직하다.
과전류 검출부(156)는, 기판의 쇼트 등으로 과전류가 생긴 경우에 그 과전류를 검출하고, 게이트 펄스 출력부(140)에 통지하는 것이다. 과전류 검출부(156)로부터의 과전류 발생 통지에 의해, 과전류가 생긴 경우에 그 과전류가 패널(158)에 인가된 것을 막을 수 있다.
데이터 드라이버(152)는, 신호 출력부(136)로부터 수취한 신호에 대해 신호 처리를 행하고, 패널(158)에 대해, 패널(158)에서 영상을 표시하기 위한 신호를 출력하는 것이다. 데이터 드라이버(152)에는, 도시하지 않지만, D/A 변환기가 포함되어 있고, D/A 변환기는 디지털 신호를 아날로그 신호로 변환하여 출력한다.
감마 회로(154)는, 데이터 드라이버(152)의 내부에 포함되는 D/A 변환기의 러더 저항에 기준 전압을 주는 것이다. 러더 저항에 주기 위한 기준 전압은, 상술한 바와 같이 감마 회로 제어부(142)에서 생성된다.
패널(158)은, 데이터 드라이버(152)로부터의 출력 신호 및 게이트 펄스 출력부(140)로부터의 출력 펄스를 입력하고, 입력한 신호 및 펄스에 응하여, 자발광 소자의 한 예인 유기 EL 소자를 발광시켜서 동화상이나 정지화상을 표시하는 것이다. 패널(158)은, 화상을 표시하는 면의 형상이 평면이다. 유기 EL 소자는 전압을 인가하면 발광하는 자발광형의 소자이고, 그 발광량은 전압에 비례하다. 따라서, 유기 EL 소자의 IL 특성(전류-발광량 특성)도 비례 관계를 갖는 것이 된다.
패널(158)에는, 도 1에는 도시하지 않지만, 전류량에 응하여 자발광하는 발광 소자와 영상 신호에 응하여 발광 소자에 인가하는 전류를 제어하는 화소 회로를 구비하는 화소와, 발광시키는 화소를 선택하는 선택 신호를 소정의 주사 주기로 해당 화소에 공급하는 주사선과, 영상 신호를 화소에 공급하는 데이터선과, 선택 신호가 공급되어 구동하는 트랜지스터가, 매트릭스형상으로 배치되어 구성되어 있고, 이와 같이 화소, 주사선, 데이터선 및 트랜지스터가 구성되어 있음으로써, 표시 장치(100)는 영상 신호에 응하여 영상을 표시할 수 있다.
이상, 도 1을 이용하여 본 발명의 한 실시 형태에 관한 표시 장치(100)의 구 성에 관해 설명하였다. 또한, 도 1에 도시한 본 발명의 한 실시 형태에 관한 표시 장치(100)는, 리니어 변환부(116)에서 리니어 특성을 갖도록 영상 신호를 변환한 후, 변환 후의 영상 신호를 패턴 생성부(118)에 입력하였지만, 패턴 생성부(118)와 리니어 변환부(116)를 교체하여도 좋다.
다음에, 본 발명의 한 실시 형태에 관한 표시 장치(100)를 흐르는 신호의 특성의 추이에 관해 설명한다. 도 2A 내지 도 2F는, 본 발명의 한 실시 형태에 관한 표시 장치(100)를 흐르는 신호의 특성의 추이를 그래프로 설명하는 설명도이다. 도 2A 내지 도 2F의 각 그래프는, 횡축을 입력, 종축을 출력으로서 나타내고 있다.
도 2A는, 피사체를 입력한 때에, 피사체의 광량에 대한 출력(A)이 감마 특성을 갖는 영상 신호에 대해, 리니어 변환부(116)에서 반대의 감마 곡선(리니어 감마)을 곱함으로써, 피사체의 광량에 대한 출력이 리니어 특성을 갖도록 영상 신호를 변환하는 것을 도시하고 있다.
도 2B는, 피사체의 광량의 입력에 대한 출력(B)의 특성이 리니어 특성을 갖도록 변환한 영상 신호에 대해, 감마 변환부(132)에서 감마 곡선을 곱함으로써, 피사체의 광량의 입력에 대한 출력이 감마 특성을 갖도록 영상 신호를 변환한 것을 도시하고 있다.
도 2C는, 피사체의 광량의 입력에 대한 출력(C)의 특성이 감마 특성을 갖도록 변환한 영상 신호에 대해, 데이터 드라이버(152)에서의 D/A 변환이 행하여진 것을 도시하고 있다. D/A 변환은, 입력과 출력과의 관계가 리니어 특성을 갖고 있다. 따라서, 데이터 드라이버(152)에 의해 D/A 변환이 시행됨에 의해, 피사체의 광량을 입력하면, 출력 전압은 감마 특성을 갖는다.
도 2D는, D/A 변환이 시행된 후의 영상 신호가, 패널(158)에 포함되는 트랜지스터에 입력됨에 의해, 양자의 감마 특성이 지워지는 것을 도시하고 있다. 트랜지스터의 VI 특성은, 피사체의 광량의 입력에 대한 출력 전압의 감마 특성과 반대의 커브를 갖는 감마 특성이다. 따라서, 피사체의 광량을 입력하면 출력 전류가 리니어 특성을 갖도록 재차 변환할 수 있다.
도 2E는, 피사체의 광량을 입력하면 출력 전류가 리니어 특성을 갖는 신호가 패널(158)에 입력됨으로써, 해당 리니어 특성을 갖는 신호와, 상술한 바와 같이 리니어 특성을 갖는 유기 EL 소자의 IL 특성이 곱해지는 것을 도시하고 있다.
그 결과, 도 2F에 도시한 바와 같이, 피사체의 광량을 입력하면, 패널(OLED ; Organic Light Emitting Diode)의 발광량이 리니어 특성을 갖고 있기 때문에, 리니어 변환부(116)에서 반대의 감마 곡선을 곱하여서 리니어 특성을 갖도록 영상 신호를 변환함으로써, 도 1에 도시한 신호 처리 집적 회로(110)에서의 리니어 변환부(116)부터 감마 변환부(132)의 사이를 리니어 영역으로서 신호 처리하는 것이 가능해진다.
이상, 본 발명의 한 실시 형태에 관한 표시 장치(100)를 흐르는 신호의 신호 특성의 추이에 관해 설명하였다.
[화소 회로 구조]
계속해서, 도 1에 도시한 패널(158)에 마련되는 화소 회로의 구조의 한 예에 관해 설명한다.
도 3은, 도 1에 도시한 패널(158)에 마련되는 화소 회로의 단면 구조의 한 예를 도시하는 단면도이다. 도 3에 도시하는 바와 같이, 패널(158)에 마련되는 화소 회로는, 구동 트랜지스터(1022) 등을 포함하는 구동 회로가 형성된 유리 기판(1201)상에 절연막(1202), 절연 평탄화막(1203) 및 윈드 절연막(1204)이 그 순서로 형성되고, 해당 윈드 절연막(1204)의 오목부(1204A)에 유기 EL 소자(1021)가 마련된 구성으로 되어 있다. 여기서는, 구동 회로의 각 구성 소자중, 구동 트랜지스터(1022)만을 도시하고, 다른 구성 소자에 관해서는 생략하여 나타내고 있다.
유기 EL 소자(1021)는, 상기 윈드 절연막(1204)의 오목부(1204A)의 저부에 형성된 금속 등으로 이루어지는 애노드 전극(1205)과, 해당 애노드 전극(1205)상에 형성된 유기층(전자 수송층, 발광층, 홀 수송층/홀 주입층)(1206)과, 해당 유기층(1206)상에 전(全) 화소 공통으로 형성된 투명 도전막 등으로 이루어지는 캐소드 전극(1207)으로 구성되어 있다.
이 유기 EL 소자(1021)에서, 유기층(1206)은, 애노드 전극(1205)상에 홀 수송층/홀 주입층(2061), 발광층(2062), 전자 수송층(2063) 및 전자 주입층(도시 생략)이 순차적으로 퇴적됨에 의해 형성된다. 그리고, 구동 트랜지스터(1022)에 의한 전류 구동하에, 구동 트랜지스터(1022)로부터 애노드 전극(1205)을 통하여 유기층(1206)에 전류가 흐름으로써, 해당 유기층(1206) 내의 발광층(2062)에서 전자와 정공이 재결합할 때에 발광하도록 되어 있다.
구동 트랜지스터(1022)는, 게이트 전극(1221)과, 반도체층(1222)의 일방측에 마련된 소스/드레인 영역(1223)과, 반도체층(1222)의 타방측에 마련된 드레인/소스 영역(1224)과, 반도체층(1222)의 게이트 전극(1221)과 대향하는 부분의 채널형성 영역(1225)으로 구성되어 있다. 소스/드레인 영역(1223)은, 콘택트 홀을 통하여 유기 EL 소자(1021)의 애노드 전극(1205)과 전기적으로 접속되어 있다.
그리고, 도 3에 도시하는 바와 같이, 구동 트랜지스터(1022)를 포함하는 구동 회로가 형성된 유리 기판(1201)상에, 절연막(1202), 절연 평탄화막(1203) 및 윈드 절연막(1204)을 통하여 유기 EL 소자(1021)가 화소 단위로 형성된 후는, 패시베이션막(1208)을 통하여 밀봉 기판(1209)이 접착제 (1210)에 의해 접합되고, 해당 밀봉 기판(1209)에 의해 유기 EL 소자(1021)가 밀봉됨에 의해, 패널(158)이 형성된다.
[구동 회로]
계속해서, 도 1에 도시한 패널(158)에 마련되는 구동 회로의 구성의 한 예에 관해 설명한다.
도 4 등에 도시하는, 유기 EL 소자를 구비한 발광부(ELP)를 구동하기 위한 구동 회로로서 각종의 회로가 있지만, 이하, 5트랜지스터/1용량부로 기본적으로 구성된 구동 회로(이하, 5Tr/1C 구동 회로라고 부르는 경우가 있다), 4트랜지스터/1용량부로 기본적으로 구성된 구동 회로(이하, 4Tr/1C 구동 회로라고 부르는 경우가 있다), 3트랜지스터/1용량부로 기본적으로 구성된 구동 회로(이하, 3Tr/1C 구동 회로라고 부르는 경우가 있다), 2트랜지스터/1용량부로 기본적으로 구성된 구동 회로(이하, 2Tr/1C 구동 회로라고 부르는 경우가 있다)에 공통되는 사항을, 우선 설명한다.
편의상, 구동 회로를 구성하는 각 트랜지스터는, 원칙으로서, N채널형의 박막 트랜지스터(TFT)로 구성되어 있다고 하여 설명한다. 단, 경우에 따라서는, 일부의 트랜지스터를 p채널형의 TFT로 구성할 수 있다. 또한, 반도체 기판 등에 트랜지스터를 형성한 구성으로 할 수도 있다. 구동 회로를 구성하는 트랜지스터의 구조는, 특히 한정하는 것이 아니다. 이하의 설명에서는, 구동 회로를 구성하는 트랜지스터는 인핸스먼트형인 것으로 하여 설명하지만, 이것으로 한하는 것이 아니다. 디프레이션형의 트랜지스터가 사용되고 있어도 좋다. 또한, 구동 회로를 구성하는 트랜지스터는 싱글 게이트형이라도 좋고, 듀얼 게이트형이라도 좋다.
이하의 설명에서, 표시 장치는, (N/3)×M개의 2차원 매트릭스형상으로 배열된 화소로 구성되고, 하나의 화소는, 3개의 부화소(적색을 발광하는 적색 발광 부화소, 녹색을 발광하는 녹색 발광 부화소, 청색을 발광하는 청색 발광 부화소)로 구성되어 있다고 한다. 또한, 각 화소를 구성하는 발광 소자는, 선순차 구동된다고 하고, 표시 프레임 레이트를 FR(회/초)로 한다. 즉, 제 m행째(단, m=1, 2, 3 … M)에 배열된 (N/3)개의 화소, 보다 구체적으로는, N개의 부화소의 각각을 구성하는 발광 소자가 동시에 구동된다. 환언하면, 하나의 행을 구성하는 각 발광 소자에서는, 그 발광/비발광의 타이밍은, 그들이 속하는 행 단위로 제어된다. 또한, 하나의 행을 구성하는 각 화소에 대해 영상 신호를 기록하는 처리는, 모든 화소에 대해 동시에 영상 신호를 기록하는 처리(이하, 단지, 동시 기록 처리라고 부르는 경우가 있다)라도 좋고, 각 화소마다 순차적으로 영상 신호를 기록하는 처리(이하, 단지, 순차 기록 처리라고 부르는 경우가 있다)라도 좋다. 어느 기록 처리로 하는지는, 구동 회로의 구성에 응하여 적절히 선택하면 좋다.
여기서, 원칙으로서, 제 m행째, 제 n열(단, n=1, 2, 3 … N)에 위치한 발광 소자에 관한 구동, 동작을 설명하지만, 이러한 발광 소자를, 이하, 제 (n, m)번째의 발광 소자 또는 제 (n, m)번째의 부화소라고 부른다. 그리고, 제 m행째에 배열된 각 발광 소자의 수평 주사 기간(제 m번째의 수평 주사 기간)이 종료될 때까지에, 각종의 처리(후술하는 임계치 전압 캔슬 처리, 기록 처리, 이동도 보정 처리)가 행하여진다. 또한, 기록 처리나 이동도 보정 처리는, 제 m번째의 수평 주사 기간 내에 행하여질 필요가 있다. 한편, 구동 회로의 종류에 의해서는, 임계치 전압 캔슬 처리나 이에 수반하는 전처리를 제 m번째의 수평 주사 기간보다 선행하여 행할 수 있다.
그리고, 상술한 각종의 처리가 전부 종료한 후, 제 m행째에 배열된 각 발광 소자를 구성하는 발광부를 발광시킨다. 또한, 상술한 각종의 처리가 전부 종료한 후, 곧바로 발광부를 발광시켜도 좋고, 소정의 기간(예를 들면, 소정의 행수만큼의 수평 주사 기간)이 경과한 후에 발광부를 발광시켜도 좋다. 이 소정의 기간은, 표시 장치의 사양이나 구동 회로의 구성 등에 응하여, 적절히 설정할 수 있다. 또한, 이하의 설명에서는, 설명의 편의를 위해, 각종의 처리 종료 후, 곧바로 발광부를 발광시키는 것으로 한다. 그리고, 제 m행째에 배열된 각 발광 소자를 구성하는 발광부의 발광은, 제 (m+m')행째에 배열된 각 발광 소자의 수평 주사 기간의 시작 직전까지 계속된다. 여기서, 「m'」는, 표시 장치의 설계 사양에 의해 결정된다. 즉, 어떤 표시 프레임의 제 m행째에 배열된 각 발광 소자를 구성하는 발광부의 발광은, 제 (m+m'-1)번째의 수평 주사 기간까지 계속된다. 한편, 제 (m+m')번째의 수평 주사 기간의 시기(始期)부터, 다음의 표시 프레임에서의 제 m번째의 수평 주사 기간 내에서 기록 처리나 이동도 보정 처리가 완료될 때까지, 제 m행째에 배열된 각 발광 소자를 구성하는 발광부는, 원칙으로서 비발광 상태를 유지한다. 상술한 비발광 상태의 기간(이하, 단지, 비발광 기간이라고 부르는 경우가 있다)을 마련함에 의해, 액티브 매트릭스 구동에 수반하는 잔상 흐림이 저감되고, 동화상 품위를 보다 우수한 것으로 할 수 있다. 단, 각 부화소(발광 소자)의 발광 상태/비발광 상태는, 이상에 설명한 상태로 한정하는 것이 아니다. 또한, 수평 주사 기간의 시간 길이는, (1/FR)×(1/M)초 미만의 시간 길이이다. (m+m')의 값이 M을 넘는 경우, 넘은 분의 수평 주사 기간은, 다음의 표시 프레임에서 처리된다.
하나의 트랜지스터가 갖는 2개의 소스/드레인 영역에 있어서, 「한쪽의 소스/드레인 영역」이라는 용어를, 전원부에 접속된 측의 소스/드레인 영역이라는 의미에서 사용하는 경우가 있다. 또한, 트랜지스터가 온 상태에 있는 것은, 소스/드레인 영역 사이에 채널이 형성되어 있는 상태를 의미한다. 이러한 트랜지스터의 한쪽의 소스/드레인 영역부터 다른쪽의 소스/드레인 영역에 전류가 흐르고 있는지의 여부는 묻지 않는다. 한편, 트랜지스터가 오프 상태에 있다는 것은, 소스/드레인 영역 사이에 채널이 형성되어 있지 않은 상태를 의미한다. 또한, 어떤 트랜지스터의 소스/드레인 영역이 다른 트랜지스터의 소스/드레인 영역에 접속되어 있다는 것은, 어떤 트랜지스터의 소스/드레인 영역과 다른 트랜지스터의 소스/드레인 영역이 동일한 영역을 차지하고 있는 형태를 포함한다. 나아가서는, 소스/드레인 영역은, 불 순물을 함유한 폴리실리콘이나 어모퍼스 실리콘 등의 도전성 물질로 구성할 수 있을 뿐만 아니라, 금속, 합금, 도전성 입자, 이들의 적층 구조, 유기 재료(도전성 고분자)로 이루어지는 층으로 구성할 수 있다. 또한, 이하의 설명에서 이용한 타이밍 차트에 있어서, 각 기간을 나타내는 횡축의 길이(시간 길이)는 모식적인 것이고, 각 기간의 시간 길이의 비율을 나타내는 것이 아니다.
도 4 등에 도시하는 구동 회로를 이용한 발광부(ELP)의 구동 방법은, 예를 들면,
(a) 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차가, 구동 트랜지스터(TRD)의 임계치 전압을 넘고, 또한, 제 2 노드(ND2)와 발광부(ELP)에 구비된 캐소드 전극 사이의 전위차가, 발광부(ELP)의 임계치 전압을 넘지 않도록, 제 1 노드(ND1)에 제 1 노드 초기화 전압을 인가하고, 제 2 노드(ND2)에 제 2 노드(ND2) 초기화 전압을 인가하는 전처리를 행하고, 뒤이어,
(b) 제 1 노드(ND1)의 전위를 유지한 상태에서, 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위를 변화시키는 임계치 전압 캔슬 처리를 행하고, 그 후,
(c) 주사선(SCL)으로부터의 신호에 의해 온 상태가 된 기록 트랜지스터(TRW)를 통하여, 데이터선(DTL)으로부터 영상 신호를 제 1 노드(ND1)에 인가하는 기록 처리를 행하고, 뒤이어,
(d) 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 오프 상태로 함에 의해 제 1 노드(ND1)를 부유 상태로 하고, 전원부(2100)로부터 구동 트랜지스터(TRD)를 통하여, 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차의 값에 응한 전류를 발광부(ELP)에 흘림에 의해, 발광부(ELP)를 구동하는,
공정으로 이루어진다.
상술한 바와 같이, 상기 공정(b)에서, 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위를 변화시키는 임계치 전압 캔슬 처리를 행한다. 보다 구체적으로는, 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압을 뺀 전위를 향하여 제 2 노드(ND2)의 전위를 변화시키기 위해, 상기 공정(a)에서의 제 2 노드(ND2)의 전위에 구동 트랜지스터(TRD)의 임계치 전압을 가한 전압을 초과하는 전압을, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 인가한다. 정성적으로는, 임계치 전압 캔슬 처리에서, 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차(환언하면, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차)가 구동 트랜지스터(TRD)의 임계치 전압에 근접하는 정도는, 임계치 전압 캔슬 처리의 시간에 의해 좌우된다. 따라서, 예를 들면 임계치 전압 캔슬 처리의 시간을 충분히 길게 확보한 형태에서는, 제 2 노 드(ND2)의 전위는 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압을 뺀 전위에 달한다. 그리고, 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차는 구동 트랜지스터(TRD)의 임계치 전압에 달하고, 구동 트랜지스터(TRD)는 오프 상태가 된다. 한편, 예를 들면 임계치 전압 캔슬 처리의 시간을 짧게 설정하지 않을 수 없는 형태에서는, 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차가 구동 트랜지스터(TRD)의 임계치 전압보다 크고, 구동 트랜지스터(TRD)는 오프 상태로는 되지 않는 경우가 있다. 임계치 전압 캔슬 처리의 결과로서, 반드시 구동 트랜지스터(TRD)가 오프 상태가 되는 것을 필요로 하지 않는다.
뒤이어, 각 구동 회로마다, 구동 회로의 구성, 및, 이들의 구동 회로를 이용한 발광부(ELP)의 구동 방법에 관해, 이하, 상세하게 설명한다.
[5Tr/1C 구동 회로]
5Tr/1C 구동 회로의 등가 회로도를 도 4에 도시하고, 도 4에 도시한 5Tr/1C 구동 회로의 구동의 타이밍 차트를 모식적으로 도 5에 도시하고, 도 4에 도시한 5Tr/1C 구동 회로의 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 6A 내지 도 6I에 도시한다.
이 5Tr/1C 구동 회로는, 기록 트랜지스터(TRW), 구동 트랜지스터(TRD), 제 1 트랜지스터(TR1), 제 2 트랜지스터(TR2), 제 3 트랜지스터(TR3)의 5개의 트랜지스터 로 구성되고, 나아가서는, 하나의 용량부(C1)로 구성되어 있다. 또한, 기록 트랜지스터(TRW), 제 1 트랜지스터(TR1), 제 2 트랜지스터(TR2), 및, 제 3 트랜지스터(TR3)를 p채널형의 TFT로부터 형성하여도 좋다. 또한, 도 4에 도시한 구동 트랜지스터(TRD)는, 도 3에서 도시한 구동 트랜지스터(1022)에 상당하는 것이다.
[제 1 트랜지스터(TR1)]
제 1 트랜지스터(TR1)의 한쪽의 소스/드레인 영역은, 전원부(2100)(전압(VCC))에 접속되고, 제 1 트랜지스터(TR1)의 다른쪽의 소스/드레인 영역은, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 접속되어 있다. 또한, 제 1 트랜지스터(TR1)의 온/오프 동작은, 제 1 트랜지스터 제어 회로(2111)로부터 늘어나서, 제 1 트랜지스터(TR1)의 게이트 전극에 접속된 제 1 트랜지스터 제어선(CL1)에 의해 제어된다. 전원부(2100)는, 발광부(ELP)에 전류를 공급하고, 발광부(ELP)를 발광시키기 위해 마련되어 있다.
[구동 트랜지스터(TRD)]
구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역은, 상술한 바와 같이, 제 1 트랜지스터(TR1)의 다른쪽의 소스/드레인 영역에 접속되어 있다. 한편, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역은,
(1) 발광부(ELP)의 애노드 전극,
(2) 제 2 트랜지스터(TR2)의 다른쪽의 소스/드레인 영역, 및,
(3) 용량부(C1)의 한쪽의 전극,
에 접속되어 있고, 제 2 노드(ND2)를 구성한다. 또한, 구동 트랜지스터(TRD)의 게이트 전극은,
(1) 기록 트랜지스터(TRW)의 다른쪽의 소스/드레인 영역,
(2) 제 3 트랜지스터(TR3)의 다른쪽의 소스/드레인 영역, 및,
(3) 용량부(C1)의 다른쪽의 전극,
에 접속되어 있고, 제 1 노드(ND1)를 구성한다.
여기서, 구동 트랜지스터(TRD)는, 발광 소자의 발광 상태에서는, 이하의 식(1)에 따라 드레인 전류(Ids)를 흘리도록 구동된다. 발광 소자의 발광 상태에서는, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역은 드레인 영역으로서 작용하고, 다른쪽의 소스/드레인 영역은 소스 영역으로서 작용한다. 설명의 편의를 위해, 이하의 설명에서, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역을 단지 드레인 영역이라고 부르고, 다른쪽의 소스/드레인 영역을 단지 소스 영역이라고 부르는 경우가 있다. 또한,
μ : 실효적인 이동도
L : 채널 길이
W : 채널 폭
Vgs : 게이트 전극과 소스 영역 사이의 전위차
Vth : 임계치 전압
Cox : (게이트 절연층의 비유전율)×(진공의 유전율)/(게이트 절연층의 두께)
k≡(1/2)·(W/L)·Cox
로 한다.
[0079]
Ids=k·μ·(Vgs-Vth)2 (1)
이 드레인 전류(Ids)가 발광부(ELP)를 흐름으로써, 발광부(ELP)가 발광한다. 나아가서는, 이 드레인 전류(Ids)의 값의 대소에 의해, 발광부(ELP)에서의 발광 상태(휘도)가 제어된다.
[기록 트랜지스터(TRW)]
기록 트랜지스터(TRW)의 다른쪽의 소스/드레인 영역은, 상술한 바와 같이, 구동 트랜지스터(TRD)의 게이트 전극에 접속되어 있다. 한편, 기록 트랜지스터(TRW)의 한쪽의 소스/드레인 영역은, 신호 출력 회로(2102)로부터 늘어나는 데이터 선(DTL)에 접속되어 있다. 그리고, 데이터선(DTL)을 통하여, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)가, 한쪽의 소스/드레인 영역에 공급된다. 또한, 데이터선(DTL)을 통하여, VSig 이외의 여러가지의 신호·전압(프리차지 구동을 위한 신호나 각종의 기준 전압 등)이, 한쪽의 소스/드레인 영역에 공급되어도 좋다. 또한, 기록 트랜지스터(TRW)의 온/오프 동작은, 주사 회로(2101)로부터 늘어나서, 기록 트랜지스터(TRW)의 게이트 전극에 접속된 주사선(SCL)에 의해 제어된다.
[제 2 트랜지스터(TR2)]
제 2 트랜지스터(TR2)의 다른쪽의 소스/드레인 영역은, 상술한 바와 같이, 구동 트랜지스터(TRD)의 소스 영역에 접속되어 있다. 한편, 제 2 트랜지스터(TR2)의 한쪽의 소스/드레인 영역에는, 제 2 노드(ND2)의 전위(즉, 구동 트랜지스터(TRD)의 소스 영역의 전위)를 초기화하기 위한 전압(VSS)이 공급된다. 또한, 제 2 트랜지스터(TR2)의 온/오프 동작은, 제 2 트랜지스터 제어 회로(2112)로부터 늘어나서, 제 2 트랜지스터(TR2)의 게이트 전극에 접속된 제 2 트랜지스터 제어선(AZ2)에 의해 제어된다.
[제 3 트랜지스터(TR3)]
제 3 트랜지스터(TR3)의 다른쪽의 소스/드레인 영역은, 상술한 바와 같이, 구동 트랜지스터(TRD)의 게이트 전극에 접속되어 있다. 한편, 제 3 트랜지스터(TR3)의 한쪽의 소스/드레인 영역에는, 제 1 노드(ND1)의 전위(즉, 구동 트랜지스터(TRD)의 게이트 전극의 전위)를 초기화하기 위한 전압(VOfs)이 공급된다. 또한, 제 3 트랜지스터(TR3)의 온/오프 동작은, 제 3 트랜지스터 제어 회로(2113)로부터 늘어나서, 제 3 트랜지스터(TR3)의 게이트 전극에 접속된 제 3 트랜지스터 제어선(AZ3)에 의해 제어된다.
[발광부(ELP)]
발광부(ELP)의 애노드 전극은, 상술한 바와 같이, 구동 트랜지스터(TRD)의 소스 영역에 접속되어 있다. 한편, 발광부(ELP)의 캐소드 전극에는, 전압(VCat)이 인가된다. 발광부(ELP)의 용량을 부호 CEL로 나타낸다. 또한, 발광부(ELP)의 발광에 필요하게 되는 임계치 전압을 Vth -EL라고 한다. 즉, 발광부(ELP)의 애노드 전극과 캐소드 전극의 사이에 Vth -EL 이상의 전압이 인가되면, 발광부(ELP)는 발광한다.
이하의 설명에서, 전압 또는 전위의 값을 이하와 같이 하지만, 이것은, 어디까지나 설명을 위한 값이고, 이들의 값으로 한정되는 것이 아니다.
VSig : 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호
… 0볼트 내지 10볼트
VCC : 전원부(2100)의 전압
… 20볼트
VOfs : 구동 트랜지스터(TRD)의 게이트 전극의 전위(제 1 노드(ND1)의 전위)를 초기화하기 위한 전압
… 0볼트
VSS : 구동 트랜지스터(TRD)의 소스 영역의 전위(제 2 노드(ND2)의 전위)를 초기화하기 위한 전압
… -10볼트
Vth : 구동 트랜지스터(TRD)의 임계치 전압
… 3볼트
VCat : 발광부(ELP)의 캐소드 전극에 인가된 전압
… 0볼트
Vth -EL : 발광부(ELP)의 임계치 전압
… 3볼트
이하, 5Tr/1C 구동 회로의 동작 설명을 행한다. 또한, 상술한 바와 같이, 각종의 처리(임계치 전압 캔슬 처리, 기록 처리, 이동도 보정 처리)가 전부 완료한 후, 곧바로 발광 상태가 시작되는 것으로 하여 설명하지만, 이것으로 한하는 것이 아니다. 후술하는 4Tr/1C 구동 회로, 3Tr/1C 구동 회로, 2Tr/1C 구동 회로의 설명 에서도 마찬가지이다.
[기간-TP(5)-1](도 5 및 도 6A 참조)
이 [기간-TP(5)-1]는, 예를 들면, 전(前)의 표시 프레임에서의 동작이고, 전회의 각종의 처리 완료 후에 제 (n, m)번째의 발광 소자가 발광 상태에 있는 기간이다. 즉, 제 (n, m)번째의 부화소를 구성하는 발광 소자에서의 발광부(ELP)에는, 후술하는 식(5)에 의거한 드레인 전류(I'ds)가 흐르고 있고, 제 (n, m)번째의 부화소를 구성하는 발광 소자의 휘도는, 이러한 드레인 전류(I'ds)에 대응한 값이다. 여기서, 기록 트랜지스터(TRW), 제 2 트랜지스터(TR2) 및 제 3 트랜지스터(TR3)는 오프 상태이고, 제 1 트랜지스터(TR1) 및 구동 트랜지스터(TRD)는 온 상태이다. 제 (n, m)번째의 발광 소자의 발광 상태는, 제 (m+m')행째에 배열된 발광 소자의 수평 주사 기간의 시작 직전까지 계속된다.
도 5에 도시하는 [기간-TP(5)0] 내지 [기간-TP(5)4]은, 전회의 각종의 처리 완료 후의 발광 상태가 종료된 후부터, 다음의 기록 처리가 행하여지기 직전까지의 동작 기간이다. 즉, 이 [기간-TP(5)0] 내지 [기간-TP(5)4]은, 예를 들면, 전의 표시 프레임에서의 제 (m+m')번째의 수평 주사 기간의 시기(始期)부터, 현 표시 프레임에서의 제 (m-1)번째의 수평 주사 기간의 종기(終期)까지의 어떤 시간 길이의 기간이다. 또한, [기간-TP(5)1] 내지 [기간-TP(5)4]을, 현 표시 프레임에서의 제 m번째 의 수평 주사 기간 내에 포함하는 구성으로 할 수도 있다.
그리고, 이 [기간-TP(5)0] 내지 [기간-TP(5)4]에서, 제 (n, m)번째의 발광 소자는 원칙으로서 비발광 상태에 있다. 즉, [기간-TP(5)0] 내지 [기간-TP(5)1], [기간-TP(5)3] 내지 [기간-TP(5)4]에서는, 제 1 트랜지스터(TR1)는 오프 상태이기 때문에, 발광 소자는 발광하지 않는다. 또한, [기간-TP(5)2]에서는, 제 1 트랜지스터(TR1)는 온 상태가 된다. 그러나, 이 기간에서는 후술하는 임계치 전압 캔슬 처리가 행하여지고 있다. 임계치 전압 캔슬 처리의 설명에서 상세히 기술하지만, 후술하는 식(2)을 충족시키는 것을 전제로 하면, 발광 소자가 발광하는 일은 없다.
이하, [기간-TP(5)0] 내지 [기간-TP(5)4]의 각 기간에 관해, 우선, 설명한다. 또한, [기간-TP(5)1]의 시기(始期)나, [기간-TP(5)1] 내지 [기간-TP(5)4]의 각 기간의 길이는, 표시 장치의 설계에 응하여 적절히 설정하면 좋다.
[기간-TP(5)0]
상술한 바와 같이, 이 [기간-TP(5)0]에서, 제 (n, m)번째의 발광 소자는, 비발광 상태에 있다. 기록 트랜지스터(TRW), 제 2 트랜지스터(TR2), 제 3 트랜지스터(TR3)는 오프 상태이다. 또한, [기간-TP(5)-1]부터 [기간-TP(5)0]으로 이동하는 시점에서, 제 1 트랜지스터(TR1)가 오프 상태가 되기 때문에, 제 2 노드(ND2)(구동 트 랜지스터(TRD)의 소스 영역 또는 발광부(ELP)의 애노드 전극)의 전위는, (Vth -EL+VCat)까지 저하되고, 발광부(ELP)는 비발광 상태가 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다.
[기간-TP(5)1](도 6B 및 도 6C 참조)
이 [기간-TP(5)1]에서, 후술하는 임계치 전압 캔슬 처리를 행하기 위한 전처리가 행하여진다. 즉, [기간-TP(5)1]의 시작시, 제 2 트랜지스터 제어선(AZ2) 및 제 3 트랜지스터 제어선(AZ3)을 하이 레벨로 함에 의해, 제 2 트랜지스터(TR2) 및 제 3 트랜지스터(TR3)를 온 상태로 한다. 그 결과, 제 1 노드(ND1)의 전위는, VOfs(예를 들면, 0볼트)가 된다. 한편, 제 2 노드(ND2)의 전위는, VSS(예를 들면, -10볼트)가 된다. 그리고, 이 [기간-TP(5)1]의 완료 이전에, 제 2 트랜지스터 제어선(AZ2)을 로우 레벨로 함에 의해, 제 2 트랜지스터(TR2)를 오프 상태로 한다. 또한, 제 2 트랜지스터(TR2) 및 제 3 트랜지스터(TR3)를 동시에 온 상태로 하여도 좋고, 제 2 트랜지스터(TR2)를 우선 온 상태로 하여도 좋고, 제 3 트랜지스터(TR3)를 우선 온 상태로 하여도 좋다.
이상의 처리에 의해, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이 의 전위차가 Vth 이상이 된다. 구동 트랜지스터(TRD)는 온 상태이다.
[기간-TP(5)2](도 6D 참조)
다음에, 임계치 전압 캔슬 처리가 행하여진다. 즉, 제 3 트랜지스터(TR3)의 온 상태를 유지한 채로, 제 1 트랜지스터 제어선(CL1)을 하이 레벨로 함에 의해, 제 1 트랜지스터(TR1)를 온 상태로 한다. 그 결과, 제 1 노드(ND1)의 전위는 변화하지 않지만(VOfs=0볼트를 유지), 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2 노드(ND2)의 전위가 상승한다. 그리고, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차가 Vth에 달하면, 구동 트랜지스터(TRD)가 오프 상태가 된다. 구체적으로는, 부유 상태의 제 2 노드(ND2)의 전위가 (VOfs-Vth=-3볼트>VSS)에 근접하고, 최종적으로 (VOfs-Vth)가 된다. 여기서, 이하의 식(2)이 보증되어 있으면, 환언하면, 식(2)을 만족하도록 전위를 선택, 결정하여 두면, 발광부(ELP)가 발광하는 일은 없다.
(VOfs-Vth)<(Vth - EL+VCat) (2)
이 [기간-TP(5)2]에서는, 제 2 노드(ND2)의 전위는, 최종적으로, (VOfs-Vth)가 된다. 즉, 구동 트랜지스터(TRD)의 임계치 전압(Vth), 및, 구동 트랜지스터(TRD)의 게이트 전극을 초기화하기 위한 전압(VOfs)만에 의존하여, 제 2 노드(ND2)의 전위는 결정된다. 환언하면, 발광부(ELP)의 임계치 전압(Vth -EL)에는 의존하지 않는다.
[기간-TP(5)3](도 6E 참조)
그 후, 제 3 트랜지스터(TR3)의 온 상태를 유지한 채로, 제 1 트랜지스터 제어선(CL1)을 로우 레벨로 함에 의해, 제 1 트랜지스터(TR1)를 오프 상태로 한다. 그 결과, 제 1 노드(ND1)의 전위는 변화하지 않고(VOfs=0볼트를 유지), 부유 상태의 제 2 노드(ND2)의 전위도 변화하지 않고, (VOfs-Vth=-3볼트)를 유지한다.
[기간-TP(5)4](도 6F 참조)
뒤이어, 제 3 트랜지스터 제어선(AZ3)을 로우 레벨로 함에 의해, 제 3 트랜지스터(TR3)를 오프 상태로 한다. 제 1 노드(ND1) 및 제 2 노드(ND2)의 전위는, 실질상, 변화하지 않는다. 실제로는, 기생 용량 등의 정전 결합에 의해 전위 변화가 생길 수 있지만, 통상, 이들은 무시할 수 있다.
뒤이어, [기간-TP(5)5] 내지 [기간-TP(5)7]의 각 기간에 관해 설명한다. 또한, 후술하는 바와 같이, [기간-TP(5)5]에서 기록 처리가 행하여지고, [기간-TP(5)6]에서 이동도 보정 처리가 행하여진다. 상술한 바와 같이, 이들의 처리는, 제 m번째의 수평 주사 기간 내에 행하여질 필요가 있다. 설명의 편의를 위해, [기간- TP(5)5]의 시기(始期)와 [기간-TP(5)6]의 종기(終期)는, 각각, 제 m번째의 수평 주사 기간의 시기(始期)와 종기(終期)에 일치하는 것으로 하여 설명한다.
[기간-TP(5)5](도 6G 참조)
그 후, 구동 트랜지스터(TRD)에 대한 기록 처리를 실행한다. 구체적으로는, 제 1 트랜지스터(TR1), 제 2 트랜지스터(TR2), 및, 제 3 트랜지스터(TR3)의 오프 상태를 유지한 채로, 데이터선(DTL)의 전위를, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)로 하고, 뒤이어, 주사선(SCL)을 하이 레벨로 함에 의해, 기록 트랜지스터(TRW)를 온 상태로 한다. 그 결과, 제 1 노드(ND1)의 전위는, VSig로 상승한다.
여기서, 용량부(C1)의 용량을 값(c1)으로 나타내고, 발광부(ELP)의 용량(CEL)의 용량을 값(cEL)으로 나타낸다. 그리고, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 기생 용량의 값을 cgs로 한다. 구동 트랜지스터(TRD)의 게이트 전극의 전위가 VOfs로부터 VSig(>VOfs)로 변화한 때, 용량부(C1)의 양단의 전위(제 1 노드(ND1) 및 제 2 노드(ND2)의 전위)는, 원칙으로서, 변화한다. 즉, 구동 트랜지스터(TRD)의 게이트 전극의 전위(=제 1 노드(ND1)의 전위)의 변화분(VSig-VOfs)에 의거한 전하가, 용량부(C1), 발광부(ELP)의 용량(CEL), 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 기생 용량에 나뉘어진다. 그런데도 불구하고, 값(cEL)이, 값(c1) 및 값(cgs)과 비교하여 충분히 큰 값이면, 구동 트랜지스터(TRD)의 게이트 전극의 전위의 변화분(VSig-VOfs)에 의거한 구동 트랜지스터(TRD)의 소스 영역(제 2 노드(ND2))의 전위의 변화는 작다. 그리고, 일반적으로, 발광부(ELP)의 용량(CEL)의 용량치(cEL)는, 용량부(C1)의 용량치(c1) 및 구동 트랜지스터(TRD)의 기생 용량의 값(cgs)보다 크다. 그래서, 설명의 편의를 위해, 특별한 필요가 있는 경우를 제외하고, 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화는 고려하지 않고 설명을 행한다. 다른 구동 회로에서도 마찬가지이다. 또한, 도 5에 도시한 구동의 타이밍 차트도, 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화를 고려하지 않고 나타냈다. 구동 트랜지스터(TRD)의 게이트 전극(제 1 노드(ND1))의 전위를 Vg, 구동 트랜지스터(TRD)의 소스 영역(제 2 노드(ND2))의 전위를 Vs로 하였을 때, Vg의 값, Vs의 값은 이하와 같이 된다. 그러므로, 제 1 노드(ND1)와 제 2 노드(ND2)의 전위차, 환언하면, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차(Vgs)는, 이하의 식(3)으로 표시할 수 있다.
Vg=VSig
Vs≒VOfs-Vth
Vgs≒VSig-(VOfs-Vth) (3)
즉, 구동 트랜지스터(TRD)에 대한 기록 처리에서 얻어진 Vgs는, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig), 구동 트랜지스터(TRD)의 임계치 전압(Vth), 및, 구동 트랜지스터(TRD)의 게이트 전극을 초기화하기 위한 전압(VOfs)만에 의존하고 있다. 그리고, 발광부(ELP)의 임계치 전압(Vth -EL)과는 관계가 없다.
[기간-TP(5)6](도 6H 참조)
그 후, 구동 트랜지스터(TRD)의 이동도(μ)의 대소에 의거한 구동 트랜지스터(TRD)의 소스 영역(제 2 노드(ND2))의 전위의 보정(이동도 보정 처리)을 행한다.
일반적으로, 구동 트랜지스터(TRD)를 폴리실리콘 박막 트랜지스터 등으로 제작한 경우, 트랜지스터 사이에서 이동도(μ)에 편차가 생기는 것은 피하기 어렵다. 따라서, 이동도(μ)에 차이가 있는 복수의 구동 트랜지스터(TRD)의 게이트 전극에 같은 값의 영상 신호(VSig)를 인가하였다고 하여도, 이동도(μ)가 큰 구동 트랜지스터(TRD)를 흐르는 드레인 전류(Ids)와, 이동도(μ)가 작은 구동 트랜지스터(TRD)를 흐르는 드레인 전류(Ids)의 사이에, 차이가 생겨 버린다. 그리고, 이와 같은 차이가 생기면, 표시 장치의 화면의 균일성(유니포미티)이 손상되어 버린다.
따라서 구체적으로는, 기록 트랜지스터(TRW)의 온 상태를 유지한 채로, 제 1 트랜지스터 제어선(CL1)을 하이 레벨로 함에 의해, 제 1 트랜지스터(TR1)를 온 상태로 하고, 뒤이어, 소정의 시간(t0)이 경과한 후, 주사선(SCL)을 로우 레벨로 함에 의해, 기록 트랜지스터(TRW)를 오프 상태로 하고, 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)를 부유 상태로 한다. 그리고, 이상의 결과, 구동 트랜지스터(TRD)의 이동도(μ)의 값이 큰 경우, 구동 트랜지스터(TRD)의 소스 영역에서의 전위의 상승량(△V)(전위 보정치)은 커지고, 구동 트랜지스터(TRD)의 이동도(μ)의 값이 작은 경우, 구동 트랜지스터(TRD)의 소스 영역에서의 전위의 상승량(△V)(전위 보정치)는 작아진다. 여기서, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차(Vgs)는, 식(3)으로부터 이하의 식(4)과 같이 변형된다.
Vgs≒VSig-(VOfs-Vth)-△V (4)
또한, 이동도 보정 처리를 실행하기 위한 소정의 시간([기간-TP(5)6]의 전(全) 시간(t0))은, 표시 장치의 설계할 때, 설계치로서 미리 결정하여 두면 좋다. 또한, 이 때의 구동 트랜지스터(TRD)의 소스 영역에서의 전위(VOfs-Vth+△V)가 이하의 식(2')을 만족하도록, [기간-TP(5)6]의 전 시간(t0)은 결정되어 있다. 그리고, 이로 인해, [기간-TP(5)6]에서, 발광부(ELP)가 발광하는 일은 없다. 나아가서는, 이 이동도 보정 처리에 의해, 계수(k)(≡(1/2)·(W/L)·Cox)의 편차의 보정도 동시에 행하 여진다.
(VOfs-Vth+△V)<(Vth - EL+VCat) (2')
[기간-TP(5)7](도 6I 참조)
이상의 조작에 의해, 임계치 전압 캔슬 처리, 기록 처리, 이동도 보정 처리가 완료된다. 그런데, 주사선(SCL)이 로우 레벨이 되는 결과, 기록 트랜지스터(TRW)가 오프 상태가 되고, 제 1 노드(ND1), 즉, 구동 트랜지스터(TRD)의 게이트 전극은 부유 상태가 된다. 한편, 제 1 트랜지스터(TR1)는 온 상태를 유지하고 있고, 구동 트랜지스터(TRD)의 드레인 영역은, 전원부(2100)(전압(VCC), 예를 들면 20볼트)에 접속된 상태에 있다. 따라서, 이상의 결과로서, 제 2 노드(ND2)의 전위는 상승한다.
여기서, 상술한 바와 같이, 구동 트랜지스터(TRD)의 게이트 전극은 부유 상태에 있고, 게다가, 용량부(C1)가 존재하기 때문에, 이른바 부트스트랩 회로에서와 같은 현상이 구동 트랜지스터(TRD)의 게이트 전극에 생기고, 제 1 노드(ND1)의 전위도 상승한다. 그 결과, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차(Vgs)는, 식(4)의 값을 유지한다.
또한, 제 2 노드(ND2)의 전위가 상승하고, (Vth - EL+VCat)를 넘기 때문에, 발광부(ELP)는 발광을 시작한다. 이 때, 발광부(ELP)를 흐르는 전류는, 구동 트랜지스 터(TRD)의 드레인 영역으로부터 소스 영역으로 흐르는 드레인 전류(Ids)이기 때문에, 식(1)으로 표시할 수 있다. 여기서, 식(1)과 식(4)로부터, 식(1)은, 이하의 식(5)과 같이 변형할 수 있다.
Ids=k·μ·(VSig-VOfs-△V)2 (5)
따라서 발광부(ELP)를 흐르는 전류(Ids)는, 예를 들면, VOfs를 0볼트로 설정하였다고 한 경우, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)의 값으로부터, 구동 트랜지스터(TRD)의 이동도(μ)에 기인한 제 2 노드(ND2)(구동 트랜지스터(TRD)의 소스 영역)에서의 전위 보정치(△V)의 값을 뺀 값의 2승에 비례한다. 환언하면, 발광부(ELP)를 흐르는 전류(Ids)는, 발광부(ELP)의 임계치 전압(Vth -EL), 및, 구동 트랜지스터(TRD)의 임계치 전압(Vth)에는 의존하지 않는다. 즉, 발광부(ELP)의 발광량(휘도)은, 발광부(ELP)의 임계치 전압(Vth -EL)의 영향, 및, 구동 트랜지스터(TRD)의 임계치 전압(Vth)의 영향을 받지 않는다. 그리고, 제 (n, m)번째의 발광 소자의 휘도는, 이러한 전류(Ids)에 대응한 값이다.
게다가, 이동도(μ)가 큰 구동 트랜지스터(TRD)일부록, 전위 보정치(△V)가 커지기 때문에, 식(4)의 좌변의 Vgs의 값이 작아진다. 따라서, 식(5)에서, 이동도 (μ)의 값이 커도, (VSig-VOfs-△V)2의 값이 작아지는 결과, 드레인 전류(Ids)를 보정할 수 있다. 즉, 이동도(μ)가 다른 구동 트랜지스터(TRD)에서도, 영상 신호(VSig)의 값이 같으면, 드레인 전류(Ids)가 거의 같게 되는 결과, 발광부(ELP)를 흐르고, 발광부(ELP)의 휘도를 제어하는 전류(Ids)가 균일화된다. 즉, 이동도(μ)의 편차(나아가서는, k의 편차)에 기인하는 발광부의 휘도의 편차를 보정할 수 있다.
발광부(ELP)의 발광 상태를 제 (m+m'-1)번째의 수평 주사 기간까지 계속한다. 이 시점은, [기간-TP(5)-1]의 끝에 상당한다.
이상에 의해, 제 (n, m)번째의 부화소를 구성하는 발광 소자(10)의 발광의 동작이 완료된다.
다음에, 2Tr/1C 구동 회로에 관한 설명을 행한다.
[2Tr/1C 구동 회로]
2Tr/1C 구동 회로의 등가 회로도를 도 7에 도시하고, 구동의 타이밍 차트를 모식적으로 도 8에 도시하고, 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 9A 내지 도 9F에 도시한다.
이 2Tr/1C 구동 회로에서는, 전술한 5Tr/1C 구동 회로로부터, 제 1 트랜지스터(TR1), 제 2 트랜지스터(TR2), 및, 제 3 트랜지스터(TR3)의 3개의 트랜지스터가 생략되어 있다. 즉, 이 2Tr/1C 구동 회로는, 기록 트랜지스터(TRW), 및, 구동 트랜 지스터(TRD)의 2개의 트랜지스터로 구성되고, 나아가서는, 하나의 용량부(C1)로 구성되어 있다. 또한, 도 7에 도시한 구동 트랜지스터(TRD)는, 도 3에서 도시한 구동 트랜지스터(1022)에 상당하는 것이다.
[구동 트랜지스터(TRD)]
구동 트랜지스터(TRD)의 구성은, 5Tr/1C 구동 회로에서 설명한 구동 트랜지스터(TRD)의 구성과 같기 때문에, 상세한 설명은 생략한다. 단, 구동 트랜지스터(TRD)의 드레인 영역은 전원부(2100)에 접속되어 있다. 또한, 전원부(2100)로부터는, 발광부(ELP)를 발광시키기 위한 전압(VCC -H), 및, 구동 트랜지스터(TRD)의 소스 영역의 전위를 제어하기 위한 전압(VCC -L)이 공급된다. 여기서, 전압(VCC -H 및 VCC -L)의 값으로서,
VCC -H=20볼트
VCC -L=-10볼트
를 예시할 수 있지만, 이들의 값으로 한정하는 것이 아니다.
[기록 트랜지스터(TRW)]
기록 트랜지스터(TRW)의 구성은, 5Tr/1C 구동 회로에서 설명한 기록 트랜지스터(TRW)의 구성과 같기 때문에, 상세한 설명은 생략한다.
[발광부(ELP)]
발광부(ELP)의 구성은, 5Tr/1C 구동 회로에서 설명한 발광부(ELP)의 구성과 같기 때문에, 상세한 설명은 생략한다.
이하, 2Tr/1C 구동 회로의 동작 설명을 행한다.
[기간-TP(2)-1](도 8 및 도 9A 참조)
이 [기간-TP(2)-1]은, 예를 들면, 전의 표시 프레임에서의 동작이고, 실질적으로, 5Tr/1C 구동 회로에서 설명한 [기간-TP(5)-1]과 같은 동작이다.
도 8에 도시하는 [기간-TP(2)0] 내지 [기간-TP(2)2]은, 도 5에 도시하는 [기간-TP(5)0] 내지 [기간-TP(5)4]에 대응하는 기간이고, 다음의 기록 처리가 행하여지기 직전까지의 동작 기간이다. 그리고, 5Tr/1C 구동 회로와 마찬가지로, [기간-TP(2)0] 내지 [기간-TP(2)2]에서, 제 (n, m)번째의 발광 소자는 원칙으로서 비발광 상태에 있다. 단, 2Tr/1C 구동 회로의 동작에서는, 도 8에 도시하는 바와 같이, [기간-TP(2)3] 외에, [기간-TP(2)1] 내지 [기간-TP(2)2]도 제 m번째의 수평 주사 기간에 포함되는 점이, 5Tr/1C 구동 회로의 동작과는 다르다. 또한, 설명의 편의를 위해, [기간-TP(2)1]의 시기(始期), 및, [기간-TP(2)3]의 종기(終期)는, 각각, 제 m번째의 수평 주사 기간의 시기(始期), 및, 종기(終期)에 일치하는 것으로 하여 설명한다.
이하, [기간-TP(2)0] 내지 [기간-TP(2)2]의 각 기간에 관해, 설명한다. 또한, 5Tr/1C 구동 회로에서 설명한 바와 마찬가지로, [기간-TP(2)1] 내지 [기간-TP(2)3]의 각 기간의 길이는, 표시 장치의 설계에 응하여 적절히 설정하면 좋다.
[기간-TP(2)0](도 9B 참조)
이 [기간-TP(2)0]은, 예를 들면, 전의 표시 프레임부터 현 표시 프레임에서의 동작이다. 즉, 이 [기간-TP(2)0]은, 전의 표시 프레임에서의 제 (m+m')번째의 수평 주사 기간부터, 현 표시 프레임에서의 제 (m-1)번째의 수평 주사 기간까지의 기간이다. 그리고, 이 [기간-TP(2)0]에서, 제 (n, m)번째의 발광 소자는, 비발광 상태에 있다. 여기서, [기간-TP(2)-1]부터 [기간-TP(2)0]으로 이동하는 시점에서, 전원부(2100)로부터 공급되는 전압을, VCC -H로부터 전압(VCC-L)으러 전환한다. 그 결과, 제 2 노드(ND2)의 전위는 VCC -L까지 저하되고, 발광부(ELP)는 비발광 상태가 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다.
[기간-TP(2)1](도 9C 참조)
그리고, 현 표시 프레임에서의 제 m행째의 수평 주사 기간이 시작한다. 이 [기간-TP(2)1]에서, 임계치 전압 캔슬 처리를 행하기 위한 전처리가 행하여진다. [기간-TP(2)1]의 시작시, 주사선(SCL)을 하이 레벨로 함에 의해, 기록 트랜지스터(TRW)를 온 상태로 한다. 그 결과, 제 1 노드(ND1)의 전위는, VOfs(예를 들면, 0볼트)가 된다. 제 2 노드(ND2)의 전위는 VCC -L(예를 들면,-10볼트)를 유지한다.
상기한 처리에 의해, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차가 Vth 이상이 되고, 구동 트랜지스터(TRD)는 온 상태가 된다.
[기간-TP(2)2](도 9D 참조)
다음에, 임계치 전압 캔슬 처리가 행하여진다. 즉, 기록 트랜지스터(TRW)의 온 상태를 유지한 채로, 전원부(2100)로부터 공급되는 전압을, VCC -L부터 전압(VCC -H)으로 전환한다. 그 결과, 제 1 노드(ND1)의 전위는 변화하지 않지만(VOfs=0볼트를 유지), 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2 노드(ND2)의 전위가 상승한다. 그리고, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차가 Vth에 달하면, 구동 트랜지스터(TRD)가 오프 상태가 된다. 구체적으로는, 부유 상태의 제 2 노드(ND2)의 전위가 (VOfs-Vth=-3볼트)에 근접하고, 최종적으로 (VOfs-Vth)가 된다. 여기서, 상술한 식(2)이 보증되어 있으면, 환언하면, 식(2)을 만족하도록 전위를 선택, 결정하여 두면, 발광부(ELP)가 발광하는 일은 없 다.
이 [기간-TP(2)2]에서는, 제 2 노드(ND2)의 전위는, 최종적으로, (VOfs-Vth)가 된다. 즉, 구동 트랜지스터(TRD)의 임계치 전압(Vth), 및, 구동 트랜지스터(TRD)의 게이트 전극을 초기화하기 위한 전압(VOfs)만에 의존하여, 제 2 노드(ND2)의 전위는 결정된다. 그리고, 발광부(ELP)의 임계치 전압(Vth -EL)과는 관계가 없다.
[기간-TP(2)3](도 9E 참조)
다음에, 구동 트랜지스터(TRD)에 대한 기록 처리, 및, 구동 트랜지스터(TRD)의 이동도(μ)의 대소에 의거한 구동 트랜지스터(TRD)의 소스 영역(제 2 노드(ND2))의 전위의 보정(이동도 보정 처리)을 행한다. 구체적으로는, 기록 트랜지스터(TRW)의 온 상태를 유지한 채로, 데이터선(DTL)의 전위를, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)로 한다. 그 결과, 제 1 노드(ND1)의 전위는 VSig로 상승하고, 구동 트랜지스터(TRD)는 온 상태가 된다. 또한, 기록 트랜지스터(TRW)를, 일단, 오프 상태로 하고, 데이터선(DTL)의 전위를, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)로 변경하고, 그 후, 주사선(SCL)을 하이 레벨로 함에 의해, 기록 트랜지스터(TRW)를 온 상태로 함으로써, 구동 트랜지스터(TRD)를 온 상태로 하여도 좋다.
5Tr/1C 구동 회로에서 설명한 바와는 달리, 구동 트랜지스터(TRD)의 드레인 영역에는 전원부(2100)로부터 전위(VCC -H)가 인가되어 있기 때문에, 구동 트랜지스터(TRD)의 소스 영역의 전위는 상승한다. 소정의 시간(t0)이 경과한 후, 주사선(SCL)을 로우 레벨로 함에 의해, 기록 트랜지스터(TRW)를 오프 상태로 하고, 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)를 부유 상태로 한다. 또한, 이 [기간-TP(2)3]의 전 시간(t0)은, 제 2 노드(ND2)의 전위가 (VOfs-Vth+△V)가 되도록, 표시 장치의 설계할 때, 설계치로서 미리 결정하여 두면 좋다.
이 [기간-TP(2)3]에서도, 구동 트랜지스터(TRD)의 이동도(μ)의 값이 큰 경우, 구동 트랜지스터(TRD)의 소스 영역에서의 전위의 상승량(△V)는 크고, 구동 트랜지스터(TRD)의 이동도(μ)의 값이 작은 경우, 구동 트랜지스터(TRD)의 소스 영역에서의 전위의 상승량(△V)은 작다.
[기간-TP(2)4](도 9E 참조)
이상의 조작에 의해, 임계치 전압 캔슬 처리, 기록 처리, 이동도 보정 처리가 완료된다. 그리고, 5Tr/1C 구동 회로에서 설명한 [기간-TP(5)7]과 같은 처리가 이루어지고, 제 2 노드(ND2)의 전위가 상승하고, (Vth -EL+VCat)를 넘기 때문에, 발광부(ELP)는 발광을 시작한다. 이 때, 발광부(ELP)를 흐르는 전류는, 전술한 식(5)으 로 얻을 수 있기 때문에, 발광부(ELP)를 흐르는 전류(Ids)는, 발광부(ELP)의 임계치 전압(Vth -EL), 및, 구동 트랜지스터(TRD)의 임계치 전압(Vth)에는 의존하지 않는다. 즉, 발광부(ELP)의 발광량(휘도)은, 발광부(ELP)의 임계치 전압(Vth -EL)의 영향, 및, 구동 트랜지스터(TRD)의 임계치 전압(Vth)의 영향을 받지 않는다. 더하여, 구동 트랜지스터(TRD)에서의 이동도(μ)의 편차에 기인한 드레인 전류(Ids)의 편차 발생을 억제할 수 있다.
그리고, 발광부(ELP)의 발광 상태를 제 (m+m'-1)번째의 수평 주사 기간까지 계속한다. 이 시점은, [기간-TP(2)-1]의 끝에 상당한다.
이상에 의해, 제 (n, m)번째의 부화소를 구성하는 발광 소자(10)의 발광의 동작이 완료된다.
이상, 바람직한 예에 의거하여 설명하였지만, 본 발명에서는 구동 회로의 구성은 이들의 예로 한정되는 것이 아니다. 각 예에서 설명한 표시 장치, 발광 소자, 구동 회로를 구성하는 각종의 구성 요소의 구성, 구조, 발광부의 구동 방법에서의 공정은 예시이고, 적절히, 변경할 수 있다. 예를 들면, 구동 회로로서 도 10에 도시한 4Tr/1C 구동 회로나, 도 11에 도시한 3Tr/1C 구동 회로를 이용하여도 좋다.
또한, 5Tr/1C 구동 회로의 동작 설명에서는, 기록 처리와 이동도 보정을 별개로 행하였지만, 이것으로 한하는 것이 아니다. 2Tr/1C 구동 회로의 동작 설명과 마찬가지로, 기록 처리에서 이동도 보정 처리가 아울러서 행하여지는 구성으로 할 수도 있다. 구체적으로는, 발광 제어 트랜지스터(TEL_C)를 온 상태로 한 상태에서, 기록 트랜지스터(TSig)를 통하여, 데이터선(DTL)으로부터 영상 신호(VSig _m)를 제 1 노드에 인가하는 구성으로 하면 좋다.
다음에, 본 발명의 한 실시 형태에 관한 표시 장치(100)의 구동 방법에 관해, 보다 상세히 설명한다.
도 12는, 일반적인 패널의 화소 회로의 구성을 모식적으로 도시하는 설명도이다. 도 12는, 일반적인 패널의 화소 회로의 1 화소분을 도시하고 있다. 도 12에 도시한 바와 같이, 화소 회로(10)는, 주사선(11)과, 데이터선(12)과, 전원 공급선(17)과, 접지 배선(18)과, 주사선(11)과 데이터선(12)이 교차하는 위치에 마련되는 샘플링용 트랜지스터(13)와, 샘플링용 트랜지스터(13)의 소스에 게이트가 접속되고, 드레인에 전원 공급선(17)이 접속되는 구동용 트랜지스터(14)와, 구동용 트랜지스터(14)의 소스에 애노드가 접속되는 발광 소자(15)와, 샘플링용 트랜지스터(13)의 소스에 접속되는 보존 용량(16)을 포함하여 구성된다.
도 13은, 도 12에 도시한 화소 회로(10)의 동작의 타이밍 차트를 도시하는 설명도이다. 도 13에 도시한 타이밍 차트는, 데이터선(12)으로부터 공급되는 영상 신호의 전위(이하 「영상 신호선 전위」라고 칭한다)를 샘플링하고, 유기 EL 소자로 이루어지는 발광 소자(15)를 발광 상태로 하는 동작을 나타내고 있다.
주사선(11)의 전위(이하「주사선 전위」라고 칭한다)가 고레벨로 천이함으로써, 샘플링용 트랜지스터(13)는 온 상태가 된다. 샘플링용 트랜지스터(13)가 온 상 태가 되면, 영상 신호선 전위를 보존 용량(16)에 충전한다.
이로써 구동용 트랜지스터(14)의 게이트 전위(Vg)는 상승을 시작하고, 드레인 전류(Ids)를 흘리기 시작한다. 드레인 전류(Ids)가 흐르기 시작함으로써, 발광 소자(15)의 애노드 전위는 상승하고, 발광을 시작한다.
그 후, 주사선 전위가 저레벨로 천이하면, 보존 용량(16)에 영상 신호선 전위가 보존된다. 보존 용량(16)에 영상 신호선 전위가 보존되면, 구동용 트랜지스터(14)의 게이트 전위(Vg)가 일정하게 되기 때문에, 발광 소자(15)는 다음의 프레임까지 휘도를 일정하게 유지하게 된다.
그러나, 구동용 트랜지스터(14)의 제조 공정의 편차에 의해, 각 화소에서 구동용 트랜지스터(14)의 임계치 전압(상승 전압)이나 이동도의 특성에 변동(특성 변동)이 생긴다.
도 14는, 구동용 트랜지스터(14)의 전류 전압 특성에 관해 설명하는 설명도이다. 도 14에서는, 2종류의 구동용 트랜지스터(14)의 전류 전압 특성을 그래프로 도시하고 있고, 여기서는 임계치 전압이 다른 구동용 트랜지스터(14)의 전류 전압 특성에 관해 나타내고 있다.
도 14에 도시한 바와 같이, 구동용 트랜지스터(14)의 임계치 전압이 Vth와 Vth'로 다르면, 어떤 게이트 전압(Vg1)에서의 드레인 전류의 값도 Ids1 와 Ids1'로 다른 것이 된다.
도 15는, 구동용 트랜지스터(14)의 전류 전압 특성에 관해 설명하는 설명도 이다. 도 15에서는, 도 14와 마찬가지로 2종류의 구동용 트랜지스터(14)의 전류 전압 특성을 그래프로 도시하고 있고, 여기서는 트랜지스터의 이동도가 다른 구동용 트랜지스터(14)의 전류 전압 특성에 관해 나타내고 있다.
구동용 트랜지스터(14)의 이동도가 다르면, 어떤 게이트 전압(Vg2)에서의 드레인 전류의 값도 Ids2 와 Ids2'로 다른 것이 된다.
이와 같이, 특성 변동이 생김에 의해, 구동용 트랜지스터에 동일한 게이트 전위(Vg)를 주어도 흐르는 드레인 전류(Ids)에 변동이 생기고, 결과로서 발광 소자의 발광 휘도에 편차가 생겨 버린다.
그 때문에, 각 화소에서 같은 전류 전압 특성을 갖도록, 각 화소에서의 구동용 트랜지스터(14)의 임계치 전압이나 이동도의 편차를 보정함으로써, 발광 소자의 발광 휘도의 편차를 억제하여, 표시하는 화상을 고품위로 유지하는 것이 가능해진다. 구동용 트랜지스터의 임계치 전압이나 이동도의 편차를 보정하는 기술로서, 예를 들면 일본 특개2007-133282호 공보가 있다. 이하, 본 발명의 한 실시 형태에 관한, 구동용 트랜지스터의 임계치 전압이나 이동도의 편차의 보정 방법에 관해, 상세히 설명한다.
도 16은, 본 발명의 한 실시 형태에 관한 구동용 트랜지스터의 임계치 전압 및 이동도의 편차를 보정하는 회로가 구비되어 있는 패널(158)에 관해 설명하는 설명도이다. 이하, 도 16을 이용하여, 본 발명의 한 실시 형태에 관한 패널(158)에 관해 설명한다.
도 16에 도시한 바와 같이, 패널(158)은, 수평 실렉터(202)와, 드라이브 스캐너(204)와, 라이트 스캐너(206)와, 보정용 스캐너(208)와, 복수의 화소 회로(212)를 포함하는 화소 어레이(210)를 포함하여 구성된다. 그리고, 화소 회로(212)는, 박막 트랜지스터(TFT)(222, 224, 226, 228)와, 커패시터(230)와, 발광 소자(232)를 포함하여 구성된다.
드라이브 스캐너(204)로부터는 주사선(214)이, 라이트 스캐너(206)로부터는 주사선(216)이, 보정용 스캐너(208)로부터는 주사선(218)이 각각 늘어나 있고, 드라이브 스캐너(204), 라이트 스캐너(206) 및 보정용 스캐너(208)는, 화소 회로(212)를 각각 주사선(214, 216, 218)에 의해 주사한다. 또한, 수평 실렉터(202)로부터는 데이터선(220)이 늘어나 있고, 수평 실렉터(202)로부터는 데이터선(220)에 의해 화소 회로(212)에 영상 신호가 공급된다.
박막 트랜지스터(222, 224, 226)는 N채널형의 폴리실리콘 TFT이고, 박막 트랜지스터(228)는 p채널형의 폴리실리콘 TFT이다. 커패시터(230)는 화소 회로(212)의 화소 용량을 구성하고 있다. 그리고, 발광 소자(232)는, 예를 들면 애노드와 캐소드를 구비한 다이오드형의 유기 EL 소자이다. 또한, 본 발명은 이것으로 한정되는 것이 아니고, 발광 소자는 전류 구동에 의해 발광하는 모든 디바이스를 포함하는 것이다.
이상, 도 16을 이용하여 본 발명의 한 실시 형태에 관한 패널(158)에 관해 설명하였다. 다음에, 본 발명의 한 실시 형태에 관한 화소 회로(212)에 관해 설명한다.
도 17은, 본 발명의 한 실시 형태에 관한 화소 회로(212)에 관해 설명하는 설명도이다. 이하, 도 17을 이용하여 본 발명의 한 실시 형태에 관한 화소 회로(212)에 관해 상세히 설명한다.
도 17에 도시한 바와 같이, 또한 상술한 바와 같이, 본 발명의 한 실시 형태에 관한 화소 회로(212)는, 박막 트랜지스터(TFT)(222, 224, 226, 228)와, 커패시터(230)와, 발광 소자(232)를 포함하여 구성된다. 또한, 도 17에는 발광 소자(232)의 용량 성분으로서 커패시터(234)를 도시하고 있다.
박막 트랜지스터(222)는 데이터선(220)으로부터 공급되는 영상 신호(VSig)의 영상선 전위를 샘플링하는데 이용하는 TFT이고, 그 게이트는 주사선(216)에 접속되어 있다. 또한, 박막 트랜지스터(224)는 구동용의 TFT이고, 박막 트랜지스터(224)는 그 게이트(G)가 커패시터(230)의 일단에 접속되어 있고, 소스(S)가 커패시터(230)의 타단에 접속되어 있다. 또한, 박막 트랜지스터(224)의 드레인은, 박막 트랜지스터(228)를 통하여 전원(VCC)에 접속되어 있다.
박막 트랜지스터(228)는, 그 게이트가 주사선(214)에 접속되어 있다. 따라서, 박막 트랜지스터(228)는, 주사선(214)의 전위에 의해 동작하는 스위칭 소자의 역할을 갖고 있다.
발광 소자(232)의 애노드는, 박막 트랜지스터(224)의 소스에 접속되어 있고, 캐소드는 접지 전위(VCath)로 접지되어 있다. 또한, 박막 트랜지스터(224)의 소스와, 소정의 기준 전위(VSS) 사이에는 박막 트랜지스터(226)가 존재하고 있다. 박막 트랜 지스터(226)는, 그 게이트가 주사선(218)에 접속되어 있다. 따라서, 박막 트랜지스터(226)는, 박막 트랜지스터(228)와 마찬가지로, 주사선(218)의 전위에 의해 동작하는 스위칭 소자의 역할을 갖고 있다.
이러한 구성을 갖는 화소 회로(212)는, 이하와 같이 동작을 행한다. 박막 트랜지스터(222)는, 주사선(216)에 할당된 수평 주사 기간(1H)에, 주사선(216)으로부터 공급되는 제어 신호(WS)에 따라 도통한다. 그리고, 박막 트랜지스터(222)는, 도통하고 있는 기간에 데이터선(220)으로부터 공급되는 영상 신호(VSig)를 커패시터(230)에 샘플링한다.
커패시터(230)는, 샘플링된 영상 신호(VSig)에 응하여, 박막 트랜지스터(224)의 게이트(G)에 전압(Vgs)을 인가한다. 박막 트랜지스터(224)는, 소정의 발광 기간중, 전압(Vgs)에 응한 출력 전류(Ids)를 발광 소자(232)에 흘린다. 출력 전류(Ids)는, 박막 트랜지스터(224)의 채널 영역의 임계 전압(상승 전압)(Vth)에 의존하는 것이다. 그리고, 발광 소자(232)는, 박막 트랜지스터(224)로부터 공급된 출력 전류(Ids)에 의해, 영상 신호(VSig)에 응한 휘도로 자발광한다.
본 발명의 한 실시 형태에 관한 화소 회로(212)는, 박막 트랜지스터(226, 228)를 마련하고, 구동용의 박막 트랜지스터(224)의 임계 전압(Vth)을 보정하는 것을 특징으로 하고 있다. 박막 트랜지스터(224)의 임계 전압(Vth)의 보정에 관해 상 세히 설명한다.
박막 트랜지스터(226, 228)는, 수평 주사 기간(1H)의 일부에서 동작하고, 박막 트랜지스터(224)의 임계 전압(Vth)을 검출하여 커패시터(230)에 기록한다. 박막 트랜지스터(226, 228)는, 수평 주사 기간(1H)에서 박막 트랜지스터(224)가 도통하고, 커패시터(230)의 일단이 데이터선(220)에 의해 일정 전위(VSS0로 한다)로 유지된 상태에서 동작한다.
커패시터(230)의 일단이 일정 전위(SS0)로 유지되면, 커패시터(230)의 타단으로부터 전위(VSS0)에 대한 전위차가 박막 트랜지스터(224)의 임계 전압(Vth)이 될 때까지, 커패시터(230)를 충전한다. 박막 트랜지스터(226, 228)는, 수평 주사 기간(1H)의 전반에서 박막 트랜지스터(224)의 임계 전압(Vth)을 검출하여 커패시터(230)에 기록하고, 박막 트랜지스터(224)는 수평 주사 기간(1H)의 후반에서 데이터선(220)으로부터 공급되는 영상 신호(VSig)를 커패시터(230)에 샘플링한다.
커패시터(230)는, 샘플링된 영상 신호(VSig)에 박막 트랜지스터(224)의 임계 전압(Vth)이 더하여진 전압(Vgs)을, 박막 트랜지스터(224)의 게이트(G)와 소스(S) 사이에 인가한다. 이로써, 박막 트랜지스터(224)의 출력 전류(Ids)는 임계 전압(Vth)에 대한 의존성이 지워지게 된다.
박막 트랜지스터(224)는, 그 출력 전류(Ids)는 임계 전압(Vth) 외에, 트랜지 스터의 캐리어 이동도(μ)에도 의존한다. 따라서, 본 실시 형태에서는, 수평 주사 기간(1H)의 일부에서 동작하고, 영상 신호(VSig)가 샘플링되어 있는 상태에서 출력 전류(Ids)를 취출하여, 전압(Vgs)을 보정하는 것을 특징으로 한다.
이상, 도 17을 이용하여 본 발명의 한 실시 형태에 관한 화소 회로(212)에 관해 설명하였다. 다음에, 본 발명의 한 실시 형태에 관한 화소 회로(212)의 전압 인가 타이밍에 관해 설명한다.
도 18은, 본 발명의 한 실시 형태에 관한, 화소 회로(212)의 전압 인가의 타이밍 차트를 도시하는 설명도이다. 이하, 도 18을 이용하여 본 발명의 한 실시 형태에 관한 화소 회로(212)의 전압 인가 타이밍에 관해 상세히 설명한다.
도 18은, 시간축(T)에 따라, 주사선(216)이 공급하는 제어 신호(WS), 주사선(214)이 공급하는 제어 신호(AZ) 및 주사선(218)이 공급하는 제어 신호(DS)의 파형을 도시하고 있다. 또한, 데이터선(220)에 인가되는 영상 신호(VSig)의 파형도 도시하고 있다. 또한, 영상 신호(VSig)의 파형은 한 예에 지나지 않음은 말할 것도 없다.
도 18에 도시한 바와 같이, 영상 신호(VSig)는 수평 주사 기간(1H)의 전반에 일정한 전위(VSS0)가 되고, 후반에 신호 전위가 된다. 박막 트랜지스터(222, 226)는 함께 N채널형의 TFT이기 때문에, 주사선(216, 218)이 하이 레벨인 경우는 온이 되고, 로우 레벨인 경우에는 오프가 된다. 한편, 박막 트랜지스터(228)는 p채널형의 TFT이기 때문에, 주사선(214)이 하이 레벨인 경우는 오프가 되고, 로우 레벨인 경우에는 온이 된다.
도 18에 도시한 타이밍 차트에서는, T1 내지 T8을 1필드로서 나타내고, 해당 1필드의 사이에 화소 어레이(210)의 각 행이 1회씩 순차적으로 주사된다. 그리고, 도 18에는 1행분의 화소에 인가되는 제어 신호(WZ, AZ, DS)의 파형도 도시하고 있다.
우선, T0의 시점에서는 제어 신호(WZ, AZ, DS)는 로우 레벨의 상태에 있다. 따라서, 박막 트랜지스터(222, 226)는 오프 상태이고, 박막 트랜지스터(228)는 온 상태이다. 따라서, 박막 트랜지스터(224)는 온 상태인 박막 트랜지스터(228)를 통하여 전원(VCC)에 접속되어 있는 상태가 되어 있기 때문에, 소정의 입력 전압(Vgs)에 응하여 출력 전류(Ids)를 발광 소자(232)에 공급한다. 전류(Ids)의 공급을 받은 발광 소자(232)는, 전류(Ids)의 크기에 응하여 발광한다.
타이밍(T1)의 시점에서, 제어 신호(DS)가 로우 레벨로부터 하이 레벨로 이행한다. 제어 신호(DS)가 하이 레벨이 됨으로써 박막 트랜지스터(228)는 오프 상태가 된다. 그 때문에, 박막 트랜지스터(224)는 전원(VCC)으로부터 분리된 상태가 되고, 발광 소자(232)에 전류가 공급되지 않게 된다. 따라서, 이 시점에서 발광 소자(232)는 비발광 기간에 돌입한다.
타이밍(T2)의 시점에서, 제어 신호(AZ)가 로우 레벨로부터 하이 레벨로 이행한다. 제어 신호(AZ)가 하이 레벨이 됨으로써 박막 트랜지스터(226)는 온 상태가 된다. 이로써, 커패시터(230)의 타단 및 박막 트랜지스터(224)의 소스(S)에 기준 전위(VSS)를 기록한다. 이 때, 박막 트랜지스터(224)의 게이트 전위는 하이 임피던스이기 때문에, 소스 전위(S)의 강하에 수반하여 게이트 전위(S)도 강하한다. 제어 신호(AZ)는, 그 후 하이 레벨로부터 로우 레벨로 이행하고, 박막 트랜지스터(226)는 오프 상태가 된다.
타이밍(Ta)의 시점에서, 제어 신호(WS)가 로우 레벨로부터 하이 레벨로 이행한다. 제어 신호(WS)가 하이 레벨이 됨으로써 박막 트랜지스터(222)는 온 상태가 된다. 이로써 데이터선(220)으로부터의 영상 신호가 도통하게 되지만, 그 때의 영상 신호선 전위는 소정의 일정 전압(VSS0)으로 설정되어 있다. 여기서, VSS 및 VSS0의 값은, VSS0-VSS>Vth를 충족시키도록 설정되어 있다. 또한, VSS0-VSS는 박막 트랜지스터(224)의 게이트-소스 사이 전압(Vgs)에 상당한다.
타이밍(T3)의 시점에서, 제어 신호(DS)가 하이 레벨로부터 로우 레벨로 이행한다. 제어 신호(DS)가 로우 레벨이 됨으로써 박막 트랜지스터(228)가 온 상태가 되고, Vth 보정이 행하여진다. 이 때의 영상 신호선 전위는, Vth 보정을 정확하게 행하기 위해, 일정 전압(VSS0)으로 유지되어 있다.
박막 트랜지스터(228)가 온 상태가 됨으로써, 박막 트랜지스터(224)가 전원(VCC)에 접속되고, 전류(Ids)가 흐른다. 전류(Ids)가 흐름으로써 커패시터(230)가 충전되고, 커패시터(230)에 접속되어 있는 박막 트랜지스터(224)의 소스 전위(S)가 상승한다. 그 한편으로, 커패시터(230)에 접속되어 있는 박막 트랜지스터(224)의 게이트 전위(G)는 일정 전압(VSS0)에 고정되어 있는 상태이다.
따라서 커패시터(230)가 충전됨에 수반하여, 박막 트랜지스터(224)의 소스 전위(S)가 상승하고, 박막 트랜지스터(224)의 입력 전압(Vgs)이 Vth에 달한 점에서 박막 트랜지스터(224)가 컷오프한다. 박막 트랜지스터(224)가 컷오프하면, 박막 트랜지스터(224)의 소스 전위(S)는 VSS0-Vth가 된다.
계속해서, 타이밍(T4)의 시점에서, 제어 신호(DS)를 로우 레벨로부터 하이 레벨로 되돌리고, 박막 트랜지스터(228)가 오프 상태가 됨으로써, Vth 보정은 종료한다. 이 때에, 커패시터(230)에는 Vth 상당의 전압이 기록되어 있는 상태가 되어 있다.
이와 같이, 타이밍(T3 내지 T4)의 사이에서 Vth 보정을 행한 후에, 타이밍(T5)에서 영상 신호선의 전위가 VSS0로부터 VSig로 상승한다. 이로써, 영상 신호선 전위(VSig)인 영상 신호가 커패시터(230)에 기록된다. 발광 소자(232)의 등가 용량 성분인 커패시터(234)의 용량에 비하여, 커패시터(230)의 용량은 충분히 작은 것이다. 따라서, 영상 신호의 대부분이 커패시터(230)에 기록된다. 따라서, 박막 트랜지스터(224)의 게이트-소스 사이 전압(Vgs)은, 앞서 검출하여 보존된 Vth와, 샘플링된 VSig를 더한 레벨이 된다. 영상 신호의 샘플링은, 타이밍(T5 내지 T7)의 사이에 서 행하여진다.
계속해서, 타이밍(T6)의 시점에서 제어 신호(DS)가 하이 레벨로부터 로우 레벨이 되고, 박막 트랜지스터(228)가 온 상태가 된다. 따라서, 박막 트랜지스터(224)는 온 상태인 박막 트랜지스터(228)를 통하여 전원(VCC)에 접속되어 있는 상태가 되어 있기 때문에, 소정의 입력 전압(Vgs)에 응하여 출력 전류(Ids)를 발광 소자(232)에 공급한다.
타이밍(T6 내지 T7)의 기간은, 박막 트랜지스터(222, 228)가 모두 온 상태이다. 이 기간에서, 박막 트랜지스터(224)의 이동도(μ)의 보정을 행한다.
타이밍(T6 내지 T7)의 기간에서는, 박막 트랜지스터(224)의 게이트(G)가 영상 신호선 전위(VSig)에 고정된 상태에서, 박막 트랜지스터(224)에 드레인 전류(Ids)가 흐른다. 여기서, 발광 소자(232)의 임계 전압을 VthEL라고 하면, VSS0-Vth<VthEL가 되도록 설정하여 둠으로Tjh, 발광 소자(232)는 역바이어스 상태가 되고, 발광 소자(232)는, 다이오드 특성은 갖지 않고서 단순하게 용량 특성을 갖는다.
발광 소자(232)가 용량 특성을 갖음에 의해, 박막 트랜지스터(224)에 흐르는 전류(Ids)는, 커패시터(230)의 용량(Cs)과, 커패시터(234)의 용량(Coled)을 합친 용량에 기록된다. 이로써, 박막 트랜지스터(224)의 소스(S)의 전위가 상승하여 간다(도 18에서는 △V로 나타내고 있다).
박막 트랜지스터(224)의 소스(S)의 전위의 상승분(△V)은, 커패시터(230)에 보존된 게이트-소스 사이 전압(Vgs)으로부터 공제된 것이 된다. 환언하면 부귀환이 걸리게 된다. 이와 같이, 박막 트랜지스터(224)의 출력 전류(Ids)를 박막 트랜지스터(224)의 게이트-소스 사이 전압(Vgs)으로 부귀환함으로써, 박막 트랜지스터(224)의 이동도(μ)를 보정할 수 있다. 또한, 박막 트랜지스터(224)의 소스(S)의 전위의 상승분(△V)은, T6 내지 T7의 시간폭을 조정함으로써 최적화하는 것이 가능하다.
타이밍(T7)의 시점에서, 제어 신호(WS)가 하이 레벨로부터 로우 레벨로 이행하고, 제어 신호(WS)가 로우 레벨로 이행함으로써 박막 트랜지스터(222)가 오프 상태가 된다. 이 결과, 박막 트랜지스터(224)의 게이트(G)는 데이터선(220)으로부터 분리되고, 영상 신호(VSig)의 인가가 행하여지지 않게 되고, 박막 트랜지스터(224)의 게이트(G)의 게이트 전위는 소스(S)의 소스 전위와 함께 상승한다. 박막 트랜지스터(224)의 게이트 전위가 상승하는 동안, 커패시터(230)에 보존된 게이트-소스 사이 전압(Vgs)은, VSig-△V+Vth의 값을 유지한다.
박막 트랜지스터(224)의 소스(S)의 소스 전위의 상승에 수반하여, 발광 소자(232)의 역바이어스 상태는 해소되기 때문에, 박막 트랜지스터(224)의 출력 전류(Ids)의 유입에 의해 발광 소자(232)는 실제로 발광을 시작한다. 박막 트랜지스터(224)의 출력 전류(Ids)와 게이트-소스 사이 전압(Vgs)의 관계는, 이하의 수식(6)으로 표시할 수 있다.
이 수식(6)의 Vgs에 VSig-△V+Vth를 대입하고, 1/2·W/L을 k로 나타내면, 수식(7)과 같이 된다.
Figure 112009079972287-PCT00002
즉, 박막 트랜지스터(224)의 출력 전류(Ids)는, 박막 트랜지스터(224)의 게이트-소스 사이 전압(Vgs)에 의존하지 않는 것을 알 수 있다. 그리고, △V는 이동도(μ)의 효과를 지우도록 작용하기 때문에, 박막 트랜지스터(224)의 출력 전류(Ids)는 실질적으로 영상 신호(VSig)에만 의존하게 된다.
계속해서, 타이밍(T7)의 시점에서, 제어 신호(DS)가 로우 레벨로부터 하이 레벨로 이행하고, 제어 신호(DS)가 하이 레벨로 이행함으로써, 박막 트랜지스터(228)가 오프 상태가 되고, 발광 소자(232)에 전류가 공급되지 않게 되기 때문에, 발광 소자(232)는 발광을 정지한다.
이후, 필드마다 이들의 동작이 반복되고, 박막 트랜지스터(224)의 임계 전압(Vth)과 이동도(μ)가 보정되고 나서, 발광 소자(232)의 발행 동작이 행하여진다.
이상, 도 18을 이용하여 본 발명의 한 실시 형태에 관한 화소 회로(212)의 전압 인가 타이밍에 관해 설명하였다.
도 19는, 도 18의 이동도 보정 기간(T6 내지 T7)에서의 화소 회로(212)의 상 태를 모식적으로 도시하는 설명도이다. 도 19에 도시한 바와 같이, 기간(T6 내지 T7)에서는, 박막 트랜지스터(222, 228)가 온 하고, 박막 트랜지스터(226)가 오프 하고 있다. 이 상태에서의 박막 트랜지스터(224)의 소스(S)의 전위는 VSS0-Vth이다.
박막 트랜지스터(224)의 소스(S)의 전위는, 발광 소자(232)의 애노드 전위이기도 한다. 상술한 바와 같이, VSS0-Vth<VthEL가 되도록 VthEL를 설정하여 둠으로써 발광 소자(232)는 역바이어스 상태에 놓여지고, 다이오드 특성이 아니라 용량 특성을 갖게 된다.
따라서 박막 트랜지스터(224)에 흐르는 드레인 전류(Ids)는, 커패시터(230)의 용량(Cs)과 발광 소자(232)의 등가 용량으로서의 커패시터(234)의 용량(Coled)과의 합성 용량(C)=Cs+Coled에 흐르게 된다. 즉, 박막 트랜지스터(224)에 흐르는 전류(Ids)의 일부가 커패시터(230)에 부귀환됨에 의해, 박막 트랜지스터(224)의 이동도가 보정된다.
도 20은, 상기 수식(7)을 그래프로 도시하는 설명도이다. 종축에 박막 트랜지스터(224)에 흐르는 드레인 전류(Ids)를 나타내고, 횡축에 영상 신호선 전위(VSig)를 나타내고 있다. 또한, 도 20은 2개의 화소(1), 화소(2)을 비교하는 형태로 그래프에 도시하고 있다.
화소(1)에서의 구동용 트랜지스터(박막 트랜지스터(224)에 상당)의 이동도(μ)는, 화소(2)에 비하여 상대적으로 크고, 화소(2)에서의 구동용 트랜지스터(박 막 트랜지스터(224)에 상당)의 이동도(μ)는, 화소(1)에 비하여 상대적으로 작다. 이와 같이, 이동도(μ)가 다른 구동용 트랜지스터를 각각의 화소에 이용한 경우, 동 레벨의 영상 신호를 각각의 화소에 입력한 때에, 이동도(μ)의 보정을 행하지 않면, 화소 사이의 휘도가 달리 버린다. 즉, 도 20에 도시한 바와 같이, 이동도(μ)가 큰 화소(1)에 흐르는 전류(Ids1')는, 이동도(μ)가 작은 화소(2)에 흐르는 전류(Ids2')에 비하여 차가 생겨 버린다.
그래서, 본 실시 형태에서는 출력 전류를 입력 전압측에 부귀환시켜서 이동도(μ)를 보정한다. 수식(7)으로부터 분명한 바와 같이, 이동도(μ)가 클수록 전류(Ids)는 커지다. 따라서, 부귀환시키는 양(△V)은, 이동도(μ)가 클수록 커진다.
도 20에 도시한 바와 같이, 이동도(μ)가 큰 화소(1)에서 △V1의 보정을 걸으면, 출력 전류는 Ids1'로부터 Ids1로 강하한다. 마찬가지로 이동도(μ)의 작은 화소(2)에서 △V2의 보정을 걸으면, 출력 전류는 Ids2'로부터 Ids2로 강하한다. 그러나, 화소(2)의 출력 전류의 강하량은 화소(1)에 비하면 작다. 결과적으로 Ids1와 Ids2는 개략의 동등하게 되고, 이동도의 편차가 보정되게 된다.
도 21은, 박막 트랜지스터(222 및 228)가 온 상태에서의 화소 회로(212)에 관해 설명하는 설명도이다. 이하, 도 21을 이용하여 본 실시 형태에 관한 이동도 보정의 수치 해석을 행한다. 도 21에 도시한 바와 같이, 박막 트랜지스터(222 및 228)가 온 상태에 있어서, 박막 트랜지스터(224)의 소스 전위를 변수(V)로 하면, 박막 트랜지스터(224)에 흐르는 드레인 전류(Ids)는, 이하의 수식(8)과 같다.
Figure 112009079972287-PCT00003
드레인 전류(Ids)와 커패시터(230)의 용량(C)과의 관계에 의해, 수식(9)의 관계가 성립된다.
Figure 112009079972287-PCT00004
따라서 수식(9)에 수식(8)의 드레인 전류(Ids)를 대입하면, 수식(10)과 같이 된다.
Figure 112009079972287-PCT00005
여기서, 소스 전압(V)의 초기 상태는 -Vth이고, 이동도 보정시간(도 18의 T6 내지 TT7으로 나타내는 기간)을 t로 하면, 이동도 보정시간(t)에 대한 드레인 전류(Ids)는, 이하의 수식(11)과 같이 표시할 수 있다.
Figure 112009079972287-PCT00006
이상, 본 발명의 한 실시 형태에 관한 구동용 트랜지스터의 임계치 전압이나 이동도의 편차의 보정 방법에 관해 설명하였다.
이와 같이, 패널(138)에서 구동용 트랜지스터의 특성을 보정하고, 트랜지스터의 전류 전압 특성을 균일하게 함으로써, 신호 처리 집적 회로(110)에서는, 패널(138)의 구동용 트랜지스터의 특성을 고려하는 일 없이, 입출력 특성이 감마 특성을 갖는 영상 신호를 송출함에 의해, 패널(138)의 구동용 트랜지스터에 인가하는 전압이 리니어 특성을 갖게 된다.
본 실시 형태에서는, 신호 처리 집적 회로(110)의 감마 변환부(132)에서 감마 특성을 갖도록 영상 신호를 변환한다. 감마 변환부(132)에서 감마 특성을 갖도록 영상 신호를 변환함으로써, 도 2E에서 도시한 바와 같이, 패널(138)의 구동용 트랜지스터의 전류 전압 특성과 서로 지워서, 유기 EL 소자에 인가하는 전류와 피사체의 광량이 리니어 특성을 갖도록 된다.
이상 설명한 바와 같이, 본 발명의 한 실시 형태에 의하면, 패널(138)에 마련되는 구동용 트랜지스터의 특성이 균일하게 되도록 보정을 행함으로써, 패널(138)에 고품위의 화상을 표시할 수 있다.
그리고, 신호 처리 집적 회로(110)에서는, 패널(138)의 구동용 트랜지스터의 특성을 고려하는 일 없이, 입출력 특성이 감마 특성을 갖는 영상 신호를 송출하면 좋다. 신호 처리 집적 회로(110)로부터 입출력 특성이 감마 특성을 갖는 영상 신호를 송출함으로써, 패널(138)의 트랜지스터의 전류 전압 특성이 곱하여져서, 유기 EL 소자에 인가한 전압이 리니어 특성을 갖는다. 그리고, 패널(138)은 입력 전류와 발광 휘도가 리니어 특성을 갖는 유기 EL 소자를 이용하여 화상을 표시하기 때문에, 패널(138)은 입력된 신호 레벨에 응한 휘도로 화상을 표시할 수 있다. 그 결과, 전류량에 응한 발광량으로 발광하는 유기 EL 소자와 같은 자발광 소자의 특성을 보다 발휘하는 것이 가능해진다.
이상, 첨부 도면을 참조하면서 본 발명의 알맞은 실시 형태에 관해 설명하였지만, 본 발명은 이러한 예로 한정되지 않음은 말할 필요도 없다. 당업자라면, 특허청구의 범위에 기재된 범주 내에서, 각종의 변경례 또는 수정례를 상도 할 수 있음은 분명하고, 그들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것이라고 이해된다.
예를 들면, 상기 실시 형태에서는, 2개의 박막 트랜지스터(222, 228)로 구동용의 박막 트랜지스터(224)의 임계 전압(Vth) 및 이동도를 보정하고 있지만, 임계 전압(Vth) 및 이동도를 보정하는 박막 트랜지스터의 수는 이러한 예로 한정되지 않는다. 예를 들면, 3개 이상의 박막 트랜지스터를 마련하여 구동용의 박막 트랜지스터의 임계치 전압(Vth) 및 이동도를 보정하여도 좋고, 2개 미만의 박막 트랜지스터를 마련하고 구동용의 박막 트랜지스터의 임계 전압(Vth) 및 이동도를 보정하여도 좋다.

Claims (10)

  1. 전류량에 응하여 자발광하는 발광 소자와 영상 신호에 응하여 상기 발광 소자에 인가하는 전류를 제어하는 화소 회로를 구비하는 화소와, 발광시키는 상기 화소를 선택하는 선택 신호를 소정의 주사 주기로 해당 화소에 공급하는 주사선과, 상기 영상 신호를 상기 화소에 공급하는 데이터선과, 상기 선택 신호가 공급되어 구동하는 트랜지스터가 매트릭스형상으로 배치되는 표시부를 구비하는 표시 장치로서:
    감마 특성을 갖도록 영상 신호를 변환하는 감마 변환부; 및
    상기 감마 변환부에서 변환 후의 신호의 감마 특성과, 상기 트랜지스터의 전류 전압 특성을 승산하면 리니어 특성이 되도록, 상기 트랜지스터의 전류 전압 특성을 제어하는 트랜지스터 제어부를 포함하는 것을 특징으로 하는 표시 장치.
  2. 제 1항에 있어서,
    상기 트랜지스터 제어부는,
    상기 트랜지스터가 상승 전압을 제어하는 전압 제어부를 포함하는 것을 특징으로 하는 표시 장치.
  3. 제 1항에 있어서,
    상기 트랜지스터 제어부는,
    상기 트랜지스터의 이동도를 보정하는 이동도 보정부를 포함하는 것을 특징으로 하는 표시 장치.
  4. 제 1항에 있어서,
    감마 특성을 갖는 영상 신호를, 리니어 특성을 갖는 영상 신호로 변환하는 리니어 변환부를 또한 포함하는 것을 특징으로 하는 표시 장치.
  5. 제 1항에 있어서,
    상기 감마 변환부는, 리니어 특성을 갖는 영상 신호를, 감마 특성을 갖도록 변환한 것을 특징으로 하는 표시 장치.
  6. 전류량에 응하여 자발광하는 발광 소자와 영상 신호에 응하여 상기 발광 소자에 인가하는 전류를 제어하는 화소 회로를 구비하는 화소와, 발광시키는 상기 화소를 선택하는 선택 신호를 소정의 주사 주기로 해당 화소에 공급하는 주사선과, 상기 영상 신호를 상기 화소에 공급하는 데이터선과, 상기 선택 신호가 공급되어 구동하는 트랜지스터가 매트릭스형상으로 배치되는 표시부를 구비하는 표시 장치의 구동 방법으로서:
    감마 특성을 갖도록 영상 신호를 변환하는 감마 변환 스텝; 및
    상기 감마 변환 스텝에서 변환 후의 신호의 감마 특성과, 상기 트랜지스터의 전류 전압 특성을 승산하면 리니어 특성이 되도록, 상기 트랜지스터의 전류 전압 특성을 제어하는 트랜지스터 제어 스텝을 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  7. 제 6항에 있어서,
    상기 트랜지스터 제어 스텝은,
    상기 트랜지스터가 상승 전압을 제어하는 전압 제어 스텝을 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  8. 제 6항에 있어서,
    상기 트랜지스터 제어 스텝은,
    상기 트랜지스터의 이동도를 보정하는 이동도 보정 스텝을 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  9. 제 6항에 있어서,
    감마 특성을 갖는 영상 신호를, 리니어 특성을 갖는 영상 신호로 변환하는 리니어 변환 스텝을 또한 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  10. 제 6항에 있어서,
    상기 감마 변환 스텝은, 리니어 특성을 갖는 영상 신호를, 감마 특성을 갖도록 변환하는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020097026967A 2007-07-11 2008-06-05 표시 장치 및 표시 장치의 구동 방법 KR20100031693A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-182352 2007-07-11
JP2007182352 2007-07-11

Publications (1)

Publication Number Publication Date
KR20100031693A true KR20100031693A (ko) 2010-03-24

Family

ID=40228413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097026967A KR20100031693A (ko) 2007-07-11 2008-06-05 표시 장치 및 표시 장치의 구동 방법

Country Status (11)

Country Link
US (1) US20100177126A1 (ko)
EP (1) EP2164061A4 (ko)
JP (1) JPWO2009008234A1 (ko)
KR (1) KR20100031693A (ko)
CN (1) CN101689348B (ko)
AU (1) AU2008273569B2 (ko)
BR (1) BRPI0813525A2 (ko)
CA (1) CA2691518A1 (ko)
RU (1) RU2468450C2 (ko)
TW (1) TWI413962B (ko)
WO (1) WO2009008234A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8358258B1 (en) * 2008-03-16 2013-01-22 Nongqiang Fan Active matrix display having pixel element with light-emitting element
JP2009276460A (ja) * 2008-05-13 2009-11-26 Sony Corp 表示装置
WO2011125374A1 (ja) * 2010-04-09 2011-10-13 シャープ株式会社 表示パネルの駆動方法、表示パネルの駆動回路、表示装置
JP5644511B2 (ja) * 2011-01-06 2014-12-24 ソニー株式会社 有機ｅｌ表示装置及び電子機器
KR101861795B1 (ko) * 2011-03-24 2018-05-29 삼성디스플레이 주식회사 유기전계 발광 표시장치용 휘도 보정 시스템
KR101918185B1 (ko) * 2012-03-14 2018-11-14 삼성디스플레이 주식회사 어레이 검사 방법 및 어레이 검사 장치
US9747834B2 (en) * 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
KR101929041B1 (ko) * 2012-09-25 2019-03-12 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
CN103354077B (zh) * 2013-05-31 2017-02-08 上海和辉光电有限公司 一种像素驱动电路及显示面板
US9640146B2 (en) * 2013-09-04 2017-05-02 Himax Technologies Limited Method for performing dithering upon both normal mode and self refresh mode in lower transmission data rate and related apparatus
JP6470284B2 (ja) 2013-11-15 2019-02-13 日本テキサス・インスツルメンツ合同会社 デプリーションモードトランジスタを制御するための方法及び回路要素
CN103761950B (zh) * 2013-12-31 2016-02-24 深圳市华星光电技术有限公司 用于补偿液晶显示器的数据线阻抗的方法
US10483293B2 (en) 2014-02-27 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, and module and electronic appliance including the same
KR102441560B1 (ko) 2015-04-07 2022-09-08 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 구비한 유기 발광 표시 장치
KR102474893B1 (ko) * 2015-08-18 2022-12-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP6624889B2 (ja) * 2015-10-30 2019-12-25 キヤノン株式会社 映像処理装置、映像処理方法、及び映像処理プログラム
CN106097974A (zh) * 2016-08-25 2016-11-09 深圳市华星光电技术有限公司 一种用于驱动amoled像素的电路及方法
TWI633538B (zh) * 2017-07-06 2018-08-21 益富可視精密工業（深圳）有限公司 電子裝置及其顯示控制方法
WO2020110310A1 (ja) * 2018-11-30 2020-06-04 オリンパス株式会社 表示装置及び内視鏡システム
KR102661705B1 (ko) * 2019-02-15 2024-05-02 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
US11626047B1 (en) * 2020-09-25 2023-04-11 Apple Inc. Reference array current sensing
CN113506535B (zh) * 2021-07-28 2023-04-11 合肥维信诺科技有限公司 伽马调试的绑点选取方法、装置、设备及介质

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0403268B1 (en) * 1989-06-15 1995-10-11 Matsushita Electric Industrial Co., Ltd. Video signal compensation apparatus
JP2512152B2 (ja) * 1989-06-15 1996-07-03 松下電器産業株式会社 映像信号補正装置
RU2249858C2 (ru) * 1999-03-30 2005-04-10 Эвикс Инк. Система полноцветного светодиодного дисплея
TW403857B (en) * 1999-12-13 2000-09-01 Myson Technology Inc An image dithering device used in both time domain and space domain
JP3832415B2 (ja) * 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
JP4808913B2 (ja) * 2003-04-08 2011-11-02 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
JP3979377B2 (ja) * 2003-11-06 2007-09-19 セイコーエプソン株式会社 電流生成回路、電気光学装置及び電子機器
EP1536399A1 (en) * 2003-11-26 2005-06-01 Barco N.V. Method and device for visual masking of defects in matrix displays by using characteristics of the human vision system
US7590299B2 (en) * 2004-06-10 2009-09-15 Samsung Electronics Co., Ltd. Increasing gamma accuracy in quantized systems
US6989636B2 (en) * 2004-06-16 2006-01-24 Eastman Kodak Company Method and apparatus for uniformity and brightness correction in an OLED display
CN100423063C (zh) * 2004-06-25 2008-10-01 三洋电机株式会社 自发光型显示器的信号处理电路和信号处理方法
US20050285828A1 (en) * 2004-06-25 2005-12-29 Sanyo Electric Co., Ltd. Signal processing circuit and method for self-luminous type display
JP2006163069A (ja) * 2004-12-08 2006-06-22 Sanyo Electric Co Ltd 自発光型ディスプレイの信号処理回路および信号処理方法
US8091237B2 (en) * 2004-08-03 2012-01-10 Lear Corporation Method for making a vehicle seat crossmember
US20080225021A1 (en) * 2004-09-15 2008-09-18 Koninklijke Philips Electronics, N.V. Multi-Primary Driving Values Calculation Unit and Method
JP4613702B2 (ja) * 2004-09-30 2011-01-19 日本電気株式会社 ガンマ補正、画像処理方法及びプログラム、並びにガンマ補正回路、画像処理装置、表示装置
JP2006133542A (ja) * 2004-11-08 2006-05-25 Sony Corp 画素回路及び表示装置
JP4154422B2 (ja) * 2004-12-15 2008-09-24 キヤノン株式会社 画像表示装置
JP4753353B2 (ja) * 2005-03-31 2011-08-24 東北パイオニア株式会社 自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器
JP2007065182A (ja) * 2005-08-30 2007-03-15 Sanyo Electric Co Ltd 表示装置
JP5245195B2 (ja) * 2005-11-14 2013-07-24 ソニー株式会社 画素回路
AU2008258912B2 (en) * 2007-06-08 2013-12-05 Joled Inc. Display apparatus, display apparatus driving method, and computer program

Also Published As

Publication number Publication date
US20100177126A1 (en) 2010-07-15
EP2164061A4 (en) 2011-07-06
RU2468450C2 (ru) 2012-11-27
JPWO2009008234A1 (ja) 2010-09-02
RU2009149442A (ru) 2011-07-10
CA2691518A1 (en) 2009-01-15
TW200917200A (en) 2009-04-16
CN101689348A (zh) 2010-03-31
AU2008273569B2 (en) 2013-08-01
WO2009008234A1 (ja) 2009-01-15
CN101689348B (zh) 2013-08-14
TWI413962B (zh) 2013-11-01
EP2164061A1 (en) 2010-03-17
BRPI0813525A2 (pt) 2014-12-23
AU2008273569A1 (en) 2009-01-15

Similar Documents

Publication Publication Date Title
KR20100031693A (ko) 표시 장치 및 표시 장치의 구동 방법
KR101450937B1 (ko) 표시 장치, 영상 신호 처리 방법 및 기록 매체
JP5304646B2 (ja) 表示装置、映像信号処理方法、およびプログラム
KR101471225B1 (ko) 표시 장치, 영상 신호 처리 방법 및 기록 매체
JP5381709B2 (ja) 表示装置、表示装置の駆動方法およびコンピュータプログラム
KR101594189B1 (ko) 표시 장치, 영상 신호 처리 방법, 및 기록 매체
AU2008273295B2 (en) Display device, method for correcting luminance nonuniformity and computer program
US20100118062A1 (en) Display device, method of driving display device, and computer program
KR20100016618A (ko) 표시 장치, 표시 장치의 구동 방법 및 컴퓨터 프로그램

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application