JPWO2009008234A1 - 表示装置および表示装置の駆動方法 - Google Patents

Abstract

電流量に応じて自発光する発光素子と映像信号に応じて発光素子へ印加する電流を制御する画素回路とを備える画素と、発光させる画素を選択する選択信号を所定の走査周期で該画素へ供給する走査線と、映像信号を画素へ供給するデータ線と、選択信号が供給されて駆動するトランジスタとがマトリクス状に配置される表示部を備える表示装置であって、ガンマ特性を有するように映像信号を変換するガンマ変換部と、ガンマ変換部で変換後の信号のガンマ特性と、トランジスタの電流電圧特性とを乗算するとリニア特性となるように、トランジスタの電流電圧特性を制御するトランジスタ制御部と、を含む、表示装置が提供される。【選択図】図１２

Description

本発明は、表示装置および表示方法に関し、より詳細には、所定の走査周期で画素を選択する走査線と、画素を駆動するための輝度情報を与えるデータ線と、前記輝度情報に基づいて電流量を制御し、電流量に応じて発光素子を発光させる画素回路とが、マトリクス状に配置されて構成されるアクティブマトリクス型の表示装置およびその駆動方法に関する。

平面で薄型の表示装置として、液晶を用いた液晶表示装置、プラズマを用いたプラズマ表示装置等が実用化されている。

液晶表示装置は、バックライトを設け、電圧の印加によって液晶分子の配列を変化させることでバックライトからの光を通過させたり遮断したりすることで画像を表示する表示装置である。また、プラズマ表示装置は、基板内に封入されたガスに対して電圧を印加することでプラズマ状態となり、プラズマ状態から元の状態に戻る際に生じるエネルギーによって発生する紫外線が、蛍光体に照射されることで可視光となり、画像を表示する表示装置である。

一方、近年においては、電圧を印加すると素子自体が発光する有機ＥＬ（エレクトロルミネッセンス）素子を用いた自発光型の表示装置の開発が進んでいる。有機ＥＬ素子は、電解によってエネルギーを受けると、基底状態から励起状態へ変化し、励起状態から基底状態に戻るときに、差分のエネルギーを光として放出する。有機ＥＬ表示装置は、この有機ＥＬ素子が放出する光を用いて画像を表示する表示装置である。

自発光型表示装置は、バックライトを必要とする液晶表示装置とは異なり、素子が自ら発光するためにバックライトを必要としないため、液晶表示装置に比べて薄く構成することが可能である。また、液晶表示装置と比べて、動画特性、視野角特性、色再現性等が優れているため、有機ＥＬ素子を用いた自発光型表示装置は次世代の平面薄型表示装置として注目されている。

自発光型表示装置の各画素に含まれる有機ＥＬ素子の駆動には、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）が用いられるが、プロセス変動によって、ＴＦＴの閾電圧（立ち上がり電圧）や移動度にばらつきが生じる。ＴＦＴの閾電圧（立ち上がり電圧）や移動度にばらつきが生じると、同じ電圧を印加しても画素によって流れる電流が異なる。そして、ＴＦＴに流れる電流が異なる結果、画素によって発光量にばらつきが生じる問題がある。

有機ＥＬ素子は、印加される電流値と電圧の印加による素子の発光量とが比例関係にある。そのため、画面全体に対して、同一の電圧を印加すれば有機ＥＬ素子に流れる電流が同一となるように、ＴＦＴの電圧電流特性を制御すれば、画素による発光量のばらつきを抑えて高品位の画像を表示することが可能となる。

また、ＴＦＴの電圧電流特性を制御するだけでは、電流量に応じた発光量で発光する有機ＥＬ素子のような自発光素子の特性を完全に発揮させることは難しい。そのため、自発光型表示装置のパネルに印加する信号を制御して、自発光素子の特性をより発揮させることが求められている。

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、映像信号の入出力特性およびＴＦＴの電流電圧特性を制御することで高品位の画像を表示可能な、新規かつ改良された表示装置および表示装置の駆動方法を提供することにある。

上記課題を解決するために、本発明のある観点によれば、電流量に応じて自発光する発光素子と映像信号に応じて発光素子へ印加する電流を制御する画素回路とを備える画素と、発光させる画素を選択する選択信号を所定の走査周期で該画素へ供給する走査線と、映像信号を画素へ供給するデータ線と、選択信号が供給されて駆動するトランジスタとがマトリクス状に配置される表示部を備える表示装置であって、ガンマ特性を有するように映像信号を変換するガンマ変換部と、ガンマ変換部で変換後の信号のガンマ特性と、トランジスタの電流電圧特性とを乗算するとリニア特性となるように、トランジスタの電流電圧特性を制御するトランジスタ制御部と、を含む、表示装置が提供される。

かかる構成によれば、ガンマ変換部は映像信号をガンマ特性を有するように変換し、トランジスタ制御部はガンマ変換部で変換後の信号のガンマ特性と、トランジスタの電流電圧特性とを乗算するとリニア特性となるように、トランジスタの電流電圧特性を制御する。その結果、画面全体に対して同一の電流を流すと同一の発光量を有することで高品位の画像を表示することができる。さらに、発光素子に対してリニア特性を有する信号を印加することができるので、電流量に応じた発光量で発光する有機ＥＬ素子のような自発光素子の特性をより発揮することが可能となる。

上記トランジスタ制御部は、トランジスタの立ち上がり電圧を制御する電圧制御部を含んでいてもよい。また、上記トランジスタ制御部は、トランジスタの移動度を補正する移動度補正部を含んでいてもよい。かかる構成によれば、電圧制御部はトランジスタの立ち上がり電圧を制御し、移動度補正部はトランジスタの移動度を補正する。そして、トランジスタの電流電圧特性とを乗算するとリニア特性となるように、トランジスタの立ち上がり電圧や移動度を補正するように制御する。その結果、画面全体に対して同一の電流を流すと同一の発光量を有することで高品位の画像を表示することができる。

上記表示装置は、ガンマ特性を有する映像信号を、リニア特性を有する映像信号に変換するリニア変換部をさらに含んでいてもよい。かかる構成によれば、リニア変換部はガンマ特性を有する映像信号を、リニア特性を有する映像信号に変換する。リニア変換部で変換されたリニア特性を有する映像信号は発光量検出部に入力されて、映像信号から発光量が検出される。その結果、映像信号に対する各種信号処理を容易に行うことができる。

上記ガンマ変換部は、リニア特性を有する映像信号を、ガンマ特性を有するように変換してもよい。かかる構成によれば、ガンマ変換部はリニア特性を有する映像信号を、ガンマ特性を有するように変換する。その結果、映像信号がガンマ特性を有することで、表示部が有するガンマ特性をキャンセルし、信号の電流に応じて表示部の内部の自発光素子が発光するようにリニア特性を有することができる。

また、上記課題を解決するために、本発明の別の観点によれば、電流量に応じて自発光する発光素子と映像信号に応じて発光素子へ印加する電流を制御する画素回路とを備える画素と、発光させる画素を選択する選択信号を所定の走査周期で該画素へ供給する走査線と、映像信号を画素へ供給するデータ線と、選択信号が供給されて駆動するトランジスタとがマトリクス状に配置される表示部を備える表示装置の駆動方法であって、ガンマ特性を有するように映像信号を変換するガンマ変換ステップと、ガンマ変換ステップで変換後の信号のガンマ特性と、トランジスタの電流電圧特性とを乗算するとリニア特性となるように、トランジスタの電流電圧特性を制御するトランジスタ制御ステップと、を含む、表示装置の駆動方法が提供される。

かかる構成によれば、ガンマ変換ステップは映像信号をガンマ特性を有するように変換し、トランジスタ制御ステップはガンマ変換ステップで変換後の信号のガンマ特性と、トランジスタの電流電圧特性とを乗算するとリニア特性となるように、トランジスタの電流電圧特性を制御する。その結果、画面全体に対して同一の電流を流すと同一の発光量を有することで高品位の画像を表示することができる。さらに、発光素子に対してリニア特性を有する信号を印加することができるので、電流量に応じた発光量で発光する有機ＥＬ素子のような自発光素子の特性をより発揮することが可能となる。

以上説明したように本発明によれば、映像信号の入出力特性およびＴＦＴの電流電圧特性を制御することで高品位の画像を表示可能な、新規かつ改良された表示装置および表示装置の駆動方法を提供することができる。

図１は、本発明の一実施形態にかかる表示装置１００の構成について説明する説明図である。 図２Ａは、本発明の一実施形態にかかる表示装置１００を流れる信号の特性の移り変わりをグラフで説明する説明図である。 図２Ｂは、本発明の一実施形態にかかる表示装置１００を流れる信号の特性の移り変わりをグラフで説明する説明図である。 図２Ｃは、本発明の一実施形態にかかる表示装置１００を流れる信号の特性の移り変わりをグラフで説明する説明図である。 図２Ｄは、本発明の一実施形態にかかる表示装置１００を流れる信号の特性の移り変わりをグラフで説明する説明図である。 図２Ｅは、本発明の一実施形態にかかる表示装置１００を流れる信号の特性の移り変わりをグラフで説明する説明図である。 図２Ｆは、本発明の一実施形態にかかる表示装置１００を流れる信号の特性の移り変わりをグラフで説明する説明図である。 図３は、パネル１５８に設けられる画素回路の断面構造の一例を示す断面図である。 図４は、５Ｔｒ／１Ｃ駆動回路の等価回路図である。 図５は、５Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートである。 図６Ａは、５Ｔｒ／１Ｃ駆動回路の各トランジスタのオン／オフ状態等を示す説明図である。 図６Ｂは、５Ｔｒ／１Ｃ駆動回路の各トランジスタのオン／オフ状態等を示す説明図である。 図６Ｃは、５Ｔｒ／１Ｃ駆動回路の各トランジスタのオン／オフ状態等を示す説明図である。 図６Ｄは、５Ｔｒ／１Ｃ駆動回路の各トランジスタのオン／オフ状態等を示す説明図である。 図６Ｅは、５Ｔｒ／１Ｃ駆動回路の各トランジスタのオン／オフ状態等を示す説明図である。 図６Ｆは、５Ｔｒ／１Ｃ駆動回路の各トランジスタのオン／オフ状態等を示す説明図である。 図６Ｇは、５Ｔｒ／１Ｃ駆動回路の各トランジスタのオン／オフ状態等を示す説明図である。 図６Ｈは、５Ｔｒ／１Ｃ駆動回路の各トランジスタのオン／オフ状態等を示す説明図である。 図６Ｉは、５Ｔｒ／１Ｃ駆動回路の各トランジスタのオン／オフ状態等を示す説明図である。 図７は、２Ｔｒ／１Ｃ駆動回路の等価回路図である。 図８は、２Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートである。 図９Ａは、２Ｔｒ／１Ｃ駆動回路の各トランジスタのオン／オフ状態等を示す説明図である。 図９Ｂは、２Ｔｒ／１Ｃ駆動回路の各トランジスタのオン／オフ状態等を示す説明図である。 図９Ｃは、２Ｔｒ／１Ｃ駆動回路の各トランジスタのオン／オフ状態等を示す説明図である。 図９Ｄは、２Ｔｒ／１Ｃ駆動回路の各トランジスタのオン／オフ状態等を示す説明図である。 図９Ｅは、２Ｔｒ／１Ｃ駆動回路の各トランジスタのオン／オフ状態等を示す説明図である。 図９Ｆは、２Ｔｒ／１Ｃ駆動回路の各トランジスタのオン／オフ状態等を示す説明図である。 図１０は、４Ｔｒ／１Ｃ駆動回路の等価回路図である。 図１１は、３Ｔｒ／１Ｃ駆動回路の等価回路図である。 図１２は、一般的なパネルの画素回路の構成を模式的に示す説明図である。 図１３は、図１２に示した画素回路１０の動作のタイミングチャートを示す説明図である。 図１４は、駆動用トランジスタ１４の電流電圧特性について説明する説明図である。 図１５は、駆動用トランジスタ１４の電流電圧特性について説明する説明図である。 図１６は、本発明の一実施形態にかかるパネル１５８について説明する説明図である。 図１７は、本発明の一実施形態にかかる画素回路２１２について説明する説明図である。 図１８は、本発明の一実施形態にかかる画素回路２１２の電圧印加のタイミングチャートを示す説明図である。 図１９は、図１８の移動度補正期間Ｔ６〜Ｔ７における画素回路２１２の状態を模式的に示す説明図である。 図２０は、本発明の一実施形態にかかる出力電流Ｉ_ｄｓの特性をグラフで示す説明図である。 図２１は、薄膜トランジスタ２２２および２２８がオン状態における画素回路２１２について説明する説明図である。

符号の説明

１００ 表示装置
１０４ 制御部
１０６ 記録部
１１０ 信号処理集積回路
１１２ エッジぼかし部
１１４ Ｉ／Ｆ部
１１６ リニア変換部
１１８ パターン生成部
１２０ 色温度調整部
１２２ 静止画検波部
１２４ 長期色温度補正部
１２６ 発光時間制御部
１２８ 信号レベル補正部
１３０ ムラ補正部
１３２ ガンマ変換部
１３４ ディザ処理部
１３６ 信号出力部
１３８ 長期色温度補正検波部
１４０ ゲートパルス出力部
１４２ ガンマ回路制御部
１５０ 記憶部
１５２ データドライバ
１５４ ガンマ回路
１５６ 過電流検出部
１５８ パネル
２０２ 水平セレクタ
２０４ ドライブスキャナ
２０６ ライトスキャナ
２０８ 補正用スキャナ
２１０ 画素アレイ
２１２ 画素回路
２１４、２１６、２１８ 走査線
２２０ データ線
２２２、２２４、２２６、２２８ 薄膜トランジスタ
２３０ キャパシタ
２３２ 発光素子

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

まず、本発明の一実施形態にかかる表示装置の構成について説明する。図１は、本発明の一実施形態にかかる表示装置１００の構成について説明する説明図である。以下、図１を用いて本発明の一実施形態にかかる表示装置１００の構成について説明する。

図１に示したように、本発明の一実施形態にかかる表示装置１００は、制御部１０４と、記録部１０６と、信号処理集積回路１１０と、記憶部１５０と、データドライバ１５２と、ガンマ回路１５４と、過電流検出部１５６と、パネル１５８と、を含んで構成される。

そして信号処理集積回路１１０は、エッジぼかし部１１２と、Ｉ／Ｆ部１１４と、リニア変換部１１６と、パターン生成部１１８と、色温度調整部１２０と、静止画検波部１２２と、長期色温度補正部１２４と、発光時間制御部１２６と、信号レベル補正部１２８と、ムラ補正部１３０と、ガンマ変換部１３２と、ディザ処理部１３４と、信号出力部１３６と、長期色温度補正検波部１３８と、ゲートパルス出力部１４０と、ガンマ回路制御部１４２と、を含んで構成される。

表示装置１００は、映像信号の供給を受けると、その映像信号を分析して、分析した内容に従って、後述するパネル１５８の内部に配置される画素を点灯することで、パネル１５８を通じて映像を表示するものである。

制御部１０４は、信号処理集積回路１１０の制御を行うものであり、Ｉ／Ｆ部１１４との間で信号の授受を行う。また、制御部１０４はＩ／Ｆ部１１４から受け取った信号に対して各種信号処理を行う。制御部１０４で行う信号処理には、例えばパネル１５８に表示する画像の輝度の調整に用いるゲインの算出がある。

記録部１０６は、制御部１０４において信号処理集積回路１１０を制御するための情報を格納するためのものである。記録部１０６として、表示装置１００の電源が切れている状態でも情報が消えずに格納することができるメモリを用いることが好ましい。記録部１０６として採用するメモリとして、例えば電気的に内容を書き換えることができるＥＥＰＲＯＭ（Ｅｌｅｃｔｒｏｎｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）を用いることが望ましい。ＥＥＰＲＯＭは基板に実装したままでデータの書き込みや消去を行うことができる不揮発性のメモリであり、刻一刻と変化する表示装置１００の情報を格納するために好適なメモリである。

信号処理集積回路１１０は、映像信号を入力し、入力された映像信号に対して信号処理を施すものである。本実施形態では、信号処理集積回路１１０に入力される映像信号はデジタル信号であり、信号幅は１０ビットである。入力した映像信号に対する信号処理は、信号処理集積回路１１０の内部の各部で行う。

エッジぼかし部１１２は、入力された映像信号に対してエッジをぼかすための信号処理を行うものである。具体的には、エッジぼかし部１１２は、パネル１５８への画像の焼き付き現象を防ぐために、画像を意図的にずらすことでエッジをぼかして、画像の焼き付き現象を抑えるものである。

リニア変換部１１６は、入力に対する出力がガンマ特性を有する映像信号を、ガンマ特性からリニア特性を有するように変換する信号処理を行うものである。リニア変換部１１６で入力に対する出力がリニア特性を有するように信号処理を行うことで、パネル１５８で表示する画像に対する様々な処理が容易になる。リニア変換部１１６での信号処理によって、映像信号の信号幅が１０ビットから１４ビットに拡がる。リニア変換部１１６でリニア特性を有するように映像信号を変換すると、後述するガンマ変換部１３２においてガンマ特性を有するように変換する。

パターン生成部１１８は、表示装置１００の内部の画像処理で使用するテストパターンを生成するものである。表示装置１００の内部の画像処理で使用するテストパターンとしては、例えばパネル１５８の表示検査に用いるテストパターンがある。

色温度調整部１２０は、画像の色温度の調整を行うものであり、表示装置１００のパネル１５８で表示する色の調整を行うものである。図１には図示していないが、表示装置１００には色温度を調整するための色温度調整手段を備えており、利用者が色温度調整手段を操作することで、画面に表示される画像の色温度を手動で調整することができる。

長期色温度補正部１２４は、有機ＥＬ素子のＲ（赤）、Ｇ（緑）、Ｂ（青）各色の輝度・時間特性（ＬＴ特性）が異なることによる経年変化を補正するものである。有機ＥＬ素子には、Ｒ、Ｇ、Ｂ各色のＬＴ特性が異なるため、発光時間の経過に伴って色のバランスが崩れてくる。その色のバランスを補正するものである。

発光時間制御部１２６は、映像をパネル１５８に表示する際のパルスのデューティ比を算出して、有機ＥＬ素子の発光時間を制御するものである。表示装置１００は、パルスがＨＩ状態の間にパネル１５８内部の有機ＥＬ素子に対して電流を流すことで、有機ＥＬ素子を発光させて画像の表示を行う。

信号レベル補正部１２８は、画像の焼き付き現象を防ぐために、映像信号の信号レベルを補正することでパネル１５８に表示する映像の輝度を調整するものである。画像の焼き付き現象は、特定の画素の発光頻度が他の画素に比べて高い場合に生じる発光特性の劣化現象のことであり、劣化してしまった画素は他の劣化していない画素に比べて輝度の低下を招いて、周辺の劣化していない部分との輝度差が大きくなる。この輝度の差によって、画面に文字が焼き付いてしまったように見える。

信号レベル補正部１２８は、映像信号と発光時間制御部１２６で算出されたパルスのデューティ比とから各画素または画素群の発光量を算出し、算出した発光量に基づいて、必要に応じて輝度を落とすためのゲインを算出し、算出したゲインを映像信号に乗じるものである。

長期色温度補正検波部１３８は、長期色温度補正部１２４で補正するための情報を検知するものである。長期色温度補正検波部１３８で検知した情報は、Ｉ／Ｆ部１１４を通じて制御部１０４に送られ、制御部１０４を経由して記録部１０６に記録される。

ムラ補正部１３０は、パネル１５８に表示される画像や映像のムラを補正するものである。ムラ補正部１３０において、パネル１５８の横筋、縦筋および画面に局所的に生じる発光むらを、入力信号のレベルや座標位置を基準にして補正を行う。

ガンマ変換部１３２は、リニア変換部１１６でリニア特性を有するように変換した映像信号に対してガンマ特性を有するように変換する信号処理を施すものである。ガンマ変換部１３２で行う信号処理は、パネル１５８が有するガンマ特性をキャンセルし、信号の電流に応じてパネル１５８の内部の有機ＥＬ素子が発光するようにリニア特性を有するような信号に変換する信号処理である。ガンマ変換部１３２で信号処理を行うことで、信号幅が１４ビットから１２ビットに変化する。

ディザ処理部１３４は、ガンマ変換部１３２で変換された信号に対してディザリングを施すものである。ディザリングは、使用可能な色数が少ない環境で中間色を表現するために、表示可能な色を組み合わせて表示することである。ディザ処理部１３４でディザリングを行うことで、本来パネル上では表示できない色を、見かけ上作り出して表現することができる。ディザ処理部１３４でのディザリングによって、信号幅が１２ビットから１０ビットに変化する。

信号出力部１３６は、ディザ処理部１３４でディザリングが施された後の信号をデータドライバ１５２に対して出力するものである。信号出力部１３６からデータドライバ１５２に渡される信号はＲ、Ｇ、Ｂ各色の発光量に関する情報が乗った信号であり、発光時間の情報が乗った信号はゲートパルス出力部１４０からパルスの形式で出力される。

ゲートパルス出力部１４０は、パネル１５８の発光時間を制御するパルスを出力するものである。ゲートパルス出力部１４０から出力されるパルスは、発光時間制御部１２６で算出したデューティ比によるパルスである。ゲートパルス出力部１４０からのパルスによって、パネル１５８での各画素の発光時間が決定される。

ガンマ回路制御部１４２は、ガンマ回路１５４に設定値を与えるものである。ガンマ回路制御部１４２が与える設定値は、データドライバ１５２の内部に含まれるＤ／Ａ変換器のラダー抵抗に与えるための基準電圧である。

記憶部１５０は、信号レベル補正部１２８で輝度を補正する際に必要となる、所定の輝度を上回って発光している画素または画素群の情報と、当該上回っている量の情報とを対応付けて格納しているものである。記憶部１５０としては、記録部１０６とは異なり、電源が切れると内容が消去されるようなメモリを用いてもよく、そのようなメモリとして、例えばＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を用いることが望ましい。

過電流検出部１５６は、基板のショート等で過電流が生じた場合にその過電流を検出し、ゲートパルス出力部１４０に通知するものである。過電流検出部１５６からの過電流発生通知により、過電流が生じた場合にその過電流がパネル１５８に印加されるのを防ぐことができる。

データドライバ１５２は、信号出力部１３６から受け取った信号に対して信号処理を行い、パネル１５８に対して、パネル１５８で映像を表示するための信号を出力するものである。データドライバ１５２には、図示しないが、Ｄ／Ａ変換器が含まれており、Ｄ／Ａ変換器はデジタル信号をアナログ信号に変換して出力する。

ガンマ回路１５４は、データドライバ１５２の内部に含まれるＤ／Ａ変換器のラダー抵抗に基準電圧を与えるものである。ラダー抵抗に与えるための基準電圧は、上述のようにガンマ回路制御部１４２で生成される。

パネル１５８は、データドライバ１５２からの出力信号およびゲートパルス出力部１４０からの出力パルスを入力し、入力した信号およびパルスに応じて、自発光素子の一例である有機ＥＬ素子を発光させて動画像や静止画像を表示するものである。パネル１５８は、画像を表示する面の形状が平面である。有機ＥＬ素子は電圧を印加すると発光する自発光型の素子であり、その発光量は電圧に比例する。従って、有機ＥＬ素子のＩＬ特性（電流−発光量特性）も比例関係を有することとなる。

パネル１５８には、図１には図示しないが、電流量に応じて自発光する発光素子と映像信号に応じて発光素子へ印加する電流を制御する画素回路とを備える画素と、発光させる画素を選択する選択信号を所定の走査周期で該画素へ供給する走査線と、映像信号を画素へ供給するデータ線と、選択信号が供給されて駆動するトランジスタとが、マトリクス状に配置されて構成されており、このように画素、走査線、データ線およびトランジスタが構成されていることで、表示装置１００は映像信号に従って映像を表示することができる。

以上、図１を用いて本発明の一実施形態にかかる表示装置１００の構成について説明した。なお、図１に示した本発明の一実施形態にかかる表示装置１００は、リニア変換部１１６でリニア特性を有するように映像信号を変換した後、変換後の映像信号をパターン生成部１１８に入力したが、パターン生成部１１８とリニア変換部１１６とを入れ替えてもよい。

次に、本発明の一実施形態にかかる表示装置１００を流れる信号の特性の移り変わりについて説明する。図２Ａ〜図２Ｆは、本発明の一実施形態にかかる表示装置１００を流れる信号の特性の移り変わりをグラフで説明する説明図である。図２Ａ〜図２Ｆの各グラフは、横軸を入力、縦軸を出力として示している。

図２Ａは、被写体を入力した際に、被写体の光量に対する出力Ａがガンマ特性を有する映像信号に対して、リニア変換部１１６で逆のガンマ曲線（リニアガンマ）を掛け合わせることで、被写体の光量に対する出力がリニア特性を有するように映像信号を変換したことを示している。

図２Ｂは、被写体の光量の入力に対する出力Ｂの特性がリニア特性を有するように変換した映像信号に対して、ガンマ変換部１３２でガンマ曲線を掛け合わせることで、被写体の光量の入力に対する出力がガンマ特性を有するように映像信号を変換したことを示している。

図２Ｃは、被写体の光量の入力に対する出力Ｃの特性がガンマ特性を有するように変換した映像信号に対して、データドライバ１５２におけるＤ／Ａ変換が行われたことを示している。Ｄ／Ａ変換は、入力と出力との関係がリニア特性を有している。従って、データドライバ１５２によってＤ／Ａ変換が施されることによって、被写体の光量を入力すると、出力電圧はガンマ特性を有する。

図２Ｄは、Ｄ／Ａ変換が施された後の映像信号が、パネル１５８に含まれるトランジスタに入力されることによって、両者のガンマ特性が打ち消されることを示している。トランジスタのＶＩ特性は、被写体の光量の入力に対する出力電圧のガンマ特性と逆のカーブを有するガンマ特性である。従って、被写体の光量を入力すると出力電流がリニア特性を有するように再び変換することができる。

図２Ｅは、被写体の光量を入力すると出力電流がリニア特性を有する信号がパネル１５８に入力されることで、当該リニア特性を有する信号と、上述したようにリニア特性を有する有機ＥＬ素子のＩＬ特性とが掛け合わされることを示している。

その結果、図２Ｆに示したように、被写体の光量を入力すると、パネル（ＯＬＥＤ；Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）の発光量がリニア特性を有しているため、リニア変換部１１６で逆のガンマ曲線を掛け合わせてリニア特性を有するように映像信号を変換することで、図１に示した信号処理集積回路１１０におけるリニア変換部１１６からガンマ変換部１３２の間をリニア領域として信号処理することが可能となる。

以上、本発明の一実施形態にかかる表示装置１００を流れる信号の信号特性の移り変わりについて説明した。

［画素回路構造］
続いて、図１に図示したパネル１５８に設けられる画素回路の構造の一例について説明する。

図３は、図１に図示したパネル１５８に設けられる画素回路の断面構造の一例を示す断面図である。図３に示すように、パネル１５８に設けられる画素回路は、駆動トランジスタ１０２２等を含む駆動回路が形成されたガラス基板１２０１上に絶縁膜１２０２、絶縁平坦化膜１２０３およびウインド絶縁膜１２０４がその順に形成され、当該ウインド絶縁膜１２０４の凹部１２０４Ａに有機ＥＬ素子１０２１が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ１０２２のみを図示し、他の構成素子については省略して示している。

有機ＥＬ素子１０２１は、上記ウインド絶縁膜１２０４の凹部１２０４Ａの底部に形成された金属等からなるアノード電極１２０５と、当該アノード電極１２０５上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）１２０６と、当該有機層１２０６上に全画素共通に形成された透明導電膜等からなるカソード電極１２０７とから構成されている。

この有機ＥＬ素子１０２１において、有機層１２０６は、アノード電極１２０５上にホール輸送層／ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、駆動トランジスタ１０２２による電流駆動の下に、駆動トランジスタ１０２２からアノード電極１２０５を通して有機層１２０６に電流が流れることで、当該有機層１２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。

駆動トランジスタ１０２２は、ゲート電極１２２１と、半導体層１２２２の一方側に設けられたソース／ドレイン領域１２２３と、半導体層１２２２の他方側に設けられたドレイン／ソース領域１２２４と、半導体層１２２２のゲート電極１２２１と対向する部分のチャネル形成領域１２２５とから構成されている。ソース／ドレイン領域１２２３は、コンタクトホールを介して有機ＥＬ素子１０２１のアノード電極１２０５と電気的に接続されている。

そして、図３に示すように、駆動トランジスタ１０２２を含む駆動回路が形成されたガラス基板１２０１上に、絶縁膜１２０２、絶縁平坦化膜１２０３およびウインド絶縁膜１２０４を介して有機ＥＬ素子１０２１が画素単位で形成された後は、パッシベーション膜１２０８を介して封止基板１２０９が接着剤１２１０によって接合され、当該封止基板１２０９によって有機ＥＬ素子１０２１が封止されることにより、パネル１５８が形成される。

［駆動回路］
続いて、図１に図示したパネル１５８に設けられる駆動回路の構成の一例について説明する。

図４等に示す、有機ＥＬ素子を備えた発光部ＥＬＰを駆動するための駆動回路として各種の回路があるが、以下、５トランジスタ／１容量部から基本的に構成された駆動回路（以下、５Ｔｒ／１Ｃ駆動回路と呼ぶ場合がある）、４トランジスタ／１容量部から基本的に構成された駆動回路（以下、４Ｔｒ／１Ｃ駆動回路と呼ぶ場合がある）、３トランジスタ／１容量部から基本的に構成された駆動回路（以下、３Ｔｒ／１Ｃ駆動回路と呼ぶ場合がある）、２トランジスタ／１容量部から基本的に構成された駆動回路（以下、２Ｔｒ／１Ｃ駆動回路と呼ぶ場合がある）に共通する事項を、先ず説明する。

便宜上、駆動回路を構成する各トランジスタは、原則として、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）から構成されているとして説明する。但し、場合によっては、一部のトランジスタをｐチャネル型のＴＦＴから構成することもできる。尚、半導体基板等にトランジスタを形成した構成とすることもできる。駆動回路を構成するトランジスタの構造は、特に限定するものではない。以下の説明においては、駆動回路を構成するトランジスタはエンハンスメント型であるとして説明するが、これに限るものではない。デプレッション型のトランジスタが用いられていてもよい。また、駆動回路を構成するトランジスタはシングルゲート型であってもよいし、デュアルゲート型であってもよい。

以下の説明において、表示装置は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成され、１つの画素は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素）から構成されているとする。また、各画素を構成する発光素子は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１，２，３・・・Ｍ）に配列された（Ｎ／３）個の画素、より具体的には、Ｎ個の副画素のそれぞれを構成する発光素子が同時に駆動される。換言すれば、１つの行を構成する各発光素子にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時書込み処理と呼ぶ場合がある）であってもよいし、各画素毎に順次映像信号を書き込む処理（以下、単に、順次書込み処理と呼ぶ場合がある）であってもよい。いずれの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。

ここで、原則として、第ｍ行目、第ｎ列（但し、ｎ＝１，２，３・・・Ｎ）に位置する発光素子に関する駆動、動作を説明するが、係る発光素子を、以下、第（ｎ，ｍ）番目の発光素子あるいは第（ｎ，ｍ）番目の副画素と呼ぶ。そして、第ｍ行目に配列された各発光素子の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。尚、書込み処理や移動度補正処理は、第ｍ番目の水平走査期間内に行われる必要がある。一方、駆動回路の種類によっては、閾値電圧キャンセル処理やこれに伴う前処理を第ｍ番目の水平走査期間より先行して行うことができる。

そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各発光素子を構成する発光部を発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、表示装置の仕様や駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第ｍ行目に配列された各発光素子を構成する発光部の発光は、第（ｍ＋ｍ’）行目に配列された各発光素子の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各発光素子を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各発光素子を構成する発光部は、原則として非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（発光素子）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。

１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源部に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。

図４等に示す駆動回路を用いた発光部ＥＬＰの駆動方法は、例えば、
（ａ）第１ノードＮＤ₁と第２ノードＮＤ₂との間の電位差が、駆動トランジスタＴＲ_Dの閾値電圧を越え、且つ、第２ノードＮＤ₂と発光部ＥＬＰに備えられたカソード電極との間の電位差が、発光部ＥＬＰの閾値電圧を越えないように、第１ノードＮＤ₁に第１ノード初期化電圧を印加し、第２ノードＮＤ₂に第２ノードＮＤ₂初期化電圧を印加する前処理を行い、次いで、
（ｂ）第１ノードＮＤ₁の電位を保った状態で、第１ノードＮＤ₁の電位から駆動トランジスタＴＲ_Dの閾値電圧を減じた電位に向かって、第２ノードＮＤ₂の電位を変化させる閾値電圧キャンセル処理を行い、その後、
（ｃ）走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲ_Wを介して、データ線ＤＴＬから映像信号を第１ノードＮＤ₁に印加する書込み処理を行い、次いで、
（ｄ）走査線ＳＣＬからの信号により書込みトランジスタＴＲ_Wをオフ状態とすることにより第１ノードＮＤ₁を浮遊状態とし、電源部２１００から駆動トランジスタＴＲ_Dを介して、第１ノードＮＤ₁と第２ノードＮＤ₂との間の電位差の値に応じた電流を発光部ＥＬＰに流すことにより、発光部ＥＬＰを駆動する、
工程から成る。

上述したように、前記工程（ｂ）において、第１ノードＮＤ₁の電位から駆動トランジスタＴＲ_Dの閾値電圧を減じた電位に向かって、第２ノードＮＤ₂の電位を変化させる閾値電圧キャンセル処理を行なう。より具体的には、第１ノードＮＤ₁の電位から駆動トランジスタＴＲ_Dの閾値電圧を減じた電位に向かって第２ノードＮＤ₂の電位を変化させるために、前記工程（ａ）における第２ノードＮＤ₂の電位に駆動トランジスタＴＲ_Dの閾値電圧を加えた電圧を超える電圧を、駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域に印加する。定性的には、閾値電圧キャンセル処理において、第１ノードＮＤ₁と第２ノードＮＤ₂との間の電位差（換言すれば、駆動トランジスタＴＲ_Dのゲート電極とソース領域との間の電位差）が駆動トランジスタＴＲ_Dの閾値電圧に近づく程度は、閾値電圧キャンセル処理の時間により左右される。従って、例えば閾値電圧キャンセル処理の時間を充分長く確保した形態にあっては、第２ノードＮＤ₂の電位は第１ノードＮＤ₁の電位から駆動トランジスタＴＲ_Dの閾値電圧を減じた電位に達する。そして、第１ノードＮＤ₁と第２ノードＮＤ₂との間の電位差は駆動トランジスタＴＲ_Dの閾値電圧に達し、駆動トランジスタＴＲ_Dはオフ状態となる。一方、例えば閾値電圧キャンセル処理の時間を短く設定せざるを得ない形態にあっては、第１ノードＮＤ₁と第２ノードＮＤ₂との間の電位差が駆動トランジスタＴＲ_Dの閾値電圧より大きく、駆動トランジスタＴＲ_Dはオフ状態とはならない場合がある。閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタＴＲ_Dがオフ状態となることを要しない。

次いで、各駆動回路毎に、駆動回路の構成、及び、これらの駆動回路を用いた発光部ＥＬＰの駆動方法に関して、以下、詳しく説明する。

［５Ｔｒ／１Ｃ駆動回路］
５Ｔｒ／１Ｃ駆動回路の等価回路図を図４に示し、図４に示した５Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートを模式的に図５に示し、図４に示した５Ｔｒ／１Ｃ駆動回路の各トランジスタのオン／オフ状態等を模式的に図６Ａ〜図６Ｉに示す。

この５Ｔｒ／１Ｃ駆動回路は、書込みトランジスタＴＲ_W、駆動トランジスタＴＲ_D、第１トランジスタＴＲ₁、第２トランジスタＴＲ₂、第３トランジスタＴＲ₃の５つのトランジスタから構成され、更には、１つの容量部Ｃ₁から構成されている。尚、書込みトランジスタＴＲ_W、第１トランジスタＴＲ₁、第２トランジスタＴＲ₂、及び、第３トランジスタＴＲ₃をｐチャネル型のＴＦＴから形成してもよい。なお、図４に示した駆動トランジスタＴＲ_Dは、図３で図示した駆動トランジスタ１０２２に相当するものである。

［第１トランジスタＴＲ₁］
第１トランジスタＴＲ₁の一方のソース／ドレイン領域は、電源部２１００（電圧Ｖ_CC）に接続され、第１トランジスタＴＲ₁の他方のソース／ドレイン領域は、駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域に接続されている。また、第１トランジスタＴＲ₁のオン／オフ動作は、第１トランジスタ制御回路２１１１から伸びて、第１トランジスタＴＲ₁のゲート電極に接続された第１トランジスタ制御線ＣＬ₁によって制御される。電源部２１００は、発光部ＥＬＰに電流を供給し、発光部ＥＬＰを発光させるために設けられている。

［駆動トランジスタＴＲ_D］
駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域は、上述のとおり、第１トランジスタＴＲ₁の他方のソース／ドレイン領域に接続されている。一方、駆動トランジスタＴＲ_Dの他方のソース／ドレイン領域は、
（１）発光部ＥＬＰのアノード電極、
（２）第２トランジスタＴＲ₂の他方のソース／ドレイン領域、及び、
（３）容量部Ｃ₁の一方の電極、
に接続されており、第２ノードＮＤ₂を構成する。また、駆動トランジスタＴＲ_Dのゲート電極は、
（１）書込みトランジスタＴＲ_Wの他方のソース／ドレイン領域、
（２）第３トランジスタＴＲ₃の他方のソース／ドレイン領域、及び、
（３）容量部Ｃ₁の他方の電極、
に接続されており、第１ノードＮＤ₁を構成する。

ここで、駆動トランジスタＴＲ_Dは、発光素子の発光状態においては、以下の式（１）に従ってドレイン電流Ｉ_dsを流すように駆動される。発光素子の発光状態においては、駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ ：実効的な移動度
Ｌ ：チャネル長
Ｗ ：チャネル幅
Ｖ_gs：ゲート電極とソース領域との間の電位差
Ｖ_th：閾値電圧
Ｃ_ox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃ_ox
とする。

Ｉ_ds＝ｋ・μ・（Ｖ_gs−Ｖ_th）² （１）

このドレイン電流Ｉ_dsが発光部ＥＬＰを流れることで、発光部ＥＬＰが発光する。更には、このドレイン電流Ｉ_dsの値の大小によって、発光部ＥＬＰにおける発光状態（輝度）が制御される。

［書込みトランジスタＴＲ_W］
書込みトランジスタＴＲ_Wの他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴＲ_Dのゲート電極に接続されている。一方、書込みトランジスタＴＲ_Wの一方のソース／ドレイン領域は、信号出力回路２１０２から伸びるデータ線ＤＴＬに接続されている。そして、データ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖ_Sigが、一方のソース／ドレイン領域に供給される。尚、データ線ＤＴＬを介して、Ｖ_Sig以外の種々の信号・電圧（プリチャージ駆動のための信号や各種の基準電圧等）が、一方のソース／ドレイン領域に供給されてもよい。また、書込みトランジスタＴＲ_Wのオン／オフ動作は、走査回路２１０１から伸びて、書込みトランジスタＴＲ_Wのゲート電極に接続された走査線ＳＣＬによって制御される。

［第２トランジスタＴＲ₂］
第２トランジスタＴＲ₂の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴＲ_Dのソース領域に接続されている。一方、第２トランジスタＴＲ₂の一方のソース／ドレイン領域には、第２ノードＮＤ₂の電位（即ち、駆動トランジスタＴＲ_Dのソース領域の電位）を初期化するための電圧Ｖ_SSが供給される。また、第２トランジスタＴＲ₂のオン／オフ動作は、第２トランジスタ制御回路２１１２から伸びて、第２トランジスタＴＲ₂のゲート電極に接続された第２トランジスタ制御線ＡＺ₂によって制御される。

［第３トランジスタＴＲ₃］
第３トランジスタＴＲ₃の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴＲ_Dのゲート電極に接続されている。一方、第３トランジスタＴＲ₃の一方のソース／ドレイン領域には、第１ノードＮＤ₁の電位（即ち、駆動トランジスタＴＲ_Dのゲート電極の電位）を初期化するための電圧Ｖ_Ofsが供給される。また、第３トランジスタＴＲ₃のオン／オフ動作は、第３トランジスタ制御回路２１１３から伸びて、第３トランジスタＴＲ₃のゲート電極に接続された第３トランジスタ制御線ＡＺ₃によって制御される。

［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴＲ_Dのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧Ｖ_Catが印加される。発光部ＥＬＰの容量を符号Ｃ_ELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶ_th-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶ_th-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。

以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。

Ｖ_Sig ：発光部ＥＬＰにおける輝度を制御するための映像信号
・・・０ボルト〜１０ボルト
Ｖ_CC ：電源部２１００の電圧
・・・２０ボルト
Ｖ_Ofs ：駆動トランジスタＴＲ_Dのゲート電極の電位（第１ノードＮＤ₁の電位）を初期化するための電圧
・・・０ボルト
Ｖ_SS ：駆動トランジスタＴＲ_Dのソース領域の電位（第２ノードＮＤ₂の電位）を初期化するための電圧
・・・−１０ボルト
Ｖ_th ：駆動トランジスタＴＲ_Dの閾値電圧
・・・３ボルト
Ｖ_Cat ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖ_th-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト

以下、５Ｔｒ／１Ｃ駆動回路の動作説明を行う。尚、上述したように、各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が全て完了した後、直ちに発光状態が始まるものとして説明するが、これに限るものではない。後述する４Ｔｒ／１Ｃ駆動回路、３Ｔｒ／１Ｃ駆動回路、２Ｔｒ／１Ｃ駆動回路の説明においても同様である。

［期間−ＴＰ（５）_-1］（図５及び図６Ａ参照）
この［期間−ＴＰ（５）_-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の発光素子が発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する発光素子における発光部ＥＬＰには、後述する式（５）に基づくドレイン電流Ｉ’_dsが流れており、第（ｎ，ｍ）番目の副画素を構成する発光素子の輝度は、係るドレイン電流Ｉ’_dsに対応した値である。ここで、書込みトランジスタＴＲ_W、第２トランジスタＴＲ₂及び第３トランジスタＴＲ₃はオフ状態であり、第１トランジスタＴＲ₁及び駆動トランジスタＴＲ_Dはオン状態である。第（ｎ，ｍ）番目の発光素子の発光状態は、第（ｍ＋ｍ’）行目に配列された発光素子の水平走査期間の開始直前まで継続される。

図５に示す［期間−ＴＰ（５）₀］〜［期間−ＴＰ（５）₄］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。即ち、この［期間−ＴＰ（５）₀］〜［期間−ＴＰ（５）₄］は、例えば、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間の終期までの或る時間長さの期間である。尚、［期間−ＴＰ（５）₁］〜［期間−ＴＰ（５）₄］を、現表示フレームにおける第ｍ番目の水平走査期間内に含む構成とすることもできる。

そして、この［期間−ＴＰ（５）₀］〜［期間−ＴＰ（５）₄］において、第（ｎ，ｍ）番目の発光素子は原則として非発光状態にある。即ち、［期間−ＴＰ（５）₀］〜［期間−ＴＰ（５）₁］、［期間−ＴＰ（５）₃］〜［期間−ＴＰ（５）₄］においては、第１トランジスタＴＲ₁はオフ状態であるので、発光素子は発光しない。尚、［期間−ＴＰ（５）₂］においては、第１トランジスタＴＲ₁はオン状態となる。しかし、この期間においては後述する閾値電圧キャンセル処理が行われている。閾値電圧キャンセル処理の説明において詳しく述べるが、後述する式（２）を満たすことを前提とすれば、発光素子が発光することはない。

以下、［期間−ＴＰ（５）₀］〜［期間−ＴＰ（５）₄］の各期間について、先ず、説明する。尚、［期間−ＴＰ（５）₁］の始期や、［期間−ＴＰ（５）₁］〜［期間−ＴＰ（５）₄］の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。

［期間−ＴＰ（５）₀］
上述したように、この［期間−ＴＰ（５）₀］において、第（ｎ，ｍ）番目の発光素子は、非発光状態にある。書込みトランジスタＴＲ_W、第２トランジスタＴＲ₂、第３トランジスタＴＲ₃はオフ状態である。また、［期間−ＴＰ（５）_-1］から［期間−ＴＰ（５）₀］に移る時点で、第１トランジスタＴＲ₁がオフ状態となるが故に、第２ノードＮＤ₂（駆動トランジスタＴＲ_Dのソース領域あるいは発光部ＥＬＰのアノード電極）の電位は、（Ｖ_th-EL＋Ｖ_Cat）まで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ₂の電位低下に倣うように、浮遊状態の第１ノードＮＤ₁（駆動トランジスタＴＲ_Dのゲート電極）の電位も低下する。

［期間−ＴＰ（５）₁］（図６Ｂ及び図６Ｃ参照）
この［期間−ＴＰ（５）₁］において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。即ち、［期間−ＴＰ（５）₁］の開始時、第２トランジスタ制御線ＡＺ₂及び第３トランジスタ制御線ＡＺ₃をハイレベルとすることによって、第２トランジスタＴＲ₂及び第３トランジスタＴＲ₃をオン状態とする。その結果、第１ノードＮＤ₁の電位は、Ｖ_Ofs（例えば、０ボルト）となる。一方、第２ノードＮＤ₂の電位は、Ｖ_SS（例えば、−１０ボルト）となる。そして、この［期間−ＴＰ（５）₁］の完了以前において、第２トランジスタ制御線ＡＺ₂をローレベルとすることによって、第２トランジスタＴＲ₂をオフ状態とする。尚、第２トランジスタＴＲ₂及び第３トランジスタＴＲ₃を同時にオン状態としてもよいし、第２トランジスタＴＲ₂を先にオン状態としてもよいし、第３トランジスタＴＲ₃を先にオン状態としてもよい。

以上の処理により、駆動トランジスタＴＲ_Dのゲート電極とソース領域との間の電位差がＶ_th以上となる。駆動トランジスタＴＲ_Dはオン状態である。

［期間−ＴＰ（５）₂］（図６Ｄ参照）
次に、閾値電圧キャンセル処理が行われる。即ち、第３トランジスタＴＲ₃のオン状態を維持したまま、第１トランジスタ制御線ＣＬ₁をハイレベルとすることによって、第１トランジスタＴＲ₁をオン状態とする。その結果、第１ノードＮＤ₁の電位は変化しないが（Ｖ_Ofs＝０ボルトを維持）、第１ノードＮＤ₁の電位から駆動トランジスタＴＲ_Dの閾値電圧Ｖ_thを減じた電位に向かって、第２ノードＮＤ₂の電位は変化する。即ち、浮遊状態の第２ノードＮＤ₂の電位が上昇する。そして、駆動トランジスタＴＲ_Dのゲート電極とソース領域との間の電位差がＶ_thに達すると、駆動トランジスタＴＲ_Dがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ₂の電位が（Ｖ_Ofs−Ｖ_th＝−３ボルト＞Ｖ_SS）に近づき、最終的に（Ｖ_Ofs−Ｖ_th）となる。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。

（Ｖ_Ofs−Ｖ_th）＜（Ｖ_th-EL＋Ｖ_Cat） （２）

この［期間−ＴＰ（５）₂］にあっては、第２ノードＮＤ₂の電位は、最終的に、（Ｖ_Ofs−Ｖ_th）となる。即ち、駆動トランジスタＴＲ_Dの閾値電圧Ｖ_th、及び、駆動トランジスタＴＲ_Dのゲート電極を初期化するための電圧Ｖ_Ofsのみに依存して、第２ノードＮＤ₂の電位は決定される。云い換えれば、発光部ＥＬＰの閾値電圧Ｖ_th-ELには依存しない。

［期間−ＴＰ（５）₃］（図６Ｅ参照）
その後、第３トランジスタＴＲ₃のオン状態を維持したまま、第１トランジスタ制御線ＣＬ₁をローレベルとすることによって、第１トランジスタＴＲ₁をオフ状態とする。その結果、第１ノードＮＤ₁の電位は変化せず（Ｖ_Ofs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ₂の電位も変化せず、（Ｖ_Ofs−Ｖ_th＝−３ボルト）を保持する。

［期間−ＴＰ（５）₄］（図６Ｆ参照）
次いで、第３トランジスタ制御線ＡＺ₃をローレベルとすることによって、第３トランジスタＴＲ₃をオフ状態とする。第１ノードＮＤ₁及び第２ノードＮＤ₂の電位は、実質上、変化しない。実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる。

次いで、［期間−ＴＰ（５）₅］〜［期間−ＴＰ（５）₇］の各期間について説明する。尚、後述するように、［期間−ＴＰ（５）₅］において書込み処理が行われ、［期間−ＴＰ（５）₆］において移動度補正処理が行われる。上述したように、これらの処理は、第ｍ番目の水平走査期間内に行われる必要がある。説明の便宜のため、［期間−ＴＰ（５）₅］の始期と［期間−ＴＰ（５）₆］の終期とは、それぞれ、第ｍ番目の水平走査期間の始期と終期とに一致するものとして説明する。

［期間−ＴＰ（５）₅］（図６Ｇ参照）
その後、駆動トランジスタＴＲ_Dに対する書込み処理を実行する。具体的には、第１トランジスタＴＲ₁、第２トランジスタＴＲ₂、及び、第３トランジスタＴＲ₃のオフ状態を維持したまま、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖ_Sigとし、次いで、走査線ＳＣＬをハイレベルとすることによって、書込みトランジスタＴＲ_Wをオン状態とする。その結果、第１ノードＮＤ₁の電位は、Ｖ_Sigへと上昇する。

ここで、容量部Ｃ₁の容量を値ｃ₁と表し、発光部ＥＬＰの容量Ｃ_ELの容量を値ｃ_ELと表す。そして、駆動トランジスタＴＲ_Dのゲート電極とソース領域との間の寄生容量の値をｃ_gsとする。駆動トランジスタＴＲ_Dのゲート電極の電位がＶ_OfsからＶ_Sig（＞Ｖ_Ofs）に変化したとき、容量部Ｃ₁の両端の電位（第１ノードＮＤ₁及び第２ノードＮＤ₂の電位）は、原則として、変化する。即ち、駆動トランジスタＴＲ_Dのゲート電極の電位（＝第１ノードＮＤ₁の電位）の変化分（Ｖ_Sig−Ｖ_Ofs）に基づく電荷が、容量部Ｃ₁、発光部ＥＬＰの容量Ｃ_EL、駆動トランジスタＴＲ_Dのゲート電極とソース領域との間の寄生容量に振り分けられる。然るに、値ｃ_ELが、値ｃ₁及び値ｃ_gsと比較して十分に大きな値であれば、駆動トランジスタＴＲ_Dのゲート電極の電位の変化分（Ｖ_Sig−Ｖ_Ofs）に基づく駆動トランジスタＴＲ_Dのソース領域（第２ノードＮＤ₂）の電位の変化は小さい。そして、一般に、発光部ＥＬＰの容量Ｃ_ELの容量値ｃ_ELは、容量部Ｃ₁の容量値ｃ₁及び駆動トランジスタＴＲ_Dの寄生容量の値ｃ_gsよりも大きい。そこで、説明の便宜のため、特段の必要がある場合を除き、第１ノードＮＤ₁の電位変化により生ずる第２ノードＮＤ₂の電位変化は考慮せずに説明を行う。他の駆動回路においても同様である。尚、図５に示した駆動のタイミングチャートも、第１ノードＮＤ₁の電位変化により生ずる第２ノードＮＤ₂の電位変化を考慮せずに示した。駆動トランジスタＴＲ_Dのゲート電極（第１ノードＮＤ₁）の電位をＶ_g、駆動トランジスタＴＲ_Dのソース領域（第２ノードＮＤ₂）の電位をＶ_sとしたとき、Ｖ_gの値、Ｖ_sの値は以下のとおりとなる。それ故、第１ノードＮＤ₁と第２ノードＮＤ₂の電位差、換言すれば、駆動トランジスタＴＲ_Dのゲート電極とソース領域との間の電位差Ｖ_gsは、以下の式（３）で表すことができる。

Ｖ_g ＝Ｖ_Sig
Ｖ_s ≒Ｖ_Ofs−Ｖ_th
Ｖ_gs≒Ｖ_Sig−（Ｖ_Ofs−Ｖ_th） （３）

即ち、駆動トランジスタＴＲ_Dに対する書込み処理において得られたＶ_gsは、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖ_Sig、駆動トランジスタＴＲ_Dの閾値電圧Ｖ_th、及び、駆動トランジスタＴＲ_Dのゲート電極を初期化するための電圧Ｖ_Ofsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖ_th-ELとは無関係である。

［期間−ＴＰ（５）₆］（図６Ｈ参照）
その後、駆動トランジスタＴＲ_Dの移動度μの大小に基づく駆動トランジスタＴＲ_Dのソース領域（第２ノードＮＤ₂）の電位の補正（移動度補正処理）を行う。

一般に、駆動トランジスタＴＲ_Dをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生じることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴＲ_Dのゲート電極に同じ値の映像信号Ｖ_Sigを印加したとしても、移動度μの大きい駆動トランジスタＴＲ_Dを流れるドレイン電流Ｉ_dsと、移動度μの小さい駆動トランジスタＴＲ_Dを流れるドレイン電流Ｉ_dsとの間に、差異が生じてしまう。そして、このような差異が生じると、表示装置の画面の均一性（ユニフォーミティ）が損なわれてしまう。

従って、具体的には、書込みトランジスタＴＲ_Wのオン状態を維持したまま、第１トランジスタ制御線ＣＬ₁をハイレベルとすることによって、第１トランジスタＴＲ₁をオン状態とし、次いで、所定の時間（ｔ₀）が経過した後、走査線ＳＣＬをローレベルとすることによって、書込みトランジスタＴＲ_Wをオフ状態とし、第１ノードＮＤ₁（駆動トランジスタＴＲ_Dのゲート電極）を浮遊状態とする。そして、以上の結果、駆動トランジスタＴＲ_Dの移動度μの値が大きい場合、駆動トランジスタＴＲ_Dのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴＲ_Dの移動度μの値が小さい場合、駆動トランジスタＴＲ_Dのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴＲ_Dのゲート電極とソース領域との間の電位差Ｖ_gsは、式（３）から以下の式（４）のように変形される。

Ｖ_gs≒Ｖ_Sig−（Ｖ_Ofs−Ｖ_th）−ΔＶ （４）

尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）₆］の全時間ｔ₀）は、表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの駆動トランジスタＴＲ_Dのソース領域における電位（Ｖ_Ofs−Ｖ_th＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（５）₆］の全時間ｔ₀は決定されている。そして、これによって、［期間−ＴＰ（５）₆］において、発光部ＥＬＰが発光することはない。更には、この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃ_ox）のばらつきの補正も同時に行われる。

（Ｖ_Ofs−Ｖ_th＋ΔＶ）＜（Ｖ_th-EL＋Ｖ_Cat） （２’）

［期間−ＴＰ（５）₇］（図６Ｉ参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。ところで、走査線ＳＣＬがローレベルとなる結果、書込みトランジスタＴＲ_Wがオフ状態となり、第１ノードＮＤ₁、即ち、駆動トランジスタＴＲ_Dのゲート電極は浮遊状態となる。一方、第１トランジスタＴＲ₁はオン状態を維持しており、駆動トランジスタＴＲ_Dのドレイン領域は、電源部２１００（電圧Ｖ_CC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ₂の電位は上昇する。

ここで、上述したとおり、駆動トランジスタＴＲ_Dのゲート電極は浮遊状態にあり、しかも、容量部Ｃ₁が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲ_Dのゲート電極に生じ、第１ノードＮＤ₁の電位も上昇する。その結果、駆動トランジスタＴＲ_Dのゲート電極とソース領域との間の電位差Ｖ_gsは、式（４）の値を保持する。

また、第２ノードＮＤ₂の電位が上昇し、（Ｖ_th-EL＋Ｖ_Cat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲ_Dのドレイン領域からソース領域へと流れるドレイン電流Ｉ_dsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）にように変形することができる。

Ｉ_ds＝ｋ・μ・（Ｖ_Sig−Ｖ_Ofs−ΔＶ）² （５）

従って、発光部ＥＬＰを流れる電流Ｉ_dsは、例えば、Ｖ_Ofsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖ_Sigの値から、駆動トランジスタＴＲ_Dの移動度μに起因した第２ノードＮＤ₂（駆動トランジスタＴＲ_Dのソース領域）における電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉ_dsは、発光部ＥＬＰの閾値電圧Ｖ_th-EL、及び、駆動トランジスタＴＲ_Dの閾値電圧Ｖ_thには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖ_th-ELの影響、及び、駆動トランジスタＴＲ_Dの閾値電圧Ｖ_thの影響を受けない。そして、第（ｎ，ｍ）番目の発光素子の輝度は、係る電流Ｉ_dsに対応した値である。

しかも、移動度μの大きな駆動トランジスタＴＲ_Dほど、電位補正値ΔＶが大きくなるので、式（４）の左辺のＶ_gsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（Ｖ_Sig−Ｖ_Ofs−ΔＶ）²の値が小さくなる結果、ドレイン電流Ｉ_dsを補正することができる。即ち、移動度μの異なる駆動トランジスタＴＲ_Dにおいても、映像信号Ｖ_Sigの値が同じであれば、ドレイン電流Ｉ_dsが略同じとなる結果、発光部ＥＬＰを流れ、発光部ＥＬＰの輝度を制御する電流Ｉ_dsが均一化される。即ち、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部の輝度のばらつきを補正することができる。

発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（５）_-1］の終わりに相当する。

以上によって、第（ｎ，ｍ）番目の副画素を構成する発光素子１０の発光の動作が完了する。

次に、２Ｔｒ／１Ｃ駆動回路に関する説明を行う。

［２Ｔｒ／１Ｃ駆動回路］
２Ｔｒ／１Ｃ駆動回路の等価回路図を図７に示し、駆動のタイミングチャートを模式的に図８に示し、各トランジスタのオン／オフ状態等を模式的に図９Ａ〜図９Ｆに示す。

この２Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１トランジスタＴＲ₁、第２トランジスタＴＲ₂、及び、第３トランジスタＴＲ₃の３つのトランジスタが省略されている。即ち、この２Ｔｒ／１Ｃ駆動回路は、書込みトランジスタＴＲ_W、及び、駆動トランジスタＴＲ_Dの２つのトランジスタから構成され、更には、１つの容量部Ｃ₁から構成されている。なお、図７に示した駆動トランジスタＴＲ_Dは、図３で図示した駆動トランジスタ１０２２に相当するものである。

［駆動トランジスタＴＲ_D］
駆動トランジスタＴＲ_Dの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴＲ_Dの構成と同じであるので、詳細な説明は省略する。但し、駆動トランジスタＴＲ_Dのドレイン領域は電源部２１００に接続されている。尚、電源部２１００からは、発光部ＥＬＰを発光させるための電圧Ｖ_CC-H、及び、駆動トランジスタＴＲ_Dのソース領域の電位を制御するための電圧Ｖ_CC-Lが供給される。ここで、電圧Ｖ_CC-H及びＶ_CC-Lの値として、
Ｖ_CC-H＝ ２０ボルト
Ｖ_CC-L＝−１０ボルト
を例示することができるが、これらの値に限定するものではない。

［書込みトランジスタＴＲ_W］
書込みトランジスタＴＲ_Wの構成は、５Ｔｒ／１Ｃ駆動回路において説明した書込みトランジスタＴＲ_Wの構成と同じであるので、詳細な説明は省略する。

［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。

以下、２Ｔｒ／１Ｃ駆動回路の動作説明を行う。

［期間−ＴＰ（２）_-1］（図８及び図９Ａ参照）
この［期間−ＴＰ（２）_-1］は、例えば、前の表示フレームにおける動作であり、実質的に、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）_-1］と同じ動作である。

図８に示す［期間−ＴＰ（２）₀］〜［期間−ＴＰ（２）₂］は、図５に示す［期間−ＴＰ（５）₀］〜［期間−ＴＰ（５）₄］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（２）₀］〜［期間−ＴＰ（２）₂］において、第（ｎ，ｍ）番目の発光素子は原則として非発光状態にある。但し、２Ｔｒ／１Ｃ駆動回路の動作においては、図８に示すように、［期間−ＴＰ（２）₃］の他、［期間−ＴＰ（２）₁］〜［期間−ＴＰ（２）₂］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（２）₁］の始期、及び、［期間−ＴＰ（２）₃］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。

以下、［期間−ＴＰ（２）₀］〜［期間−ＴＰ（２）₂］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（２）₁］〜［期間−ＴＰ（２）₃］の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。

［期間−ＴＰ（２）₀］（図９Ｂ参照）
この［期間−ＴＰ（２）₀］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（２）₀］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間から、現表示フレームにおける第（ｍ−１）番目の水平走査期間までの期間である。そして、この［期間−ＴＰ（２）₀］において、第（ｎ，ｍ）番目の発光素子は、非発光状態にある。ここで、［期間−ＴＰ（２）_-1］から［期間−ＴＰ（２）₀］に移る時点で、電源部２１００から供給される電圧を、Ｖ_CC-Hから電圧Ｖ_CC-Lに切り替える。その結果、第２ノードＮＤ₂の電位はＶ_CC-Lまで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ₂の電位低下に倣うように、浮遊状態の第１ノードＮＤ₁（駆動トランジスタＴＲ_Dのゲート電極）の電位も低下する。

［期間−ＴＰ（２）₁］（図９Ｃ参照）
そして、現表示フレームにおける第ｍ行目の水平走査期間が開始する。この［期間−ＴＰ（２）₁］において、閾値電圧キャンセル処理を行うための前処理が行われる。［期間−ＴＰ（２）₁］の開始時、走査線ＳＣＬをハイレベルとすることによって、書込みトランジスタＴＲ_Wをオン状態とする。その結果、第１ノードＮＤ₁の電位は、Ｖ_Ofs（例えば、０ボルト）となる。第２ノードＮＤ₂の電位はＶ_CC-L（例えば、−１０ボルト）を保持する。

上記の処理により、駆動トランジスタＴＲ_Dのゲート電極とソース領域との間の電位差がＶ_th以上となり、駆動トランジスタＴＲ_Dはオン状態となる。

［期間−ＴＰ（２）₂］（図９Ｄ参照）
次に、閾値電圧キャンセル処理が行われる。即ち、書込みトランジスタＴＲ_Wのオン状態を維持したまま、電源部２１００から供給される電圧を、Ｖ_CC-Lから電圧Ｖ_CC-Hに切り替える。その結果、第１ノードＮＤ₁の電位は変化しないが（Ｖ_Ofs＝０ボルトを維持）、第１ノードＮＤ₁の電位から駆動トランジスタＴＲ_Dの閾値電圧Ｖ_thを減じた電位に向かって、第２ノードＮＤ₂の電位は変化する。即ち、浮遊状態の第２ノードＮＤ₂の電位が上昇する。そして、駆動トランジスタＴＲ_Dのゲート電極とソース領域との間の電位差がＶ_thに達すると、駆動トランジスタＴＲ_Dがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ₂の電位が（Ｖ_Ofs−Ｖ_th＝−３ボルト）に近づき、最終的に（Ｖ_Ofs−Ｖ_th）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。

この［期間−ＴＰ（２）₂］にあっては、第２ノードＮＤ₂の電位は、最終的に、（Ｖ_Ofs−Ｖ_th）となる。即ち、駆動トランジスタＴＲ_Dの閾値電圧Ｖ_th、及び、駆動トランジスタＴＲ_Dのゲート電極を初期化するための電圧Ｖ_Ofsのみに依存して、第２ノードＮＤ₂の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖ_th-ELとは無関係である。

［期間−ＴＰ（２）₃］（図９Ｅ参照）
次に、駆動トランジスタＴＲ_Dに対する書込み処理、及び、駆動トランジスタＴＲ_Dの移動度μの大小に基づく駆動トランジスタＴＲ_Dのソース領域（第２ノードＮＤ₂）の電位の補正（移動度補正処理）を行う。具体的には、書込みトランジスタＴＲ_Wのオン状態を維持したまま、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖ_Sigとする。その結果、第１ノードＮＤ₁の電位はＶ_Sigへと上昇し、駆動トランジスタＴＲ_Dはオン状態となる。尚、書込みトランジスタＴＲ_Wを、一旦、オフ状態とし、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖ_Sigに変更し、その後、走査線ＳＣＬをハイレベルとすることによって、書込みトランジスタＴＲ_Wをオン状態とすることで、駆動トランジスタＴＲ_Dをオン状態としてもよい。

５Ｔｒ／１Ｃ駆動回路において説明したと異なり、駆動トランジスタＴＲ_Dのドレイン領域には電源部２１００から電位Ｖ_CC-Hが印加されているので、駆動トランジスタＴＲ_Dのソース領域の電位は上昇する。所定の時間（ｔ₀）が経過した後、走査線ＳＣＬをローレベルとすることによって、書込みトランジスタＴＲ_Wをオフ状態とし、第１ノードＮＤ₁（駆動トランジスタＴＲ_Dのゲート電極）を浮遊状態とする。尚、この［期間−ＴＰ（２）₃］の全時間ｔ₀は、第２ノードＮＤ₂の電位が（Ｖ_Ofs−Ｖ_th＋ΔＶ）となるように、表示装置の設計の際、設計値として予め決定しておけばよい。

この［期間−ＴＰ（２）₃］にあっても、駆動トランジスタＴＲ_Dの移動度μの値が大きい場合、駆動トランジスタＴＲ_Dのソース領域における電位の上昇量ΔＶは大きく、駆動トランジスタＴＲ_Dの移動度μの値が小さい場合、駆動トランジスタＴＲ_Dのソース領域における電位の上昇量ΔＶは小さい。

［期間−ＴＰ（２）₄］（図９Ｅ参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）₇］と同じ処理がなされ、第２ノードＮＤ₂の電位が上昇し、（Ｖ_th-EL＋Ｖ_Cat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉ_dsは、発光部ＥＬＰの閾値電圧Ｖ_th-EL、及び、駆動トランジスタＴＲ_Dの閾値電圧Ｖ_thには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖ_th-ELの影響、及び、駆動トランジスタＴＲ_Dの閾値電圧Ｖ_thの影響を受けない。加えて、駆動トランジスタＴＲ_Dにおける移動度μのばらつきに起因したドレイン電流Ｉ_dsのばらつき発生を抑制することができる。

そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（２）_-1］の終わりに相当する。

以上によって、第（ｎ，ｍ）番目の副画素を構成する発光素子１０の発光の動作が完了する。

以上、好ましい例に基づき説明したが、本発明においては駆動回路の構成はこれらの例に限定されるものではない。各例において説明した表示装置、発光素子、駆動回路を構成する各種の構成要素の構成、構造、発光部の駆動方法における工程は例示であり、適宜、変更することができる。例えば、駆動回路として図１０に示した４Ｔｒ／１Ｃ駆動回路や、図１１に示した３Ｔｒ／１Ｃ駆動回路を用いてもよい。

また、５Ｔｒ／１Ｃ駆動回路の動作説明においては、書込み処理と移動度補正を別個に行ったが、これに限るものではない。２Ｔｒ／１Ｃ駆動回路の動作説明と同様に、書込み処理において移動度補正処理が併せて行われる構成とすることもできる。具体的には、発光制御トランジスタＴ_{EL_C}をオン状態とした状態で、書込みトランジスタＴ_Sigを介して、データ線ＤＴＬから映像信号Ｖ_{Sig_m}を第１ノードに印加する構成とすればよい。

次に、本発明の一実施形態にかかる表示装置１００の駆動方法について、より詳細に説明する。

図１２は、一般的なパネルの画素回路の構成を模式的に示す説明図である。図１２は、一般的なパネルの画素回路の１画素分を示している。図１２に示したように、画素回路１０は、走査線１１と、データ線１２と、電源供給線１７と、接地配線１８と、走査線１１とデータ線１２とが交差する位置に設けられるサンプリング用トランジスタ１３と、サンプリング用トランジスタ１３のソースにゲートが接続され、ドレインに電源供給線１７が接続される駆動用トランジスタ１４と、駆動用トランジスタ１４のソースにアノードが接続される発光素子１５と、サンプリング用トランジスタ１３のソースに接続される保持容量１６と、を含んで構成される。

図１３は、図１２に示した画素回路１０の動作のタイミングチャートを示す説明図である。図１３に示したタイミングチャートは、データ線１２から供給される映像信号の電位（以下「映像信号線電位」と称する）をサンプリングし、有機ＥＬ素子からなる発光素子１５を発光状態にする動作を示している。

走査線１１の電位（以下「走査線電位」と称する）が高レベルに遷移することで、サンプリング用トランジスタ１３はオン状態となる。サンプリング用トランジスタ１３がオン状態となると、映像信号線電位を保持容量１６に充電する。

これによって駆動用トランジスタ１４のゲート電位Ｖ_ｇは上昇を始め、ドレイン電流Ｉ_ｄｓを流し始める。ドレイン電流Ｉ_ｄｓが流れ始めることで、発光素子１５のアノード電位は上昇し、発光を開始する。

その後、走査線電位が低レベルに遷移すると、保持容量１６に映像信号線電位が保持される。保持容量１６に映像信号線電位が保持されると、駆動用トランジスタ１４のゲート電位Ｖ_ｇが一定となるので、発光素子１５は次のフレームまで輝度を一定に維持することとなる。

しかし、駆動用トランジスタ１４の製造工程のばらつきにより、各画素において駆動用トランジスタ１４の閾電圧（立ち上がり電圧）や移動度の特性に変動（特性変動）が生じる。

図１４は、駆動用トランジスタ１４の電流電圧特性について説明する説明図である。図１４では、２種類の駆動用トランジスタ１４の電流電圧特性をグラフで示しており、ここでは閾電圧が異なる駆動用トランジスタ１４の電流電圧特性について示している。

図１４に示したように、駆動用トランジスタ１４の閾電圧がＶ_ｔｈとＶ_ｔｈ´で異なっていると、あるゲート電圧Ｖ_ｇ１におけるドレイン電流の値もＩ_ｄｓ１とＩ_ｄｓ１´とで異なることになる。

図１５は、駆動用トランジスタ１４の電流電圧特性について説明する説明図である。図１５では、図１４と同様に２種類の駆動用トランジスタ１４の電流電圧特性をグラフで示しており、ここではトランジスタの移動度が異なる駆動用トランジスタ１４の電流電圧特性について示している。

駆動用トランジスタ１４の移動度が異なっていると、あるゲート電圧Ｖ_ｇ２におけるドレイン電流の値もＩ_ｄｓ２とＩ_ｄｓ２´とで異なることになる。

このように、特性変動が生じることによって、駆動用トランジスタに同一のゲート電位Ｖ_ｇを与えても流れるドレイン電流Ｉ_ｄｓに変動が生じ、結果として発光素子の発光輝度にばらつきが生じてしまう。

そのため、各画素において同様の電流電圧特性を有するように、各画素における駆動用トランジスタ１４の閾電圧や移動度のばらつきを補正することで、発光素子の発光輝度のばらつきを抑えて、表示する画像を高品位に保つことが可能となる。駆動用トランジスタの閾電圧や移動度のばらつきを補正する技術として、例えば特開２００７−１３３２８２号公報がある。以下、本発明の一実施形態にかかる、駆動用トランジスタの閾電圧や移動度のばらつきの補正方法について、詳細に説明する。

図１６は、本発明の一実施形態にかかる駆動用トランジスタの閾電圧および移動度のばらつきを補正する回路が備えられているパネル１５８について説明する説明図である。以下、図１６を用いて、本発明の一実施形態にかかるパネル１５８について説明する。

図１６に示したように、パネル１５８は、水平セレクタ２０２と、ドライブスキャナ２０４と、ライトスキャナ２０６と、補正用スキャナ２０８と、複数の画素回路２１２を含む画素アレイ２１０と、を含んで構成される。そして、画素回路２１２は、薄膜トランジスタ（ＴＦＴ）２２２、２２４、２２６、２２８と、キャパシタ２３０と、発光素子２３２と、を含んで構成される。

ドライブスキャナ２０４からは走査線２１４が、ライトスキャナ２０６からは走査線２１６が、補正用スキャナ２０８からは走査線２１８がそれぞれ伸びており、ドライブスキャナ２０４、ライトスキャナ２０６および補正用スキャナ２０８は、画素回路２１２をそれぞれ走査線２１４、２１６、２１８によって走査する。また、水平セレクタ２０２からはデータ線２２０が伸びており、水平セレクタ２０２からはデータ線２２０によって画素回路２１２に映像信号が供給される。

薄膜トランジスタ２２２、２２４、２２６はＮチャネル型のポリシリコンＴＦＴであり、薄膜トランジスタ２２８はＰチャネル型のポリシリコンＴＦＴである。キャパシタ２３０は画素回路２１２の画素容量を構成している。そして、発光素子２３２は、例えばアノードとカソードとを備えたダイオード型の有機ＥＬ素子である。なお、本発明はこれに限られるものではなく、発光素子は電流駆動によって発光する全てのデバイスを含むものである。

以上、図１６を用いて本発明の一実施形態にかかるパネル１５８について説明した。次に、本発明の一実施形態にかかる画素回路２１２について説明する。

図１７は、本発明の一実施形態にかかる画素回路２１２について説明する説明図である。以下、図１７を用いて本発明の一実施形態にかかる画素回路２１２について詳細に説明する。

図１７に示したように、また上述したように、本発明の一実施形態にかかる画素回路２１２は、薄膜トランジスタ（ＴＦＴ）２２２、２２４、２２６、２２８と、キャパシタ２３０と、発光素子２３２と、を含んで構成される。また、図１７には発光素子２３２の容量成分としてキャパシタ２３４を図示している。

薄膜トランジスタ２２２はデータ線２２０から供給される映像信号Ｖ_ｓｉｇの映像線電位をサンプリングするのに用いるＴＦＴであり、そのゲートは走査線２１６に接続されている。また、薄膜トランジスタ２２４は駆動用のＴＦＴであり、薄膜トランジスタ２２４はそのゲートＧがキャパシタ２３０の一端に接続されており、ソースＳがキャパシタ２３０の他端に接続されている。また、薄膜トランジスタ２２４のドレインは、薄膜トランジスタ２２８を介して電源Ｖ_ｃｃに接続されている。

薄膜トランジスタ２２８は、そのゲートが走査線２１４に接続されている。従って、薄膜トランジスタ２２８は、走査線２１４の電位によって動作するスイッチング素子の役割を有している。

発光素子２３２のアノードは、薄膜トランジスタ２２４のソースに接続されており、カソードは接地電位Ｖ_ｃａｔｈで接地されている。また、薄膜トランジスタ２２４のソースと、所定の基準電位Ｖ_ｓｓとの間には薄膜トランジスタ２２６が存在している。薄膜トランジスタ２２６は、そのゲートが走査線２１８に接続されている。従って、薄膜トランジスタ２２６は、薄膜トランジスタ２２８と同様に、走査線２１８の電位によって動作するスイッチング素子の役割を有している。

かかる構成を有する画素回路２１２は、以下の様に動作を行う。薄膜トランジスタ２２２は、走査線２１６に割り当てられた水平走査期間（１Ｈ）に、走査線２１６から供給される制御信号ＷＳに応じて導通する。そして、薄膜トランジスタ２２２は、導通している期間にデータ線２２０から供給される映像信号Ｖ_ｓｉｇをキャパシタ２３０にサンプリングする。

キャパシタ２３０は、サンプリングされた映像信号Ｖ_ｓｉｇに応じて、薄膜トランジスタ２２４のゲートＧに電圧Ｖ_ｇｓを印加する。薄膜トランジスタ２２４は、所定の発光期間中、電圧Ｖ_ｇｓに応じた出力電流Ｉ_ｄｓを発光素子２３２にする。出力電流Ｉ_ｄｓは、薄膜トランジスタ２２４のチャネル領域の閾電圧（立ち上がり電圧）Ｖ_ｔｈに依存するものである。そして、発光素子２３２は、薄膜トランジスタ２２４から供給された出力電流Ｉ_ｄｓにより、映像信号Ｖ_ｓｉｇに応じた輝度で自発光する。

本発明の一実施形態にかかる画素回路２１２は、薄膜トランジスタ２２６、２２８を設けて、駆動用の薄膜トランジスタ２２４の閾電圧Ｖ_ｔｈを補正することを特徴としている。薄膜トランジスタ２２４の閾電圧Ｖ_ｔｈの補正について詳細に説明する。

薄膜トランジスタ２２６、２２８は、水平走査期間（１Ｈ）の一部で動作し、薄膜トランジスタ２２４の閾電圧Ｖ_ｔｈを検出してキャパシタ２３０に書き込む。薄膜トランジスタ２２６、２２８は、水平走査期間（１Ｈ）で薄膜トランジスタ２２４が導通し、キャパシタ２３０の一端がデータ線２２０により一定電位（Ｖ_ｓｓ０とする）に保持された状態で動作する。

キャパシタ２３０の一端が一定電位Ｖ_ｓｓ０に保持されると、キャパシタ２３０の他端から電位Ｖ_ｓｓ０に対する電位差が薄膜トランジスタ２２４の閾電圧Ｖ_ｔｈとなるまで、キャパシタ２３０を充電する。薄膜トランジスタ２２６、２２８は、水平走査期間（１Ｈ）の前半で薄膜トランジスタ２２４の閾電圧Ｖ_ｔｈを検出してキャパシタ２３０に書き込み、薄膜トランジスタ２２４は水平走査期間（１Ｈ）の後半でデータ線２２０から供給される映像信号Ｖ_ｓｉｇをキャパシタ２３０にサンプリングする。

キャパシタ２３０は、サンプリングされた映像信号Ｖ_ｓｉｇに薄膜トランジスタ２２４の閾電圧Ｖ_ｔｈが足された電圧Ｖ_ｇｓを、薄膜トランジスタ２２４のゲートＧとソースＳとの間に印加する。これにより、薄膜トランジスタ２２４の出力電流Ｉ_ｄｓは閾電圧Ｖ_ｔｈに対する依存性が打ち消されることとなる。

薄膜トランジスタ２２４は、その出力電流Ｉ_ｄｓは閾電圧Ｖ_ｔｈの他に、トランジスタのキャリア移動度μにも依存する。従って、本実施形態では、水平走査期間（１Ｈ）の一部で動作し、映像信号Ｖ_ｓｉｇがサンプリングされている状態で出力電流Ｉ_ｄｓを取り出して、電圧Ｖ_ｇｓを補正することを特徴とする。

以上、図１７を用いて本発明の一実施形態にかかる画素回路２１２について説明した。次に、本発明の一実施形態にかかる画素回路２１２の電圧印加タイミングについて説明する。

図１８は、本発明の一実施形態にかかる、画素回路２１２の電圧印加のタイミングチャートを示す説明図である。以下、図１８を用いて本発明の一実施形態にかかる画素回路２１２の電圧印加タイミングについて詳細に説明する。

図１８は、時間軸Ｔに沿って、走査線２１６が供給する制御信号ＷＳ、走査線２１４が供給する制御信号ＡＺおよび走査線２１８が供給する制御信号ＤＳの波形を示している。また、データ線２２０に印加される映像信号Ｖ_ｓｉｇの波形も示している。なお、映像信号Ｖ_ｓｉｇの波形は一例に過ぎないことはいうまでもない。

図１８に示したように、映像信号Ｖ_ｓｉｇは水平走査期間１Ｈの前半で一定の電位Ｖ_ｓｓ０となり、後半で信号電位となる。薄膜トランジスタ２２２、２２６は共にＮチャネル型のＴＦＴであるので、走査線２１６、２１８がハイレベルの場合はオンになり、ローレベルの場合にはオフとなる。一方、薄膜トランジスタ２２８はＰチャネル型のＴＦＴであるので、走査線２１４がハイレベルの場合はオフになり、ローレベルの場合にはオンになる。

図１８に示したタイミングチャートでは、Ｔ１〜Ｔ８を１フィールドとして示し、当該１フィールドの間に画素アレイ２１０の各行が１回ずつ順次走査される。そして、図１８には１行分の画素に印加される制御信号ＷＺ、ＡＺ、ＤＳの波形も示している。

まず、Ｔ０の時点では制御信号ＷＺ、ＡＺ、ＤＳはローレベルの状態にある。よって、薄膜トランジスタ２２２、２２６はオフ状態であり、薄膜トランジスタ２２８はオン状態である。従って、薄膜トランジスタ２２４はオン状態である薄膜トランジスタ２２８を介して電源Ｖ_ｃｃに接続されている状態となっているので、所定の入力電圧Ｖ_ｇｓに応じて出力電流Ｉ_ｄｓを発光素子２３２に供給する。電流Ｉ_ｄｓの供給を受けた発光素子２３２は、電流Ｉ_ｄｓの大きさに応じて発光する。

タイミングＴ１の時点で、制御信号ＤＳがローレベルからハイレベルに移行する。制御信号ＤＳがハイレベルとなることで薄膜トランジスタ２２８はオフ状態となる。そのため、薄膜トランジスタ２２４は電源Ｖ_ｃｃから切り離された状態となり、発光素子２３２に電流が供給されなくなる。よって、この時点で発光素子２３２は非発光期間に突入する。

タイミングＴ２の時点で、制御信号ＡＺがローレベルからハイレベルに移行する。制御信号ＡＺがハイレベルとなることで薄膜トランジスタ２２６はオン状態となる。これにより、キャパシタ２３０の他端および薄膜トランジスタ２２４のソースＳに基準電位Ｖ_ｓｓを書き込む。このとき、薄膜トランジスタ２２４のゲート電位はハイインピーダンスであるから、ソース電位Ｓの降下に伴いゲート電位Ｓも降下する。制御信号ＡＺは、その後ハイレベルからローレベルに移行し、薄膜トランジスタ２２６はオフ状態となる。

タイミングＴａの時点で、制御信号ＷＳがローレベルからハイレベルに移行する。制御信号ＷＳがハイレベルとなることで薄膜トランジスタ２２２はオン状態となる。これによりデータ線２２０からの映像信号が導通するようになるが、その時の映像信号線電位は所定の一定電圧Ｖ_ｓｓ０に設定されている。ここで、Ｖ_ｓｓおよびＶ_ｓｓ０の値は、Ｖ_ｓｓ０−Ｖ_ｓｓ＞Ｖ_ｔｈを満たすように設定されている。また、Ｖ_ｓｓ０−Ｖ_ｓｓは薄膜トランジスタ２２４のゲート−ソース間電圧Ｖ_ｇｓに相当する。

タイミングＴ３の時点で、制御信号ＤＳがハイレベルからローレベルに移行する。制御信号ＤＳがローレベルとなることで薄膜トランジスタ２２８がオン状態となり、Ｖ_ｔｈ補正が行われる。このときの映像信号線電位は、Ｖ_ｔｈ補正を正確に行うため、一定電圧Ｖ_ｓｓ０に保持されている。

薄膜トランジスタ２２８がオン状態となることで、薄膜トランジスタ２２４が電源Ｖ_ｃｃに接続され、電流Ｉ_ｄｓが流れる。電流Ｉ_ｄｓが流れることでキャパシタ２３０が充電され、キャパシタ２３０に接続されている薄膜トランジスタ２２４のソース電位Ｓが上昇する。その一方で、キャパシタ２３０に接続されている薄膜トランジスタ２２４のゲート電位Ｇは一定電圧Ｖ_ｓｓ０に固定されている状態である。

従って、キャパシタ２３０が充電されるに伴って、薄膜トランジスタ２２４のソース電位Ｓが上昇し、薄膜トランジスタ２２４の入力電圧Ｖ_ｇｓがＶ_ｔｈに達したところで薄膜トランジスタ２２４がカットオフする。薄膜トランジスタ２２４がカットオフすると、薄膜トランジスタ２２４のソース電位ＳはＶ_ｓｓ０−Ｖ_ｔｈとなる。

続いて、タイミングＴ４の時点で、制御信号ＤＳをローレベルからハイレベルに戻し、薄膜トランジスタ２２８がオフ状態となることで、Ｖ_ｔｈ補正は終了する。このときに、キャパシタ２３０にはＶ_ｔｈ相当の電圧が書き込まれている状態となっている。

このように、タイミングＴ３〜Ｔ４の間でＶ_ｔｈ補正を行った後に、タイミングＴ５で映像信号線の電位がＶ_ｓｓ０からＶ_ｓｉｇに上昇する。これにより、映像信号線電位Ｖ_ｓｉｇである映像信号がキャパシタ２３０に書き込まれる。発光素子２３２の等価容量成分であるキャパシタ２３４の容量に比べ、キャパシタ２３０の容量は十分に小さいものである。従って、映像信号の大部分がキャパシタ２３０に書き込まれる。従って、薄膜トランジスタ２２４のゲート−ソース間電圧Ｖ_ｇｓは、先に検出して保持されたＶ_ｔｈと、サンプリングされたＶ_ｓｉｇとを加えたレベルとなる。映像信号のサンプリングは、タイミングＴ５〜Ｔ７の間で行われる。

続いて、タイミングＴ６の時点で制御信号ＤＳがハイレベルからローレベルとなり、薄膜トランジスタ２２８がオン状態となる。従って、薄膜トランジスタ２２４はオン状態である薄膜トランジスタ２２８を介して電源Ｖ_ｃｃに接続されている状態となっているので、所定の入力電圧Ｖ_ｇｓに応じて出力電流Ｉ_ｄｓを発光素子２３２に供給する。

タイミングＴ６〜Ｔ７の期間は、薄膜トランジスタ２２２、２２８がともにオン状態である。この期間で、薄膜トランジスタ２２４の移動度μの補正を行う。

タイミングＴ６〜Ｔ７の期間では、薄膜トランジスタ２２４のゲートＧが映像信号線電位Ｖ_ｓｉｇに固定された状態で、薄膜トランジスタ２２４にドレイン電流Ｉ_ｄｓが流れる。ここで、発光素子２３２の閾電圧をＶ_ｔｈＥＬとすると、Ｖ_ｓｓ０−Ｖ_ｔｈ＜Ｖ_ｔｈＥＬとなるように設定しておくことで、発光素子２３２は逆バイアス状態となり、発光素子２３２は、ダイオード特性は有さずに単純に容量特性を有する。

発光素子２３２が容量特性を有することにより、薄膜トランジスタ２２４に流れる電流Ｉ_ｄｓは、キャパシタ２３０の容量Ｃ_ｓと、キャパシタ２３４の容量Ｃ_ｏｌｅｄとを合わせた容量に書き込まれる。これにより、薄膜トランジスタ２２４のソースＳの電位が上昇していく（図１８ではΔＶで表している）。

薄膜トランジスタ２２４のソースＳの電位の上昇分ΔＶは、キャパシタ２３０に保持されたゲート−ソース間電圧Ｖ_ｇｓから差し引かれることになる。言い換えれば負帰還がかかることになる。このように、薄膜トランジスタ２２４の出力電流Ｉ_ｄｓを薄膜トランジスタ２２４のゲート−ソース間電圧Ｖ_ｇｓに負帰還することで、薄膜トランジスタ２２４の移動度μを補正することができる。なお、薄膜トランジスタ２２４のソースＳの電位の上昇分ΔＶは、Ｔ６〜Ｔ７の時間幅を調整することで最適化することが可能である。

タイミングＴ７の時点で、制御信号ＷＳがハイレベルからローレベルに移行し、制御信号ＷＳがローレベルに移行することで薄膜トランジスタ２２２がオフ状態となる。この結果、薄膜トランジスタ２２４のゲートＧはデータ線２２０から切り離され、映像信号Ｖ_ｓｉｇの印加が行われなくなり、薄膜トランジスタ２２４のゲートＧのゲート電位はソースＳのソース電位と共に上昇する。薄膜トランジスタ２２４のゲート電位が上昇する間、キャパシタ２３０に保持されたゲート−ソース間電圧Ｖ_ｇｓは、Ｖ_ｓｉｇ−ΔＶ＋Ｖ_ｔｈの値を維持する。

薄膜トランジスタ２２４のソースＳのソース電位の上昇に伴って、発光素子２３２の逆バイアス状態は解消されるので、薄膜トランジスタ２２４の出力電流Ｉ_ｄｓの流入により発光素子２３２は実際に発光を開始する。薄膜トランジスタ２２４の出力電流Ｉ_ｄｓとゲート−ソース間電圧Ｖ_ｇｓとの関係は、以下の数式（６）で表すことができる。

この数式（６）のＶ_ｇｓにＶ_ｓｉｇ−ΔＶ＋Ｖ_ｔｈを代入し、１／２・Ｗ／Ｌをｋで表すと、数式（７）のようになる。

つまり、薄膜トランジスタ２２４の出力電流Ｉ_ｄｓは、薄膜トランジスタ２２４のゲート−ソース間電圧Ｖ_ｇｓに依存しないことが分かる。そして、ΔＶは移動度μの効果を打ち消すように作用するので、薄膜トランジスタ２２４の出力電流Ｉ_ｄｓは実質的に映像信号Ｖ_ｓｉｇにのみ依存するようになる。

続いて、タイミングＴ７の時点で、制御信号ＤＳがローレベルからハイレベルに移行し、制御信号ＤＳがハイレベルに移行することで、薄膜トランジスタ２２８がオフ状態となり、発光素子２３２に電流が供給されなくなるので、発光素子２３２は発光を停止する。

以後、フィールドごとにこれらの動作が繰り返され、薄膜トランジスタ２２４の閾電圧Ｖ_ｔｈと移動度μが補正されながら、発光素子２３２の発行動作が行われる。

以上、図１８を用いて本発明の一実施形態にかかる画素回路２１２の電圧印加タイミングについて説明した。

図１９は、図１８の移動度補正期間Ｔ６〜Ｔ７における画素回路２１２の状態を模式的に示す説明図である。図１９に示したように、期間Ｔ６〜Ｔ７においては、薄膜トランジスタ２２２、２２８がオンし、薄膜トランジスタ２２６がオフしている。この状態における薄膜トランジスタ２２４のソースＳの電位はＶ_ｓｓ０−Ｖ_ｔｈである。

薄膜トランジスタ２２４のソースＳの電位は、発光素子２３２のアノード電位でもある。上述したように、Ｖ_ｓｓ０−Ｖ_ｔｈ＜Ｖ_ｔｈＥＬとなるようにＶ_ｔｈＥＬを設定しておくことで発光素子２３２は逆バイアス状態に置かれ、ダイオード特性ではなく容量特性を有することになる。

従って、薄膜トランジスタ２２４に流れるドレイン電流Ｉ_ｄｓは、キャパシタ２３０の容量Ｃ_ｓと発光素子２３２の等価容量としてのキャパシタ２３４の容量Ｃ_ｏｌｅｄとの合成容量Ｃ＝Ｃ_ｓ＋Ｃ_ｏｌｅｄに流れることになる。つまり、薄膜トランジスタ２２４に流れる電流Ｉ_ｄｓの一部がキャパシタ２３０に負帰還されることによって、薄膜トランジスタ２２４の移動度が補正される。

図２０は、上記数式（７）をグラフで示す説明図である。縦軸に薄膜トランジスタ２２４に流れるドレイン電流Ｉ_ｄｓを示し、横軸に映像信号線電位Ｖ_ｓｉｇを示している。また、図２０は２つの画素１、画素２を比較する形でグラフに表している。

画素１における駆動用トランジスタ（薄膜トランジスタ２２４に相当）の移動度μは、画素２に比べて相対的に大きく、画素２における駆動用トランジスタ（薄膜トランジスタ２２４に相当）の移動度μは、画素１に比べて相対的に小さい。このように、移動度μが異なる駆動用トランジスタを別々の画素に用いた場合、同レベルの映像信号をそれぞれの画素に入力したときに、移動度μの補正を行わないと、画素間の輝度が異なってしまう。つまり、図２０に示したように、移動度μの大きい画素１に流れる電流Ｉ_ｄｓ１´は、移動度μの小さい画素２に流れる電流Ｉ_ｄｓ２´と比べて差が生じてしまう。

そこで、本実施形態においては出力電流を入力電圧側に負帰還させて移動度μを補正する。数式（７）から明らかなように、移動度μが大きいほど電流Ｉ_ｄｓは大きくなる。従って、負帰還させる量ΔＶは、移動度μが大きいほど大きくなる。

図２０に示したように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩ_ｄｓ１´からＩ_ｄｓ１に降下する。同様に移動度μの小さな画素２でΔＶ２の補正をかけると、出力電流はＩ_ｄｓ２´からＩ_ｄｓ２に降下する。しかし、画素２の出力電流の降下量は画素１に比べると小さい。結果的にＩ_ｄｓ１とＩ_ｄｓ２とは略等しくなり、移動度のばらつきが補正されることとなる。

図２１は、薄膜トランジスタ２２２および２２８がオン状態における画素回路２１２について説明する説明図である。以下、図２１を用いて本実施形態にかかる移動度補正の数値解析を行う。図２１に示したように、薄膜トランジスタ２２２および２２８がオン状態において、薄膜トランジスタ２２４のソース電位を変数Ｖとすると、薄膜トランジスタ２２４に流れるドレイン電流Ｉ_ｄｓは、以下の数式（８）の通りである。

ドレイン電流Ｉ_ｄｓとキャパシタ２３０の容量Ｃとの関係により、数式（９）の関係が成り立つ。

従って、数式（９）に数式（８）のドレイン電流Ｉ_ｄｓを代入すると、数式（１０）のようになる。

ここで、ソース電圧Ｖの初期状態は−Ｖ_ｔｈであり、移動度補正時間（図１８のＴ６〜ＴＴ７に示す期間）をｔとすると、移動度補正時間ｔに対するドレイン電流Ｉ_ｄｓは、以下の数式（１１）のように表すことが出来る。

以上、本発明の一実施形態にかかる駆動用トランジスタの閾電圧や移動度のばらつきの補正方法について説明した。

このように、パネル１３８において駆動用トランジスタの特性を補正し、トランジスタの電流電圧特性を均一にすることで、信号処理集積回路１１０では、パネル１３８の駆動用トランジスタの特性を考慮することなく、入出力特性がガンマ特性を有する映像信号を送出することによって、パネル１３８の駆動用トランジスタに印加する電圧がリニア特性を有するようになる。

本実施形態では、信号処理集積回路１１０のガンマ変換部１３２においてガンマ特性を有するように映像信号を変換する。ガンマ変換部１３２でガンマ特性を有するように映像信号を変換することで、図２Ｅで示したように、パネル１３８の駆動用トランジスタの電流電圧特性と打ち消しあって、有機ＥＬ素子に印加する電流と被写体の光量とがリニア特性を有するようになる。

以上説明したように、本発明の一実施形態によれば、パネル１３８に設けられる駆動用トランジスタの特性が均一となるように補正を行うことで、パネル１３８に高品位の画像を表示することができる。

そして、信号処理集積回路１１０では、パネル１３８の駆動用トランジスタの特性を考慮することなく、入出力特性がガンマ特性を有する映像信号を送出すればよい。信号処理集積回路１１０から入出力特性がガンマ特性を有する映像信号を送出することで、パネル１３８のトランジスタの電流電圧特性を掛け合わされて、有機ＥＬ素子に印加する電圧がリニア特性を有する。そして、パネル１３８は入力電流と発光輝度とがリニア特性を有する有機ＥＬ素子を用いて画像を表示するので、パネル１３８は入力された信号レベルに応じた輝度で画像を表示することができる。その結果、電流量に応じた発光量で発光する有機ＥＬ素子のような自発光素子の特性をより発揮することが可能となる。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

例えば、上記実施形態では、２つの薄膜トランジスタ２２２、２２８で駆動用の薄膜トランジスタ２２４の閾電圧Ｖ_ｔｈおよび移動度を補正していたが、閾電圧Ｖ_ｔｈおよび移動度を補正する薄膜トランジスタの数はかかる例に限定されない。例えば、３つ以上の薄膜トランジスタを設けて駆動用の薄膜トランジスタの閾電圧Ｖ_ｔｈおよび移動度を補正してもよく、２つ未満の薄膜トランジスタを設けて駆動用の薄膜トランジスタの閾電圧Ｖ_ｔｈおよび移動度を補正してもよい。

Claims (10)

1. 電流量に応じて自発光する発光素子と映像信号に応じて前記発光素子へ印加する電流を制御する画素回路とを備える画素と、発光させる前記画素を選択する選択信号を所定の走査周期で該画素へ供給する走査線と、前記映像信号を前記画素へ供給するデータ線と、前記選択信号が供給されて駆動するトランジスタとがマトリクス状に配置される表示部を備える表示装置であって：
   ガンマ特性を有するように映像信号を変換するガンマ変換部と；
   前記ガンマ変換部で変換後の信号のガンマ特性と、前記トランジスタの電流電圧特性とを乗算するとリニア特性となるように、前記トランジスタの電流電圧特性を制御するトランジスタ制御部と；
   を含む、表示装置。
2. 前記トランジスタ制御部は、
   前記トランジスタの立ち上がり電圧を制御する電圧制御部を含む、請求項１に記載の表示装置。
3. 前記トランジスタ制御部は、
   前記トランジスタの移動度を補正する移動度補正部を含む、請求項１に記載の表示装置。
4. ガンマ特性を有する映像信号を、リニア特性を有する映像信号に変換するリニア変換部をさらに含む、請求項１に記載の表示装置。
5. 前記ガンマ変換部は、リニア特性を有する映像信号を、ガンマ特性を有するように変換する、請求項１に記載の表示装置。
6. 電流量に応じて自発光する発光素子と映像信号に応じて前記発光素子へ印加する電流を制御する画素回路とを備える画素と、発光させる前記画素を選択する選択信号を所定の走査周期で該画素へ供給する走査線と、前記映像信号を前記画素へ供給するデータ線と、前記選択信号が供給されて駆動するトランジスタとがマトリクス状に配置される表示部を備える表示装置の駆動方法であって：
   ガンマ特性を有するように映像信号を変換するガンマ変換ステップと；
   前記ガンマ変換ステップで変換後の信号のガンマ特性と、前記トランジスタの電流電圧特性とを乗算するとリニア特性となるように、前記トランジスタの電流電圧特性を制御するトランジスタ制御ステップと；
   を含む、表示装置の駆動方法。
7. 前記トランジスタ制御ステップは、
   前記トランジスタの立ち上がり電圧を制御する電圧制御ステップを含む、請求項６に記載の表示装置の駆動方法。
8. 前記トランジスタ制御ステップは、
   前記トランジスタの移動度を補正する移動度補正ステップを含む、請求項６に記載の表示装置の駆動方法。
9. ガンマ特性を有する映像信号を、リニア特性を有する映像信号に変換するリニア変換ステップをさらに含む、請求項６に記載の表示装置の駆動方法。
10. 前記ガンマ変換ステップは、リニア特性を有する映像信号を、ガンマ特性を有するように変換する、請求項６に記載の表示装置の駆動方法。

Images