KR20100030439A - 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법 - Google Patents

리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20100030439A
KR20100030439A KR1020080089386A KR20080089386A KR20100030439A KR 20100030439 A KR20100030439 A KR 20100030439A KR 1020080089386 A KR1020080089386 A KR 1020080089386A KR 20080089386 A KR20080089386 A KR 20080089386A KR 20100030439 A KR20100030439 A KR 20100030439A
Authority
KR
South Korea
Prior art keywords
lead frame
surface treatment
semiconductor package
manufacturing
treatment layer
Prior art date
Application number
KR1020080089386A
Other languages
English (en)
Other versions
KR101375175B1 (ko
Inventor
신동일
박세철
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020080089386A priority Critical patent/KR101375175B1/ko
Publication of KR20100030439A publication Critical patent/KR20100030439A/ko
Application granted granted Critical
Publication of KR101375175B1 publication Critical patent/KR101375175B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

리드 프레임 상에서 접착제의 수지 블리드 아웃(resin bleed out)현상을 방지할 수 있도록, 본 발명은 다이 패드 및 복수의 리드를 구비하는 리드 프레임의 제조 방법으로서, 상기 리드 프레임의 일 면 또는 양 면에 표면 처리층을 형성하는 단계를 포함하고, 상기 표면 처리층은 플라즈마 방전을 이용하여 형성하는 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 이의 제조 방법을 제공한다.

Description

리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법{Lead frame, method of manufacturing the lead frame, semiconductor package using the same and method of manufacturing the semiconductor package}
본 발명은 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법에 관한 것으로 더 상세하게는 리드 프레임상에서 접착제의 수지 블리드 아웃 현상을 방지할 수 있는 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법에 관한 것이다.
리드 프레임은 반도체 칩과 함께 반도체 패키지를 구성하는 것으로서, 반도체 칩을 지지하는 동시에, 상기 반도체 칩과 외부회로(예, PCB)를 전기적으로 연결시켜 주는 기능을 한다.
리드 프레임에 반도체 칩을 부착하는 경우 접착제를 사용한다. 이 때 접착제는 에폭시 계열의 수지와 같은 수지 페이스트를 포함할 수 있다. 리드 프레임에 수지 페이스트를 도포한 후에 일정 온도 및 압력하에서 반도체 칩을 부착하게 된다.
이 때 접착제에서 에폭시와 같은 수지 성분이 반도체 칩의 접착 영역외의 부분으로 흘러 나오게 되는 현상이 발생하는 데 이러한 현상을 수지 블리드 아 웃(resin bleed out) 또는 블리딩(bleeding)이라고 한다.
접착제에서 수지가 블리드 아웃 되면 후속공정에서 몰딩 수지로 리드 프레임 및 반도체 칩을 밀봉 할 때 몰딩 수지와 리드 프레임간의 접착이 완전하지 않아 이격되는 부분이 생겨 불량이 발생한다.
또한 리드 프레임에 본딩 와이어를 연결할 때 본딩 와이어와 리드 프레임간의 접착력이 감소하여 본딩 와이어가 리드 프레임에서 떨어지는 문제가 발생한다.
본 발명은 리드 프레임 상에서 접착제의 수지 블리드 아웃 현상을 방지할 수 있는 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법을 제공할 수 있다.
본 발명은 다이 패드 및 복수의 리드를 구비하는 리드 프레임의 제조 방법으로서, 상기 리드 프레임의 일 면 또는 양 면에 표면 처리층을 형성하는 단계를 포함하고, 상기 표면 처리층은 플라즈마 방전을 이용하여 형성하는 리드 프레임의 제조 방법을 개시한다.
본 발명에 있어서 상기 표면 처리층은 CHF3 기체의 플라즈마 방전을 이용하여 형성할 수 있다.
본 발명에 있어서 상기 표면 처리층은 소수성을 갖도록 형성할 수 있다.
본 발명의 다른 측면에 따르면 다이 패드 및 복수의 리드를 구비하는 리드 프레임을 형성하는 단계, 상기 리드 프레임의 일 면 또는 양 면에 플라즈마 방전을 이용하여 표면 처리층을 형성하는 단계, 상기 다이 패드상에 접착층을 형성하는 단계 및 상기 접착층상에 반도체칩을 배치하는 단계를 포함하는 반도체 패키지의 제조 방법을 개시한다.
본 발명에 있어서 상기 잡착층은 에폭시 계열의 수지를 포함할 수 있다.
본 발명에 관한 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법은 리드 프레임 상에서 접착제의 수지 블리드 아웃 현상을 방지할 수 있다.
이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 리드 프레임을 도시한 평면도이다. 리드 프레임(100)은 크게 다이 패드(110), 리드(120), 댐바(160), 사이드 레일(170) 및 지지부(180)를 포함한다.
구체적으로 다이 패드(110)는 리드 프레임(100)의 중앙에 배치되고 후속 공정에서 반도체 칩이 탑재되는 영역이다.
사이드 레일(170)은 다이 패드(110) 및 리드(120)를 지지하는 역할을 하는 것으로 대략 장방형으로 형성된다. 장방형의 사이드 레일(170)은 그 중앙에 있는 다이 패드(110)를 지지한다. 또한 리드(120)들은 사이드 레일(170)에서 다이 패드(110)쪽으로 연장되도록 형성되어 사이드 레일(170)에 의하여 지지될 수 있다.
리드(120)는 복수 개로 형성되는데 내부 리드(130) 및 외부 리드(140)를 포함한다. 내부 리드(130)는 본딩 와이어(후술함)를 매개로 반도체 칩(후술함)과 전기적으로 연결되고, 외부 리드(140)는 내부 리드(130)의 길이방향으로 연장되며 외부 회로(주로 외부 PCB)와 전기적으로 연결된다.
내부 리드(130)와 외부 리드(140)의 사이에는 리드(120)들을 상호 지지하면서 리드(120)간의 간격을 일정하게 확보하도록 리드(120)를 가로지르는 방향으로 댐바(160)가 형성된다. 댐바(160)는 후속 공정에서 리드 프레임(100)을 이용하여 반도체 패키지를 형성할 때 반도체 패키지의 내부와 외부를 구획하는 기능도 할 수 있다.
지지부(180)는 다이 패드(110)로부터 사이드 레일(170)로 연결된다. 지지부(180)는 다이 패드(110)를 지지하게 된다.
도 2는 도 1의 리드 프레임에 반도체 칩을 탑재한 반도체 패키지를 도시한 단면도이다. 반도체 패키지(300)는 크게 도 1에 도시한 리드 프레임(100) 및 반도체 칩(200)을 포함한다.
리드 프레임(100)상에 반도체 칩(200)을 배치하고 다이 패드(110)와 반도체 칩(200)을 접합한다. 이 때 다이 패드(110)과 반도체 칩(200)사이에는 접착층(210)이 개재한다.
반도체 칩(200)은 본딩 와이어(220)에 의하여 내부 리드(130)와 연결된다. 내부 리드(130)는 제1 연결층(131)을 포함할 수도 있다. 이는 선택적인 구성 요소로 본딩 와이어(220)와 내부 리드(130)의 접촉의 신뢰성을 향상하기 위하여 형성한다. 제1 연결층(131)은 Ag를 포함할 수 있다.
외부 리드(140)는 제2 연결층(141)을 포함할 수도 있다. 이는 선택적인 구성요소로 외부 리드(140)와 외부 회로(예, PCB)의 접촉의 신뢰성을 향상하기 위하여 형성한다. 제2 연결층(141)은 Sn을 포함할 수 있다.
반도체 칩(200), 반도체 칩(200)-리드(120) 간의 본딩 부분은 몰딩 수지(250)에 의해 밀봉되어 외부 환경으로부터 절연 및 보호된다.
리드 프레임(100)은 일 면에 표면 처리층(115)을 포함한다. 도 3에 구체적으로 표면 처리층(115)이 도시되어 있다. 이 때 리드 프레임(100)의 표면의 표면거칠기(RA)는 1000 Å~4000 Å의 특성을 갖는 리드프레임(100)의 표면에 표면 처리층(115)을 형성하는 것이 가능하다.
도 3은 도 2의 A의 확대도이다. 도 3을 참조하면 다이 패드(110)상에 표면 처리층(115)이 형성되고, 표면 처리층(115)상에 접착층(210)이 형성된다. 도시하지 않았으나 표면 처리층(115)은 리드 프레임(100)의 다이 패드(110)의 일 면뿐만 아니라 리드(120)의 일 면에도 형성할 수 있다.
표면 처리층(115)은 소수성을 갖도록 처리된 층(115)이다. 표면 처리층(115)은 CHF3기체의 플라즈마 방전을 이용하여 형성되어 CHF3를 함유한다.
종래에 접착층(115)에서의 수지 블리드 아웃(resin bleed out)현상을 방지하 기 위하여 소수성 용액에 딥핑(dipping)하는 화학적 처리 방법을 이용하였다. 그러나 이러한 방법을 사용할 경우 원하지 않는 표면에도 소수성 처리가 되어 접합신뢰성의 저하가 우려되고, 친수성을 요하는 표면에도 소수성 처리가 되는 문제가 있었으며, 거칠기가 2000Å 이상의 표면에서는 화학적 처리 방법으로 블리드 아웃현상을 완전히 막지 못하는 문제가 있었다.
또한 화학 용액을 이용한 화학적 표면 처리 공정은 공정 시간이 길고 설비 공간이 크고 공정 조건이 까다로워 공정 효율이 감소한다.
그러나 본 실시예에서는 건식 공정인 플라즈마 방전을 이용하여 소수성을 갖는 표면 처리층(115)을 형성하므로 원하는 부분에만 소수성 처리를 할 수 있다. 또한 비교적 간단한 처리 공정을 진행하므로 공정 효율을 향상할 수 있다.
또한 본 실시예의 표면 처리층(115)을 형성 시 마스크 등을 이용하여 원하는 부분에만 선택적으로 표면 처리층(115)을 형성할 수 있다. 이러한 구조를 통하여 다양한 표면 특성을 갖는 리드 프레임(100)을 제조할 수 있다.
도 4는 종래의 반도체 패키지와 도 2의 반도체 패키지에서 수지 블리드 아웃 현상을 비교한 그래프이다. 도 4의 Y축은 접착층(210)에서의 수지 블리드 아웃을 수치화한 값이다. 즉 접착층(210)을 형성하기 위하여 수지 페이스트를 리드 프레임상에 떨어뜨린 지점에서 수지가 블리드 아웃된 지점까지의 거리를 측정하여 그 거리가 가장 최대인 지점을 기준으로 하였다.
도 4를 참조하면 (a), (b), (c)는 각각 다른 종류의 에폭시를 포함하는 접착층(210)을 나타낸다. 구체적으로 (a)는 EN4900GC, (b)는 EN4900F, (c)는 AB8200C를 포함한다.
도 4를 참조하면 (a), (b), (c) 모두 화학적 처리시 화학적 용액의 농도를 높일수록 수지 블리드 아웃이 줄어드는 것을 알 수 있다. 그러나 50%의 농도에서는 더 이상 수지 블리드 아웃이 감소하지 않는다.
본 발명에 의한 플라즈마 처리로 표면 처리층(115)이 형성된 경우에는 (a), (b), (c) 모두 수지 블리드 아웃이 전혀 생기지 않는 것을 알 수 있다.
이는 도 5에서도 알 수 있다. 도 5는 도 2의 반도체 패키지에서 접착층(210)을 형성하는 수지의 종류 별로 수지 블리드 아웃 현상을 측정한 평면도이다. 구체적으로 본 실시예의 표면 처리층(115)상에 접착층(210)을 형성하는 페이스트를 떨어뜨리고 블리드 아웃이 일어나는 것을 측정하였다. (a), (b), (c)는 각각 다른 종류의 에폭시를 포함하는 페이스트를 나타낸다. 구체적으로 (a)는 EN4900GC, (b)는 EN4900F, (c)는 AB8200C를 포함한다. 또한 각 경우 2번의 측정을 하였다.
도 5를 참조하면 (a), (b), (c)의 경우 모두 수지 블리드 아웃이 일어나지 않았다. 즉 접착층(115)을 형성하는 페이스트가 떨어진 채로 그 형태를 유지하는 것을 알 수 있다. 이를 통하여 본 실시예의 표면 처리층(115)이 수지를 포함하는 접착층(210)의 수지 블리드 아웃 현상을 억제함을 알 수 있다.
도 6은 도 2의 반도체 패키지의 와이어 본딩력을 나타낸 그래프이다. 와이어 본딩력은 리드 프레임(100)과 본딩 와이어(220)간의 결합력을 나타낸다. 와이어 본딩력의 단위는 gf (gram force) 이다.
도 6의 (a)는 리드 프레임(100)상에 표면 처리층(115)이 형성되지 않은 구 조, (b)는 3초 동안 CHF3 기체의 플라즈마 방전을 이용한 표면 처리로 리드 프레임(100)상에 표면 처리층(115)을 형성한 구조, (c)는 2초 동안 CHF3 기체의 플라즈마 방전을 이용한 표면 처리로 리드 프레임(100)상에 표면 처리층(115)을 형성한 구조, (d)는 1초 동안 CHF3 기체의 플라즈마 방전을 이용한 표면 처리로 리드 프레임(100)상에 표면 처리층(115)을 형성한 구조를 나타낸다.
도 6을 참조하면 플라즈마 방전을 이용한 표면 처리 시간을 줄일수록 와이어 본딩력이 향상하는 것을 알 수 있다. 표면 처리 시간을 조절하여 수지 블리드 아웃을 억제하면서 와이어 본딩력에 영향을 주지 않는 표면 처리층(115)을 형성할 수 있다.
도 7은 도 2의 반도체 패키지(300)의 리드 프레임(100)과 반도체 칩(200)간의 접착력을 나타낸 그래프이다. 접착력의 단위는 gf (gram force)이다. 도 7의 (a)는 표면 처리층(115)이 형성되지 않은 구조이고, (b)는 표면 처리층(115)이 형성된 구조이다.
도 7을 참조하면 CHF3 기체의 플라즈마 방전을 이용한 표면 처리를 통하여 리드 프레임(100)과 반도체 칩(200)간의 접착력은 변하지 않거나 접착력이 향상됨을 알 수 있다.
도 8은 종래의 반도체 패키지와 도 2의 반도체 패키지를 초음파로 측정한 도면이다. 초음파를 이용하여 측정한 경우 상, 하 적층된 부재가 완전히 밀착되지 않고 이격된 경우 그 이격된 공간에서는 붉은 부분으로 표시된다.
도 8의 (a)는 종래에 리드 프레임의 표면에 화학적 처리를 한 구조, (b)는 본 실시예에 따라 리드 프레임(100)에 CHF3 기체의 플라즈마 방전을 이용한 표면 처리를 통하여 표면 처리층(115)을 형성한 구조이다.
각 반도체 패키지의 중앙부에 표시된 붉은 고리는 공정 중에 사용한 테이프부재로 인한 것으로 판단 대상에서 제외한다. 도 8의 (b)를 참조하면 붉게 나타난 부분이 특별히 보이지 않는다. 이는 본 발명의 표면 처리층(115)을 형성함으로 인하여 수지 블리드 아웃을 효과적으로 방지하여 리드 프레임(100)과 몰딩 수지(250) 및 리드 프레임(100)과 반도체 칩(200)이 서로 밀착하도록 결합하기 때문이다.
즉 본 실시예의 CHF3 기체의 플라즈마 방전을 이용한 표면 처리를 통하여 표면 처리층(115)을 형성한 경우 수지 블리드 아웃을 방지하는 효과가 있음을 알 수 있다.
도시하지 않았으나 본 발명은 QFN 반도체 패키지에도 적용될 수 있음은 물론이다. QFN 패키지는 다이 패드 및 리드의 한쪽 면이 노출된다. 그리고 이 경우 노출된 면은 표면 처리층(115)을 선택적으로 형성하여 이종 표면 특성을 갖는 반도체 패키지를 형성할 수 있다.
도 9 내지 도 13은 본 발명의 일 실시예에 관한 리드 프레임의 제조 방법 및 그를 포함하는 반도체 패키지의 제조 방법을 순차적으로 도시한 단면도이다.
도 9를 참조하면 원소재 기판을 이용하여 다이 패드(110) 및 리드(120)를 형성하는 것을 도시하고 있다.
기판 소재로는 구리(Cu) 또는 이를 주소재로 하여 다른 기능성 원소들이 고 용된 구리 합금(Cu-alloy) 등의 구리 계열이나, 니켈(Ni) 또는 이를 주소재로 하여 다른 원소들이 고용되어 있는 니켈 합금(Ni-alloy) 등의 니켈 계열이 선택될 수 있으나, 이에 한정되지는 않는다.
원소재 기판에 대해 에칭(etching)의 화학적인 방식이나 스탬핑(stamping) 또는 펀칭(punching)의 기계적인 방식을 적용하여 다이 패드(110)와 리드(120) 형상으로 패터닝한다.
도 10은 플라즈마 처리를 통하여 표면 처리층을 형성하는 단계를 도시하고 있다. 도 11은 도 10의 B의 확대도이다. 플라즈마 처리는 다이 패드(110)와 리드(120)의 일 면의 전체에 대하여 행할 수 있다. 도시하지 않았으나 마스크를 이용하여 원하는 부분에만 플라즈마 처리를 하는 것도 가능하다. 즉 다이 패드(110)에만 플라즈마 처리를 할 수도 있다.
플라즈마 처리는 CHF3 기체를 이용한다. 일 예로 50mA의 전류를 인가하여 CHF3 기체의 방전을 일으킬 수 있다. 플라즈마 방전을 용이하게 하고 표면 처리층(115)의 품질을 향상할 수 있도록 CHF3 기체의 방전을 일으키기 전에 O2 기체의 방전을 일으켜 리드 프레임(100)의 표면에 플라즈마 전처리를 할 수 있다.
도 12는 리드 프레임(100)에 반도체 칩(200)을 접착한 것을 도시하고 있다. 리드 프레임(100)과 반도체 칩(200)을 접착층(210)으로 결합한다. 접착층(210)은 접착 능력이 우수한 재질로 형성하고 에폭시와 같은 수지를 포함한다. 또한 수지에 Ag와 같은 금속을 혼합하여 접착층(210)을 형성한다.
구체적으로 접착층(210)을 형성하기 위한 수지 페이스트를 리드 프레임(100)상에 즉 표면 처리층(115)상에 소정의 부분에 점 모양으로 떨어뜨린다. 그리고 나서 반도체 칩(200)을 다이 패드(110)상에 올려 놓고 일정한 압력을 주어 접합한다. 본 실시예의 접착층(210)은 표면 처리층(115)상에 형성되어 수지 블리드 아웃 현상이 억제된다. 결과적으로 접착층(210)의 수지 성분이 반도체 칩(200)의 접착 영역외부로 새어 나오지 않는다.
도 13을 참조하면 몰딩 공정을 진행하여 반도체 패키지(300)를 형성하는 것을 도시하고 있다. 반도체 칩(200)이 탑재된 리드 프레임(100)을 일정한 금형에 배치하고 EMC(epoxy molding compound)를 주입하고 경화하여 몰딩 수지(250)를 형성한다. 몰딩 수지(250)를 통하여 반도체 칩(200) 및 반도체 칩(200)과 리드 프레임(100)의 연결부를 보호할 수 있다.
도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1은 본 발명의 일 실시예에 리드 프레임을 도시한 평면도이다.
도 2는 도 1의 리드 프레임에 반도체 칩을 탑재한 반도체 패키지를 도시한 단면도이다.
도 3은 도 2의 A의 확대도이다.
도 4는 종래의 리드 프레임과 도 2의 반도체 패키지에서 수지 블리드 아웃 현상을 비교한 그래프이다.
도 5는 도 2의 반도체 패키지에서 접착제 종류 별로 수지 블리드 아웃 현상을 측정한 평면도이다.
도 6은 도 2의 반도체 패키지의 와이어 본딩력을 나타낸 그래프이다.
도 7은 도 2의 반도체 패키지의 리드 프레임과 반도체 칩과의 접착력을 나타낸 그래프이다.
도 8은 종래의 반도체 패키지와 도 2의 반도체 패키지를 초음파로 측정한 도면이다.
도 9 내지 도 13은 본 발명의 일 실시예에 관한 리드 프레임의 제조 방법 및 그를 포함하는 반도체 패키지의 제조 방법을 순차적으로 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 간단한 설명>
100: 리드 프레임 110: 다이 패드
115: 표면 처리층 120: 리드
130: 내부 리드 140: 외부 리드
160: 댐바 170: 사이드 레일
180: 지지부 200: 반도체 칩
210: 접착층 220: 본드 와이어
250: 몰딩 수지 300: 반도체 패키지

Claims (11)

  1. 다이 패드 및 복수의 리드를 구비하는 리드 프레임의 제조 방법으로서,
    상기 리드 프레임의 일 면 또는 양 면에 표면 처리층을 형성하는 단계를 포함하고,
    상기 표면 처리층은 플라즈마 방전을 이용하여 형성하는 리드 프레임의 제조 방법.
  2. 제1 항에 있어서,
    상기 표면 처리층은 CHF3 기체의 플라즈마 방전을 이용하여 형성하는 리드 프레임의 제조 방법.
  3. 제1 항에 있어서,
    상기 리드 프레임의 표면의 표면거칠기(RA)는 1000 Å~4000 Å의 특성을 갖는 리드프레임의 표면에 표면 처리층을 형성하는 리드 프레임의 제조 방법.
  4. 제1 항에 있어서,
    상기 표면 처리층은 선택적으로 소수성을 갖도록 형성하는 리드 프레임의 제조 방법.
  5. 제1 항에 있어서,
    상기 표면 처리층은 마스크를 이용하여 원하는 부분에만 표면 처리층을 형성하는 리드 프레임의 제조 방법.
  6. 다이 패드 및 복수의 리드를 구비하는 리드 프레임을 형성하는 단계;
    상기 리드 프레임의 일 면 또는 양 면에 플라즈마 방전을 이용하여 표면 처리층을 형성하는 단계;
    상기 다이 패드상에 접착층을 형성하는 단계; 및
    상기 접착층상에 반도체칩을 배치하는 단계를 포함하는 반도체 패키지의 제조 방법.
  7. 제6 항에 있어서,
    상기 리드 프레임의 표면의 표면거칠기(RA)는 1000 Å~4000 Å의 특성을 갖는 리드프레임의 표면에 표면 처리층을 형성하는 반도체 패키지의 제조 방법.
  8. 제6 항에 있어서,
    상기 표면 처리층은 선택적으로 소수성을 갖도록 형성하는 반도체 패키지의 제조 방법.
  9. 제6 항에 있어서,
    상기 표면 처리층은 마스크를 이용하여 원하는 부분에만 표면 처리층을 형성하는 리드 프레임의 제조 방법.
  10. 제1 항 내지 제5 항 중 어느 하나의 항의 제조 방법에 의하여 형성된 리드 프레임.
  11. 제6 항 내지 제9 항 중 어느 하나의 항의 제조 방법에 의하여 형성된 반도체 패키지.
KR1020080089386A 2008-09-10 2008-09-10 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법 KR101375175B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080089386A KR101375175B1 (ko) 2008-09-10 2008-09-10 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080089386A KR101375175B1 (ko) 2008-09-10 2008-09-10 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100030439A true KR20100030439A (ko) 2010-03-18
KR101375175B1 KR101375175B1 (ko) 2014-03-17

Family

ID=42180389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080089386A KR101375175B1 (ko) 2008-09-10 2008-09-10 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101375175B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375192B1 (ko) * 2012-02-03 2014-03-17 삼성테크윈 주식회사 리드 프레임의 에폭시 블리드 아웃 방지 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970023896A (ko) * 1995-10-30 1997-05-30 김광호 다이 접착층이 없는 반도체 칩 패키지
JPH09260561A (ja) * 1996-03-27 1997-10-03 Mitsui High Tec Inc リードフレームの製造方法
KR100608330B1 (ko) * 2004-04-22 2006-08-08 매그나칩 반도체 유한회사 반도체 칩 패키지의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375192B1 (ko) * 2012-02-03 2014-03-17 삼성테크윈 주식회사 리드 프레임의 에폭시 블리드 아웃 방지 방법

Also Published As

Publication number Publication date
KR101375175B1 (ko) 2014-03-17

Similar Documents

Publication Publication Date Title
KR100999754B1 (ko) 반도체장치 및 그 제조방법
US9431273B2 (en) Method for manufacturing a resin-encapsulated semiconductor device
US9397068B2 (en) Package in package (PiP) electronic device and manufacturing method thereof
JPWO2007061112A1 (ja) 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
JP5232394B2 (ja) 半導体装置の製造方法
WO2009148768A2 (en) Foil based semiconductor package
US20110163433A1 (en) Lead frame substrate, manufacturing method thereof, and semiconductor apparatus
JP2013513968A (ja) Ｄａｐ接地ボンド向上
JP5930843B2 (ja) リードフレーム及びその製造方法
US20110156252A1 (en) Semiconductor package having electrical connecting structures and fabrication method thereof
JP2006140265A (ja) 半導体装置および半導体装置に用いるリードフレームの製造方法
US8471371B2 (en) Semiconductor wiring assembly, semiconductor composite wiring assembly, and resin-sealed semiconductor device
JP2014078658A (ja) 半導体パッケージ用基板、及びその製造方法
JP2019160882A (ja) 半導体装置およびその製造方法
KR101375175B1 (ko) 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법
JP2006147918A (ja) 半導体装置
JP7419474B2 (ja) 半導体装置及び半導体装置の製造方法
JP4705614B2 (ja) 樹脂封止型半導体装置
KR20100104112A (ko) 반도체 패키지용 회로기판, 그의 제조 방법 및 이를 적용한반도체 패키지
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
KR101047874B1 (ko) 리드프레임 및 반도체 패키지 및 그의 제조방법
JP2002026168A (ja) 半導体装置およびその製造方法
KR100893567B1 (ko) 반도체 패키지 제조 방법
JP5943386B2 (ja) リードフレーム及びその製造方法
KR100541686B1 (ko) 반도체 칩 패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190225

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 7