JPH09260561A - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JPH09260561A
JPH09260561A JP7242896A JP7242896A JPH09260561A JP H09260561 A JPH09260561 A JP H09260561A JP 7242896 A JP7242896 A JP 7242896A JP 7242896 A JP7242896 A JP 7242896A JP H09260561 A JPH09260561 A JP H09260561A
Authority
JP
Japan
Prior art keywords
lead frame
lead
plasma
film
inner leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7242896A
Other languages
English (en)
Inventor
Atsushi Fukui
淳 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP7242896A priority Critical patent/JPH09260561A/ja
Publication of JPH09260561A publication Critical patent/JPH09260561A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 微細化に際しても、低コストで信頼性の高い
リードフレームを提供する。 【解決手段】 所望の形状に形状加工のなされたリード
フレーム表面にプラズマ処理法により、金属被膜を形成
する工程を含むことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の技術分野】本発明は、リードフレームの製造方
法に係り、特に、その表面処理方法に関する。
【0002】
【従来の技術】IC,LSIなどの半導体装置用リ−ド
フレ−ムは、フォトエッチング法またはプレス加工法等
の方法によって、金属条材を形状加工するとともに、半
導体素子を搭載すべきパッドや、半導体素子との電気的
導通をおこなうためのインナーリード先端に、金や銀、
パラジウムなどの貴金属メッキを施して完成する。
【0003】そしてこのリードフレームのパッドに半導
体素子を搭載し、インナーリードと半導体素子との間の
電気的接続を達成した後、樹脂封止によりパッケージが
形成される。
【0004】ところで、半導体装置の高密度化および高
集積化に伴い、チップ面積が増大すると共にリ―ドピン
数が増加するものの、パッケ―ジは薄型化及び小型化の
傾向にある。
【0005】従って、同一面積内においてインナ−リ―
ドの本数が増加すれば、当然ながらインナ−リ―ドの幅
および隣接するインナ−リ―ドとの間隔は狭くなる。こ
のため、強度の低下によるインナ−リ―ドの変形および
その変形によるインナ−リ―ド間の短絡の問題もある。
【0006】例えば、プレス加工においては、加工精度
および経済的な面からリード間隔は板厚に対して十分に
大きくするのが望ましいことが良く知られている。
【0007】しかしながら、近年、半導体装置の高集積
化は進む一方であり、リード間隔が板厚以下となり、さ
らにリード幅も微細なものが要求されるようになってき
ている。このような状況の中で、インナーリード先端に
形成する貴金属めっき層についても、接触抵抗を小さく
し信頼性の高い接続をおこなうためにも、小さくかつ膜
質の良好なものを得る必要がある。しかしながらめっき
層の膜厚の微小化には限界があり、また十分に膜質の良
好なものを得るのは困難であった。さらにまた、形状加
工に先立ち、めっきをおこなうと、除去領域にも貴金属
めっき層が形成されてしまうことになり、材料の無駄に
起因するコストの高騰を免れ得ないという問題があっ
た。一方、形状加工後にめっきを行おうとすると、イン
ナーリード側面にめっき液がまわりこみ、インナーリー
ド間の短絡の原因となることがあった。さらに、形状加
工後のインナーリード先端は極めて微細であるため、変
形を生じ易く、高温処理を施すと熱歪による位置ずれが
生じてしまう。
【0008】さらにまた、電気めっきの場合、純水を多
量に使用するばかりでなく、めっき液としてシアン等の
薬品を使用しているため、純水装置や公害対策装置等多
くの付帯設備が必要であり、これがめっき加工費の高騰
につながっている。
【0009】また、めっき加工は湿式であるため、リー
ドフレーム表面の酸化が生じやすくこれを防止するた
め、洗浄工程の後に十分な乾燥工程を設けなければなら
ず、加工ラインの占有面積を広く確保しなければならな
いという問題があった。
【0010】さらにまた樹脂パッケージの薄型化は進む
一方であり、またリード幅は狭くなる一方で、樹脂とリ
ードとの接触面積が小さいため、樹脂との間で十分な密
着性を得ることができないという問題がある。
【0011】
【発明が解決しようとする課題】このように、リードフ
レームに対する貴金属層の形成は従来めっきによるもの
であったが、製造のための装置設備あるいは公害対策装
置が価格の低減をはばむ大きな問題となっている。ま
た、半導体装置の高集積化は進む一方であり、リード幅
も微細なものが要求されるようになってきている中で、
インナーリード先端に形成する貴金属めっき層について
も、接触抵抗を小さくし信頼性の高い接続をおこなうた
めに、膜質が良好でかつ膜厚の小さいものを得る必要が
ある。しかしながらインナーリードの熱歪の問題から、
高温工程は用いることができず、通常のドライプロセス
は適用できず、依然としてめっき法が用いられている。
しかし、めっき層の膜厚の微小化には限界があり、また
十分に膜質の良好なものを得るのは困難であった。さら
にまた、インナーリード側面へのめっき液のまわりこみ
による、インナーリード間の短絡も問題であり、さらに
また、電気めっきの場合、純水装置や公害対策装置、乾
燥装置等多くの付帯設備が必要であり、これがめっき加
工費の高騰につながるという問題がある。
【0012】さらにまた樹脂パッケージの薄型化は進む
一方であり、またリード幅は狭くなる一方で、樹脂とリ
ードとの接触面積が小さいため、樹脂との間で十分な密
着性を得ることができないという問題がある。
【0013】本発明は、前記実情に鑑みてなされたもの
で、微細化に際しても低コストで信頼性の高いリードフ
レームを提供することを目的とする。
【0014】
【課題を解決するための手段】そこで本発明では、所望
の形状に形状加工のなされたリードフレーム表面にプラ
ズマ処理により、金属被膜を形成する工程を含むことを
特徴とする。
【0015】望ましくは、インナーリード先端及びダイ
パッドに対して、選択的に金や銀、パラジウム等の金属
薄膜を形成する。
【0016】また本発明の第2の方法では、形状加工の
なされたリードフレーム表面をプラズマ衝撃により活性
化し、この後、プラズマ処理法により、金属被膜を形成
するようにしている。
【0017】さらにまた、形状加工のなされたリードフ
レームの表面にはプラズマ堆積法により、金属被膜を形
成すると共に、裏面にはプラズマ堆積法によりシリコン
化合物を形成する。
【0018】
【作用】上記方法によれば、形状加工後、プラズマを用
いた表面処理方法により、金属被膜を形成しているた
め、低温下での形成が可能であり、微細パターンに対し
ても、熱による変形を生じることなく、良好なパターン
精度を維持し、従来の貴金属めっきよりもはるかに優れ
た膜質で薄い貴金属層を所望の領域にのみ形成すること
ができる。また、インナーリード側面には貴金属層が形
成されにくいようにプラズマ条件を調整することによ
り、表面にのみ形成することができ、インナーリード間
の短絡等のおそれもない。
【0019】さらに、また完全なドライ工程で形成可能
であるため、純水装置等の付帯設備は不要であり、低価
格化をはかることができる。さらにまた、湿式処理に比
べ、工数も少なくかつ極めて短時間での金属層の形成が
可能となるため、リードフレームの製造ラインに接続す
ることができ、製造工程の連続化および同期化を実現す
ることができ、これにより、リードタイムの短縮をはか
ることができる。
【0020】このように本発明の方法は、極めて微細な
リードフレーム形状に対しても適用可能であり、パター
ン精度を低下させることなく信頼性の高いリードフレー
ムを得ることができる。また、プラズマスパッタリング
を用いることにより微細なリードパターンに対しても低
温下でかつ側面への回り込みなしに表面にのみ制御性よ
く貴金属層を形成することが可能となる。
【0021】また、本発明の第2の方法によれば、プラ
ズマによる金属被膜の形成に先立ち、リードフレームの
金属被膜を形成すべき領域をイオン衝撃により活性化し
ておき、この後、プラズマ処理により金属被膜を形成す
るようにしているため、より密着性の高い金属被膜を形
成することができる。
【0022】さらに本発明第3の方法によれば、さらに
リードフレームの裏面側すなわちチップ搭載面の裏面側
にプラズマCVD法などによりシリコン化合物被膜を形
成するようにしているため、極めて薄い膜であるにもか
かわらず、樹脂封止に際しパッケージとの密着性が極め
て良好となり、樹脂パッケージの厚さを低減することが
可能となる。
【0023】なお、上記方法においてリードフレームの
形状加工工程としては、プレス加工を用いた場合にもエ
ッチング加工を用いた場合にも適用可能である。
【0024】さらに面実装用のリードフレームの場合に
は、インナーリードおよびパッドのみならずアウターリ
ードの実装面側にもパラジウム(Pd)などの金属被膜
を形成する様にしてもよいことはいうまでもない。この
場合、アウターリードは貴金属被膜の形成後曲げ加工を
おこなうことになるが、膜質が良好で密着性の高い貴金
属被膜で覆われているため、めっきによる厚い膜の場合
に比べ大幅に肉薄化を図ることができ曲げ加工が容易で
ある上、剥離のおそれもなく、信頼性の向上をはかるこ
とが可能となる。
【0025】
【実施例】以下、本発明の実施例について、図面を参照
しつつ詳細に説明する。
【0026】本発明実施例のリ―ドフレ―ムは、第1図
に平面図、第2図にそのA−A断面図を示す如く、イン
ナーリード12先端およびダイパッド11をプラズマ法
により形成した膜厚1ミクロン程度の金層で被覆したこ
とを特徴とする。
【0027】すなわち、ダイパッド11のまわりにイン
ナーリード12が放射状に配列され、ダムバー13で連
結されると共に、各インナーリードにアウターリード1
4が連設されて、サイドバー15,16によって先端を
支持せしめられている。ここで、リードフレームのイン
ナーリード表面およびアウターリードの裏面には膜厚1
ミクロン程度の金層mが形成されている。
【0028】次に、このリ−ドフレ−ムの製造方法につ
いて説明する。
【0029】まず、第3図に工程説明図を示すように、
金属条材を順送り金型に装着してプレス加工により、所
望の形状のインナーリード12、ダムバー13、アウタ
ーリード14の一部などを形成する、第1の打ち抜き領
域を順次形成し、インナーリードの先端面を残してイン
ナ―リ―ド部およびアウタリード部等をパタ―ニングす
る。
【0030】この後、さらに順次所定領域の打ち抜きを
行い、インナ―リ―ド12およびアウタリード14のパ
タ―ニングを完了する。
【0031】続いて、このリードフレームをプラズマス
パッタリング装置に設置し金層を形成する。このプラズ
マスパッタリング装置は、図4に示すように磁界発生手
段108を具備した真空容器101の上端内壁の第1の
電極102に取り付けられたターゲット板103と、こ
のターゲット板103に対向して配置され基板支持台を
兼ねる第2の電極104とを具備し、直流電源105を
ターゲット板103に接続するとともに、高周波電源1
06をマッチング回路107を介してターゲット板10
3と第2の電極104との間に接続している。
【0032】ここでこれらによって形成される電界と、
磁界発生手段によって形成される磁界との直交する空間
内に、ガス供給系109からガスを供給し、放電によっ
てプラズマを形成し、このプラズマ中のイオンをターゲ
ット板103に衝突せしめ、ターゲット板103からの
スパッタリング粒子を第2の電極上のリードフレーム表
面のボンディング領域上に垂直方向から導くようにした
ことを特徴とするものである。ここでガスとしては金の
有機化合物ガスを用いた。基板温度は250℃程度とし
た。成膜時間は40秒程度であった。
【0033】かかる方法によれば、リードフレーム表面
にのみ高密度で膜質の良好な金層が密着性よく形成さ
れ、インナーリード側面には付着することがない。この
ため極めて制御性よく薄い膜厚の金層が形成される。
【0034】このようにして形成されたリ―ドフレ―ム
は、第5図に示すように、ダイパッド11上に半導体チ
ップ20を接続し、ワイヤボンディング工程を経て樹脂
封止を行い、サイドバー15,16およびダムバーを切
除し、面実装用にアウターリード14を折り曲げ、実装
用基板の配線パターン上に位置決めを行い、実装用基板
側を加熱することにより固着される。
【0035】このようにして、高密度にアウターリード
が形成された半導体装置も、極めて容易に信頼性よく実
装することが可能である。
【0036】特に、インナーリードは表面に薄い金層が
形成されかつアウターリードにも実装面側が同様にプラ
ズマスパッタリングで形成した薄い金層で被覆されてい
るため、面実装が極めて容易に信頼性よく実現可能であ
る。なお、前記実施例ではプラズマスパッタリング法に
よって形成した金属薄膜を用いたがプラズマCVD法を
用いて形成した金属薄膜を用いてもよい。
【0037】また、このようにして形成されたリ―ドフ
レ―ムは、形状加工後であるにもかかわらず、250℃
という低温での形成が可能となり、膜質が良好で低抵抗
の金層で被覆することができるため、材料の無駄や側面
への付着などもなく、歪の少ないリードフレームを得る
ことができ、変形の少ないリードフレームを得ることが
可能となる。
【0038】また、前記実施例では、プレス加工により
形状加工を行う方法について説明したが、エッチングに
より形状加工を行うようにしてもよい。
【0039】さらにまた、金層の形成に先立ち、イオン
衝撃により表面を活性化した後プラズマによる金属被膜
形成をおこなうようにしてもよい。
【0040】さらに、図6に示すように、プラズマCV
D法により裏面側にシリコン化合物層Sを形成するよう
にしてもよい。かかる構成によれば樹脂封止に際し、樹
脂との密着性が良好になり、樹脂の厚さが薄くても信頼
性の高い樹脂封止をおこなうことが可能となり、薄型で
信頼性の高い半導体装置を得ることが可能となる。
【0041】なお、前記実施例では金層及びシリコン化
合物層の形成について説明したが、パラジウムなど他の
金属及び金属化合物にも適用可能であることはいうまで
もない。
【0042】
【発明の効果】以上説明してきたように、本発明によれ
ば、リードフレームの形状加工後、プラズマによる金属
被覆をおこなうようにしているため、低温形成が可能で
膜厚が小さくかつ膜質の良好な貴金属層を得ることが可
能となる。また、貴金属層はドライプロセスで低温形成
が可能であるため、歪みの発生もなく良好な寸法精度を
維持しつつ信頼性の高いリードフレームを得ることが可
能となる。
【図面の簡単な説明】
【図1】本発明実施例の方法で形成したリードフレーム
を示す平面図
【図2】同リードフレームの断面図
【図3】本発明実施例の方法によるリードフレームの製
造工程説明図
【図4】本発明の方法に用いられるプラズマスパッタリ
ング装置を示す図
【図5】本発明実施例の方法で形成したリードフレーム
を用いて形成した半導体装置を示す断面図
【図6】本発明の他の実施例のリードフレームを示す図
【符号の説明】
11 ダイパッド 12 インナーリード 13 ダムバー 14 アウターリード 15 サイドレール m 金層 S シリコン化合物層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 金属条材を所望の形状に形状加工し、半
    導体素子搭載領域を囲むように形成された複数のインナ
    ーリードと、このインナーリードそれぞれに連続する複
    数のアウターリードとを含むリードフレームの形状加工
    をおこなう形状加工工程と、 前記リードフレームの所望の領域に、プラズマ処理によ
    り、金属被膜を形成する工程を含むことを特徴とするリ
    ードフレームの製造方法。
  2. 【請求項2】 金属条材を所望の形状に形状加工し、半
    導体素子搭載領域を囲むように形成された複数のインナ
    ーリードと、このインナーリードそれぞれに連続する複
    数のアウターリードとを含むリードフレームの形状加工
    をおこなう形状加工工程と、 前記リードフレームの所望の領域をプラズマ衝撃により
    活性化する活性化工程と、 この活性化された領域に、プラズマ処理により、金属被
    膜を形成する工程を含むことを特徴とするリードフレー
    ムの製造方法。
  3. 【請求項3】 金属条材を所望の形状に形状加工し、半
    導体素子搭載領域を囲むように形成された複数のインナ
    ーリードと、このインナーリードそれぞれに連続する複
    数のアウターリードとを含むリードフレームの形状加工
    をおこなう形状加工工程と、 プラズマ処理により、前記リードフレームのボンディン
    グ領域に、金属被膜を形成すると共に、前記リードフレ
    ームの裏面側に、プラズマ処理により、シリコン化合物
    被膜を形成する工程を含むことを特徴とするリードフレ
    ームの製造方法。
JP7242896A 1996-03-27 1996-03-27 リードフレームの製造方法 Pending JPH09260561A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7242896A JPH09260561A (ja) 1996-03-27 1996-03-27 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7242896A JPH09260561A (ja) 1996-03-27 1996-03-27 リードフレームの製造方法

Publications (1)

Publication Number Publication Date
JPH09260561A true JPH09260561A (ja) 1997-10-03

Family

ID=13489020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7242896A Pending JPH09260561A (ja) 1996-03-27 1996-03-27 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JPH09260561A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493187B1 (ko) * 1997-11-13 2005-09-06 삼성테크윈 주식회사 건식도금법을이용한리드프레임과그제조방법
KR101375175B1 (ko) * 2008-09-10 2014-03-17 삼성테크윈 주식회사 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493187B1 (ko) * 1997-11-13 2005-09-06 삼성테크윈 주식회사 건식도금법을이용한리드프레임과그제조방법
KR101375175B1 (ko) * 2008-09-10 2014-03-17 삼성테크윈 주식회사 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP3078646B2 (ja) インジウムバンプの製造方法
EP1884989A2 (en) Semiconductor device and method of manufacturing the same
US6370768B1 (en) Circuit board, a method for manufacturing same, and a method of electroless plating
KR20180090200A (ko) 혹독한 매체 적용에 있어서의 본드 패드 보호
US6441502B2 (en) Member for mounting of semiconductor
JP2002222823A (ja) 半導体集積回路およびその製造方法
TWI333265B (en) Window manufacture method of semiconductor package type printed circuit board
JPH09260561A (ja) リードフレームの製造方法
JP2011198977A (ja) 半導体装置の製造方法
CN101308829B (zh) 半导体器件和用于制造boac/coa的方法
JP4196314B2 (ja) Ni電極層の形成方法
JP3618316B2 (ja) 半導体装置の製造方法
JP3349166B2 (ja) 回路基板
JPH1140720A (ja) 回路部材および該回路部材を用いた樹脂封止型半導体装置
TW531806B (en) Method for fabricating a micorelectronic circuit having at least one monolithically integrated coil and micorelectonic circuit having at least one monolithically integrated coil
JP3719863B2 (ja) 半導体パッケージおよび製造方法
EP0200237A2 (en) Process to obtain thin film lines
JP2002050715A (ja) 半導体パッケージの製造方法
JP2012164936A (ja) 半導体装置の製造方法
TWI667694B (zh) 金屬化結構及其製造方法
US6500528B1 (en) Enhancements in sheet processing and lead formation
JP3076950B2 (ja) 半導体装置用リードフレームの製造方法
JPH05129508A (ja) 半導体装置用リードフレーム及びその製造方法
JP3032643B2 (ja) 半導体装置の実装方法
JPH1117089A (ja) リードフレームの製造方法および半導体装置の製造方法