KR20100028852A - Ｍｅｍｓ 프로브용 카드 및 그의 제조 방법 - Google Patents

Ｍｅｍｓ 프로브용 카드 및 그의 제조 방법 Download PDF

Info

Publication number
KR20100028852A
KR20100028852A KR1020080087787A KR20080087787A KR20100028852A KR 20100028852 A KR20100028852 A KR 20100028852A KR 1020080087787 A KR1020080087787 A KR 1020080087787A KR 20080087787 A KR20080087787 A KR 20080087787A KR 20100028852 A KR20100028852 A KR 20100028852A
Authority
KR
South Korea
Prior art keywords
thin film
conductive line
film resistor
via hole
upper conductive
Prior art date
Application number
KR1020080087787A
Other languages
English (en)
Inventor
김상희
Original Assignee
주식회사 탑 엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 탑 엔지니어링 filed Critical 주식회사 탑 엔지니어링
Priority to KR1020080087787A priority Critical patent/KR20100028852A/ko
Priority to PCT/KR2009/003306 priority patent/WO2010027145A1/ko
Priority to US13/062,340 priority patent/US20110169517A1/en
Priority to JP2011525968A priority patent/JP2012502274A/ja
Priority to TW098129910A priority patent/TW201015085A/zh
Publication of KR20100028852A publication Critical patent/KR20100028852A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은, 저온동시소성 세라믹 기판 위에 박막 저항을 형성하여 정밀한 저항성 전도선을 형성할 수 있는 MEMS 프로브용 카드 및 그의 제조 방법에 관한 것으로서, 제1 내지 제n층의 기판을 적층하고 1000℃ 이하에서 소성하여 형성된 저온동시소성 세라믹 다층 기판, 상기 저온동시소성 세라믹 다층 기판상에 마련되고 비아 홀 필러 전도체가 충전된 비아 홀이 형성된 상부 전도선, 상기 상부 전도선 상에 형성된 박막 저항, 상기 상부 전도선, 박막 저항과 비아 홀 필러 전도체 상에 형성된 제1 박막 전도선 및 상기 박막 저항과 제1 박막 전도선 상에 형성된 절연막을 포함하는 것이다.
상기와 같은 MEMS 프로브용 카드 및 그의 제조 방법을 이용하는 것에 의해, 정밀한 저항값을 얻을 수 있으며, 반도체 IC등의 테스트 장치에서의 전력 변화에 대응할 수 있다.
LTCC, 다층, 배선, 박막, 저항, 비아 홀

Description

ＭＥＭＳ 프로브용 카드 및 그의 제조 방법{Card for MEMS probe and method for manufacturing thereof}
본 발명은 내화학성이 우수한 MEMS(Micro Electro Mechanical Systems) 프로브용 카드(Probe card) 및 그의 제조 방법에 관한 것으로, 특히 저온동시소성 세라믹{이하, LTCC(low temperature co-fired ceramics)라 한다} 다층 기판에 내장된 후막 저항체와 LTCC 다층 기판상에 박막 저항을 형성하여 정밀한 저항성 전도선을 형성할 수 있는 MEMS 프로브용 카드 및 그의 제조 방법에 관한 것이다.
일반적으로 반도체 IC 등의 테스트 장치에 사용되는 프로브 카드(probe card)는 소정의 기판 및 기판상에 배열된 프로브들을 포함하는 장치로서, 반도체 장치와 같은 미세 전자 장치의 전기적 특성을 측정하기 위해 사용된다.
상기 반도체 장치는 외부 전자 장치와의 상호 신호 전달을 위해 그 표면에 형성되는 패드들을 구비한다. 즉, 반도체 장치는 패드들을 통해 전기적 신호를 입력받아 소정의 동작을 수행한 후, 처리한 결과를 다시 패드들을 통해 외부 전자 장치로 전달한다. 이때, 상기 프로브 카드는 반도체 장치와 외부 전자 장치(예를 들면, 테스트 장치) 사이의 전기적 경로를 형성함으로써, 반도체 장치에 대한 전기적 테스트를 가능하게 한다.
한편, 최근 반도체 장치가 고집적화됨에 따라 상기 반도체 장치의 패드들은 미세화될 뿐만 아니라, 이들 사이의 간격 역시 감소하고 있다. 이에 따라, 프로브 카드들 역시 반도체 장치의 고집적화에 대응하여 미세하게 제작돼야 하지만, 이러한 미세화의 요구는 상기 프로브 카드를 제작하는 과정을 어렵게 만든다.
즉, 반도체 IC 테스트 장치는 반도체 기술의 발전에 따른 대형화, 고속화 추세로 인해 기존의 핀(pin) 형보다는 반도체 MEMS 기술을 이용한 미세 프로브 형성 기술이 적용되는 MEMS 프로브 형을 채택하고 있다.
그런데 반도체 IC의 I/O 핀이 증대됨에 따라 프로브도 다중 채널형 프로브가 요구되는 한편, 다중 접합 핀에 의한 프로브 카드 적용 시 1채널만이 단락되더라도 전류가 한 채널로 과도하게 흘러 프로브 단자에서 스파크성 불량이 발생할 수 있어 이에 대한 대책이 요구되고 있다.
최근 전술한 대책의 일환으로서 저항성 전도선으로 프로브 단자를 연결하여 과도한 전류가 갑자기 흐르는 것을 방지하는 기술이 제안된 바 있다.
도 1은 종래의 MEMS 프로브용 저항성 전도선의 구조를 나타내는 단면도 및 평면도이다.
도 1에 도시한 바와 같이, 종래의 MEMS 프로브용 저항성 전도선은 고온동시소성 세라믹(HTCC : high temperature co-fired ceramics, 이하 'HTCC'라 한다) 다층 기판의 상면에 전도선(10)을 형성하고, 상기 전도선(10)에 형성된 비아 홀(via hole)에 비아 필러(via filler) 전도체(11)를 충전하고, 상기 전도선(10) 상에 박 막 저항(12)과 MEMS 프로브용 박막 전도선(13)을 형성한 구조이다.
상기 비아 필러 전도체(11), 박막 저항(12) 및 박막 전도선(13)에 의해 저항성 전도선이 이루어지며, 상기 저항성 전도선에 의해 전류의 제어가 이루어진다.
여기서, 미설명한 부호 14는 범프 패드이고, 부호 15는 접착제이고, 부호 16은 MEMS 프로브이며, 부호 17은 프로브 팁(probe tip)이다.
그런데, 상기와 같은 종래의 MEMS 프로브용 박막 전도선(13)에는 박막 저항(12)이 X 혹은 Y 방향으로 직렬 연결되므로, 회로 집적도가 떨어지는데, 이러한 경향은 바 형태로 저항을 설계할 때 더욱 심해지게 된다.
또한, 도 1에 도시한 바와 같은 박막 저항(12)은 박막 전도선(13) 폭과 동일하거나 좁아서 고 전력이 요구되는 MEMS 프로브에 적용하기에 어렵고, 박막 저항과 박막 전도선의 접촉 패턴의 안정성을 유지할 수 없다는 문제점도 있다.
한편, HTCC 다층 기판은 1500℃ 이상의 온도에서 열처리하여 다층 배선 기판을 형성한다. HTCC 다층 기판의 절연 재료는 94% 이상의 알루미나를 주원료로 사용하고 첨가제로 소량의 실리카를 사용하며, 전기전도체는 고온 소성이 가능한 텅스텐(W)을 주로 사용한다. 이러한 HTCC 다층 기판은 기계적 강도 및 내화학성 특성이 우수하여 기판 표면에 박막 전도선을 형성하여 고집적화 패키지로 많이 응용되고 있다. 그러나 고온 소성된 텅스텐(W) 전도체의 전기전도도가 은(Ag) 혹은 동(Cu)에 비해 낮아서 고주파수 특성이 나쁜 단점과 열팽창 계수가 실리콘 반도체 소자에 비해 2배 정도로 높아 열팽창계수의 정합(Matching)이 요구되는 응용 분야에서 큰 문제점이 되고 있다.
한편, 전술한 HTCC 다층 기판 대신에 LTCC 다층 기판을 사용하는 경우도 있는데, 상기 LTCC 다층 기판은 1000℃ 이하 온도에서 열처리하여 다층 배선 기판을 형성한다. 이 LTCC 다층 기판은 1000℃ 이하의 저온에서 사용하기 위해 용융점이 낮은 실리카를 많이 사용하고 알루미나를 상대적으로 적게 사용한다. 또 LTCC 다층 기판에서는 소성 온도가 1000℃ 이하로 되면서 전기전도체 재료로서 전기 전도도가 우수한 은(Ag) 또는 동(Cu)을 사용한다.
그러나 이러한 LTCC 다층 기판은 상기와 같은 장점에도 불구하고, 그 표면이 거칠어서 다층 기판의 표면에 수십 내지 수백 ㎚ 두께의 박막 저항을 형성하는 것이 곤란하다.
본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 박박 저항과 박막 전도선의 패턴이 정확하고 정밀한 저항값을 얻을 수 있고, 반도체 IC 등의 테스트시 반도체 IC의 단락에 따른 전력 변화에 대응할 수 있는 MEMS 프로브용 카드 및 그의 제조 방법을 제공하는 것이다.
또 본 발명의 다른 목적은 박막 저항과 박막 전도선의 접촉 면적을 크게 하여 박막 저항과 박막 전도선의 접촉 안정성을 확보할 수 있는 MEMS 프로브용 카드 및 그의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위해 본 발명에 따른 MEMS 프로브용 카드의 제1 특징은 제1 내지 제n층의 기판을 적층하고 1000℃ 이하에서 소성하여 형성된 저온동시소성 세라믹 다층 기판, 상기 저온동시소성 세라믹 다층 기판상에 마련되고 비아 홀 필러 전도체가 충전된 비아 홀이 형성된 상부 전도선, 상기 상부 전도선 상에 형성된 박막 저항, 상기 상부 전도선, 박막 저항과 비아 홀 필러 전도체 상에 형성된 제1 박막 전도선 및 상기 박막 저항과 제1 박막 전도선 상에 형성된 절연막을 포함하는 것이다.
또 본 발명에 따른 MEMS 프로브용 카드의 제2 특징은 상기 제1 특징에 있어서, 상기 상부 전도선, 박막 저항과 절연막 상에 형성된 제2 박막 전도선을 더 포 함하는 것이다.
또 본 발명에 따른 MEMS 프로브용 카드의 제3 특징은 상기 제1 특징에 있어서, 상기 제1 내지 제n층에 형성된 비아 홀 중 하나의 비아 홀에는 후막 저항층가 충전된 것이다.
또 본 발명에 따른 MEMS 프로브용 카드의 제4 특징은 상기 제2 특징에 있어서, 상기 비아 홀 필러 전도체가 Ag, Pd 또는 Pt 금속 중의 어느 하나를 포함하여 이루어진 것이다.
또 본 발명에 따른 MEMS 프로브용 카드의 제5 특징은 상기 제3 특징에 있어서, 상기 절연막이 Al2O3 또는 TiO2를 포함하여 이루어진 것이다.
또 본 발명에 따른 MEMS 프로브용 카드의 제6 특징은 상기 제4 특징에 있어서, 상기 제1 및 제2 박막 전도선이 각각 복합 금속으로 Ti, Pd, Cu 또는 Al, Cu, Au로 구성되는 것이다.
또한, 상기 목적을 달성하기 위해 본 발명에 따른 MEMS 프로브용 카드의 제조 방법의 특징은 (a) 제1 내지 제n층의 기판을 적층하고 1000℃ 이하에서 소성하여 저온동시소성 세라믹 다층 기판을 마련하는 단계, (b) 상기 저온동시소성 세라믹 다층 기판상에 비아 홀이 형성된 상부 전도선을 형성하는 단계, (c) 상기 비아 홀에 비아 홀 필러 전도체를 충전하는 단계, (d) 상기 상부 전도선 상에 박막 저항을 형성하는 단계, (e) 상기 상부 전도선, 박막 저항과 비아 홀 필러 전도체 상에 제1 박막 전도선을 형성하는 단계 및 (f) 상기 박막 저항과 제1 박막 전도선 상에 절연막을 형성하는 단계를 포함하는 것이다.
상술한 바와 같이, 본 발명에 따른 MEMS 프로브용 카드 및 그의 제조 방법에 의하면, 박막 저항을 형성함으로써 정밀하고 안정된 박막 저항값을 얻을 수 있고, 반도체 IC등의 테스트 장치에서의 전력 변화에 대응할 수 있다는 효과가 얻어진다.
이하, 본 발명의 바람직한 일 실시예에 대하여 도면을 참조하여 설명한다.
먼저, 본 발명에 따른 절연막을 이용한 박막 저항의 개념에 대해 설명한다.
박막 저항을 구비한 LTCC 다층 기판에 있어서, 저항값(R)의 결정 변수는 박막 저항의 고유저항값 k, 박막 저항의 두께t, 박막 저항의 길이L(박막 저항과 절연막이 중첩되는 부분의 길이), 박막 저항의 폭d 이다.
따라서 박막 저항의 저항값은 하기 식 1과 같이, 물질의 고유저항값과 길이에 비례하고 두께와 폭에 반비례한다.
< 식 1 >
R ∝k (L/A)
여기서, 저항의 통과면적 A= t*d 이다.
저항의 통과면적 A에 대해 차원해석으로서, 예를 들어
t = 10-9, d = 10-4
로 하는 경우, d (= 10-4 ) ≫ t (= 10-9) 이므로, 면적 계산에서 박막 저항의 두께 t 는 무시할만하다.
따라서, 상기 식(1)을 다시 정리하면, 저항(R)∝k (L/d)로 정의할 수 있다.
본 발명자들은 상기와 같은 과정을 통해 박막 저항으로 L와 d를 적절히 설계하면 원하는 저항값을 얻을 수 있다는 것을 알았다.
그런데 고전력의 요구에 대응하도록 박막 저항의 길이를 길게 하던가 또는 박막 저항의 폭을 좁게 하는 것에 의해 원하는 저항값을 얻을 수 있지만, 박막 저항을 구비한 LTCC 다층 기판의 소형화, 박막 저항과 박막 전도선의 접촉 패턴의 안정성 등에 의해 기판상에 박막 저항의 길이와 폭을 조절하는 것은 한계에 이른다.
본 발명에서는 이러한 한계를 극복하기 위한 박막 저항과 절연막의 패턴을 갖는 MEMS 프로브용 카드 및 그의 제조 방법을 제안하는 것이다.
도 2는 본 발명에 따른 MEMS 프로브용 카드의 단면도이다.
도 2에 도시한 바와 같이, 본 발명에 따른 MEMS 프로브 카드는 제1 내지 제n층의 기판을 적층하고, 1000℃ 이하에서 소성하여 형성된 저온동시소성 세라믹 다층 기판(100), 상기 저온동시소성 세라믹 다층 기판(100)상에 마련되고 비아 홀 필러 전도체(4)가 충전된 비아 홀이 형성된 상부 전도선(6), 상기 상부 전도선(6) 상에 형성된 박막 저항(7), 상기 상부 전도선(6)과 박막 저항(7)과 비아 홀 필러 전도체(4) 상에 형성된 제1 박막 전도선(8), 상기 박막 저항(7)과 제1 박막 전도 선(8) 상에 형성된 절연막(9) 및, 상기 상부 전도선(6)과 박막 저항(7)과 절연막(9) 상에 형성된 제2 박막 전도선(10)을 포함하는 구성이다.
한편, 저온동시소성 세라믹 다층 기판(100)을 구성하는 제1 내지 제n층의 각각의 층에는 비아 홀(1)과 전도선(2)이 형성되며, 각각의 비아 홀(1)에는 비아 필러 전도체가 충전되고, 비아 필러 전도체는 전도선(2)에 의해 연결된다.
또 상기 저온동시소성 세라믹 다층 기판(100)의 어느 한 층의 기판, 예를 들어 도 2에 도시한 바와 같이 제1층의 비아 홀에는 후막 저항체(5)가 충전된다.
또한, 상기 제2 박막 전도선(10) 상에는 범프 패드(14), 접착제(15), MEMS 프로브(16) 및 프로브 팁(17)이 형성된다.
본 발명에서 박막 저항(7)은 TaN으로 이루어지는 것이 바람직하고, 상기 절연막(9)은 Al2O3, HfO2, TiO2, ZrO2, Y2O3, Ta2O5, La2O3 등과 같은 고유전 물질{하이 케이(High-k) 물질} 중의 어느 하나로 이루어지되, 재료의 원가를 고려할 경우, Al2O3 또는 TiO2로 이루어지는 것이 바람직하다.
또한, 상기 제1 박막 전도선(8) 또는 제2 박막 전도선(10)은 복합 금속으로서 Ti/Pd/Cu, Ti/Cu, Ti/W/Cu, Al/Cu 또는 Au로 이루어지는 것이 바람직하다.
또한, 상기 후막 저항체(5)는 루테늄(Ru), 루테늄 산화물(예를 들어, RuO2, Ru2O3) 또는 Ru/루테늄 산화물 중 어느 하나로 이루어지는 것이 바람직하다.
한편, 상기 비아 필러 전도체(4)로서는 Ag, Pd 또는 Pt 금속 중 어느 하나로 이루어지되, 전도도 등을 고려할 때 Pd 또는 Pt 금속이 바람직하다.
다만, 상기 비아 필러 전도체(4), 후막 저항체(5), 박막 저항(7), 절연막(9), 제1 박막 전도선(8) 또는 제2 박막 전도선(10)의 재료는 전술한 것에 한정되지 않으며, 이들과 동등 내지 유사한 물성을 갖는 재료로 대체될 수 있다.
다음, 도 2에 도시한 본 발명에 따른 MEMS 프로브 카드의 제조 공정을 도 3 내지 도 8에 따라 설명한다.
도 3 및 도 4에 도시한 바와 같이, 본 발명의 실시예에 있어서는 n개의 층으로 구성된 LTCC 다층 기판(100)을 마련한다(S10). 여기서 LTCC 다층 기판(100)의 층수는 기판 설계 등에 따라서 달라질 수 있는데, 일반적으로 20~30층 정도로 구성된다. 이때 사용된 금속 배선 금속은 Ag가 대부분이나, 필요에 따라 조성은 변경될 수 있다. 세라믹 재료는 60~70% 이상이 유리성분이고, 나머지 대부분은 알루미나로 구성되어 있다. 각각의 기판의 두께는 고객의 요구사항에 따라 다양화되나 통상 4~7㎜ 정도가 바람직하다.
한편, 상기 각각의 LTCC 기판에는 기판을 관통하는 비아 홀(1)과 각각의 LTCC 기판의 표면 또는 이면에 전도선(2)이 형성된다.
즉, LTCC 다층 기판(100)은 n개의 그린시트(Green sheet)로 이루어지며, 각각의 그린시트에는 배선이 인쇄된다.
또, 상기 각각의 LTCC 기판에 형성된 비아 홀(1)에는 비아 필러 전도체(4)가 충전되고, 제1층 기판에 형성된 비아 홀(1)에는 후막 저항체(5)가 충전되며, 비아 필러 전도체(4)와 후막 저항체(5)는 전도선(2)에 의해 연결된다(S20).
여기서, 상기 후막 저항체(5)는 화학기상증착법(Chemical Vapor Deposition, 이하, CVD라 함) 또는 단원자층증착법(Automic Layer Deposition, 이하, ALD라 함) 등의 방법으로 비아 홀 내에 충전된다.
다음에 상기 제1층, 제2층 내지 제n층의 기판을 적층한 상태에서 1000℃ 이하, 바람직하게는 850~900℃ 정도에서 동시 소결하여 LTCC 다층 기판(100)을 제조한다(S30).
이와 같이 소결된 LTCC 다층 기판(100)의 표면은 유리성분과 알루미나 성분이 서로 결합되어 그 표면이 거칠기 때문에 폴리싱 공정을 실행한다.
즉, LTCC 다층 기판(100)의 표면에 박막 패턴을 형성하기 위해서는 기판 표면 거칠기가 약 1㎛ 정도 이하의 거칠기가 요구되므로, 기계적인 폴리싱(Polishing) 공정을 실행한다(S40). 기판 설계 시에는 기판의 휨을 고려하여 폴리싱 두께보다 두껍게 기판을 형성한 후 폴리싱을 실시하는 것이 바람직하다. 통상 50~100㎛ 정도로 폴리싱하고, 그 후 용도에 따라 기판 표면을 열처리(thermal annealing)한다.
다음, 상기 저온동시소성 세라믹 다층 기판(100)상에 비아 홀이 형성된 상부 전도선(6)을 형성하며, 상기 상부 전도선(6)에 형성된 비아 홀(1)에는 비아 필러 전도체(4)가 충전된다(S50).
상기 비아 필러 전도체(4)는 Ag, Pd 또는 Pt 금속 중 어느 하나로 이루어지며, 전도도 등을 고려할 때 Pd 또는 Pt 금속이 바람직하다. 도 4에서는 상부 전도 선(6)에만 비아 필러 전도체(4)가 충전된 구조에 대해 설명하였지만 이에 한정되는 것은 아니며, 제3층이나 제4층 등에도 비아 필러 전도체가 충전될 수 있다.
그 후, 도 3 및 도 5에 도시한 바와 같이, 상기 비아 필러 전도체(4)와 이격된 상부 전도선(6) 상에 박막 저항(7)을 형성한다(S60). 이러한 박막 저항(7)은 예를 들어 TaN으로 이루어지며, 포토리도그래피 기술과 스퍼터링 또는 에어로솔 퇴적(Aerosol Deposition) 방식에 의해 형성한다.
다음, 도 3 및 도 6에 도시한 바와 같이, 상기 상부 전도선(6), 박막 저항(7)과 비아 홀 필러 전도체(4) 상에 제1 박막 전도선(8)을 형성한다(S70).
상기 제1 박막 전도선(8)은 제1 박막 전도선(8)과 비아 필러 전도체(4)와의 표면의 밀착력을 증진하기 위해 밀착력 우수한 Ti 또는 Al 금속층을 스퍼터링(sputtering) 방식으로 2000Å 내지 5000Å, 바람직하게는 3000Å 두께로 증착하고, 상기 Ti 또는 Al 금속층 위에 Cu 층간의 배리어(Barrier) 역할을 하는 Pd(팔라듐) 금속층을 50Å 내지 200Å, 바람직하게는 70Å 정도 성막하고, 마지막으로 주 전도선인 Cu 금속층을 2500Å 내지 10000Å, 바람직하게는 9000Å 이상 성막하여 형성한다.
그리고, 도 3 및 도 7에 도시한 바와 같이, 박막 저항(7)과 제1 박막 전도선(8) 상에 Al2O3, HfO2, TiO2, ZrO2, Y2O3, Ta2O5, La2O3 등과 같은 고유전 물질{하 이 케이(High-k) 물질}의 절연막(9)을 형성한다(S80).
상기 절연막(9)의 형성은 성막 속도가 빠른 이온 어스시탄트(Ion assistant) PVD 방식, 전자빔 증착(E-Beam Evaporation) 기술인 PVD 방식, PLD(Plused Laser Deposition)방식 또는 에어로솔 퇴적(Aerosol Deposition) 방식으로 Al2O3, 안정화 ZrO2 또는 TiO2막을 5~10㎛의 두께로 형성한다.
다음, 도 3 및 도 8에 도시한 바와 같이, 상기 상부 전도선(6), 박막 저항(7) 및 절연막(9) 상에 제2 박막 전도선(10)을 형성한다(S90). 이 제2 박막 전도선(10)은 상술한 제1 박막 전도선(8)과 동일한 성분 및 동일한 조건으로 형성하여도 좋다.
또한, 상기 절연막(9) 및 제1 및 제2 박막 전도선(8,10)을 형성하는 과정에서는 화학 용액을 사용한 습식 에칭(Wet etching) 방식 또는 이온 밀링(Ion milling) 장비 및 Ar, Xe 혹은 또 다른 반응성 가스를 이용한 건식 에칭(Dry etching) 방법을 사용하여 정밀한 패턴을 형성할 수 있다.
상술한 바와 같이, 비어 홀 필러 전도체(4), 상부 전도선(6), 박막 저항(7), 제1 박막 전도선(8), 절연막(9) 및 제2 박막 전도선(10)에 의해 본 발명에 따른 MEMS 프로브용 비아 저항성 전도선이 완성된다.
다음, 도 2에 도시한 바와 같이, 상기 제2 박막 전도선(10) 위에 범프 패드(14)를 형성한 후, 접착제(15)를 이용하여 MEMS 프로브(16) 및 프로브 팁(17)을 순차적으로 고정시키는 것에 의해 본 발명에 따른 반도체 IC 등의 테스트 장치에 사용되는 프로브 카드가 완성된다(S100).
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니고 특허청구 범위에 기재된 기술적 범위를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.
본 발명은 반도체 IC 등의 테스트 장치에 사용되는 프로브 카드에 이용된다.
도 1은 종래의 MEMS 프로브용 저항성 전도선의 구조를 나타내는 단면도 및 평면도,
도 2는 본 발명에 따른 MEMS 프로브용 카드의 단면도,
도 3은 도 2에 도시한 MEMS 프로브용 카드의 제조 공정도를 나타내는 도면,
도 4 내지 도 8은 도 3에 도시한 각각의 공정을 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
1 : 비아 홀 2 : 전도선
4 : 비아 홀 필러 전도체 5 : 후막 저항체
6 : 상부 전도선 7 : 박막 저항
8 : 제1 박막 전도선 9 : 절연막
10 : 제2 박막 전도선
100 : 저온동시소성 세라믹 다층 기판

Claims (10)

  1. 제1 내지 제n층의 기판을 적층하고 1000℃ 이하에서 소성하여 형성된 저온동시소성 세라믹 다층 기판,
    상기 저온동시소성 세라믹 다층 기판상에 마련되고 비아 홀 필러 전도체가 충전된 비아 홀이 형성된 상부 전도선,
    상기 상부 전도선 상에 형성된 박막 저항,
    상기 상부 전도선, 박막 저항과 비아 홀 필러 전도체 상에 형성된 제1 박막 전도선 및
    상기 박막 저항과 제1 박막 전도선 상에 형성된 절연막을 포함하는 것을 특징으로 하는 MEMS 프로브용 카드.
  2. 제 1항에 있어서,
    상기 상부 전도선, 박막 저항과 절연막 상에 형성된 제2 박막 전도선을 더 포함하는 것을 특징으로 하는 MEMS 프로브용 카드.
  3. 제 2항에 있어서,
    상기 제1 내지 제n층에 형성된 비아 홀 중 하나의 비아 홀에는 후막 저항층가 충전된 것을 특징으로 하는 MEMS 프로브용 카드.
  4. 제1항 내지 제 제3항 중 어느 한 항에 있어서,
    상기 비아 홀 필러 전도체는 Ag, Pd 또는 Pt 금속 중의 어느 하나를 포함하여 이루어진 것을 특징으로 하는 MEMS 프로브용 카드.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 절연막은 Al2O3 또는 TiO2를 포함하여 이루어진 것을 특징으로 하는 MEMS 프로브용 카드.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 및 제2 박막 전도선은 각각 복합 금속으로 Ti, Pd, Cu 또는 Al, Cu, Au로 구성되는 것을 특징으로 하는 MEMS 프로브용 카드.
  7. (a) 제1 내지 제n층의 기판을 적층하고 1000℃ 이하에서 소성하여 저온동시소성 세라믹 다층 기판을 마련하는 단계,
    (b) 상기 저온동시소성 세라믹 다층 기판상에 비아 홀이 형성된 상부 전도선을 형성하는 단계,
    (c) 상기 비아 홀에 비아 홀 필러 전도체를 충전하는 단계,
    (d) 상기 상부 전도선 상에 박막 저항을 형성하는 단계,
    (e) 상기 상부 전도선, 박막 저항과 비아 홀 필러 전도체 상에 제1 박막 전 도선을 형성하는 단계 및
    (f) 상기 박막 저항과 제1 박막 전도선 상에 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 MEMS 프로브용 카드의 제조 방법.
  8. 제 7항에 있어서,
    상기 (f) 단계를 수행한 후, 상부 전도선과 박막 저항과 절연막 상에 제2 박막 전도선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 MEMS 프로브용 카드의 제조 방법.
  9. 제 8항에 있어서,
    상기 단계 (a)에서 제1 내지 제n층의 기판에 형성된 비아 홀 중 어느 하나의 비아 홀에 후막 저항층을 충전하는 것을 특징으로 하는 MEMS 프로브용 카드.
  10. 제9항에 있어서,
    상기 절연막은 이온 어스시탄트(Ion assistant) PVD 방식, 전자빔 증착(E-Beam Evaporation) 기술인 PVD 방식, PLD(Plused Laser Deposition)방식 또는 에어로솔 퇴적(Aerosol Deposition) 방식 중의 어느 하나의 방식으로 형성되는 것을 특징으로 하는 MEMS 프로브용 카드의 제조 방법.
KR1020080087787A 2008-09-05 2008-09-05 Ｍｅｍｓ 프로브용 카드 및 그의 제조 방법 KR20100028852A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080087787A KR20100028852A (ko) 2008-09-05 2008-09-05 Ｍｅｍｓ 프로브용 카드 및 그의 제조 방법
PCT/KR2009/003306 WO2010027145A1 (ko) 2008-09-05 2009-06-19 Mems 프로브용 카드 및 그의 제조 방법
US13/062,340 US20110169517A1 (en) 2008-09-05 2009-06-19 Mems probe card and method of manufacturing same
JP2011525968A JP2012502274A (ja) 2008-09-05 2009-06-19 Ｍｅｍｓプローブ用カード及びその製造方法
TW098129910A TW201015085A (en) 2008-09-05 2009-09-04 Card for MEMS probe and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080087787A KR20100028852A (ko) 2008-09-05 2008-09-05 Ｍｅｍｓ 프로브용 카드 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100028852A true KR20100028852A (ko) 2010-03-15

Family

ID=42179337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080087787A KR20100028852A (ko) 2008-09-05 2008-09-05 Ｍｅｍｓ 프로브용 카드 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20100028852A (ko)

Similar Documents

Publication Publication Date Title
US8263874B2 (en) Multilayer circuit board
JP5461902B2 (ja) 電気検査用基板及びその製造方法
US20110089967A1 (en) Mems probe card and manufacturing method thereof
TWI555985B (zh) 用於探針卡之板件、製造該板件之方法，及探針卡
JP2012502274A (ja) Ｍｅｍｓプローブ用カード及びその製造方法
CN103891425B (zh) 多层布线基板、探针卡以及多层布线基板的制造方法
US9326378B2 (en) Thin-film wiring substrate and substrate for probe card
WO2001006559A1 (en) Wafer prober
JP4876518B2 (ja) 電子部品の製造方法
TW201304621A (zh) 供高頻應用之低溫共燒陶瓷結構及其製造方法
JP2005079144A (ja) 多層配線基板およびプローブカード
CN106898449B (zh) 电阻器元件及具有该电阻器元件的板
KR20120092915A (ko) 프로브 카드용 세라믹 기판 제조 방법
KR20100028852A (ko) Ｍｅｍｓ 프로브용 카드 및 그의 제조 방법
KR20110020098A (ko) 프로브 카드용 스페이스 트랜스포머 및 그 제조방법
JP2004214586A (ja) 多層配線基板
KR20090111142A (ko) Ｍｅｍｓ 프로브용 저항성 전도선 및 그의 제조 방법
KR20080074010A (ko) 열팽창 정합형 스페이스 트랜스포머
JP2002289657A (ja) プローブカード
JP7033884B2 (ja) セラミック配線基板およびプローブ基板
KR20090113705A (ko) Ｍｅｍｓ 프로브 카드 및 그의 제조 방법
JP7373471B2 (ja) 配線基板
JP7237474B2 (ja) セラミック配線基板およびプローブ基板
KR101018097B1 (ko) 프로브 기판 제조 방법
JP2019096817A (ja) 配線基板およびプローブ基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application