KR20100020820A - 솔더범프를 갖는 기판 및 그 제조방법 - Google Patents
솔더범프를 갖는 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR20100020820A KR20100020820A KR1020080079592A KR20080079592A KR20100020820A KR 20100020820 A KR20100020820 A KR 20100020820A KR 1020080079592 A KR1020080079592 A KR 1020080079592A KR 20080079592 A KR20080079592 A KR 20080079592A KR 20100020820 A KR20100020820 A KR 20100020820A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- solder bump
- insulating layer
- opening
- solder
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 솔더범프를 갖는 기판에 관한 것이며, 보다 상세하게는 헤드부 및 포스트부로 구성되되 상대적으로 포스트부의 높이가 큰 솔더범프를 갖는 기판에 관한 것이다. 본 발명에 따른 솔더범프를 갖는 기판은 솔더범프의 포스트부가 직경에 비해 높이가 크기 때문에 본 실시예에 따른 기판과 외부기판이 플립칩 접속한 경우 기판과 기판사이를 일정거리 이상으로 유지할 수 있어 응력 집중에도 유연하게 견딜 수 있다.
솔더범프(Solder Bump), 포스트부, 헤드부, 반도체기판
Description
본 발명은 솔더범프를 갖는 기판에 관한 것이며, 보다 상세하게는 헤드부 및 포스트부로 구성되되 상대적으로 포스트부의 높이가 큰 솔더범프를 갖는 기판에 관한 것이다.
반도체 산업에 있어서 기술 개발의 주요한 추세 중의 하나는 반도체 소자의 크기를 축소시키는 것이다. 반도체 소자 패키지 분야에 있어서도 소형 컴퓨터 및 휴대용 전자기기 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀(Pin)을 구현할 수 있는 파인 피치 볼 그리드 어레이(Fine Pitch Ball Grid Array; FBGA) 패키지 등의 반도체 소자 패키지가 개발되고 있다.
솔더볼을 이용하여 반도체 소자를 인쇄회로기판에 실장함에 있어서, 반도체 소자의 접속패드에 솔더볼을 형성하고 상기 솔더볼을 인쇄회로기판의 외부접속단자에 접속시켜 반도체 소자를 인쇄회로기판에 실장하는 방식이 일반적으로 사용된다. 이러한 경우, 반도체 소자와 인쇄회로기판의 열팽창 계수 차이에 의해 반도체 소자가 인쇄회로기판에 실장된 후에 또는 실장 공정 중에 휘어짐이 발생하는 문제점이 있었다. 이때, 인쇄회로기판과 반도체 소자 사이의 거리가 가까울수록 솔더볼에 응력이 집중되게 되며, 이로 인해 솔더볼이 깨어지거나 접속패드로부터 분리되는 현상이 발생하였다. 이에 따라, 인쇄회로기판과 반도체 소자 사이의 거리를 늘려 솔더볼에 집중되는 응력이 완화되도록, 반도체 칩 상에 구리 필러(Cu-pillar)를 형성하거나, 솔더볼을 다층으로 형성하는 구조가 제안되었다.
도 1은 종래기술에 따라 더블 솔더볼을 갖는 반도체 칩을 제조하는 방법을 도시하는 도면이다.
먼저, 도 1a에 도시된 바와 같이, 실리콘 웨이퍼(1) 및 패시베이션층(3) 상면에 접속패드(5)가 형성된 기판이 제공되면, 도 1b에 도시된 것과 같이, 마스크를 이용하여 솔더를 도포한 후, 리플로우 공정을 수행하여 제1 솔더볼(7)을 형성한다. 이후, 도 1c에 도시된 것과 같이, 에폭시 몰딩 컴파운드층(9)을 형성하고, 도 1d에 도시된 것과 같이, 제1 솔더볼(7)의 단부가 노출되도록 에폭시 몰딩 컴파운드층(9)을 연마한다. 이후, 제1 솔더볼(7)의 형성공정을 반복수행하여 도 1e에 도시된 것과 같이, 제1 솔더볼(7) 위에 제2 솔더볼(11)을 형성한다.
상기의 공정으로 제조된 더블 솔더볼을 갖는 반도체 칩은 단일 솔더볼을 갖는 반도체 칩에 비해 기판 휘어짐에 따른 응력집중에 잘 견딜 수 있는 장점을 갖지만, 두 번의 리플로우 공정 및 연마공정을 수행하여야 한다는 점에서 공정이 복잡하고 제조비용이 증가하는 문제점이 있었다.
본 발명은 상술한 종래기술의 문제점을 극복하기 위해 창안된 것으로, 기판의 휘어짐에 따른 응력집중에도 잘 견딜 수 있는 솔더범프의 구조 및 간소화된 솔더범프를 갖는 기판의 제조방법을 제안한다.
본 발명에 따른 솔더범프를 갖는 기판은, 상면에 형성된 외부접속단자를 갖는 베이스기판; 상기 베이스기판 상부에 적층되고 상기 외부접속단자를 노출하는 개구부를 갖는 절연층; 및 상기 외부접속단자에 전기적으로 접속하며, 상기 개구부에 충전된 포스트부와 상기 절연층 상부로 돌출되는 헤드부를 포함하는 솔더범프;를 포함하고, 상기 포스트부와 헤드부는 일체로 이루어지고, 상기 포스트부의 높이는 상기 포스트부의 최대직경에 0.5배 내지 10배인 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 베이스기판은 인쇄회로기판 또는 반도체 기판인 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 포스트부의 높이는 상기 포스트부의 최대직경에 1배 내지 10배인 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 포스트부의 수직방향의 단면 형상은 직사각형 또는 사다리꼴 형상인 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 절연층은 열경화성 절연재, 광경화성 절연재 또는 이들의 혼합물 중 어느 하나로 구성된 것에 있다.
본 발명에 따른 솔더범프를 갖는 기판의 제조방법은, (A) 상면에 형성된 외부접속단자를 갖는 베이스기판을 제공하는 단계; (B) 상기 베이스기판의 상부에 상기 외부접속단자를 노출하는 개구부를 갖는 절연층을 적층하는 단계; (C) 상기 베이스기판 상부에 상기 개구부에 대응하는 패턴홀을 갖는 마스크를 배치하는 단계; 및 (D) 상기 개구부 및 패턴홀에 솔더 페이스트를 충전하는 단계;를 포함하고, 상기 개구부의 높이는 상기 개구부의 최대직경에 0.5배 내지 10배인 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 솔더 페이스트를 충전하는 단계 이후에, (E) 마스크를 제거하고 리플로우 공정을 수행하여 솔더범프를 형성하는 단계를 더 포함하는 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 절연층을 적층하는 단계는, (ⅰ) 상기 베이스기판에 절연층을 적층하는 단계; 및 (ⅱ) 상기 외부접속단자가 노출되도록 노광/현상공정 또는 레이저 드릴링공정으로 상기 절연층에 개구부를 형성하는 단계;를 포함하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 솔더 페이스트를 충전하는 단계는 스퀴지를 사용하여 이루어지는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 패턴홀의 직경은 상기 개구부의 최대직경보다 큰 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 개구부의 높이는 상기 개구부 의 최대직경에 1배 내지 10배인 것에 있다.
본 발명에 따른 솔더범프를 갖는 기판은 솔더범프의 포스트부가 직경에 비해 높이가 크기 때문에 본 실시예에 따른 기판과 외부기판이 플립칩 접속한 경우 기판과 기판사이를 일정거리 이상으로 유지할 수 있어 기판의 휘어짐에 따른 응력집중에도 유연하게 견딜 수 있다.
또한, 본 발명에 다른 솔더범프는 포스트부와 헤드부가 일체로 형성되어 접합부위가 없으므로 접합부위에서의 크랙 발생 등의 신뢰성의 문제가 없다.
본 발명에 따른 솔더범프를 갖는 기판의 제조방법에 따르면, 한 번의 리플로우 공정으로 직경 대비 높이가 큰 솔더범프를 형성할 수 있다는 장점이 있으며, 절연층을 형성한 후에 솔더범프를 형성하기 때문에 솔더범프 상부에 잔류한 절연층을 제거하는 공정이 추가로 요구되지 않는 장점이 있다.
이하, 본 발명에 따른 솔더범프를 갖는 기판 및 그 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
도 2a는 본 발명의 바람직한 실시예에 따른 솔더범프를 갖는 기판의 단면도 이고, 도 2b는 도 2a에 도시된 솔더범프(900)의 개략적인 사시도이고, 도 2c는 도 2a 도시된 솔더범프(900)와 포스트부(950)의 형상이 다른 솔더범프를 갖는 기판의 단면도이다.
도 2a에 도시된 바와 같이, 본 실시예에 따른 솔더 범프를 갖는 기판은 상면에 형성된 외부접속단자(130)를 갖는 베이스기판(100), 베이스기판(100) 상부에 적층되는 절연층(300), 및 외부접속단자(130)에 전기적으로 접속하는 솔더범프(900)를 포함하는 구성이다.
베이스기판(100)은 최외층에 외부접속단자(130)가 형성된 반도체 기판 또는 인쇄회로기판이 될 수 있다. 여기서 베이스기판(100)이 반도체 기판인 경우에는 외부접속단자(130)는 예를 들면, 집적회로(도시하지 않음)가 내재된 실리콘 소재의 기판 몸체 상부면에 집적회로와 전기적으로 연결되는 본딩패드가 될 수 있으며, 또는 반도체 기판에 형성된 본딩패드로부터 다른 위치의 보다 큰 접속패드로 배선을 유도하기 위한 재배선층 상에 형성된 접속패드가 될 수 있다.
이때, 베이스기판(100)은 전자기기의 부품실장 및 배선에 사용되는 인쇄회로기판(Printed Circuit Board; PCB)이 될 수 있다. 인쇄회로기판은 전자기기의 부품실장 및 배선에 사용되는 것으로, 일반적으로 금속층을 배선패턴에 따라 식각(선상의 회로만 남기고 부식시켜 제거함)하여 필요한 회로를 구성함으로써 제조되며, 최외층에 반도체칩 등의 전자부품과 접속될 수 있는 외부접속단자(130)를 구비한다.
즉, 본 명세서에서 사용되는 외부접속단자(130)의 용어는 제한적으로 해석되지 않으며, 베이스기판(100)의 최외층에 형성되어 내부구성과 전기적으로 접속하여 신호를 인출하는 구성이라면 어느 것이든지 가능하다.
절연층(300)은 베이스기판(100)의 상층구조를 보호하기 위해 베이스기판(100) 상부에 적층되고 외부접속단자(130)를 노출하는 개구부(330)를 갖는 구성이다. 일반적으로 베이스기판(100)이 반도체 기판인 경우에는 절연층(300)으로 예를 들면, 에폭시 몰딩 컴파운드(epoxy-molding compound)가 사용될 수 있고, 베이스기판(100)이 인쇄회로기판인 경우에는 솔더 레지스트가 사용될 수 있다.
솔더범프(900)는 외부접속단자(130)에 전기적으로 접속하여 기판의 전기신호를 외부로 인출하는 구성이다. 여기서 솔더범프(900)는 개구부(330)에 충전된 포스트부(950)와 포스트부(950) 상부에 형성되며 절연층(300) 상부로 돌출되는 헤드부(930)를 포함한다. 포스트부(950)와 헤드부(930)는 일체로 이루어져 접합부위 없이 연결된다.
도 2b에 도시된 바와 같이, 본 실시예에 따른 기판의 포스트부(950)는 원기둥 형상이며, 헤드부(930)는 예를 들면, 포스트부(950)의 위에 올려진 볼 형상을 가진다. 이때 포스트부(950)는 포스트부(950)의 높이(H)가 포스트부(950)의 직경(D)에 0.5배 내지 10배인 것이 바람직하고, 보다 바람직하게는 1배 내지 10배이다. 즉, 본 실시예에서 솔더범프(900)의 수직방향 단면은 종래보다 가로대 세로의 비가 큰 직사각형 형상이며, 이로써 솔더범프(900)가 응력집중에 잘 견딜 수 있는 유연한 구조를 가진다.
한편, 도 2c에 도시된 것과 같이, 솔더범프(900)는 포스트 부는 원추형상이 될 수 있다. 이때, 원추형상의 수직방향 단면은 외부접속단자(130) 방향으로 직경이 감소하는 사다로꼴 형상이 된다. 이러한 원추형상의 포스트부(950)는 레이저 드릴링 등으로 비아홀을 형성하는 경우 레이저의 특성상 비아홀의 직경이 레이저 조사방향으로부터 감소하는 데에서 기인한다. 이때에는 포스트부(950)의 높이가 포스트부(950)의 최대직경에 0.5배 내지 10배인 것이 바람직하고, 보다 바람직하게는 1배 내지 10배이다.
상술한 것과 같은 솔더범프를 갖는 기판은 솔더범프(900)의 포스트부(950)가 직경에 비해 높이가 크기 때문에 본 실시예에 따른 기판과 외부기판이 플립칩 접속한 경우 기판과 기판사이를 일정거리 이상으로 유지할 수 있어 기판 휘어짐에 따른 응력집중에도 유연하게 견딜 수 있다.
이하, 본 발명의 바람직한 실시예에 따른 솔더범프를 갖는 기판의 제조방법에 대해 서술한다. 도 3 내지 도 8은 바람직한 실시예에 따른 솔더범프를 갖는 기판을 제조하는 방법을 공정순서대로 도시한 도면이다.
먼저, 도 3에 도시된 바와 같이, 상면에 형성된 외부접속단자(130)를 갖는 베이스기판(100)이 제공된다. 상기 베이스기판(100)은 최외층에 외부접속단자(130)가 형성된 반도체 기판 또는 인쇄회로기판이 될 수 있으며, 반도체 기판의 경우 웨이퍼 레벨에서 솔더범프의 형성공정이 진행될 수 있다. 여기서, 외부접속단자(130)의 용어는 제한적으로 해석되지 않으며, 베이스기판(100)의 최외층에 형성되어 내 부구성과 전기적으로 접속하여 신호를 인출하는 구성이라면 어느 것이든지 가능하다. 최외층에 외부접속단자(130)가 형성된 반도체 기판 및 인쇄회로기판은 공지된 방식에 의해 제조되므로 여기에서는 상세한 설명은 생략한다.
다음, 도 4에 도시된 바와 같이, 베이스기판(100)의 상부에 절연층(300)을 적층한다. 여기서 절연층(300)은 열경화성 절연재, 광경화성 절연재, 또는 열경화성 절연재와 광경화성 절연재를 혼합한 절연재가 모두 사용될 수 있다. 일반적으로 베이스기판(100)이 반도체 기판인 경우에는 절연층(300)으로 예를 들면, 에폭시 몰딩 컴파운드(epoxy-molding compound)가 사용되며, 베이스기판(100)이 인쇄회로기판인 경우에는 솔더 레지스트가 사용될 수 있다. 이때, 절연층(300)의 두께는 이후 형성될 솔더범프(900)의 포스트부(950)의 높이(H)를 고려하여 결정되어 진다.
다음, 도 5에 도시된 것과 같이, 절연층(300)에 베이스기판(100)의 외부접속단자(130)를 노출하는 개구부(330)를 형성한다. 절연층(300)이 광경화성 절연재로 구성된 경우에는 노광/현상 공정으로 개구부(330)를 패터닝할 수 있으며, 절연층(300)이 열경화성 절연재로 이루어진 경우에는 경화된 절연층(300)을 레이저 드릴링 예를 들면, CO2 및 YAG 레이저 드릴링 공정으로 개구부(330)를 형성할 수 있다. 레이저 드리릴 공정 이후에는 스미어를 제거하는 디스미어(desmear) 공정을 수행하는 것이 바람직하다.
이때, 개구부(330)의 높이(H)는 개구부(330)의 최대직경(D)에 0.5배 내지 10배가 되도록 형성하는 것이 바람직하며, 보다 바람직하게는 개구부(330)의 높이는 개구부(330)의 최대직경에 0.5배 내지 10배가 되도록 형성한다.
다음, 도 6에 도시된 바와 같이, 베이스기판(100) 상부에 절연층(300)의 개구부(330)에 대응하는 패턴홀(530)을 갖는 마스크(500)를 배치한다. 즉, 마스크(500)는 절연층(300)에 형성된 개구부(330)와 동일한 패턴을 갖는 패턴홀(530)을 구비한다. 마스크(500)의 패턴홀(530)과 절연층(300)의 개구부(330)가 완전히 정합하도록 배치되는 것이 바람직하지만, 완전한 정합이 공정상 어려운 경우에는 마스크(500)에 형성된 패턴홀(530)의 직경을 절연층(300)의 개구부(330)의 직경보다 크게 형성하여 미세한 정합오차를 극복할 수 있다.
다음, 도 7에 도시된 바와 같이, 스퀴지(550)를 사용하여 상기 개구부(330) 및 패턴홀(530)에 도전성의 솔더 페이스트(Solder Paste; 800)를 충전한다. 이때, 경우에 따라 외부접속단자(130)에 플럭스(flux)를 도포하는 단계가 본 단계에 선행하여 이루어질 수 있다.
다음, 도 8에 도시된 것과 같이, 마스크(500)를 제거하고 리플로우 공정(reflowing process)을 수행하여 도 2에 도시된 것과 같은 솔더범프(900)를 형성할 수 있다.
상술한 공정에 따르면 한 번의 리플로우 공정으로 원하는 높이의 솔더범프(900)를 형성할 수 있다는 장점이 있으며, 절연층(300)을 형성한 후에 솔더범프(900)를 형성하기 때문에 솔더범프(900) 상부에 잔류한 절연층(300)을 제거하는 공정이 추가로 요구되지 않는 장점이 있다.
한편, 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
도 1은 종래기술에 따라 더블 솔더볼을 갖는 반도체칩을 제조하는 방법을 도시하는 도면이다.
도 2a는 본 발명의 바람직한 실시예에 따른 솔더범프를 갖는 기판의 단면도이다.
도 2b는 도 2a에 도시된 솔더범프의 개략적인 사시도이다.
도 2c는 도 2a 도시된 솔더범프와 포스트부의 형상이 다른 솔더범프를 갖는 기판의 단면도이다.
도 3 내지 도 8은 도 2a에 도시된 기판을 제조하는 방법을 도시하는 도면이다.
< 도면의 주요 보호에 대한 설명 >
100 베이스기판 130 외부접속단자
300 절연층 330 개구부
500 마스크 530 패턴홀
550 스퀴지 800 솔더 페이스트
900 솔더범프 930 헤드부
950 포스트부
Claims (11)
- 상면에 형성된 외부접속단자를 갖는 베이스기판;상기 베이스기판 상부에 적층되고 상기 외부접속단자를 노출하는 개구부를 갖는 절연층; 및상기 외부접속단자에 전기적으로 접속하며, 상기 개구부에 충전된 포스트부와 상기 절연층 상부로 돌출되는 헤드부를 포함하는 솔더범프;를 포함하고,상기 포스트부와 헤드부는 일체로 이루어지고, 상기 포스트부의 높이는 상기 포스트부의 최대직경에 0.5배 내지 10배인 것을 특징으로 하는 솔더범프를 갖는 기판.
- 제1항에 있어서,상기 베이스기판은 인쇄회로기판 또는 반도체 기판인 것을 특징으로 하는 솔더범프를 갖는 기판.
- 제1항에 있어서,상기 포스트부의 높이는 상기 포스트부의 최대직경에 1배 내지 10배인 것을 특징으로 하는 솔더범프를 갖는 기판.
- 제1항에 있어서,상기 포스트부의 수직방향의 단면 형상은 직사각형 또는 사다리꼴 형상인 것을 특징으로 하는 솔더범프를 갖는 기판.
- 제1항에 있어서,상기 절연층은 열경화성 절연재, 광경화성 절연재 또는 이들의 혼합물 중 어느 하나로 구성된 것을 특징으로 하는 솔더범프를 갖는 기판.
- (A) 상면에 형성된 외부접속단자를 갖는 베이스기판을 제공하는 단계;(B) 상기 베이스기판의 상부에 상기 외부접속단자를 노출하는 개구부를 갖는 절연층을 적층하는 단계;(C) 상기 베이스기판 상부에 상기 개구부에 대응하는 패턴홀을 갖는 마스크를 배치하는 단계; 및(D) 상기 개구부 및 패턴홀에 솔더 페이스트를 충전하는 단계;를 포함하고,상기 개구부의 높이는 상기 개구부의 최대직경에 0.5배 내지 10배인 것을 특징으로 하는 솔더범프를 갖는 기판의 제조방법.
- 제6항에 있어서,상기 솔더 페이스트를 충전하는 단계 이후에,(E) 마스크를 제거하고 리플로우 공정을 수행하여 솔더범프를 형성하는 단계를 더 포함하는 것을 특징으로 하는 솔더범프를 갖는 기판의 제조방법.
- 제6항에 있어서,상기 절연층을 적층하는 단계는,(ⅰ) 상기 베이스기판에 절연층을 적층하는 단계; 및(ⅱ) 상기 외부접속단자가 노출되도록 노광/현상공정 또는 레이저 드릴링공정으로 상기 절연층에 개구부를 형성하는 단계;를 포함하는 것을 특징으로 하는 솔더범프를 갖는 기판의 제조방법.
- 제6항에 있어서,상기 솔더 페이스트를 충전하는 단계는 스퀴지를 사용하여 이루어지는 것을 특징으로 하는 솔더범프를 갖는 기판의 제조방법.
- 제6항에 있어서,상기 패턴홀의 직경은 상기 개구부의 최대직경보다 큰 것을 특징으로 하는 솔더범프를 갖는 기판의 제조방법.
- 제6항에 있어서,상기 개구부의 높이는 상기 개구부의 최대직경에 1배 내지 10배인 것을 특징 으로 하는 기판의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080079592A KR101022878B1 (ko) | 2008-08-13 | 2008-08-13 | 솔더범프를 갖는 기판 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080079592A KR101022878B1 (ko) | 2008-08-13 | 2008-08-13 | 솔더범프를 갖는 기판 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100020820A true KR20100020820A (ko) | 2010-02-23 |
KR101022878B1 KR101022878B1 (ko) | 2011-03-16 |
Family
ID=42090765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080079592A KR101022878B1 (ko) | 2008-08-13 | 2008-08-13 | 솔더범프를 갖는 기판 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101022878B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013084917A (ja) * | 2011-10-11 | 2013-05-09 | Samsung Electro-Mechanics Co Ltd | プリント回路基板及びその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1922546A (zh) * | 2004-02-20 | 2007-02-28 | 捷时雅株式会社 | 凸点形成用双层层积膜及凸点形成方法 |
-
2008
- 2008-08-13 KR KR1020080079592A patent/KR101022878B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013084917A (ja) * | 2011-10-11 | 2013-05-09 | Samsung Electro-Mechanics Co Ltd | プリント回路基板及びその製造方法 |
KR101516045B1 (ko) * | 2011-10-11 | 2015-04-30 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR101022878B1 (ko) | 2011-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10297582B2 (en) | BVA interposer | |
JP5661225B2 (ja) | 半導体デバイスのパッケージング方法 | |
KR101333801B1 (ko) | 플립칩 기판 패키지 어셈블리 및 그 제조 프로세스 | |
US9345143B2 (en) | Method of fabricating a wiring board | |
US20070241463A1 (en) | Electrode, manufacturing method of the same, and semiconductor device having the same | |
US20060191134A1 (en) | Patch substrate for external connection | |
US8294253B2 (en) | Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure | |
JP2006294692A (ja) | 半導体装置およびその製造方法 | |
US20140117538A1 (en) | Package structure and fabrication method thereof | |
KR102061342B1 (ko) | 강화된 범프 체결 구조를 포함하는 전자 소자의 패키지 및 제조 방법 | |
US8300423B1 (en) | Stackable treated via package and method | |
KR20090070916A (ko) | 반도체 장치 및 그 제조방법 | |
KR20190139491A (ko) | 반도체 패키지 및 그 제조 방법 | |
KR20090022659A (ko) | 집적회로 패키지 및 그 제조방법 | |
KR20100082551A (ko) | 인터포저 및 집적회로 칩 내장 인쇄회로기판 | |
US11508673B2 (en) | Semiconductor packaging substrate, fabrication method and packaging process thereof | |
KR101022878B1 (ko) | 솔더범프를 갖는 기판 및 그 제조방법 | |
KR100959859B1 (ko) | 전자부품 내장 기판 형성방법 | |
US11363714B2 (en) | Printed wiring board and method for manufacturing the same | |
KR101340348B1 (ko) | 마스크 패턴을 이용한 칩 내장형 패키지 기판 및 그 제조방법 | |
JP2007103855A (ja) | 半導体装置用基板および半導体装置 | |
TWI776678B (zh) | 半導體封裝件及其製造方法 | |
KR101039329B1 (ko) | 인쇄회로기판 제조방법 | |
TWI844218B (zh) | 電子封裝件及其製法 | |
KR101071928B1 (ko) | 패키지 온 패키지 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160111 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |