JP2013084917A - プリント回路基板及びその製造方法 - Google Patents

プリント回路基板及びその製造方法 Download PDF

Info

Publication number
JP2013084917A
JP2013084917A JP2012183257A JP2012183257A JP2013084917A JP 2013084917 A JP2013084917 A JP 2013084917A JP 2012183257 A JP2012183257 A JP 2012183257A JP 2012183257 A JP2012183257 A JP 2012183257A JP 2013084917 A JP2013084917 A JP 2013084917A
Authority
JP
Japan
Prior art keywords
solder ball
circuit board
printed circuit
layer
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012183257A
Other languages
English (en)
Other versions
JP5934057B2 (ja
Inventor
Sang Yung Li
ユン リ,サン
Kyon Ro Yun
ロ ユン,キョン
Guan Seob Yong
ソブ ヨン,グァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013084917A publication Critical patent/JP2013084917A/ja
Application granted granted Critical
Publication of JP5934057B2 publication Critical patent/JP5934057B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】ファインピッチ及び半田ボールの高さを、従来より高く形成することができるとともに、設計自由度が向上するプリント回路基板及びその製造方法を提供する。
【解決手段】本発明のプリント回路基板100は、接続パッド120を有するベース基板110と、接続パッド120上に第1開口部を有する半田レジスト層130と、前記第1開口部に形成される半田ボール160と、を含み、半田ボール160が雪だるま状であるものである。
【選択図】図1

Description

本発明は、プリント回路基板及びその製造方法に関する。
半導体業界において、ICの高集積化とともに、複数のチップを積み上げるマルチチップ3Dパッケージ(Multi−chip 3D package)構造の具現が、高性能の製品製作の鍵となっている。
複数の半導体チップがプリント回路基板に実装される際に電気的に連結されるようにするためには、ワイヤボンディング(Wire bonding)、バンピング(Bumping)などの方法を適用することができる。最近、ハイエンド(High−end)製品として、フリップチップCSP(Chip scale package)のユニットの中央表面に低い高さのバンプを形成し、外側に高い高さの球状半田ボールを形成して、異なるサイズのチップを二つ以上実装することができるダブルSOP(Solder on pad)製品が活発に製作されている。
一方、ユニットの中央にチップを実装するためには、内外側の半田の高さを異ならせることが要求されるが、内側の半田バンプの高さを低めるには限界がある。ここで、外側に取り付けられる球状半田ボールに大きい体積(Volume)の球状半田ボールを適用すると、高い高さを具現することができるが、ファインピッチ化による多くのI/O数を確保することが困難であるという問題点が発生する。
本発明は上記の従来技術の問題点を解決するためのものであり、本発明の一側面は、高さが高く、ファインピッチ(Fine pitch)が可能な半田ボール構造が適用されたプリント回路基板及びその製造方法を提供することをその目的とする。
本発明のプリント回路基板は、接続パッドを有するベース基板と、前記接続パッド上に第1開口部を有する半田レジスト層と、前記第1開口部に形成される半田ボールと、を含み、前記半田ボールは雪だるま状であるものである。
また、前記半田ボールは、前記接続パッド面を基準として第1層と第2層とに区分され、前記第1層と第2層のそれぞれの直径は、互いに異なるか、または同一に形成されることが好ましい。
また、前記プリント回路基板は、中央部と端部とに区分され、前記中央部と端部のそれぞれに半導体素子を実装する場合、前記半田ボールは前記中央部または端部に形成され、前記端部に形成される半田ボールの材質は前記中央部に形成される半田ボールの材質より溶融点の高い材質からなることが好ましい。
本発明のプリント回路基板の製造方法は、接続パッドを有するベース基板を準備する段階と、前記接続パッド上に第1開口部を有する半田レジスト層を形成する段階と、前記半田レジスト層上に、前記第1開口部に対応する領域に第2開口部を有する半田ボール形成用レジストを形成する段階と、前記第1開口部及び第2開口部に半田ボールを形成する段階と、を含み、前記半田ボールは雪だるま状に形成されるものである。
ここで、前記半田ボールを形成する段階は、前記第1開口部及び第2開口部に円形の半田ボールを取り付ける段階と、加熱工程により、前記円形の半田ボールを雪だるま状の半田ボールに形成する段階と、を含むことが好ましい。
また、前記半田ボールは、前記接続パッド面を基準として第1層と第2層とに区分され、前記第1層と第2層のそれぞれの直径は、互いに異なるか、または同一に形成されることが好ましい。
また、前記半田ボールを形成する段階の前に、前記第1開口部にフラックスを形成する段階をさらに含むことが好ましい。
また、前記半田ボールを形成する段階の後に、前記半田ボール形成用レジストを除去する段階をさらに含むことが好ましい。
また、前記半田ボール形成用レジストは、ドライフィルムからなることが好ましい。
また、前記プリント回路基板は、中央部と端部とに区分され、前記中央部と端部のそれぞれに半導体素子を実装する場合、前記半田ボールは、前記中央部または端部に形成され、前記端部に形成される半田ボールの材質は、前記中央部に形成される半田ボールの材質より溶融点の高い材質からなることが好ましい。
本発明のプリント回路基板及びその製造方法は、半田ボールの構造を改善することにより、ファインピッチ及び半田ボールの高さを従来より高く形成することができるという効果を期待することができる。
また、本発明では、半田ボール形成用レジストのサイズを調節することにより、様々な高さ及びピッチの半田ボールを形成することができるため、プリント回路基板の設計自由度が向上するという長所がある。
本発明のプリント回路基板の構成の一例を示す断面図である。 図1のプリント回路基板の製造方法を説明するための工程断面図である。 図1のプリント回路基板の製造方法を説明するための工程断面図である。 図1のプリント回路基板の製造方法を説明するための工程断面図である。 図1のプリント回路基板の製造方法を説明するための工程断面図である。
本発明の目的、特定の長所及び新規の特徴は、添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第1」、「第2」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。
以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。
(プリント回路基板)
図1は、本発明のプリント回路基板の構成の一例を示す断面図である。
図1に図示するように、プリント回路基板100は、接続パッド120を有するベース基板110と、接続パッド120上に第1開口部を有する半田レジスト層130と、第1開口部に形成された半田ボール160と、を含むものである。
ここで、半田ボール160は、雪だるま状であることが好ましい。この際、雪だるま状とは、二つの円が上下に接合された形態で、接合部分に任意の角が形成された形状と定義する。
また、半田ボール160は、接続パッド120面を基準として第1層と第2層とに区分され、第1層と第2層のそれぞれの直径は、互いに異なるように形成することができ、これに限定されず、同一の直径を有することもできる。
例えば、図1に図示するように、半田ボール160の第1層の直径Aと第2層の直径Bは、互いに異なっており、第1層と第2層との間に、角が形成されることが好ましい。
本発明で用いる半田ボール160は、雪だるま状であり、通常の円形の半田ボールの形状に比べ、直径(基板の厚さ方向基準)が小さく、高さ(基板の厚さ方向基準)が高いため、ファインピッチが可能であるという効果を期待することができる。
また、本図面では、説明の便宜のために、ベース基板110の具体的な内層回路の構成は省略して図示したが、当業者であれば、前記ベース基板110として、絶縁層に1層以上の回路が形成された通常の回路基板が適用され得るということを十分に認識できるであろう。
前記絶縁層としては、樹脂絶縁層を用いることが好ましい。前記樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグを用いることができ、また、光硬化性樹脂などを用いることができるが、特にこれに限定されるものではない。
また、接続パッド120上には、後続工程により、半田ボール160が外部接続端子として形成される。前記半田ボール160により、半導体素子または外部部品と内層回路を電気的に接続させる。
また、接続パッド120としては、回路基板分野において、回路用伝導性金属として用いるものであれば制限されずに適用することができ、プリント回路基板では、銅を用いることが一般的である。
前記半田レジスト層130は、最外層の回路を保護する保護層の機能を有し、電気的絶縁のために形成されるものである。前記半田レジスト層130には、最外層の接続パッド120を露出させるために開口部が形成される。前記半田レジスト層130は、当業界に公知されたように、例えば、半田レジストインク、半田レジストフィルムまたはカプセル化剤などで構成することができるが、特にこれに限定されるものではない。
また、図示していないが、プリント回路基板100は、多数の半導体素子またはパッケージを実装する構造に適用することもできる。
この際、プリント回路基板100は、中央部と端部とに区分され、中央部と端部のそれぞれに半導体素子を実装する場合、半田ボール160は、中央部または端部に形成することができる。
この際、端部に形成される半田ボール160の材質は、中央部に形成される半田ボール160の材質より溶融点の高い材質からなることが好ましい。
これは、中央部への半導体素子の実装が完了するまで、端部に形成された半田ボール160が雪だるま状を維持するようにするためである。
(プリント回路基板の製造方法)
図2から図5は、図1のプリント回路基板の製造方法を説明するための工程断面図である。
まず、図2に図示するように、接続パッド120を有するベース基板110を準備する。
本図面では、説明の便宜のためにベース基板110の具体的な内層回路の構成は、省略して図示したが、当業者であれば、前記ベース基板110として、絶縁層に1層以上の回路が形成された通常の回路基板が適用され得るということを十分に認識できるであろう。
前記絶縁層としては、樹脂絶縁層を用いることができる。前記樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグを用いることができ、また、光硬化性樹脂などを用いることができるが、特にこれに限定されるものではない。
次に、図2に図示するように、接続パッド120上に、第1開口部を有する半田レジスト層130を形成することができる。
前記半田レジスト層130は、最外層の回路を保護する保護層の機能を有し、電気的絶縁のために形成されるものである。前記半田レジスト層130には、最外層の接続パッド120を露出させるために、開口部が形成される。前記半田レジスト層130は、当業界に公知されたように、例えば、半田レジストインク、半田レジストフィルムまたはカプセル化剤などで構成することができるが、特にこれに限定されるものではない。
次に、図2に図示するように、半田レジスト層130上に、第1開口部に対応する領域に第2開口部を有する半田ボール形成用レジスト140を形成することができる。
次に、図3から図5に図示するように、第1開口部及び第2開口部141に、半田ボール160を形成することができる。
前記半田ボール160は、雪だるま状に形成することが好ましい。
より詳細に説明すると、半田ボール160を形成する段階は、図3に図示するように、第1開口部に、フラックス150を形成する段階を含むことができる。
次に、図3に図示するように、第1開口部及び第2開口部141に、円形の半田ボール160を取り付けることができる。
次に、図4に図示するように、加熱工程により、円形の半田ボール160を、雪だるま状の半田ボール160に形成することができる。
この際、半田ボール160は、接続パッド面を基準として、第1層と第2層とに区分され、第1層と第2層のそれぞれの直径A、Bは、互いに異なるように形成することができるが、これに限定されない。
例えば、半田ボール160の第1層と第2層の直径は、同一に形成することが好ましい。
次に、図5に図示するように、半田ボール形成用レジスト140を除去することができる。
この際、半田ボール形成用レジスト140は、ドライフィルムからなることが好ましい。
また、半田ボール形成用レジスト140は、水酸化ナトリウム(NaOH)または水酸化カリウム(KOH)などの剥離液を用いて除去することができる。
一方、前記プリント回路基板は、中央部と端部とに区分され、前記中央部と端部のそれぞれに半導体素子を実装する場合、前記半田ボール160は、前記中央部または端部に形成することができる。
この際、端部に形成される半田ボール160の材質は、中央部に形成される半田ボール160の材質より溶融点の高い材質からなることが好ましい。
上述したように、中央部と端部とに区分されたプリント回路基板は、半導体パッケージが多層で構成された構造であり、例えば、中央部には、半導体素子を実装し、端部には、半導体素子パッケージを実装することができる。
本発明で用いる半田ボール160は、半田ボール形成用レジスト140の開口のサイズ及び高さを調節することにより、様々な形態に具現することができる。これにより、プリント回路基板の設計自由度が向上するという効果を期待することができる。
従って、本発明では、設備の工程能力によって半田ボールの形態を決定する従来法に比べ、工程能力、半田のクラック信頼性の限界などの評価により、半田ボール形成用レジストのサイズ、フラックスの塗布厚さなどの最適化された詳細条件を設定して半田ボールを形成することができるという長所がある。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
本発明は、プリント回路基板及びその製造方法に適用可能である。
100 プリント回路基板
110 ベース基板
120 接続パッド
130 半田レジスト層
140 半田ボール形成用レジスト
150 フラックス
160 半田ボール

Claims (10)

  1. 接続パッドを有するベース基板と、
    前記接続パッド上に第1開口部を有する半田レジスト層と、
    前記第1開口部に形成される半田ボールと、を含み、
    前記半田ボールは雪だるま状であるプリント回路基板。
  2. 前記半田ボールは前記接続パッド面を基準として第1層と第2層とに区分され、前記第1層と第2層のそれぞれの直径は、互いに異なるか、または同一に形成される請求項1に記載のプリント回路基板。
  3. 前記プリント回路基板は中央部と端部とに区分され、前記中央部と端部のそれぞれに半導体素子を実装する場合、前記半田ボールは前記中央部または端部に形成され、前記端部に形成される半田ボールの材質は前記中央部に形成される半田ボールの材質より溶融点の高い材質からなる請求項1に記載のプリント回路基板。
  4. 接続パッドを有するベース基板を準備する段階と、
    前記接続パッド上に第1開口部を有する半田レジスト層を形成する段階と、
    前記半田レジスト層上に、前記第1開口部に対応する領域に第2開口部を有する半田ボール形成用レジストを形成する段階と、
    前記第1開口部及び第2開口部に半田ボールを形成する段階と、を含み、
    前記半田ボールは雪だるま状に形成されるプリント回路基板の製造方法。
  5. 前記半田ボールを形成する段階は、
    前記第1開口部及び第2開口部に円形の半田ボールを取り付ける段階と、
    加熱工程により、前記円形の半田ボールを雪だるま状の半田ボールに形成する段階と、を含む請求項4に記載のプリント回路基板の製造方法。
  6. 前記半田ボールは前記接続パッド面を基準として第1層と第2層とに区分され、前記第1層と第2層のそれぞれの直径は、互いに異なるか、または同一に形成される請求項4に記載のプリント回路基板の製造方法。
  7. 前記半田ボールを形成する段階の前に、
    前記第1開口部にフラックスを形成する段階をさらに含む請求項4に記載のプリント回路基板の製造方法。
  8. 前記半田ボールを形成する段階の後に、
    前記半田ボール形成用レジストを除去する段階をさらに含む請求項4に記載のプリント回路基板の製造方法。
  9. 前記半田ボール形成用レジストは、ドライフィルムからなる請求項4に記載のプリント回路基板の製造方法。
  10. 前記プリント回路基板は中央部と端部とに区分され、前記中央部と端部のそれぞれに半導体素子を実装する場合、前記半田ボールは前記中央部または端部に形成され、前記端部に形成される半田ボールの材質は前記中央部に形成される半田ボールの材質より溶融点の高い材質からなる請求項4に記載のプリント回路基板の製造方法。
JP2012183257A 2011-10-11 2012-08-22 プリント回路基板 Active JP5934057B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110103761A KR101516045B1 (ko) 2011-10-11 2011-10-11 인쇄회로기판 및 그 제조방법
KR10-2011-0103761 2011-10-11

Publications (2)

Publication Number Publication Date
JP2013084917A true JP2013084917A (ja) 2013-05-09
JP5934057B2 JP5934057B2 (ja) 2016-06-15

Family

ID=48439482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012183257A Active JP5934057B2 (ja) 2011-10-11 2012-08-22 プリント回路基板

Country Status (3)

Country Link
JP (1) JP5934057B2 (ja)
KR (1) KR101516045B1 (ja)
TW (1) TWI522018B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543263B2 (en) 2013-11-12 2017-01-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049791A (ja) * 2004-06-29 2006-02-16 Kyocera Corp 半導体素子及びこの半導体素子を実装した半導体素子実装基板
JP2007214332A (ja) * 2006-02-09 2007-08-23 Matsushita Electric Ind Co Ltd 半導体実装モジュールと、この半導体実装モジュールの製造方法
KR20100020820A (ko) * 2008-08-13 2010-02-23 삼성전기주식회사 솔더범프를 갖는 기판 및 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076055A (ja) * 2000-08-22 2002-03-15 Hitachi Ltd 半導体装置の実装方法および実装構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049791A (ja) * 2004-06-29 2006-02-16 Kyocera Corp 半導体素子及びこの半導体素子を実装した半導体素子実装基板
JP2007214332A (ja) * 2006-02-09 2007-08-23 Matsushita Electric Ind Co Ltd 半導体実装モジュールと、この半導体実装モジュールの製造方法
KR20100020820A (ko) * 2008-08-13 2010-02-23 삼성전기주식회사 솔더범프를 갖는 기판 및 그 제조방법

Also Published As

Publication number Publication date
TW201320837A (zh) 2013-05-16
KR101516045B1 (ko) 2015-04-30
TWI522018B (zh) 2016-02-11
KR20130039235A (ko) 2013-04-19
JP5934057B2 (ja) 2016-06-15

Similar Documents

Publication Publication Date Title
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
US20150156880A1 (en) Printed wiring board and method for manufacturing printed wiring board
US20070132072A1 (en) Chip package and coreless package substrate thereof
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2008218979A (ja) 電子パッケージ及びその製造方法
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
US20140300001A1 (en) Printed circuit board and manufacturing method thereof, and semiconductor package including the printed circuit board
KR102511832B1 (ko) 반도체 패키지 장치
TW201448131A (zh) 配線基板
US9271388B2 (en) Interposer and package on package structure
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
US10867956B2 (en) Method of manufacturing a semiconductor device
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
KR101847162B1 (ko) 반도체 패키지 및 그 제조방법
KR20160041581A (ko) 적층형 반도체 패키지 및 이의 제조 방법
US8970036B2 (en) Stress relieving second level interconnect structures and methods of making the same
US10290589B2 (en) Folding thin systems
JP2013065811A (ja) プリント回路基板及びその製造方法
JP2010232616A (ja) 半導体装置及び配線基板
JP5934057B2 (ja) プリント回路基板
JP2011146490A (ja) 回路基板及びその製造方法、半導体装置、並びに電子回路装置
US9357646B2 (en) Package substrate
US20150179596A1 (en) Semiconductor package
JP5267540B2 (ja) 半導体装置
US10079190B2 (en) Methods of fabricating an electronic package structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141009

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160506

R150 Certificate of patent or registration of utility model

Ref document number: 5934057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250