JP2013084917A - プリント回路基板及びその製造方法 - Google Patents
プリント回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP2013084917A JP2013084917A JP2012183257A JP2012183257A JP2013084917A JP 2013084917 A JP2013084917 A JP 2013084917A JP 2012183257 A JP2012183257 A JP 2012183257A JP 2012183257 A JP2012183257 A JP 2012183257A JP 2013084917 A JP2013084917 A JP 2013084917A
- Authority
- JP
- Japan
- Prior art keywords
- solder ball
- circuit board
- printed circuit
- layer
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【解決手段】本発明のプリント回路基板100は、接続パッド120を有するベース基板110と、接続パッド120上に第1開口部を有する半田レジスト層130と、前記第1開口部に形成される半田ボール160と、を含み、半田ボール160が雪だるま状であるものである。
【選択図】図1
Description
図1は、本発明のプリント回路基板の構成の一例を示す断面図である。
図2から図5は、図1のプリント回路基板の製造方法を説明するための工程断面図である。
110 ベース基板
120 接続パッド
130 半田レジスト層
140 半田ボール形成用レジスト
150 フラックス
160 半田ボール
Claims (10)
- 接続パッドを有するベース基板と、
前記接続パッド上に第1開口部を有する半田レジスト層と、
前記第1開口部に形成される半田ボールと、を含み、
前記半田ボールは雪だるま状であるプリント回路基板。 - 前記半田ボールは前記接続パッド面を基準として第1層と第2層とに区分され、前記第1層と第2層のそれぞれの直径は、互いに異なるか、または同一に形成される請求項1に記載のプリント回路基板。
- 前記プリント回路基板は中央部と端部とに区分され、前記中央部と端部のそれぞれに半導体素子を実装する場合、前記半田ボールは前記中央部または端部に形成され、前記端部に形成される半田ボールの材質は前記中央部に形成される半田ボールの材質より溶融点の高い材質からなる請求項1に記載のプリント回路基板。
- 接続パッドを有するベース基板を準備する段階と、
前記接続パッド上に第1開口部を有する半田レジスト層を形成する段階と、
前記半田レジスト層上に、前記第1開口部に対応する領域に第2開口部を有する半田ボール形成用レジストを形成する段階と、
前記第1開口部及び第2開口部に半田ボールを形成する段階と、を含み、
前記半田ボールは雪だるま状に形成されるプリント回路基板の製造方法。 - 前記半田ボールを形成する段階は、
前記第1開口部及び第2開口部に円形の半田ボールを取り付ける段階と、
加熱工程により、前記円形の半田ボールを雪だるま状の半田ボールに形成する段階と、を含む請求項4に記載のプリント回路基板の製造方法。 - 前記半田ボールは前記接続パッド面を基準として第1層と第2層とに区分され、前記第1層と第2層のそれぞれの直径は、互いに異なるか、または同一に形成される請求項4に記載のプリント回路基板の製造方法。
- 前記半田ボールを形成する段階の前に、
前記第1開口部にフラックスを形成する段階をさらに含む請求項4に記載のプリント回路基板の製造方法。 - 前記半田ボールを形成する段階の後に、
前記半田ボール形成用レジストを除去する段階をさらに含む請求項4に記載のプリント回路基板の製造方法。 - 前記半田ボール形成用レジストは、ドライフィルムからなる請求項4に記載のプリント回路基板の製造方法。
- 前記プリント回路基板は中央部と端部とに区分され、前記中央部と端部のそれぞれに半導体素子を実装する場合、前記半田ボールは前記中央部または端部に形成され、前記端部に形成される半田ボールの材質は前記中央部に形成される半田ボールの材質より溶融点の高い材質からなる請求項4に記載のプリント回路基板の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110103761A KR101516045B1 (ko) | 2011-10-11 | 2011-10-11 | 인쇄회로기판 및 그 제조방법 |
KR10-2011-0103761 | 2011-10-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013084917A true JP2013084917A (ja) | 2013-05-09 |
JP5934057B2 JP5934057B2 (ja) | 2016-06-15 |
Family
ID=48439482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012183257A Active JP5934057B2 (ja) | 2011-10-11 | 2012-08-22 | プリント回路基板 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5934057B2 (ja) |
KR (1) | KR101516045B1 (ja) |
TW (1) | TWI522018B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9543263B2 (en) | 2013-11-12 | 2017-01-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor packaging and manufacturing method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006049791A (ja) * | 2004-06-29 | 2006-02-16 | Kyocera Corp | 半導体素子及びこの半導体素子を実装した半導体素子実装基板 |
JP2007214332A (ja) * | 2006-02-09 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 半導体実装モジュールと、この半導体実装モジュールの製造方法 |
KR20100020820A (ko) * | 2008-08-13 | 2010-02-23 | 삼성전기주식회사 | 솔더범프를 갖는 기판 및 그 제조방법 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076055A (ja) * | 2000-08-22 | 2002-03-15 | Hitachi Ltd | 半導体装置の実装方法および実装構造 |
-
2011
- 2011-10-11 KR KR1020110103761A patent/KR101516045B1/ko active IP Right Grant
-
2012
- 2012-08-22 JP JP2012183257A patent/JP5934057B2/ja active Active
- 2012-08-23 TW TW101130691A patent/TWI522018B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006049791A (ja) * | 2004-06-29 | 2006-02-16 | Kyocera Corp | 半導体素子及びこの半導体素子を実装した半導体素子実装基板 |
JP2007214332A (ja) * | 2006-02-09 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 半導体実装モジュールと、この半導体実装モジュールの製造方法 |
KR20100020820A (ko) * | 2008-08-13 | 2010-02-23 | 삼성전기주식회사 | 솔더범프를 갖는 기판 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
TW201320837A (zh) | 2013-05-16 |
KR101516045B1 (ko) | 2015-04-30 |
TWI522018B (zh) | 2016-02-11 |
KR20130039235A (ko) | 2013-04-19 |
JP5934057B2 (ja) | 2016-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120049366A1 (en) | Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof | |
US20150156880A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
US20070132072A1 (en) | Chip package and coreless package substrate thereof | |
KR101255954B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
JP2008218979A (ja) | 電子パッケージ及びその製造方法 | |
KR20100009941A (ko) | 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지 | |
US20140300001A1 (en) | Printed circuit board and manufacturing method thereof, and semiconductor package including the printed circuit board | |
KR102511832B1 (ko) | 반도체 패키지 장치 | |
TW201448131A (zh) | 配線基板 | |
US9271388B2 (en) | Interposer and package on package structure | |
JP5290215B2 (ja) | 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法 | |
US10867956B2 (en) | Method of manufacturing a semiconductor device | |
KR102561718B1 (ko) | 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법 | |
KR101847162B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR20160041581A (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
US8970036B2 (en) | Stress relieving second level interconnect structures and methods of making the same | |
US10290589B2 (en) | Folding thin systems | |
JP2013065811A (ja) | プリント回路基板及びその製造方法 | |
JP2010232616A (ja) | 半導体装置及び配線基板 | |
JP5934057B2 (ja) | プリント回路基板 | |
JP2011146490A (ja) | 回路基板及びその製造方法、半導体装置、並びに電子回路装置 | |
US9357646B2 (en) | Package substrate | |
US20150179596A1 (en) | Semiconductor package | |
JP5267540B2 (ja) | 半導体装置 | |
US10079190B2 (en) | Methods of fabricating an electronic package structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141009 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160506 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5934057 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |