KR101516045B1 - 인쇄회로기판 및 그 제조방법 - Google Patents
인쇄회로기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR101516045B1 KR101516045B1 KR1020110103761A KR20110103761A KR101516045B1 KR 101516045 B1 KR101516045 B1 KR 101516045B1 KR 1020110103761 A KR1020110103761 A KR 1020110103761A KR 20110103761 A KR20110103761 A KR 20110103761A KR 101516045 B1 KR101516045 B1 KR 101516045B1
- Authority
- KR
- South Korea
- Prior art keywords
- solder ball
- layer
- forming
- solder
- open portion
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로서, 접속 패드를 갖는 베이스 기판; 접속 패드 상에 제1 오픈부를 갖는 솔더 레지스트층; 및 제1 오픈부에 형성된 솔더볼;을 포함하고, 솔더볼은 눈사람 형상인 것을 특징으로 한다.
Description
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
반도체 업체에 있어, IC의 고집적화와 더불어 복수의 칩을 쌓아 올리는 멀티칩 3D 패키지(Multi-chip 3D package) 구조의 구현이 고성능 제품제작의 열쇠가 되고 있다.
복수의 반도체칩이 인쇄회로기판에 실장되었을 때 전기적으로 연결되게 하기 위해서는 와이어 본딩(Wire bonding), 범핑(Bumping) 등의 방법이 적용 가능하나, 최근 하이엔드(High-end) 제품으로, 플립칩 CSP(Chip scale package)의 유니트 중앙표면에 높이가 낮은 범프를 형성하고, 외곽에 높이가 높은 라운드 솔더볼을 형성하여 사이즈가 다른 칩을 2개 이상 실장할 수 있는 더블 SOP(Solder on pad) 제품이 활발히 제작되고 있다.
한편, 유니트 중앙에 칩을 실장하기 위해서는 내외측 솔더의 높이차가 요구되며, 내층 솔더 범프의 높이를 낮추는 데에는 한계가 발생한다. 이에, 외곽 라운드 솔더볼 어태치 시에 볼륨(Volume)이 큰 라운드 솔더볼을 적용하면 높이를 높게 구현할 수 있지만, 파인 피치화를 통한 많은 I/O 수 확보에 어려움이 발생한다는 문제점이 발생한다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 높이가 높고 파인 피치(Fine pitch)가 가능한 솔더볼 구조가 적용된 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 실시예에 의한 인쇄회로기판은, 접속 패드를 갖는 베이스 기판;
상기 접속 패드 상에 제1 오픈부를 갖는 솔더 레지스트층; 및
상기 제1 오픈부에 형성된 솔더볼;을 포함하고, 상기 솔더볼은 눈사람 형상일 수 있다.
또한, 상기 솔더볼은 상기 접속 패드면을 기준으로 제1 층 및 제2 층으로 구분되며, 상기 제1 층과 제2 층 각각의 직경은 서로 상이하거나, 또는 동일하게 형성될 수 있다.
삭제
삭제
삭제
다른 본 발명의 실시예에 의한 인쇄회로기판의 제조방법은, 접속 패드를 갖는 베이스 기판을 준비하는 단계;
상기 접속 패드 상에 제1 오픈부를 갖는 솔더 레지스트층을 형성하는 단계;
상기 솔더 레지스트층 상에 상기 제1 오픈부에 대응되는 영역에 제2 오픈부를 갖는 솔더볼 형성용 레지스트를 형성하는 단계; 및
상기 제1 오픈부 및 제2 오픈부에 솔더볼을 형성하는 단계;를 포함하고, 상기 솔더볼은 눈사람 형상으로 형성될 수 있다.
여기에서, 상기 솔더볼을 형성하는 단계는,
상기 제1 오픈부 및 제2 오픈부에 원형의 솔더볼을 어태치하는 단계; 및
가열 공정을 통해 상기 원형의 솔더볼을 상기 눈사람 형상의 솔더볼로 형성하는 단계;를 포함할 수 있다.
또한, 상기 솔더볼은 상기 접속 패드면을 기준으로 제1 층 및 제2 층으로 구분되며, 상기 제1 층과 제2 층 각각의 직경은 서로 상이하거나, 또는 동일하게 형성될 수 있다.
또한, 상기 솔더볼을 형성하는 단계 이전에,
상기 제1 오픈부에 플럭스를 형성하는 단계;를 더 포함할 수 있다.
또한, 상기 솔더볼을 형성하는 단계 이후에,
상기 솔더볼 형성용 레지스트를 제거하는 단계;를 더 포함할 수 있다.
또한, 상기 솔더볼 형성용 레지스트는 드라이 필름으로 이루어질 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
삭제
삭제
삭제
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시예에 의한 인쇄회로기판 및 그 제조방법은 솔더볼의 구조 개선을 통해 파인 피치 및 솔더볼의 높이를 종래에 비해 높게 형성할 수 있다는 효과를 기대할 수 있다.
또한, 본 발명의 실시예는 솔더볼 형성용 레지스트의 사이즈 조절에 따라 다양한 높이와 다양한 피치의 솔더볼을 형성할 수 있으며, 이로 인해 인쇄회로기판의 설계 자유도가 향상된다는 장점이 있다.
도 1은 본 발명의 실시예에 의한 인쇄회로기판의 구성을 나타내는 단면도,
도 2 내지 도 5는 도 1의 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도이다.
도 2 내지 도 5는 도 1의 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
인쇄회로기판
도 1은 본 발명의 실시예에 의한 인쇄회로기판의 구성을 나타내는 단면도이다.
도 1에서 도시하는 바와 같이, 인쇄회로기판(100)은 접속 패드(120)를 갖는 베이스 기판(110), 접속 패드(120) 상에 제1 오픈부를 갖는 솔더 레지스트층(130), 제1 오픈부에 형성된 솔더볼(160)을 포함할 수 있다.
여기에서, 솔더볼(160)은 눈사람 형상일 수 있다. 이때, 눈사람 형상은 두 원이 상하로 접합된 형태로 접합부분에 임의의 각이 형성되는 형상으로 정의하기로 한다.
또한, 솔더볼(160)은 접속 패드면을 기준으로 제1 층 및 제2 층으로 구분되며, 제1 층과 제2 층 각각의 직경은 서로 상이하게 형성될 수 있으며, 이에 한정되지 않고, 동일한 직경을 가지는 것도 가능하다.
예를 들어, 도 1에서 도시하는 바와 같이, 솔더볼(160)의 제1 층 직경(A)과 제2 층 직경(B)은 서로 상이하여 제1 층과 제2 층 사이에 각이 형성될 수 있다.
본 발명의 실시예에 의한 솔더볼(160)은 눈사람 형상으로 일반적인 원형의 솔더볼의 형상에 비해 직경(기판 두께 방향 기준)이 작고, 높이(기판 두께 방향 기준)가 높기 때문에, 파인 피치가 가능하다는 효과를 기대할 수 있다.
또한, 본 도면에서는 설명의 편의를 위하여 베이스 기판(110)의 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 베이스 기판(110)으로서 절연층에 1층 이상의 회로가 형성된 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
상기 절연층으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 접속 패드(120) 상에는 후속 공정을 통해서 외부접속단자로서 솔더볼이 형성되며, 상기 솔더볼을 통해서 반도체 소자 또는 외부 부품과 내층 회로를 전기적으로 접속시킨다.
또한, 접속 패드(120)는 회로기판 분야에서 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
상기 솔더 레지스트층(130)은 최외층 회로를 보호하는 보호층 기능을 하며, 전기적 절연을 위해 형성되는 것으로서, 최외층의 접속 패드(120)를 노출시키기 위해 오픈부가 형성된다. 상기 솔더 레지스트층(130)은 당업계에 공지된 바에 따라, 예를 들어, 솔더레지스트 잉크, 솔더레지스트 필름 또는 캡슐화제 등으로 구성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 도시하지 않았지만, 인쇄회로기판(100)은 다수의 반도체 소자 또는 패키지를 실장하는 구조에도 적용 가능하다.
삭제
삭제
삭제
인쇄회로기판의 제조방법
도 2 내지 도 5는 도 1의 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도이다.
먼저, 도 2에서 도시하는 바와 같이, 먼저, 접속 패드(120)를 갖는 베이스 기판(110)을 준비한다.
본 도면에서는 설명의 편의를 위하여 베이스 기판(110)의 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 베이스 기판(110)으로서 절연층에 1층 이상의 회로가 형성된 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
상기 절연층으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
다음, 도 2에서 도시하는 바와 같이, 접속 패드(120) 상에 제1 오픈부를 갖는 솔더 레지스트층(130)을 형성할 수 있다.
상기 솔더 레지스트층(130)은 최외층 회로를 보호하는 보호층 기능을 하며, 전기적 절연을 위해 형성되는 것으로서, 최외층의 접속 패드(120)를 노출시키기 위해 오픈부가 형성된다. 상기 솔더 레지스트층(130)은 당업계에 공지된 바에 따라, 예를 들어, 솔더레지스트 잉크, 솔더레지스트 필름 또는 캡슐화제 등으로 구성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
다음, 도 2에서 도시하는 바와 같이, 솔더 레지스트층(130) 상에 제1 오픈부에 대응되는 영역에 제2 오픈부를 갖는 솔더볼 형성용 레지스트(140)를 형성할 수 있다.
다음, 도 3 내지 도 5에서 도시하는 바와 같이, 제1 오픈부 및 제2 오픈부(141)에 솔더볼(160)을 형성할 수 있다.
상기 솔더볼(160)은 눈사람 형상으로 형성될 수 있다.
보다 상세히 설명하면, 솔더볼(160)을 형성하는 단계는, 도 3에서 도시하는 바와 같이, 제1 오픈부에 플럭스(150)를 형성할 수 있다.
다음, 도 3에서 도시하는 바와 같이, 제1 오픈부 및 제2 오픈부(141)에 원형의 솔더볼(160)을 어태치할 수 있다.
다음, 도 4에서 도시하는 바와 같이, 가열 공정을 통해 원형의 솔더볼(160)을 눈사람 형상의 솔더볼(160)로 형성할 수 있다.
이때, 솔더볼(160)은 접속 패드면을 기준으로 제1 층 및 제2 층으로 구분되며, 제1 층과 제2 층 각각의 직경(A, B)은 서로 상이하게 형성될 수 있으며, 이에 한정되지 않는다.
예를 들어, 솔더볼(160)의 제1층과 제2층의 직경은 동일하게 형성되는 것도 가능하다.
다음, 도 5에서 도시하는 바와 같이, 솔더볼 형성용 레지스트(140)를 제거할 수 있다.
이때, 솔더볼 형성용 레지스트(140)는 드라이 필름으로 이루어질 수 있다.
또한, 솔더볼 형성용 레지스트(140)는 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등의 박리액을 사용하여 제거될 수 있다.
삭제
삭제
삭제
본 발명의 실시예에 의한 솔더볼(160)은 솔더볼 형성용 레지스트(140)의 오픈 사이즈 및 높이의 조절에 따라, 다양한 형태로 구현하는 것이 가능하며, 이로 인해, 인쇄회로기판의 설계 자유도를 향상시킬 수 있다는 효과를 기대할 수 있는 것이다.
이에, 본 발명의 실시예는 설비의 공정 능력에 따라 솔더볼의 형태를 결정하는 종래에 비해, 공정 능력, 솔더 크랙 신뢰성 한계 등의 평가를 통해, 솔더볼 형성용 레지스트의 사이즈 조절, 플럭스 도포 두께 등의 최적화된 세부조건을 설정하여 솔더볼을 형성할 수 있다는 장점이 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 인쇄회로기판
110 : 베이스 기판
120 : 접속 패드
130 : 솔더 레지스트층
140 : 솔더볼 형성용 레지스트
150 : 플럭스
160 : 솔더볼
110 : 베이스 기판
120 : 접속 패드
130 : 솔더 레지스트층
140 : 솔더볼 형성용 레지스트
150 : 플럭스
160 : 솔더볼
Claims (10)
- 접속 패드를 갖는 베이스 기판;
상기 접속 패드 상에 제1 오픈부를 갖는 솔더 레지스트층; 및
상기 제1 오픈부에 형성된 솔더볼;
을 포함하고, 상기 솔더볼은 상기 솔더 레지스트층의 표면으로부터 상부 부분이 눈사람 형상인 인쇄회로기판.
- 청구항 1에 있어서,
상기 솔더볼은 상기 접속 패드면을 기준으로 제1 층 및 제2 층으로 구분되며,
상기 제1 층과 제2 층 각각의 직경은 서로 상이하거나, 또는 동일하게 형성된 인쇄회로기판.
- 삭제
- 접속 패드를 갖는 베이스 기판을 준비하는 단계;
상기 접속 패드 상에 제1 오픈부를 갖는 솔더 레지스트층을 형성하는 단계;
상기 솔더 레지스트층 상에 상기 제1 오픈부에 대응되는 영역에 제2 오픈부를 갖는 솔더볼 형성용 레지스트를 형성하는 단계; 및
상기 제1 오픈부 및 제2 오픈부에 솔더볼을 형성하는 단계;
를 포함하고, 상기 솔더볼은 상기 솔더 레지스트층의 표면으로부터 상부 부분이 눈사람 형상으로 형성된 인쇄회로기판의 제조방법.
- 청구항 4에 있어서,
상기 솔더볼을 형성하는 단계는,
상기 제1 오픈부 및 제2 오픈부에 원형의 솔더볼을 어태치하는 단계; 및
가열 공정을 통해 상기 원형의 솔더볼을 상기 눈사람 형상의 솔더볼로 형성하는 단계;
를 포함하는 인쇄회로기판의 제조방법.
- 청구항 4에 있어서,
상기 솔더볼은 상기 접속 패드면을 기준으로 제1 층 및 제2 층으로 구분되며,
상기 제1 층과 제2 층 각각의 직경은 서로 상이하거나, 또는 동일하게 형성된 인쇄회로기판의 제조방법.
- 청구항 4에 있어서,
상기 솔더볼을 형성하는 단계 이전에,
상기 제1 오픈부에 플럭스를 형성하는 단계;
를 더 포함하는 인쇄회로기판의 제조방법.
- 청구항 4에 있어서,
상기 솔더볼을 형성하는 단계 이후에,
상기 솔더볼 형성용 레지스트를 제거하는 단계;
를 더 포함하는 인쇄회로기판의 제조방법.
- 청구항 4에 있어서,
상기 솔더볼 형성용 레지스트는 드라이 필름으로 이루어진 인쇄회로기판의 제조방법.
- 삭제
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110103761A KR101516045B1 (ko) | 2011-10-11 | 2011-10-11 | 인쇄회로기판 및 그 제조방법 |
JP2012183257A JP5934057B2 (ja) | 2011-10-11 | 2012-08-22 | プリント回路基板 |
TW101130691A TWI522018B (zh) | 2011-10-11 | 2012-08-23 | 印刷電路板及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110103761A KR101516045B1 (ko) | 2011-10-11 | 2011-10-11 | 인쇄회로기판 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130039235A KR20130039235A (ko) | 2013-04-19 |
KR101516045B1 true KR101516045B1 (ko) | 2015-04-30 |
Family
ID=48439482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110103761A KR101516045B1 (ko) | 2011-10-11 | 2011-10-11 | 인쇄회로기판 및 그 제조방법 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5934057B2 (ko) |
KR (1) | KR101516045B1 (ko) |
TW (1) | TWI522018B (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9543263B2 (en) | 2013-11-12 | 2017-01-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor packaging and manufacturing method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076055A (ja) * | 2000-08-22 | 2002-03-15 | Hitachi Ltd | 半導体装置の実装方法および実装構造 |
JP2007214332A (ja) * | 2006-02-09 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 半導体実装モジュールと、この半導体実装モジュールの製造方法 |
KR20100020820A (ko) * | 2008-08-13 | 2010-02-23 | 삼성전기주식회사 | 솔더범프를 갖는 기판 및 그 제조방법 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4454454B2 (ja) * | 2004-06-29 | 2010-04-21 | 京セラ株式会社 | 半導体素子及びこの半導体素子を実装した半導体素子実装基板 |
-
2011
- 2011-10-11 KR KR1020110103761A patent/KR101516045B1/ko active IP Right Grant
-
2012
- 2012-08-22 JP JP2012183257A patent/JP5934057B2/ja active Active
- 2012-08-23 TW TW101130691A patent/TWI522018B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076055A (ja) * | 2000-08-22 | 2002-03-15 | Hitachi Ltd | 半導体装置の実装方法および実装構造 |
JP2007214332A (ja) * | 2006-02-09 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 半導体実装モジュールと、この半導体実装モジュールの製造方法 |
KR20100020820A (ko) * | 2008-08-13 | 2010-02-23 | 삼성전기주식회사 | 솔더범프를 갖는 기판 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20130039235A (ko) | 2013-04-19 |
TW201320837A (zh) | 2013-05-16 |
JP5934057B2 (ja) | 2016-06-15 |
JP2013084917A (ja) | 2013-05-09 |
TWI522018B (zh) | 2016-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8823180B2 (en) | Package on package devices and methods of packaging semiconductor dies | |
US8642393B1 (en) | Package on package devices and methods of forming same | |
US20120049366A1 (en) | Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof | |
US20170005023A1 (en) | Electronic package and fabrication method thereof | |
KR20080020069A (ko) | 반도체 패키지 및 그 제조방법 | |
US7971347B2 (en) | Method of interconnecting workpieces | |
CN102903691A (zh) | 半导体器件、封装方法和结构 | |
KR20100009941A (ko) | 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지 | |
US20080224276A1 (en) | Semiconductor device package | |
US10867956B2 (en) | Method of manufacturing a semiconductor device | |
US10290589B2 (en) | Folding thin systems | |
KR101516045B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
US20060189120A1 (en) | Method of making reinforced semiconductor package | |
US9373526B2 (en) | Chip package and method for forming the same | |
JP2008277457A (ja) | 積層型半導体装置および実装体 | |
US20150179596A1 (en) | Semiconductor package | |
US11417581B2 (en) | Package structure | |
US8680663B2 (en) | Methods and apparatus for package on package devices with reduced strain | |
KR101514525B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR101103767B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
EP4071792A1 (en) | Three-dimensional pad structure and interconnection structure for electronic devices | |
US20140027160A1 (en) | Printed circuit board and fabricating method thereof | |
US20160163629A1 (en) | Semiconductor package and method of fabricating the same | |
US10074581B2 (en) | Chip package having a patterned conducting plate and a conducting pad with a recess | |
KR20160116838A (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 5 |