KR20100000222A - 금속 배선 형성 방법 - Google Patents

금속 배선 형성 방법 Download PDF

Info

Publication number
KR20100000222A
KR20100000222A KR1020080059637A KR20080059637A KR20100000222A KR 20100000222 A KR20100000222 A KR 20100000222A KR 1020080059637 A KR1020080059637 A KR 1020080059637A KR 20080059637 A KR20080059637 A KR 20080059637A KR 20100000222 A KR20100000222 A KR 20100000222A
Authority
KR
South Korea
Prior art keywords
pattern
contact
forming
metal
nitride film
Prior art date
Application number
KR1020080059637A
Other languages
English (en)
Inventor
강명일
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080059637A priority Critical patent/KR20100000222A/ko
Publication of KR20100000222A publication Critical patent/KR20100000222A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 배선 형성 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 희생 패턴인 질화막 패턴을 절연막 패턴이 형성되기 이전에 형성하여 절연막에 패턴을 형성하기 위한 식각 공정에서 절연막의 두께가 상이하게 식각되는 것을 방지하는 데 있다.
이를 위해 본 발명은 상부에 콘택을 형성하고, 콘택의 외주연을 모두 덮도록 산화막을 형성하여 기판을 준비하는 기판 준비 단계와, 콘택의 상부를 덮도록 질화막 패턴을 형성하는 질화막 패턴 형성 단계와, 산화막의 상부를 덮도록 질화막 패턴의 외주연에 절연막 패턴을 형성하는 절연막 패턴 형성 단계와, 콘택의 상부에 형성된 질화막 패턴을 제거하여 콘택이 외부로 노출되도록 하는 질화막 제거 단계 및 노출된 콘택의 상부에 금속 패턴을 형성하는 금속 패턴 형성 단계를 포함하는 금속 배선 형성 방법을 개시한다.
절연막, 질화막, 희생 패턴, 금속 패턴, 식각

Description

금속 배선 형성 방법{METHODE FOR FORMING METAL LINE}
본 발명은 금속 배선 형성 방법에 관한 것으로서, 보다 자세하게는 희생 패턴인 질화막 패턴을 절연막 패턴이 형성되기 이전에 형성하여 절연막에 패턴을 형성하기 위한 식각 공정에서 절연막의 두께가 상이하게 식각되는 것을 방지할 수 있는 금속 배선 형성 방법에 관한 것이다.
반도체장치가 고집적화 및 고밀도화에 따라 단위 소자의 크기가 감소되고, 이에 따라, 전류 밀도가 상승하게 되어 EM(Electromigration)에 의한 금속 배선의 신뢰성이 심각한 문제를 유발한다. 이에 따라, 금속 배선의 물질로 알루미늄(Al)보다 비저항이 낮으면서 동시에 신뢰성(reliability)이 우수한 구리(Cu)를 금속 배선의 재료로 사용하고 있다.
하지만, 구리는 휘발성이 강한 화합물의 형성이 어려워 미세 패턴을 형성하기 위한 건식 식각 공정에 어려움이있기 때문에 주로 다마신(damascene) 공정으로 구리 배선을 제조하고 있다. 다마신 공정은, 먼저 절연막을 증착하고 포토리소그래피 공정을 통해 절연막을 건식 식각으로 패터닝하여 배선 영역인 트렌치를 형성하고 트렌치에 배선 패턴 물질인 구리를 갭필(gap-fill)하고 이를 화학적기계적연 마(CMP : Chemical Mechanical Polishing) 공정으로 평탄화하여 구리 배선을 형성하는 것이다.
그러나 이러한 다마신 공정은 건식 식각 공정으로 절연막을 패터닝할 때, 웨이퍼의 중앙 부분과 에지(Edge)부분의 식각이 서로 상이하게 되는 문제점이 발생된다. 이와 같이 절연막의 식각이 상이하게 되면, 구리 배선 패턴을 형성하였을 경우에 각각의 배선 패턴의 중요한 요소가 되는 면저항(Rs: Sheet Resistance)이 웨이퍼상의 위치에 따라 상이하게 된다. 그리고 절연막이 반도체 소자와 전기적으로 연결하는 콘택의 상부에 잔류하여, 콘택과 배선 패턴 사이에 전기적 연결이 되지 않을 수 있다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 희생 패턴인 질화막 패턴을 절연막 패턴이 형성되기 이전에 형성하여 절연막에 패턴을 형성하기 위한 식각 공정에서 절연막의 두께가 상이하게 식각되는 것을 방지할 수 있는 금속 배선 형성 방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 절연막의 두께를 동일하게 식각하여 절연막 패턴을 형성하므로 면저항 등과 같은 특성이 동일한 금속 패턴을 형성할 수 있는 금속 배선 형성 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 금속 배선 형성 방법은 상부에 콘택을 형성하고, 상기 콘택의 외주연을 모두 덮도록 산화막을 형성하여 기판을 준비하는 기판 준비 단계와, 상기 콘택의 상부를 덮도록 질화막 패턴을 형성하는 질화막 패턴 형성 단계와, 상기 산화막의 상부를 덮도록 상기 질화막 패턴의 외주연에 절연막 패턴을 형성하는 절연막 패턴 형성 단계와, 상기 콘택의 상부에 형성된 질화막 패턴을 제거하여 상기 콘택이 외부로 노출되도록 하는 질화막 제거 단계 및 상기 노출된 콘택의 상부에 금속 패턴을 형성하는 금속 패턴 형성 단계를 포함할 수 있다.
상기 절연막 패턴 형성 단계는 상기 질화막과 상기 산화막의 상부를 모두 덮도록 절연막을 형성하는 절연막 형성 단계 및 상기 절연막의 상부를 평탄화하여 상 기 질화막이 상기 산화막의 상부로 노출시키는 평탄화 단계를 포함할 수 있다.
상기 질화막 제거 단계에서 상기 질화막은 습식 식각으로 제거될 수 있다.
상기 질화막 패턴 형성 단계에서는 상기 콘택의 상부와 상기 콘택의 외주연에 형성된 산화막의 일부를 덮도록 형성될 수 있다.
상기 금속 패턴은 상기 질화막 패턴이 제거된 영역에 형성되어, 상기 콘택과 전기적으로 연결될 수 있다.
상술한 바와 같이, 본 발명에 의한 금속 배선 형성 방법은 희생 패턴인 질화막 패턴을 절연막 패턴이 형성되기 이전에 형성하여 절연막에 패턴을 형성하기 위한 식각 공정에서 절연막의 두께가 상이하게 식각되는 것을 방지할 수 있게 된다.
또한 상기와 같이 하여 본 발명에 의한 금속 배선 형성 방법은 절연막의 두께를 동일하게 식각하여 절연막 패턴을 형성하므로 면저항 등과 같은 특성이 동일한 금속 패턴을 형성할 수 있게 된다.
본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다. 여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 금속 배선 형성 방법을 도시한 순서도가 도시되어 있다.
도 1에서 도시된 바와 같이 금속 배선 형성 방법은 기판 준비 단계(S1), 질화막 패턴 형성 단계(S2), 절연막 패턴 형성 단계(S3), 질화막 제거 단계(S4) 및 금속 패턴 형성 단계(S5)를 포함한다. 이러한 상기 금속 배선 형성 방법은 도 2a 내지 도 2g에 도시된 단면도를 통해서 자세히 설명하고자 한다.
도 2a 내지 도 2g를 참조하면, 도 1의 금속 배선 형성 방법의 단면도가 도시되어 있다.
도 2a에 도시된 바와 같이 상기 기판 준비 단계(S1)에서는 반도체 소자(미도시)가 형성된 기판(110)에 콘택(120)과 산화막(130)을 형성하여 기판(110)을 준비한다. 일반적으로 상기 기판(110)의 상부에 산화막(130)을 형성한 후에 콘택홀을 형성하고, 상기 콘택홀에 콘택 금속을 갭필하여 콘택(120)을 형성할 수 있다. 상기 콘택(120)은 상기 기판(110)에 형성된 반도체 소자와 전기적으로 연결될 수 있다. 그리고 상기 산화막(130)은 상기 콘택(120)의 외주연에서 상기 기판(110)의 상부를 모두 덮도록 형성될 수 있다. 상기 콘택(150)은 텅스텐(W) 또는 그 등가금속 중 선택된 어느 하나로 형성될 수 있으나 여기서 그 재질을 한정하는 것은 아니다.
도 2b에 도시된 바와 같이 상기 질화막 패턴 형성 단계(S2)에서는 상기 기 판(110)의 상부에 형성된 상기 콘택(120)과 상기 산화막(130)의 상부를 모두 덮도록 일정 두께의 질화막을 증착하고, 패터닝하여 질화막 패턴(140)을 형성한다. 이때 상기 질화막 패턴(140)은 상기 콘택(120)의 상부를 모두 덮고, 상기 콘택(120)의 외주연에 형성된 상기 산화막(130)의 일부를 덮도록 형성될 수 있다. 상기 질화막 패턴(140)을 패터닝하는 방법은 포토리소그라피, 건식 식각 또는 이의 등가 방법으로 할 수 있으나, 본 발명에서 질화막 패턴(140)을 형성하는 패터닝 방법을 한정하는 것은 아니다.
도 2c 내지 도 2d에 도시된 바와 같이 상기 절연막 패턴 형성 단계(S3)에서는 상기 질화막 패턴(140)의 상부와 상기 산화막(130)의 상부를 모두 덮도록 절연막(150)을 증착하는 절연막 형성 단계(S31)와 상기 절연막(150)이 형성된 면으로 상기 질화막(140)이 노출되도록 평탄화 작업을 진행하는 평탄화 단계(S32)를 포함할 수 있다. 상기 평탄화 단계(S32)에서는 상기 질화막 패턴(140)의 상부에 형성된 상기 절연막(150)을 평탄화 하여 상기 절연막 패턴(150a)을 형성한다. 즉, 상기 질화막 패턴(140)이 형성된 이외의 영역에 상기 절연막 패턴(150a)이 형성 된다. 상기 평탄화 단계(S32)에서는 상기 절연막(150)을 평탄화하여 상기 질화막(140)이 외부로 노출되도록 상기 절연막(150)을 연마하는데, 상기 질화막(140)이 외부로 노출된 이후에도 상기 질화막(140)의 상부에 형성된 상기 절연막(150)이 모두 제거될 수 있도록 일정시간 연마를 더 진행할 수 있다. 상기 절연막 형성은 열산화(thermal oxidation), 화학기상 증착(CVD, chemical vapor deposition), 물리기 상증착(PVD, physical vapor deposition) 및 그 등가 방법 중 선택된 어느 하나를 이용하여 형성할 수 있으나, 여기서 그 방법을 한정하는 것은 아니다. 상기 평탄화는 화학적 기계적 연마(CMP, chemical mechanical polish) 및 그 등가 방법 중 선택된 어느 하나의 방법에 의해 형성할 수 있으며, 여기서 그 방법을 한정하는 것은 아니다.
도 2e에 도시된 바와 같이 상기 질화막 제거 단계(S4)에서는 상기 절연막 패턴(150a)의 상부로 노출된 상기 질화막 패턴(140)을 제거하여 상기 콘택(120)의 상부가 외부로 노출되도록 한다. 상기 질화막 패턴(140)은 습식 식각으로 제거할 수 있다. 그리고 상기 질화막 패턴(140)은 습식식각으로 제거할 수 있으므로, 상기 콘택의 상부에 질화막이 잔류하는 것을 방지할 수 있고, 질화막 패턴(140)의 하부에 노출된 콘택(120)과 산화막(130)에 영향을 주지 않고 질화막 패턴(140)만 제거할 수 있다. 그리고 평탄화 공정(S32)단계에서 상기 절연막 패턴(150a)과 상기 질화막 패턴(140)의 높이가 동일하게 하고, 그후에 질화막 패턴(140)을 습식 식각으로 제거하므로 동일한 깊이로 트랜치(150b)를 형성할 수 있다. 상기 질화막 패턴(140)의 제거는 인산(H3PO4) 또는 그의 혼합물을 이용하여 습식 식각으로 제거할 수 있다.
도 2f 내지 도 2g에 도시된 바와 같이 상기 금속 패턴 형성 단계(S5)에서는 상기 질화막 제거 단계(S4)에서 상기 절연막 패턴(150a)의 상부로 노출된 상기 콘 택(120)의 상부에 금속(160)을 증착한다. 이때, 상기 트랜치(150b)에도 상기 금속(160)이 갭필 된다. 그리고 증착된 상기 금속(160)을 평탄화하여 상기 절연막 패턴(150a)의 상부를 덮는 금속을 제거함으로써, 금속 패턴(160a)을 형성할 수 있다. 즉, 상기 금속 패턴(160a)는 상기 질화막 패턴(140)이 제거된 영역에 형성된다. 상기 금속 패턴(160a)은 바람직하게 구리(Cu)가 사용될 수 있으나, 여기서 그 금속 재질을 한정하는 것은 아니다.
본 발명에서는 절연막 패턴(150a)을 형성하기 이전에 희생 패턴인 질화막 패턴(140)을 형성하여 절연막(150)에 패턴을 형성하기 위한 건식 식각 공정에서 절연막(150)의 두께가 상이하게 식각되는 것을 방지할 수 있다. 그러므로 절연막(150)의 두께가 상이하게 식각되어, 절연막(150)이 콘택(120)의 상부에 잔존하게 되어 금속 패턴(160a)과 콘택(120)이 연결되지 않는 불량을 방지할 수 있다. 그리고 상기 질화막 패턴(140)은 습식 식각을 통해 제거되므로, 콘택(120)의 상부에 질화막 패턴(140)이 잔존하는 것을 방지할 수 있다. 그리고 희생 패턴인 상기 질화막 패턴(140)을 형성한 후에 상기 절연막 패턴(150a)를 형성하므로, 상기 절연막(150)을 건식 식각으로 패턴 형성할 때 발생되는 식각 두께의 차이를 없앨 수 있으므로, 균일한 특성을 갖는 금속 패턴(160a)을 형성할 수 있다.
이상에서 설명한 것은 본 발명에 의한 금속 배선 형성 방법을 실시하기 위한하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1은 본 발명의 일 실시예에 따른 금속 배선 형성 방법을 도시한 순서도이다.
도 2a 내지 도 2g는 도 1의 금속 배선 형성 방법을 도시한 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
110; 기판 120; 콘택
130; 산화막 140; 질화막 패턴
150a; 절연막 패턴 160a; 금속 패턴

Claims (5)

  1. 상부에 콘택을 형성하고, 상기 콘택의 외주연을 모두 덮도록 산화막을 형성하여 기판을 준비하는 기판 준비 단계;
    상기 콘택의 상부를 덮도록 질화막 패턴을 형성하는 질화막 패턴 형성 단계;
    상기 산화막의 상부를 덮도록 상기 질화막 패턴의 외주연에 절연막 패턴을 형성하는 절연막 패턴 형성 단계;
    상기 콘택의 상부에 형성된 질화막 패턴을 제거하여 상기 콘택이 외부로 노출되도록 하는 질화막 제거 단계; 및
    상기 노출된 콘택의 상부에 금속 패턴을 형성하는 금속 패턴 형성 단계를 포함하여 이루어진 것을 특징으로 하는 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 절연막 패턴 형성 단계는
    상기 질화막과 상기 산화막의 상부를 모두 덮도록 절연막을 형성하는 절연막 형성 단계; 및
    상기 절연막의 상부를 평탄화하여 상기 질화막이 상기 산화막의 상부로 노출시키는 평탄화 단계를 포함하여 이루어진 것을 특징으로 하는 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 질화막 제거 단계에서 상기 질화막은 습식 식각으로 제거되는 것을 특징으로 하는 금속 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 질화막 패턴 형성 단계에서는 상기 콘택의 상부와 상기 콘택의 외주연에 형성된 산화막의 일부를 덮도록 형성되는 것을 특징으로 하는 금속 배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 금속 패턴은 상기 질화막 패턴이 제거된 영역에 형성되어, 상기 콘택과 전기적으로 연결되는 것을 특징으로 하는 금속 배선 형성 방법.
KR1020080059637A 2008-06-24 2008-06-24 금속 배선 형성 방법 KR20100000222A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080059637A KR20100000222A (ko) 2008-06-24 2008-06-24 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080059637A KR20100000222A (ko) 2008-06-24 2008-06-24 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20100000222A true KR20100000222A (ko) 2010-01-06

Family

ID=41810644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080059637A KR20100000222A (ko) 2008-06-24 2008-06-24 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20100000222A (ko)

Similar Documents

Publication Publication Date Title
US7727888B2 (en) Interconnect structure and method for forming the same
TWI316739B (en) Methods of forming dual-damascene metal wiring patterns for integrated circuit devices and wiring patterns formed thereby
US7193327B2 (en) Barrier structure for semiconductor devices
JP2005340808A (ja) 半導体装置のバリア構造
KR20030027817A (ko) 마스크 층 및 집적 회로 장치의 듀얼 대머신 상호 연결구조물 형성 방법과 집적 회로 장치 상에서 상호 연결구조물을 형성하는 방법
KR100791697B1 (ko) 반도체 소자의 금속 배선 구조 및 이의 형성 방법
JP2008098521A (ja) 半導体装置及び半導体装置の製造方法
US10453794B2 (en) Interconnect structure for semiconductor devices
US20020173079A1 (en) Dual damascene integration scheme using a bilayer interlevel dielectric
US7662711B2 (en) Method of forming dual damascene pattern
KR20100000222A (ko) 금속 배선 형성 방법
KR101168507B1 (ko) 반도체 소자 및 그 형성 방법
KR20010009036A (ko) 반도체장치의 배선 및 그 연결부 형성방법
JP5720381B2 (ja) 半導体装置の製造方法
JP2005150682A (ja) 半導体素子の金属配線の形成方法
JP4064595B2 (ja) 半導体装置の製造方法
US6642139B1 (en) Method for forming interconnection structure in an integration circuit
KR100289672B1 (ko) 자기배열된언랜디드비아의금속화방법
KR20070052452A (ko) 반도체 소자의 금속배선 제조방법
KR101882753B1 (ko) 반도체 소자 및 그 제조 방법
KR101034929B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100859477B1 (ko) 반도체 소자 형성 방법
KR100755112B1 (ko) 반도체 소자의 인덕터 제조 방법
KR100784105B1 (ko) 반도체 소자의 제조 방법
KR100889544B1 (ko) 반도체 소자 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application