KR20090130507A - 드라이버 집적회로 칩의 패드 배치 구조 - Google Patents

드라이버 집적회로 칩의 패드 배치 구조 Download PDF

Info

Publication number
KR20090130507A
KR20090130507A KR1020080056179A KR20080056179A KR20090130507A KR 20090130507 A KR20090130507 A KR 20090130507A KR 1020080056179 A KR1020080056179 A KR 1020080056179A KR 20080056179 A KR20080056179 A KR 20080056179A KR 20090130507 A KR20090130507 A KR 20090130507A
Authority
KR
South Korea
Prior art keywords
power
integrated circuit
power pad
pad
driver integrated
Prior art date
Application number
KR1020080056179A
Other languages
English (en)
Other versions
KR100992415B1 (ko
Inventor
최정철
김언영
나준호
김대성
한대근
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020080056179A priority Critical patent/KR100992415B1/ko
Priority to EP09766779A priority patent/EP2302446A4/en
Priority to JP2011513409A priority patent/JP5511802B2/ja
Priority to PCT/KR2009/002692 priority patent/WO2009154354A2/ko
Priority to US12/997,206 priority patent/US8541888B2/en
Priority to CN2009801208428A priority patent/CN102057320B/zh
Priority to TW098118930A priority patent/TWI400518B/zh
Publication of KR20090130507A publication Critical patent/KR20090130507A/ko
Application granted granted Critical
Publication of KR100992415B1 publication Critical patent/KR100992415B1/ko
Priority to US13/971,558 priority patent/US9118324B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 액정표시장치의 드라이버 집적회로 칩의 패드 배치 구조에 관한 것으로, 특히 드라이버 집적회로 칩을 액정 패널에 칩-온-글래스(Chip On Glass:COG) 방식으로 접착 시 칩 내부의 전원 패드를 칩의 모서리의 네 방향에 모두 배치함으로써 드라이버 집적회로 칩과 액정 패널의 접착 성능을 향상시킬 수 있는 드라이버 집적회로 칩의 패드 배치 구조에 관한 것이다.
본 발명에 따른 드라이버 집적회로 칩의 패드 배치 구조에 의하면 드라이버 집적회로 칩 내부의 전원 패드를 칩의 모서리의 네 방향에 배치함으로써 드라이버 집적회로 칩과 액정표시패널의 접착시 드라이버 집적회로 칩에 가해지는 힘이 균일하지 않은 경우에도 드라이버 집적회로 칩과 액정표시패널의 접착성능을 향상시킬 수 있는 장점이 있다.
COG, 드라이버 집적회로, 액정표시장치, 패드배치구조

Description

드라이버 집적회로 칩의 패드 배치 구조{Pad layout structure of driver IC chip}
본 발명은 액정표시장치의 드라이버 집적회로 칩의 패드 배치 구조에 관한 것으로, 특히 드라이버 집적회로 칩을 액정 패널에 칩-온-글래스(Chip On Glass:COG) 방식으로 접착 시 칩 내부의 전원 패드를 칩의 모서리의 네 방향에 모두 배치함으로써 드라이버 집적회로 칩과 액정 패널의 접착 성능을 향상시킬 수 있는 드라이버 집적회로 칩의 패드 배치 구조에 관한 것이다.
액정디스플레이(Liquid Crystal Display, LCD)는 인가전압에 따라 액정분자들의 배열 상태가 달라지는 특징을 이용하여 액정으로 빛을 통과시킴에 의해 영상 데이터가 디스플레이되는 소자를 의미한다. 이 가운데서 최근 가장 활발하게 사용되고 있는 소자는 실리콘 집적회로의 제조기술을 이용하여 만드는 박막 트랜지스터(Thin Film Transistor, TFT)형 액정디스플레이(LCD)이다.
도 1은 일반적인 액정디스플레이의 구조를 개략적으로 나타내는 도면이다.
박막 트랜지스터(Thin Film Transistor, TFT)형 액정디스플레이(LCD)는 서로 대향하는 박막트랜지스터 어레이 기판과 컬러필터 기판이 일정한 간격을 두고 합착 되고, 그 일정한 이격공간에 액정층이 주입된 액정표시패널(30)과 이를 구동하기 위한 구동회로로 구성된다.
상기 구동회로는 매 프레임마다 게이트라인들에 주사신호를 순차적으로 인가하는 게이트 드라이버 집적회로(40)와, 게이트 드라이버 집적회로의 주사신호에 대응하여 소오스라인을 구동하는 소오스 드라이버 집적회로(20)와, 게이트 드라이버 집적회로(40) 및 소오스 드라이버 집적회로(20)를 제어하고 픽셀 데이터를 출력하는 타이밍 제어부(10) 및 액정표시장치에서 사용되는 여러 가지 구동 전압들을 공급하는 전원공급부(미도시)로 구성된다.
일반적으로 상기 드라이버 집적회로를 액정표시패널과 연결하는 방법으로는 고분자물질로 만들어진 얇은 신축성 필름, 즉 TCP(Tape Carrier Package) 상에 드라이버 집적회로를 실장하고 이 필름을 액정표시패널과 연결함으로써 드라이버 집적회로를 액정표시패널과 전기적으로 연결하는 TAB(Tape Automated Bonding)방식과 상기 드라이버 집적회로를 액정표시패널의 유리기판 위에 범프(bump)를 사용하여 직접 실장하여 연결하는 칩-온-글래스(Chip On Glass:이하 'COG'라 한다.)방식이 있다.
종래에는 접속성이 좋고 개량하기 쉬운 TAB방식을 많이 사용하였으나 최근 들어서는 미세실장기술이 발전함에 따라 소형화하기 쉽고 제조단가가 낮은 COG방식이 주로 사용되고 있다.
COG방식이란 드라이버 집적회로의 출력전극을 패드에 직접 연결하여 기판과 드라이버 집적회로를 일체화시키는 방법이다. 상기 COG방식에서는 범프와 패드를 접착하는 공정 시 범프와 패드 사이에 위치한 도전성 입자를 통하여 접착하게 된다.
또한 상기 COG 방식에서 액정표시패널에 실장되는 드라이버 집적회로 칩들은 신호라인들이 박막트랜지스터 어레이 기판 상에 직접 실장되는 라인-온-글래스(Line On Glass:이하 'LOG'라 한다. )방식으로 상호 접속되고, 타이밍제어부 및 전원공급부로부터 제어신호 및 구동 전압들을 공급받게 된다.
도 2는 종래의 COG 방식으로 실장되는 드라이버 집적회로 칩의 패드 배치 구조를 나타내는 도면이다.
도 2에 도시된 바와 같이 드라이버 집적회로 칩의 경우 액정디스플레이 애플리케이션(application)의 특성상 좌우 방향의 길이가 상하 방향의 길이보다 매우 긴 직사각형의 모양을 갖는 것이 일반적이다.
종래의 COG 방식으로 실장되는 드라이버 집적회로 칩(200)은 중앙에 내부회로(210)가 배치되고 내부 회로의 외곽의 상변에 입력패드(Input pad, 220)가 배치되며 하변에는 출력패드(output pad, 230)가 배치된다. 이 외에도 드라이버 집적회로 칩에는 전원 공급 라인 및 전원 패드(241a ~ 241d, 242a ~ 242d) 등이 배치되어야 한다.
이와 같이 드라이버 집적회로 칩에 내부회로, 입력패드 및 출력패드 외에 전원 공급 라인과 전원 패드 등을 모두 설계하는 경우 드라이버 집적회로 칩이 실장되는 판넬의 크기가 커져야 하고 따라서 글래스의 효율을 저하시키는 문제가 있었다.
따라서 종래에는 소스 드라이버 집적회로 칩 및 게이트 드라이버 집적회로 칩을 설계함에 있어서 칩의 전원 라인(Power line)과 접지 라인(Ground line)이 차지하는 면적을 작게 하기 위해 전원 패드(Power pad)와 접지 패드(Ground pad)를 드라이버 집적회로 칩의 입력 패드(input pad) 부분에 배치하거나 칩의 좌측 또는 우측의 측면(A) 부분에 배치하였다.
이와 같이 전원 패드(VDD1, VDD2)와 접지 패드(VSS1, VSS2)가 드라이버 집적회로 칩의 입력 패드(input pad) 부분 또는 드라이버 집적회로 칩의 측면(A) 부분에 배치되었을 때는, 접착을 가하는 힘이 드라이버 집적회로 칩의 모서리의 4방향에 대해 균등하지 아니하면 회로가 정상적으로 동작하지 않는 문제가 있다.
즉, 전원 패드 및 접지 패드가 입력 패드(input pad)의 위치에만 존재하는 경우 접착을 위해 입력 패드 부분에 가해지는 힘이 출력 패드 부분에 가해지는 힘보다 크면 출력 패드 부분의 접착력이 약해져서 화상 불량이 발생된다. 반대로 출력 패드 부분에 가해지는 힘이 입력 패드 부분에 가해지는 힘보다 크면 전원 패드(VDD1, VDD2) 및 접지 패드(VSS1, VSS2)의 접착력이 약해져서 화상 노이즈나 주파수 불량 등의 여러 가지 문제가 발생하게 된다.
이와 같이 종래의 소스 드라이버 집적회로 칩 및 게이트 드라이버 집적회로 칩은 칩의 한쪽 방향에만 전원 패드와 접지 패드가 배치됨으로써 접착을 위해 칩에 가해지는 힘이 어느 한쪽 방향에서 불균등해 지는 경우 화상 불량이나 주파수 불량 등을 발생시키는 문제가 있었다.
본 발명이 해결하고자 하는 기술적 과제는, 드라이버 집적회로 칩 내부의 전원 패드를 칩의 모서리의 네 방향에 배치함으로써 드라이버 집적회로 칩과 액정 패널의 접착시의 문제를 최소화 할 수 있는 드라이버 집적회로 칩의 패드 배치 구조를 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 드라이버 집적회로 칩의 패드 배치 구조는 액정표시패널에 실장되는 드라이버 집적회로 칩의 패드 배치 구조에 있어서, 상기 드라이버 집적회로 칩에 제1전원(VDD1)을 공급하기 위한 제1전원 패드, 상기 드라이버 집적회로 칩에 제2전원(VSS1)을 공급하기 위한 제2전원 패드, 상기 드라이버 집적회로 칩에 제3전원(VDD2)을 공급하기 위한 제3전원 패드 및 상기 드라이버 집적회로 칩에 제4전원(VSS2)을 공급하기 위한 제4전원 패드를 구비하는 전원패드부가 상기 드라이버 집적회로 칩의 네 곳의 모서리에 배치되는 것을 특징으로 한다.
본 발명에 따른 드라이버 집적회로 칩의 패드 배치 구조에 의하면 드라이버 집적회로 칩 내부의 전원 패드를 칩의 모서리의 네 방향에 배치함으로써 드라이버 집적회로 칩과 액정표시패널의 접착시 드라이버 집적회로 칩에 가해지는 힘이 균일하지 않은 경우에도 드라이버 집적회로 칩과 액정표시패널의 접착성능을 향상시킬 수 있는 장점이 있다.
본 발명의 핵심적인 아이디어는 드라이버 집적회로 칩 내부의 전원 패드를 칩의 모서리의 네 방향에 배치함으로써 드라이버 집적회로 칩과 액정표시패널의 접착시의 문제를 최소화 할 수 있는 드라이버 집적회로 칩의 패드 배치 구조를 제공하는 것이다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
도 3은 본 발명에 따른 드라이버 집적회로 칩의 패드 배치 구조를 나타내는 도면이다.
도 3을 참고하면 본 발명에 따른 드라이버 집적회로 칩은 중앙에 내부회로(310)가 배치되고 내부 회로의 외곽의 상측면에 입력패드(320)가 배치되며 하측면에는 출력패드(330)가 배치된다.
다만 상기 드라이버 집적회로 칩의 입력패드 부분 또는 측면에만 전원패드가 배치되었던 종래의 드라이버 집적회로 칩과 달리 본 발명에 따른 드라이버 집적회로 칩은 상기 드라이버 집적회로 칩의 네 곳의 모서리 및 좌측면과 우측면에 전원패드부를 구비한다.
설명의 편의상 상기 드라이버 집적회로 칩의 네 곳의 모서리에 배치된 전원패드부(341 내지 344)를 모서리전원패드부로 칭하고, 상기 드라이버 집적회로 칩의 좌측면과 우측면에 배치된 전원패드부를 측면전원패드부(345, 346)로 칭한다.
한편 상기 전원패드부에는 전원을 공급하는 전원공급라인(351 내지 354)이 연결되어 있으며 상기 전원공급라인들은 라인-온-글래스(LOG)방식으로 유리 기판위에 접착된다.
상기 모서리전원패드부(341 내지 344) 및 측면전원패드부(345,346)는 상기 드라이버 집적회로 칩에 제1전원(VDD1)을 공급하기 위한 제1전원패드(341a 내지 346a), 제2전원(VSS1)을 공급하기 위한 제2전원 패드(341b 내지 346b), 제3전원(VDD2)을 공급하기 위한 제3전원 패드(341c 내지 346c) 및 제4전원(VSS2)을 공급하기 위한 제4전원 패드(341d 내지 346d)를 각각 구비한다.
이때 상기 제1전원(VDD1)은 디지털 신호 처리를 위한 공급전원으로 사용될 수 있고, 상기 제2전원(VSS1)은 디지털 신호 처리를 위한 접지전원으로 사용될 수 있다. 또한 상기 제3전원(VDD2)은 아날로그 신호 처리를 위한 공급전원으로 사용될 수 있으며, 상기 제4전원(VSS2)은 아날로그 신호 처리를 위한 접지전원으로 사용될 수 있다.
상기 드라이버 집적회로 칩의 좌측 상면에 배치된 모서리전원패드부(341)는 드라이버 집적회로 칩의 측면에 배치된 측면전원패드부(345, 346)중 가까운 곳에 위치한 좌측의 측면전원패드부(345)와 연결된다. 이때 상기 모서리전원패드부(341)의 제1전원패드(341a)와 측면전원패드부(345)의 제1전원패드(345a)는 제1전원패드연결라인(361a)에 의해 연결되며, 상기 모서리전원패드부(341)의 제2전원패드(341b)와 측면전원패드부(345)의 제2전원패드(345b)는 제2전원패드연결라인(361b)에 의해 연결된다.
한편, 상기 드라이버 집적회로 칩의 좌측 하면에 배치된 모서리전원패드 부(343)는 드라이버 집적회로 칩의 측면에 배치된 측면전원패드부(345, 346)중 가까운 곳에 위치한 좌측의 측면전원패드부(345)와 연결된다. 이때 상기 모서리전원패드부(343)의 제3전원패드(343c)와 측면전원패드부(345)의 제3전원패드(345c)는 제3전원패드연결라인(361c)에 의해 연결되며, 상기 모서리전원패드부(343)의 제4전원패드(343d)와 측면전원패드부(345)의 제4전원패드(345d)는 제4전원패드연결라인(361d)에 의해 연결된다.
상기 제1전원패드연결라인(361a)과 제2전원패드연결라인(361b) 및 제3전원패드연결라인(361c)과 제4전원패드연결라인(361d)은 상기 드라이버 집적회로 칩 위를 바이패스하여 라인-온-글래스(LOG) 방식으로 글래스 기판에 실장되거나 상기 드라이버 집적회로 칩 내부에 형성될 수 있다.
한편, 상기 드라이버 집적회로 칩의 우측 상면에 배치된 모서리전원패드부(342)는 드라이버 집적회로 칩의 측면에 배치된 측면전원패드부(345, 346)중 가까운 곳에 위치한 우측의 측면전원패드부(346)와 연결된다. 이때 상기 모서리전원패드부(342)의 제1전원패드(342a)와 측면전원패드부(346)의 제1전원패드(346a)는 제1전원패드연결라인(362a)에 의해 연결되며, 상기 모서리전원패드부(342)의 제2전원패드(342b)와 측면전원패드부(346)의 제2전원패드(346b)는 제2전원패드연결라인(362b)에 의해 연결된다.
또한, 상기 드라이버 집적회로 칩의 우측 하면에 배치된 모서리전원패드부(344)는 드라이버 집적회로 칩의 측면에 배치된 측면전원패드부(345, 346)중 가까운 곳에 위치한 우측의 측면전원패드부(346)와 연결된다. 이때 상기 모서리전원 패드부(344)의 제3전원패드(344c)와 측면전원패드부(346)의 제3전원패드(346c)는 제3전원패드연결라인(362c)에 의해 연결되며, 상기 모서리전원패드부(344)의 제4전원패드(344d)와 측면전원패드부(346)의 제4전원패드(346d)는 제4전원패드연결라인(362d)에 의해 연결된다.
상기 제1전원패드연결라인(362a)과 제2전원패드연결라인(362b) 및 제3전원패드연결라인(362c)과 제4전원패드연결라인(362d)은 상기 드라이버 집적회로 칩 위를 바이패스하여 라인-온-글래스(LOG) 방식으로 글래스 기판에 실장되거나 상기 드라이버 집적회로 칩 내부에 형성될 수 있다.
즉, 본 발명에 따른 드라이버 집적회로 칩의 패드 배치 구조에 의하면 드라이버 집적회로 칩 내부의 전원패드부(341 ~ 346)가 드라이버 집적회로 칩 모서리의 네 방향 및 좌우 측면에 배치되고, 상기 전원패드부내의 제1전원패드(341a ~ 346a) 내지 제4전원패드(341d ~ 346d)를 서로 연결하기 위한 제1전원패드연결라인(361a, 362a) 내지 제4전원패드연결라인(361d, 362d)이 드라이버 집적회로 칩을 바이패스하여 연결된다.
상기 드라이버 집적회로 칩의 모서리의 네 방향 및 좌우 측면에 배치된 전원패드들이 모두 액정표시패널상에 LOG로 연결됨으로써 드라이버 집적회로 칩과 액정표시패널의 접합시의 문제점을 최소화 할 수 있게 된다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누 구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 일반적인 액정디스플레이의 구조를 개략적으로 나타내는 도면이다.
도 2는 종래의 COG 방식으로 실장되는 드라이버 집적회로 칩의 패드 배치 구조를 나타내는 도면이다.
도 3은 본 발명에 따른 드라이버 집적회로 칩의 패드 배치 구조를 나타내는 도면이다.

Claims (10)

  1. 액정표시패널에 실장되는 드라이버 집적회로 칩의 패드 배치 구조에 있어서,
    상기 드라이버 집적회로 칩에 제1전원(VDD1)을 공급하기 위한 제1전원 패드;
    상기 드라이버 집적회로 칩에 제2전원(VSS1)을 공급하기 위한 제2전원 패드;
    상기 드라이버 집적회로 칩에 제3전원(VDD2)을 공급하기 위한 제3전원 패드; 및
    상기 드라이버 집적회로 칩에 제4전원(VSS2)을 공급하기 위한 제4전원 패드;를 구비하는 전원패드부가 상기 드라이버 집적회로 칩의 네 곳의 모서리에 배치되는 것을 특징으로 하는 드라이버 집적회로 칩의 패드 배치 구조.
  2. 제1항에 있어서,
    상기 드라이버 집적회로 칩의 좌측면 및 우측면 중 적어도 한 곳에 상기 전원패드부가 더 배치되는 것을 특징으로 하는 드라이버 집적회로 칩의 패드 배치 구조.
  3. 제2항에 있어서,
    상기 드라이버 집적회로 칩의 네 곳의 모서리에 배치된 모서리전원패드부는 상기 드라이버 집적회로 칩의 좌측면 또는 우측면에 배치된 측면전원패드부 중 상기 모서리전원패드부로부터 가까운 곳에 위치한 측면전원패드부와 서로 연결되어 있는 것을 특징으로 하는 드라이버 집적회로 칩의 패드 배치 구조.
  4. 제3항에 있어서,
    상기 모서리전원패드부의 상기 제1전원패드 및 상기 제2전원패드와 상기 측면전원패드부의 상기 제1전원패드 및 상기 제2전원패드가 제1전원패드연결라인 및 상기 제2전원패드연결라인에 의해 서로 연결되는 것을 특징으로 하는 드라이버 집적회로 칩의 패드 배치 구조.
  5. 제4항에 있어서,
    상기 모서리전원패드부의 상기 제3전원패드 및 상기 제4전원패드와 상기 측면전원패드부의 상기 제3전원패드 및 상기 제4전원패드가 제3전원패드연결라인 및 상기 제4전원패드연결라인에 의해 서로 연결되는 것을 특징으로 하는 드라이버 집적회로 칩의 패드 배치 구조.
  6. 제5항에 있어서,
    상기 제1전원패드연결라인 내지 상기 제4전원패드연결라인은 상기 드라이버 집적회로 칩 위를 바이패스하여 연결되는 것을 특징으로 하는 드라이버 집적회로 칩의 패드 배치 구조.
  7. 제6항에 있어서,
    상기 제1전원패드연결라인 내지 상기 제4전원패드연결라인은 라인-온-글래스(LOG) 방식으로 연결되는 것을 특징으로 하는 드라이버 집적회로 칩의 패드 배치 구조.
  8. 제4항 내지 제7항 중 어느 하나의 항에 있어서,
    상기 제1전원은 디지털 신호 처리를 위한 공급전원이고,
    상기 제2전원은 디지털 신호 처리를 위한 접지전원인 것을 특징으로 하는 드라이버 집적회로 칩의 패드 배치 구조.
  9. 제4항 내지 제7항 중 어느 하나의 항에 있어서,
    상기 제3전원은 아날로그 신호 처리를 위한 공급전원이고,
    상기 제4전원은 아날로그 신호 처리를 위한 접지전원인 것을 특징으로 하는 드라이버 집적회로 칩의 패드 배치 구조.
  10. 제4항 내지 제7항 중 어느 하나의 항에 있어서,
    상기 드라이버 집적회로 칩은 상기 액정표시패널에 칩-온-글래스(COG) 방식으로 실장되는 것을 특징으로 하는 드라이버 집적회로 칩의 패드 배치 구조.
KR1020080056179A 2008-06-16 2008-06-16 드라이버 집적회로 칩의 패드 배치 구조 KR100992415B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020080056179A KR100992415B1 (ko) 2008-06-16 2008-06-16 드라이버 집적회로 칩의 패드 배치 구조
EP09766779A EP2302446A4 (en) 2008-06-16 2009-05-22 TOPOLOGICAL RANGE STRUCTURE OF A CONTROL IC CHIP
JP2011513409A JP5511802B2 (ja) 2008-06-16 2009-05-22 ドライバ集積回路チップのパッド配置構造
PCT/KR2009/002692 WO2009154354A2 (ko) 2008-06-16 2009-05-22 드라이버 집적회로 칩의 패드 배치 구조
US12/997,206 US8541888B2 (en) 2008-06-16 2009-05-22 Pad layout structure of a driver IC chip
CN2009801208428A CN102057320B (zh) 2008-06-16 2009-05-22 驱动ic芯片的焊垫布局基板
TW098118930A TWI400518B (zh) 2008-06-16 2009-06-06 驅動ｉｃ晶片之焊墊佈局構造
US13/971,558 US9118324B2 (en) 2008-06-16 2013-08-20 Driver IC chip and pad layout method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080056179A KR100992415B1 (ko) 2008-06-16 2008-06-16 드라이버 집적회로 칩의 패드 배치 구조

Publications (2)

Publication Number Publication Date
KR20090130507A true KR20090130507A (ko) 2009-12-24
KR100992415B1 KR100992415B1 (ko) 2010-11-05

Family

ID=41434522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080056179A KR100992415B1 (ko) 2008-06-16 2008-06-16 드라이버 집적회로 칩의 패드 배치 구조

Country Status (7)

Country Link
US (1) US8541888B2 (ko)
EP (1) EP2302446A4 (ko)
JP (1) JP5511802B2 (ko)
KR (1) KR100992415B1 (ko)
CN (1) CN102057320B (ko)
TW (1) TWI400518B (ko)
WO (1) WO2009154354A2 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013100735A1 (ko) * 2011-12-28 2013-07-04 주식회사 실리콘웍스 소스드라이버 집적회로 및 소스드라이버 집적회로를 포함하는 디스플레이 장치
KR20160126765A (ko) * 2015-04-24 2016-11-02 주식회사 실리콘웍스 구동 드라이버
US9588384B2 (en) 2013-07-11 2017-03-07 Samsung Display Co., Ltd. Display device and electronic device having the same
KR20200009495A (ko) * 2018-07-19 2020-01-30 주식회사 실리콘웍스 소스 드라이버 집적 회로와 그 제조방법 및 그를 포함한 표시장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101922023B1 (ko) 2012-02-20 2018-11-26 삼성전자주식회사 디스플레이장치 및 그 제어방법
US9639214B2 (en) * 2013-07-22 2017-05-02 Synaptics Incorporated Utilizing chip-on-glass technology to jumper routing traces
KR102115475B1 (ko) 2013-09-27 2020-05-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치용 일체형 구동 장치
US9608681B1 (en) 2015-09-29 2017-03-28 Silicon Laboratories Inc. Output driver architecture with low spur noise
KR102540732B1 (ko) 2018-07-20 2023-06-08 주식회사 엘엑스세미콘 소스 드라이브 ic 및 이를 포함하는 디스플레이 장치
CN110221462B (zh) * 2019-06-19 2024-05-17 深圳天德钰科技股份有限公司 显示面板、驱动器及软性电路板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2994163B2 (ja) * 1993-01-28 1999-12-27 シャープ株式会社 平面型表示装置
KR0148077B1 (ko) * 1994-08-16 1998-08-01 김광호 분리된 다이 패드를 갖는 반도체 패키지
JP3980066B2 (ja) * 1996-09-20 2007-09-19 株式会社ルネサステクノロジ 液晶表示装置の製造方法
JPH1195241A (ja) * 1997-09-17 1999-04-09 Citizen Watch Co Ltd 液晶表示装置
JPH1195243A (ja) * 1997-09-22 1999-04-09 Citizen Watch Co Ltd 液晶表示装置の電極駆動ｉｃ
JPH11109309A (ja) * 1997-10-01 1999-04-23 Citizen Watch Co Ltd 液晶表示装置および走査電極駆動ｉｃ
JP4112675B2 (ja) 1998-04-10 2008-07-02 シチズンホールディングス株式会社 液晶駆動ｉｃ、液晶駆動ｉｃ用基板、及びそれらを用いた液晶駆動装置
JP2002328390A (ja) * 2001-02-23 2002-11-15 Citizen Watch Co Ltd 液晶表示装置および走査電極駆動ｉｃ
JP2003108021A (ja) * 2001-09-28 2003-04-11 Hitachi Ltd 表示装置
KR100531590B1 (ko) * 2002-06-06 2005-11-28 알프스 덴키 가부시키가이샤 액정표시장치 및 액정표시장치의 제조방법
JP4004994B2 (ja) 2003-06-05 2007-11-07 株式会社アドバンスト・ディスプレイ 表示装置
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
US6927498B2 (en) * 2003-11-19 2005-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad for flip chip package
KR20060034034A (ko) 2004-10-18 2006-04-21 삼성전자주식회사 구동칩 및 이를 갖는 표시장치
KR100632807B1 (ko) * 2004-11-26 2006-10-16 삼성전자주식회사 반도체 칩 및 그를 포함하는 탭 패키지
KR100987479B1 (ko) * 2005-12-19 2010-10-13 삼성전자주식회사 반도체 칩 및 이를 이용한 반도체 칩 패키지
JP2007227579A (ja) * 2006-02-23 2007-09-06 Hitachi Displays Ltd 表示装置
KR20080000369A (ko) 2006-06-27 2008-01-02 삼성전자주식회사 액정 디스플레이 장치용 패드 및 액정 디스플레이 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013100735A1 (ko) * 2011-12-28 2013-07-04 주식회사 실리콘웍스 소스드라이버 집적회로 및 소스드라이버 집적회로를 포함하는 디스플레이 장치
US9287215B2 (en) 2011-12-28 2016-03-15 Silicon Works Co., Ltd. Source driver integrated circuit and display device comprising source driver integrated circuit
US9588384B2 (en) 2013-07-11 2017-03-07 Samsung Display Co., Ltd. Display device and electronic device having the same
KR20160126765A (ko) * 2015-04-24 2016-11-02 주식회사 실리콘웍스 구동 드라이버
KR20200009495A (ko) * 2018-07-19 2020-01-30 주식회사 실리콘웍스 소스 드라이버 집적 회로와 그 제조방법 및 그를 포함한 표시장치

Also Published As

Publication number Publication date
JP5511802B2 (ja) 2014-06-04
TWI400518B (zh) 2013-07-01
JP2011524544A (ja) 2011-09-01
US8541888B2 (en) 2013-09-24
KR100992415B1 (ko) 2010-11-05
CN102057320B (zh) 2013-07-03
WO2009154354A3 (ko) 2010-02-11
WO2009154354A2 (ko) 2009-12-23
TW201000997A (en) 2010-01-01
CN102057320A (zh) 2011-05-11
EP2302446A2 (en) 2011-03-30
EP2302446A4 (en) 2012-08-08
US20110089576A1 (en) 2011-04-21

Similar Documents

Publication Publication Date Title
KR100992415B1 (ko) 드라이버 집적회로 칩의 패드 배치 구조
US6025901A (en) Liquid crystal display device and method for producing the same
KR100611788B1 (ko) 표시장치
US9118324B2 (en) Driver IC chip and pad layout method thereof
US8373837B2 (en) Liquid crystal display panel of line-on glass type to prevent signal interference between line-on glass signal lines and method of fabricating the same
US8189161B2 (en) Chip-on-glass panel device
JP3845551B2 (ja) 電極駆動装置及び電子機器
JPH0611721A (ja) 液晶パネルの実装構造および実装方法
KR100372583B1 (ko) 액정표시장치
KR101298156B1 (ko) 드라이버 집적회로 칩
KR101119729B1 (ko) 액정표시장치
KR101146459B1 (ko) 라인 온 글래스형 액정표시장치
KR100843955B1 (ko) 라인 온 글래스형 액정패널 및 그 제조방법
US7142267B2 (en) Active matrix display device
JP2005300920A (ja) 表示装置及び液晶表示装置
KR101174779B1 (ko) 라인 온 글래스형 액정표시장치
US20230005963A1 (en) Driving circuit film and display device having the same
JPH0962199A (ja) 液晶表示装置
KR20100007612A (ko) 표시장치
US20230095839A1 (en) Array substrate, display panel and driving method thereof
JP3142622B2 (ja) 表示装置
KR100834166B1 (ko) 액정표시패널 및 그 제조 방법
WO2000008517A1 (en) Liquid crystal display device
JP4289281B2 (ja) 半導体装置、実装構造体、電気光学装置、電子機器
KR20070003149A (ko) 연성기판의 배선구조 및 이를 채용한 액정표시소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150901

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 8