KR20090125947A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20090125947A
KR20090125947A KR1020080052040A KR20080052040A KR20090125947A KR 20090125947 A KR20090125947 A KR 20090125947A KR 1020080052040 A KR1020080052040 A KR 1020080052040A KR 20080052040 A KR20080052040 A KR 20080052040A KR 20090125947 A KR20090125947 A KR 20090125947A
Authority
KR
South Korea
Prior art keywords
trench
oxide film
semiconductor substrate
centrifugal force
gap
Prior art date
Application number
KR1020080052040A
Other languages
English (en)
Inventor
정기문
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080052040A priority Critical patent/KR20090125947A/ko
Publication of KR20090125947A publication Critical patent/KR20090125947A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 오버행(Overhang)의 발생을 최소화할 수 있는 반도체 소자의 제조방법에 관한 것으로,
본 발명에 따른 반도체 소자의 제조방법은 (a) 반도체 기판에 트렌치를 형성하는 단계와; (b) 상기 반도체 기판 하부에 위치한 로봇 암을 통해 상기 반도체 기판을 회전시키며 상기 트렌치 일부 내에 산화막을 갭필하는 단계와; (c) 상기 트렌치 상부에 발생한 오버행(Overhang)을 스퍼터(Sputter)를 통해 제거하는 단계와; (d) 상기 (b) 단계와 (c) 단계를 반복하여 상기 트렌치에 산화막을 갭필하는 단계를 포함하는 것을 특징으로 한다.
오버행, 갭필, 소자분리막

Description

반도체 소자의 제조 방법{Method for fabricating semiconductor device}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 오버행(Overhang)의 발생을 최소화할 수 있는 반도체 소자의 제조방법에 관한 것이다.
현재 반도체장치의 제조기술의 발달과 그 응용분야가 확장되어 감에 따라 반도체 소자의 집적도 증가에 대한 연구 및 개발이 급속도로 발전되고 있다. 이러한 반도체 소자의 집적도 증가에 따라 미세 공정기술을 기본으로 한 반도체 소자의 미세화에 대한 연구가 진행되어 오고 있다. 반도체 소자의 미세화 기술에 있어서, 소자를 집적화하기 위하여 소자 사이를 분리하는 소자분리막의 축소 기술이 중요한 항목 중의 하나로 대두되었다.
일반적으로 소자분리기술로 LOCOS(local oxidation of silicon) 소자 분리가 이용되어 왔다. LOCOS는 질화막을 마스크로 해서 실리콘 웨이퍼 자체를 열산화시키기 때문에 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 좋다는 큰 이점이 있다.
그러나, LOCOS 소자 분리 방법을 이용하면 소자 분리 영역이 차지하는 면적이 크기 때문에 미세화에 한계가 있을 뿐만 아니라 버즈 비크(bird's beak)가 발생 한다. 이러한 것을 극복하기 위해 LOCOS를 대체하는 소자 분리 기술로서 트렌치 소자 분리가 있다.
트렌치 소자 분리 방법은 반응성 이온 에칭(RIE ; reactive ion etching)이나 플라즈마 에칭과 같은 건식 에칭 기술을 사용하여 좁고 깊은 트렌치를 만들고, 그 속에 산화막을 채우는 방법으로 실리콘 웨이퍼에 트렌치를 만들어 절연물을 집어 넣기 때문에 버즈 비크와 관련된 문제가 없어진다. 또한, 채워진 트렌치는 표면을 평탄하게 하므로 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리한 방법이다.
이와 같은 트렌치 소자 분리 방법에서 가장 중요한 문제는 트렌치 내부에 산화막을 채우는 방법이다. 종래의 트렌치 소자 분리 방법에서는 반도체 기판(1)의 트렌치(T)에 산화막(2)을 채우게(gap fill) 되면 트렌치(T) 상부에 도 1의 A와 같은 오버행(Overhang)이 발생하게 된다. 이때 발생하는 오버행은 트랜치(T) 내에 산화막(2)이 잘 채워지지 않는 원인이 된다. 이러한 문제점을 해결하고자 오버행을 제거하면서 트렌치(T)에 산화막(2)을 채워넣는 HDP-CVD방법을 사용하고 있다.
즉, 트렌치 상부에 오버행이 발생하면, 스퍼터(Sputter)를 통하여 트렌치 상부의 오버행을 제거하고 산화막을 재증착시키는 과정을 여러번 반복함으로써 트렌치에 산화막을 채워넣는 과정을 완성하게 된다.
하지만, HDP-CVD방법은 같은 공정을 여러번 반복해야 하고 이로 인해 재료의 비용이 많이 요구되며 공정시간도 오래 걸리는 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위하여, 본 발명은 오버행(Overhang)의 발생을 최소화할 수 있는 반도체 소자의 제조방법을 제공하는 데 그 목적이 있다.
본 발명에 따른 반도체 소자의 제조방법은 (a) 반도체 기판에 트렌치를 형성하는 단계와; (b) 상기 반도체 기판 하부에 위치한 로봇 암을 통해 상기 반도체 기판을 회전시키며 상기 트렌치 일부 내에 산화막을 갭필하는 단계와; (c) 상기 트렌치 상부에 발생한 오버행(Overhang)을 스퍼터(Sputter)를 통해 제거하는 단계와; (d) 상기 (b) 단계와 (c) 단계를 반복하여 상기 트렌치에 산화막을 갭필하는 단계를 포함하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 제조방법은 반도체 기판 하부에 위치한 로봇암을 이용하여 반도체 기판을 회전시킴으로써 회전시 발생하는 원심력을 이용하여 트렌치에 산화막을 갭필하여 갭필을 위한 증착횟수를 감소시킬 수 있다. 또한, 증착물질의 비용이 줄어들게 됨으로 원가를 절감할 수 있으면 갭필 시간을 줄일 수 있어 공정시간이 단축되는 효과를 가진다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 소자분리막 제 조방법에 관하여 상세히 설명하기로 한다.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 제조방법을 나타낸 공정단면도이다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판(10) 위에 패드 산화막(미도시)과 질화막(미도시)을 순차적으로 적층하고, 질화막 위에 소자 분리 영역을 노출시키는 포토레지스트패턴을 형성한다. 이러한 포토레지스트패턴을 마스크로 이용하여 패드 산화막, 질화막 및 반도체 기판(10)을 선택적으로 식각하여 트렌치(T)를 형성한다.
이후, 도 2b에 도시된 바와 같이, HDP-CVD법을 이용하여 트렌치(T)에 산화막(20)을 갭필(gap fill)한다. 이때, 오버행(overhang)의 발생을 최소화하기 위하여 반도체 기판(10)의 하부에 위치한 로봇암(robot arm)(30)이 일정방향으로 회전한다. 이와 같은 회전으로 인해 발생하는 제 1 원심력을 이용하여 갭필되는 산화막(20)이 트렌치에 증착되기 전 최대한 트렌치의 우측 벽쪽으로 증착되도록 한다.
이어서, 도 2c에 도시된 바와 같이, 반도체 기판(10)이 회전하여 제 1 원심력을 가지는 반도체 기판(10)의 위치와 반대방향으로 위치하게 되면 원심력의 방향이 반대가 된다. 제 1 원심력과 반대인 제 2 원심력을 이용하여 갭필되는 산화막(20)이 트렌치에 증착되기 전 최대한 좌측 벽쪽으로 증착되도록 한다.
그리고나서, 도 2d에 도시된 바와 같이, 반도체 기판(10) 전면에 스퍼터(Sputter) 공정을 수행하여 발생한 오버행(B)을 제거한다.
이후, 도 2e에 도시된 바와 같이, 상기 결과물에 로봇암(30)으로 반도체 기 판(10)을 회전하며 산화막(20)을 갭필하고 스퍼터를 이용하여 오버행을 제거하는 공정을 반복함으로써 트렌치에 산화막(20)을 갭필하는 과정을 완성한다.
따라서, 본 발명에 따른 반도체 소자의 제조방법은 산화막 갭필시 원심력을 이용하여 오버행의 발생을 최소화할 수 있기 때문에 소자 제작의 시간 단축 및 증착물질의 낭비를 최소화할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1은 종래의 반도체 소자의 제조방법에서 발생하는 오버행을 나타낸 단면도.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 제조방법을 나타낸 공정단면도.
< 도면의 주요부분에 대한 부호 설명 >
10: 반도체 기판 20: 산화막
30: 로봇암

Claims (3)

  1. (a) 반도체 기판에 트렌치를 형성하는 단계와;
    (b) 상기 반도체 기판 하부에 위치한 로봇 암을 통해 상기 반도체 기판을 회전시키며 상기 트렌치 일부 내에 산화막을 갭필하는 단계와;
    (c) 상기 트렌치 상부에 발생한 오버행(Overhang)을 스퍼터(Sputter)를 통해 제거하는 단계와;
    (d) 상기 (b) 단계와 (c) 단계를 반복하여 상기 트렌치에 산화막을 갭필하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1항에 있어서,
    상기 (b) 단계는
    제 1 방향의 원심력을 이용하여 상기 트렌치의 우측 벽쪽으로 상기 산화막을 증착하는 단계와,
    상기 제 1 방향의 원심력과 반대의 제 2 방향의 원심력을 이용하여 상기 트렌치의 좌측 벽쪽으로 상기 산화막을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 2항에 있어서,
    상기 제 1 방향의 원심력을 가지는 상기 반도체 기판의 위치는 상기 제 2 방 향의 원심력을 가지는 상기 반도체 기판의 위치와 반대방향인 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020080052040A 2008-06-03 2008-06-03 반도체 소자의 제조 방법 KR20090125947A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080052040A KR20090125947A (ko) 2008-06-03 2008-06-03 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080052040A KR20090125947A (ko) 2008-06-03 2008-06-03 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090125947A true KR20090125947A (ko) 2009-12-08

Family

ID=41687254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080052040A KR20090125947A (ko) 2008-06-03 2008-06-03 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20090125947A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016164512A1 (en) * 2015-04-10 2016-10-13 Applied Materials, Inc. Methods of etchback profile tuning

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016164512A1 (en) * 2015-04-10 2016-10-13 Applied Materials, Inc. Methods of etchback profile tuning

Similar Documents

Publication Publication Date Title
US10784152B2 (en) Method of making an interconnection between wafers after wafer level stacking, based on 3D-IC technology
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
KR20100059297A (ko) 반도체 소자의 제조 방법
US7335564B2 (en) Method for forming device isolation layer of semiconductor device
KR100649872B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
KR20090125947A (ko) 반도체 소자의 제조 방법
US6103581A (en) Method for producing shallow trench isolation structure
KR100305144B1 (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR100866733B1 (ko) 반도체 소자의 형성 방법
KR100731103B1 (ko) 반도체 소자의 격리막 형성방법
KR20090036847A (ko) 반도체 소자의 소자분리막 형성 방법
US20140213053A1 (en) Semiconductor device including substrate contact and related method
KR100305026B1 (ko) 반도체소자의 제조방법
KR100707593B1 (ko) 반도체 소자의 이중 소자분리 구조 및 그 형성 방법
KR100650262B1 (ko) 반도체 소자의 제조 방법
KR100578239B1 (ko) 반도체장치의 소자분리막 형성방법
KR100292387B1 (ko) 반도체소자분리를위한트랜치제조방법
CN114005737A (zh) 一种半导体结构及半导体结构制作方法
KR20030059465A (ko) 반도체 소자의 소자분리막 형성방법
KR20040008727A (ko) 반도체 소자의 소자분리막 형성방법
KR100379524B1 (ko) 반도체 소자의 격리막 형성 방법
KR100345522B1 (ko) 트랜지스터의 게이트 형성 방법
KR100661722B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
KR100842490B1 (ko) 반도체 소자의 제조방법
KR100568030B1 (ko) 반도체 소자를 위한 샐로우 트렌치 아이솔레이션 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application