KR20090122874A - 불휘발성 메모리 소자 및 테스트 방법 - Google Patents

불휘발성 메모리 소자 및 테스트 방법

Info

Publication number
KR20090122874A
KR20090122874A KR1020090008803A KR20090008803A KR20090122874A KR 20090122874 A KR20090122874 A KR 20090122874A KR 1020090008803 A KR1020090008803 A KR 1020090008803A KR 20090008803 A KR20090008803 A KR 20090008803A KR 20090122874 A KR20090122874 A KR 20090122874A
Authority
KR
South Korea
Prior art keywords
test
command
input
memory device
signal
Prior art date
Application number
KR1020090008803A
Other languages
English (en)
Inventor
손지혜
박성훈
김덕주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Publication of KR20090122874A publication Critical patent/KR20090122874A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Abstract

본 발명은 불휘발성 메모리 소자의 테스트에 관한 것으로, 설정된 사이클만큼 연속하여 입력되는 제 1 명령어에 따라서 테스트 모드로 변경되는 단계; 테스트 수행을 위한 옵션정보를 포함하는 테스트 비트를 입력받는 단계; 제 2 명령어에 따라 상기 테스트 비트에 따른 소거, 프로그램 및 독출 테스트를 수행하는 단계; 및 제 3 명령어가 입력되는 경우 상기 테스트 비트를 다시 입력받고, 제 4 명령어가 입력되는 경우 테스트 동작을 종료하는 단계를 포함한다.
테스트, 멀티 Dut, PTEN, PTCK

Description

불휘발성 메모리 소자 및 테스트 방법{Non volatile memory devicd and method of testing the same}
본 발명은 불휘발성 메모리 소자의 테스트에 관한 것으로, 별도로 테스트를 위한 패드를 추가하지 않고 동작 테스트를 수행할 수 있는 불휘발성 메모리 소자 및 테스트 방법에 관한 것이다.
불휘발성 메모리 소자는 공정 과정에서 패키지를 하기 전에 메모리 소자가 정상적으로 동작하는지 여부를 테스트 하는 과정을 반드시 거친다. 이를 위해서 보통 웨이퍼 상에 형성되어 있는 메모리 소자들에 테스트를 위한 장치가 연결되어 테스트를 수행한다.
상기의 테스트를 수행할 때 한 번에 많은 메모리 소자의 테스트를 수행하는 것은 전체 테스트 시간을 줄이는데 중요한 요소이다.
현재 테스트 타임을 줄이기 위해서 하나의 칩에 4개의 IO만을 이용하여 테스트를 수행할 수 있는 방법이 개발되었다. 이는 멀티 Dut(Device under test) 동작이라고 하며, 두 개의 칩을 동시에 테스트할 수 있는 방법이다.
멀티 Dut 동작을 위해서는 불휘발성 메모리 소자에 별도로 PTEN 패드단(pad pin)이 있어야 하고, PTEN 패드단을 통해서 인에이블 신호를 입력하여 멀티 Dut 모드로 동작하게 만든 후, 테스트를 수행한다.
상기한 방식은 두 개의 칩에 대해서 동시에 테스트를 할 수 있기 때문에 많은 테스트 시간을 단축시킬 수 있다. 그러나 패키징 본딩(Packaging bonding)시에 PTEN 패드단을 연결하지 않는 경우엔 패키지 레벨에서 멀티 Dut 동작이 불가능하여 테스트 시간이 길어진다.
따라서 본 발명이 이루고자 하는 기술적 과제는 별도의 테스트 핀이 없이 멀티 Dut(Device under test) 동작을 수행할 수 있는 불휘발성 메모리 소자 및 테스트 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
메모리 셀 어레이와, 상기 메모리 셀 어레이에 데이터를 프로그램하거나 독출하기 위한 주변 회로; 설정된 사이클만큼 연속하여 입력되는 제 1 명령어에 따라 동작 모드를 테스트 모드로 변경하고, 테스트 인에이블 신호를 설정한 후, 상기 메모리 셀 어레이의 결함을 확인하기 위한 테스트 동작을 수행하는 제어부; 및 상기 테스트 인에이블 신호에 따라 제 1 입력핀을 통해 입력되는 제 1 신호를 제 1 입력신호 또는 테스트 클럭신호로 출력하는 클럭 제어부를 포함한다.
상기 클럭 제어부는, 상기 테스트 인에이블 신호가 제 1 논리 레벨인 경우, 상기 제 1 신호를 상기 제 1 입력신호로 출력하는 제 1 신호 출력부; 및 상기 테스트 인에이블 신호가 제 2 논리 레벨인 경우, 상기 제 1 신호를 테스트 클럭신호로 출력하는 제 2 신호 출력부를 포함하는 것을 특징으로 한다.
상기 제 1 입력핀은 쓰기 방지(Write Protect) 신호가 입력되는 핀인 것을 트징으로 한다.
상기 제어부는, 상기 테스트 클럭신호에 따라서 상기 테스트 동작을 수행하 는 것을 특징으로 한다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 테스트 방법은,
설정된 사이클만큼 연속하여 입력되는 제 1 명령어에 따라서 테스트 모드로 변경되는 단계; 테스트 수행을 위한 옵션정보를 포함하는 테스트 비트를 입력받는 단계; 제 2 명령어에 따라 상기 테스트 비트에 따른 소거, 프로그램 및 독출 테스트를 수행하는 단계; 및 제 3 명령어가 입력되는 경우 상기 테스트 비트를 다시 입력받고, 제 4 명령어가 입력되는 경우 테스트 동작을 종료하는 단계를 포함한다.
상기 제 1 명령어는 설정된 개수의 명령어 사이클을 포함하고, 상기 제 2 내지 제 4 명령어는 하나의 명령어 사이클을 포함하는 것을 특징으로 한다.
상기 테스트 모드동안, 테스트 모드 인에이블 신호를 출력하고, 설정된 핀으로 입력되는 신호를 테스트 클럭으로 인식하는 것을 특징으로 한다.
상기 설정된 핀은 쓰기 금지(Write Protect) 핀인 것을 특징으로 한다.
상기 테스트 클럭이 토글될때 마다 상기 명령어 또는 데이터가 입력되는 것을 특징으로 한다.
상기 테스트 비트에 포함되는 옵션정보는 동작 전압 레벨 정보를 포함하는 것을 특징으로 한다.
상기 제 3 명령어가 입력된 경우, 테스트 비트를 다시 입력 받고 상기 제 2 명령어를 입력받는 단계; 및 상기 테스트 비트에 따른 소거, 프로그램 및 독출 동작을 수행하는 단계를 포함한다.
본 발명의 다른 특징에 따른 불휘발성 메모리 소자의 테스트 방법은,
테스트 장치와 연결된 불휘발성 메모리 소자의 테스트 방법에 있어서, 설정된 개수의 명령어 사이클로 구성되는 제 1 명령어 및 제 1 테스트 비트를 상기 불휘발성 메모리 소자에 입력하고 제 2 명령어를 입력하는 단계; 상기 제 2 명령어에 따라, 상기 불휘발성 메모리 소자가 상기 제 1 테스트 비트에 따라 소거, 프로그램 및 독출 동작을 수행하는 단계; 및 상기 테스트 장치에서 상기 독출 동작에 의해 출력되는 데이터를 이용하여 테스트 결과를 분석하는 단계를 포함한다.
상기 불휘발성 메모리 소자의 독출 동작 후에, 상기 테스트 장치에서 제 2 테스트 비트에 따른 테스트를 위해 제 3 명령어와 상기 제 2 테스트 비트를 입력하고, 상기 제 2 명령어를 입력하는 단계; 및 상기 제 2 명령어에 따라, 상기 불휘발성 메모리 소자가 제 2 테스트 비트에 따른 소거, 프로그램 및 독출 동작을 수행하는 단계를 포함한다.
상기 불휘발성 메모리 소자의 독출 동작 후에, 상기 테스트 장치에서 상기 테스트를 종료하기 위한 제 4 명령어를 입력하여 테스트 동작을 종료하는 것을 특징으로 한다.
상기 제 1 명령어는 설정된 개수의 명령어 사이클을 포함하고, 상기 제 2 내지 제 4 명령어는 하나의 명령어 사이클을 포함하는 것을 특징으로 한다.
상기 제 1 명령어를 입력받은 상기 불휘발성 메모리 소자는, 테스트 모드 인에이블 신호를 출력하여 테스트 모드로 동작하고, 설정된 핀으로 입력되는 신호를 테스트 클럭으로 인식하는 것을 특징으로 한다.
상기 설정된 핀은 쓰기 금지(Write Protect) 핀인 것을 특징으로 한다.
상기 테스트 클럭이 토글될 때 마다 상기 명령어 또는 데이터가 입력되는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자 및 테스트 방법은 별도로 테스트 신호 인가를 위한 핀(pin)이 없어도 멀티 Dut 동작을 수행할 수 있어서 패키징 본딩 단계에서 테스트 핀 연결을 하지 않은 경우에도 멀티 Dut 동작을 이용한 테스트를 수행하여 테스트 시간을 줄일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a는 본 발명의 실시 예에 불휘발성 메모리 소자의 블록도이다.
도 1a를 참조하면, 본 발명의 실시 예에 따른 불휘발성 메모리 소자(100)는 메모리 셀 어레이(110), 페이지 버퍼부(120), Y 디코더(130), X 디코더(140), 전압 제공부(150), 제어부(160), 데이터 입출력부(170) 및 클럭 제어부(180)를 포함한다.
메모리 셀 어레이(110)는 다수의 메모리 셀들이 워드라인과 비트라인으로 연결되어 구성되는 메모리 블록들을 포함하고, 페이지 버퍼부(120)는 비트라인에 연 결되어 메모리 셀에 프로그램할 데이터를 임시 저장하거나, 메모리 셀에 저장된 데이터를 독출 하여 임시 저장하는 페이지 버퍼들을 포함한다.
Y 디코더(130)는 페이지 버퍼들의 데이터 입출력 경로를 제공하고, X 디코더(140)는 메모리 셀 어레이(110)의 메모리 블록과 워드라인을 선택한다. 전압 제공부(150)는 프로그램 동작이나 데이터 독출 동작을 수행하기 위한 동작 전압을 생성하고, 제어부(160)는 프로그램 동작이나 데이터 독출 동작을 위하여 페이지 버퍼부(120)와 Y 디코더(130)와 X 디코더(140) 및 전압 제공부(150)를 제어하는 제어신호를 생성한다.
또한 제어부(160)는 저장부(161)를 포함한다. 저장부(161)는 동작을 위한 알고리즘이 저장되고, 또한 테스트를 위한 전압이나 동작 명령에 관련되는 세팅정보가 저장된다.
상기의 불휘발성 메모리 소자(100)는 별도로 테스트 신호 입력을 위한 PTEN 핀(Pin)과 클럭 입력을 위한 PTCK 핀(Pin)이 구비되지 않았다. 따라서 제어부(160)는 설정된 명령어 세트가 입력되면 테스트 인에이블 신호(PTEN)를 하이 레벨로 생성하여 출력한다.
클럭 제어부(180)는 일반 동작을 할때는 WP(Write Protect) 핀에서 입력되는 제어신호(WP)를 출력하고, 상기 테스트 인테이블 신호(PTEN)가 하이 레벨로 변경되어 테스트 모드일 때는 WP 핀을 통해 입력되는 클럭을 테스트 클럭신호(PTCK)로서 제공한다.
상기 테스트 클럭신호(PTCK)는 테스트 동작을 하는 동안 데이터 입력, 프로 그램, 독출 등의 테스트 동작과정에서 필요한 클럭신호로 이용된다.
이를 위해 클럭 제어부(180)는 다음과 같은 회로로 구성될 수 있다.
도 1b는 도 1a의 클럭 제어부의 상세 회로도이다.
도 1b를 참조하면, 클럭 제어부(180)는 NOR 게이트와, NAND 게이트, 제 1 및 제 2 인버터(IN1, IN2)로 구성된다.
그리고 WP 핀으로부터 입력되는 WP 신호와, 제어부(160)에서 입력되는 테스트 인에이블 신호(PTEN)를 조합하여 일반 동작 모드에서는 제어신호(WP_N)를 출려가고, 테스트 모드에서는 테스트 클럭신호(PTCK)를 출력한다.
NOR 게이트는 WP 신호와 테스트 인에이블 신호(PTEN)를 NOR 연산하여 그 결과를 출력하고, 제 1 인버터(IN1)는 NOR 게이트가 출력하는 신호를 반전하여 제어신호(WP_N)로서 출력한다.
NAND 게이트는 WP 신호와 테스트 인에이블 신호(PTEN)를 NAND 연산하여 그 결과를 출력하고, 제 2 인버터(IN2)는 NAND 게이트가 출력하는 신호를 테스트 클럭신호(PTCK)로서 출력한다.
NOR 연산은 두 개의 입력 신호중 어느 하나가 로우 레벨로 유지되면, 다른 하나의 입력에 따라 출력이 결정된다. 따라서 일반 동작 모드에서 테스트 인에이블 신호(PTEN)가 로우 레벨로 유지되면 WP 핀으로 출력되는 WP 신호에 따라서 출력이 결정된다. 그러나 테스트 모드에서 테스트 인에이블 신호(PTEN)가 하이 레벨이 되면, WP 신호의 입력이 출력에 영향을 미치지 못한다.
따라서 NOR 게이트는 일반 동작 모드에서의 제어신호(WP_N)를 출력한다.
반대로, NAND 연산은 두 개의 입력 신호 중 하나가 하이 레벨로 유지되면, 다른 하나의 입력신호에 따라 출력신호가 변경된다. 따라서 NAND 게이트는 테스트 인에이블 신호(PTEN)가 하이 레벨인 테스트 모드에서는 WP 핀을 통해 입력되는 클럭신호에 따라 테스트 클럭신호(PTCK)가 출력될 수 있다. 그러나 테스트 인에이블 신호(PTEN)가 로우 레벨인 경우에는 WP 핀으로 입력되는 신호레벨에 영향을 받지 않고 하이 레벨신호를 출력한다.
이와 같이 별도로 테스트 핀이 구비되지 않은 경우에 불휘발성 메모리 소자(100)는 테스트 장치와 연결되어 다음과 같이 동작한다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 테스트 방법의 동작 순서도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 불휘발성 메모리 소자는 멀티 Dut 테스트 진입을 위해서 일반적인 동작 명령 입력 핀을 통해서 3 사이클의 테스트 진입 명령을 입력받는다(S201).
상기 테스트 진입 명령은 다음의 표 1과 같이 정의되어 제어부(160)에서 동작을 실행할 수 있도록 한다.
Figure 112009006893740-PAT00001
표 1에 나타난 바와 같이, 멀티 Dut 모드로 진입하기 위해서 외부에서 명령어가 3 사이클로 입력되면 제어부(160)는 멀티 Dut 모드로 진입하기 위한 준비를 하게 된다. 상기 멀티 Dut 모드 진입을 위한 코드는 2개에서 4개의 명령 사이클로 구성할 수 있다.
제어부(160)는 3 사이클로 입력되는 멀티 Dut 진입 명령에 의해서 불휘발성 메모리 소자(100)를 테스트 모드로 동작하도록 한다. 이를 위해서 제어부(160)는 테스트 인에이블 신호(PTEN)를 하이 레벨로 변경시키고, 클럭 제어부(180)는 WP 핀으로 입력되는 클럭을 테스트 클럭신호(PTCK)로서 출력한다(S203).
그리고 테스트 클럭(PTCK)에 의해서 입력되는 테스트 비트를 입력받아(S205), 데이터를 저장부(161)의 테스트 비트 저장을 위한 부분에 저장한다. 상기 테스트 비트는 테스트 동작을 할 때 설정해야 하는 동작 전압 레벨에 대한 정보나, 동작 제어 정보 등이다. 제어부(161)는 상기의 테스트 비트로 설정되는 전압 레벨과 동작 제어 정보를 이용해서 이후의 테스트 동작을 제어한다.
테스트 비트의 입력이 완료되면, 대기 명령(Suspend)이 입력된다(207). 대기 명령은 상기 표 1과 같이 하나의 명령 사이클로 정의될 수 있다. 대기 명령에 의해서 더 이상의 테스트 비트가 입력되지 않고, 입력한 테스트 비트에 따라 불휘발성 메모리 소자의 소거, 프로그램, 독출의 테스트를 수행하는 사용자 동작 모드로 변경된다. 이때 상기 멀티 Dut 모드의 상태는 잠시 보류 상태로 사용자 동작 모드가 진행된다.
테스트 모드에서는 앞서 언급한 바와같이 클럭 제어부(180)가 제공하는 테스트 클럭신호(PTCK)에 의해 동작을 한다. 즉, 테스트 클럭(PTCK)에 맞추어 먼저 소거 명령이 입력되면, 제어부(160)는 메모리 셀 어레이(110)의 전체 소거를 우선적으로 수행한다(S209). 이어서 프로그램 명령과 함께 프로그램할 데이터가 입력되고(S211), 프로그램이 수행된다(S213).
단계S211의 프로그램 명령과 프로그램할 데이터는 테스트 클럭(PTCK)에 의해 입력되고, 상기 프로그램할 데이터는 외부에서 입력받지 않고 저장부(161)에 별도로 저장되어 있는 테스트 데이터를 이용할 수도 있다.
그리고 프로그램 동작에서는 상기 단계 S205에서 입력된 테스트 비트에 의해서 정의되는 전압과 동작 제어 정보에 따른 프로그램이 수행된다.
프로그램이 완료되면, 독출 명령이 입력되고(S215), 메모리 셀에 프로그램된 데이터가 독출 된다(S217). 그리고 독출된 데이터를 테스트 장치로 출력하여 불휘발성 메모리 소자(100)가 정상적으로 동작하는지를 테스트 장치에서 판단한다.
한편, 데이터 독출 이후에 테스트 장치에서 다른 테스트를 수행하고자 한다면(S221), 재시작 명령(Resume)을 입력하고 단계S205 내지 단계 S219의 테스트를 수행하게 한다.
상기 재시작 명령은 테스트 비트를 변경하여 테스트를 다시 하고자할 때 테스트 장치가 불휘발성 메모리 소자(100)에 입력하는 명령이다. 만약 테스트를 마치고 싶은 경우에는 종료 명령(EXIT)을 입력한다.
테스트 종료 명령이 입력되면 제어부(160)는 WP 핀을 원래의 목적에 맞도록 정상화시키고(223), 테스트 모드를 종료한다.
상기 테스트를 수행하는 과정을 타이밍도로서 나타내면 다음과 같다.
도 3a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 테스트 방법을 설명하기 위한 타이밍도이고, 도 3b는 도 3a의 테스트 수행을 위한 명령어와 데이터 입력 사이클에 따른 제어신호의 타이밍도이다.
도 3a를 참조하면, 테스트 모드로 입력하기 위해서 3개의 멀티 Dut 입력 명령어가 입력되면, 제어부(160)는 내부적으로 테스트 인에이블 신호(PTEN)를 하이 레벨로 변경한다. 그리고 테스트 비트 입력을 받기 위해서 테스트 비트 세팅 모드 제어신호(PTENTESTMODE)를 하이 레벨로 변경한다. 이때 테스트 비트 세팅에 따른 소거, 프로그램 및 독출 동작 등을 수행하는 사용자 동작 모드 제어신호(USERPTENMODE)는 로우 레벨이다.
테스트 비트가 모두 입력되어 세팅이 완료되면, 대기 명령(Suspend)이 입력된다. 제어부(160)는 대기 명령이 입력되면, 테스트 비트 세팅이 완료된 것으로 판단하고 사용자 동작 모드로 동작하기 위해서 테스트 비트 세팅 모드 제어신호(PTENTESTMODE)는 로우 레벨로 변경하고 사용자 동작 모드 제어신호(USERPTENMODE)는 하이 레벨로 변경된다.
사용자 동작 모드 제어신호(USERPTENMODE)가 하이 레벨인 동안 테스트를 위한 소거, 프로그램 및 독출 동작을 수행한다. 독출 동작에 의해서 출력되는 데이터에 의해서 테스트 장치는 정상적으로 불휘발성 메모리 소자가 동작하는지를 확인한다.
그리고 테스트 비트를 변경해서 테스트를 다시 하고 싶은 경우에는 재시작 명령(Resume)이 입력된다. 재시작 명령이 입력되면 제어부(160)는 테스트 비트 세팅 모드 제어신호(PTENTESTMODE)를 다시 하이 레벨로 변경하고, 사용자 동작 모드 제어신호(USERPTENMODE)를 로우 레벨로 변경한다.
도 3a에서 명령어가 입력되는 사이클과, 데이터가 입력되는 사이클, 어드레스 입력 사이클 그리고 출력 사이클에서는 도 3b와 같이 제어신호 레벨이 변경된다.
도 3b에서 클럭 제어부(180)에서 출력하는 테스트 클럭신호(PTCK)에 따라서 각 사이클이 동작한다. 이때 불휘발성 메모리 소자의 IO 중 4개의 IO를 통해서 데이터가 입력되기 때문에 테스트 클럭신호(PTCK)에 맞추어 하이인 4바이트와 로우인 4바이트씩 데이터가 입력된다.
상기의 테스트 방법에 의해서 별도로 테스트 인에이블 신호(PTEN)와 테스트 클럭(PTCK)을 입력하기 위한 핀이 없이도 테스트를 수행할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 실시 예에 불휘발성 메모리 소자의 블록도이다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 테스트 방법의 동작 순서도이다.
도 3a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 테스트 방법을 설명하기 위한 타이밍도이다.
도 3b는 도 3a의 테스트 수행을 위한 명령어와 데이터 입력 사이클에 따른 제어신호의 타이밍도이다.
*도면의 주요 부분의 간단한 설명*
100 : 불휘발성 메모리 소자 110 : 메모리 셀 어레이
120 : 페이지 버퍼부 130 : Y 디코더
140 : X 디코더 150 : 전압 제공부
160 : 제어부

Claims (18)

  1. 메모리 셀 어레이와, 상기 메모리 셀 어레이에 데이터를 프로그램하거나 독출하기 위한 주변 회로;
    설정된 사이클만큼 연속하여 입력되는 제 1 명령어에 따라 동작 모드를 테스트 모드로 변경하고, 테스트 인에이블 신호를 설정한 후, 상기 메모리 셀 어레이의 결함을 확인하기 위한 테스트 동작을 수행하는 제어부; 및
    상기 테스트 인에이블 신호에 따라 제 1 입력핀을 통해 입력되는 제 1 신호를 제 1 입력신호 또는 테스트 클럭신호로 출력하는 클럭 제어부
    를 포함하는 불휘발성 메모리 소자.
  2. 제 1항에 있어서,
    상기 클럭 제어부는,
    상기 테스트 인에이블 신호가 제 1 논리 레벨인 경우, 상기 제 1 신호를 상기 제 1 입력신호로 출력하는 제 1 신호 출력부; 및
    상기 테스트 인에이블 신호가 제 2 논리 레벨인 경우, 상기 제 1 신호를 테스트 클럭신호로 출력하는 제 2 신호 출력부를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  3. 제 2항에 있어서,
    상기 제 1 입력핀은 쓰기 방지(Write Protect) 신호가 입력되는 핀인 것을 트징으로 하는 불휘발성 메모리 소자.
  4. 제 1 항에 있어서,
    상기 제어부는,
    상기 테스트 클럭신호에 따라서 상기 테스트 동작을 수행하는 것을 특징으로 하는 불휘발성 메모리 소자.
  5. 설정된 사이클만큼 연속하여 입력되는 제 1 명령어에 따라서 테스트 모드로 변경되는 단계;
    테스트 수행을 위한 옵션정보를 포함하는 테스트 비트를 입력받는 단계;
    제 2 명령어에 따라 상기 테스트 비트에 따른 소거, 프로그램 및 독출 테스트를 수행하는 단계; 및
    제 3 명령어가 입력되는 경우 상기 테스트 비트를 다시 입력받고, 제 4 명령어가 입력되는 경우 테스트 동작을 종료하는 단계
    를 포함하는 불휘발성 메모리 소자의 테스트 방법.
  6. 제 5항에 있어서,
    상기 제 1 명령어는 설정된 개수의 명령어 사이클을 포함하고, 상기 제 2 내지 제 4 명령어는 하나의 명령어 사이클을 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 테스트 방법.
  7. 제 5 항에 있어서,
    상기 테스트 모드동안,
    테스트 모드 인에이블 신호를 출력하고, 설정된 핀으로 입력되는 신호를 테스트 클럭으로 인식하는 것을 특징으로 하는 불휘발성 메모리 소자의 테스트 방법
  8. 제 7항에 있어서,
    상기 설정된 핀은 쓰기 금지(Write Protect) 핀인 것을 특징으로 하는 불휘발성 메모리 소자의 테스트 방법.
  9. 제 7항에 있어서,
    상기 테스트 클럭이 토글될때 마다 상기 명령어 또는 데이터가 입력되는 것을 특징으로 하는 불휘발성 메모리 소자의 테스트 방법.
  10. 제 5항에 있어서,
    상기 테스트 비트에 포함되는 옵션정보는 동작 전압 레벨 정보를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  11. 제 5 항에 있어서,
    상기 제 3 명령어가 입력된 경우, 테스트 비트를 다시 입력 받고 상기 제 2 명령어를 입력받는 단계; 및
    상기 테스트 비트에 따른 소거, 프로그램 및 독출 동작을 수행하는 단계
    를 포함하는 불휘발성 메모리 소자의 테스트 방법.
  12. 테스트 장치와 연결된 불휘발성 메모리 소자의 테스트 방법에 있어서,
    설정된 개수의 명령어 사이클로 구성되는 제 1 명령어 및 제 1 테스트 비트를 상기 불휘발성 메모리 소자에 입력하고 제 2 명령어를 입력하는 단계;
    상기 제 2 명령어에 따라, 상기 불휘발성 메모리 소자가 상기 제 1 테스트 비트에 따라 소거, 프로그램 및 독출 동작을 수행하는 단계; 및
    상기 테스트 장치에서 상기 독출 동작에 의해 출력되는 데이터를 이용하여 테스트 결과를 분석하는 단계;
    를 포함하는 불휘발성 메모리 소자의 테스트 방법.
  13. 제 12항에 있어서,
    상기 불휘발성 메모리 소자의 독출 동작 후에,
    상기 테스트 장치에서 제 2 테스트 비트에 따른 테스트를 위해 제 3 명령어와 상기 제 2 테스트 비트를 입력하고, 상기 제 2 명령어를 입력하는 단계; 및
    상기 제 2 명령어에 따라, 상기 불휘발성 메모리 소자가 제 2 테스트 비트에 따른 소거, 프로그램 및 독출 동작을 수행하는 단계
    를 포함하는 불휘발성 메모리 소자의 테스트 방법.
  14. 제 12항에 있어서,
    상기 불휘발성 메모리 소자의 독출 동작 후에,
    상기 테스트 장치에서 상기 테스트를 종료하기 위한 제 4 명령어를 입력하여 테스트 동작을 종료하는 것을 특징으로 하는 불휘발성 메모리 소자의 테스트 방법.
  15. 제 12항에 있어서,
    상기 제 1 명령어는 설정된 개수의 명령어 사이클을 포함하고, 상기 제 2 내지 제 4 명령어는 하나의 명령어 사이클을 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 테스트 방법.
  16. 제 12 항에 있어서,
    상기 제 1 명령어를 입력받은 상기 불휘발성 메모리 소자는
    테스트 모드 인에이블 신호를 출력하여 테스트 모드로 동작하고, 설정된 핀으로 입력되는 신호를 테스트 클럭으로 인식하는 것을 특징으로 하는 불휘발성 메모리 소자의 테스트 방법
  17. 제 16항에 있어서,
    상기 설정된 핀은 쓰기 금지(Write Protect) 핀인 것을 특징으로 하는 불휘 발성 메모리 소자의 테스트 방법.
  18. 제 16항에 있어서,
    상기 테스트 클럭이 토글될 때 마다 상기 명령어 또는 데이터가 입력되는 것을 특징으로 하는 불휘발성 메모리 소자의 테스트 방법.
KR1020090008803A 2008-05-26 2009-02-04 불휘발성 메모리 소자 및 테스트 방법 KR20090122874A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080048609 2008-05-26
KR20080048609 2008-05-26

Publications (1)

Publication Number Publication Date
KR20090122874A true KR20090122874A (ko) 2009-12-01

Family

ID=41685301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090008803A KR20090122874A (ko) 2008-05-26 2009-02-04 불휘발성 메모리 소자 및 테스트 방법

Country Status (1)

Country Link
KR (1) KR20090122874A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014204103A1 (ko) * 2013-06-18 2014-12-24 중소기업은행 불휘발성 메모리의 자동 프로그램 및 자동 사이클링 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014204103A1 (ko) * 2013-06-18 2014-12-24 중소기업은행 불휘발성 메모리의 자동 프로그램 및 자동 사이클링 방법
US9666291B2 (en) 2013-06-18 2017-05-30 Industrial Bank Of Korea Auto program and auto cycling method for non-volatile memory

Similar Documents

Publication Publication Date Title
US6731538B2 (en) Semiconductor memory device including page latch circuit
US5825782A (en) Non-volatile memory system including apparatus for testing memory elements by writing and verifying data patterns
JP4991811B2 (ja) 不揮発性半導体記憶装置及びその試験方法
US7739560B2 (en) Nonvolatile semiconductor memory device and method of self-testing the same
JP4807959B2 (ja) バンク選択が可能な並列テスト回路及び該並列テスト方法
US20100125766A1 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
US20050013162A1 (en) Nonvolatile semiconductor memory device and one-time programming control method thereof
JP2003141900A (ja) 不揮発性半導体記憶装置
JP2008192271A (ja) 半導体装置及びそのテスト方法
KR100866624B1 (ko) 둘 이상의 비휘발성 메모리 장치들을 제어하는 방법 및 그장치
KR20140013893A (ko) 메모리 코어 트레이닝 방법 및 메모리 시스템
JPH10241376A (ja) 不揮発性半導体記憶装置
JP7330825B2 (ja) 半導体装置
KR20090122874A (ko) 불휘발성 메모리 소자 및 테스트 방법
US7451368B2 (en) Semiconductor device and method for testing semiconductor device
KR100231724B1 (ko) 플래쉬 메모리 장치 및 그를 이용한 리페어 방법
KR100609573B1 (ko) 플래시 메모리 장치 및 그의 테스트 방법
JP4757196B2 (ja) メモリシステム、およびその試験方法
JP2003196999A (ja) 半導体集積回路試験装置及び方法
CN116312720B (zh) 一种嵌入式eeprom的可测性设计方法、系统及终端
KR101155113B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법
JP2021047699A (ja) フラッシュメモリ評価装置及びその方法
JP2008084370A (ja) メモリ試験装置およびメモリ試験方法
JPH10208499A (ja) フラッシュメモリの検査方法
KR20030032827A (ko) 반도체 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination