KR20090120959A - Method for forming fine contact hole pattern of semiconductor device - Google Patents

Method for forming fine contact hole pattern of semiconductor device Download PDF

Info

Publication number
KR20090120959A
KR20090120959A KR1020080047024A KR20080047024A KR20090120959A KR 20090120959 A KR20090120959 A KR 20090120959A KR 1020080047024 A KR1020080047024 A KR 1020080047024A KR 20080047024 A KR20080047024 A KR 20080047024A KR 20090120959 A KR20090120959 A KR 20090120959A
Authority
KR
South Korea
Prior art keywords
pattern
contact hole
photoresist
forming
insulating
Prior art date
Application number
KR1020080047024A
Other languages
Korean (ko)
Other versions
KR100959724B1 (en
Inventor
강재현
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080047024A priority Critical patent/KR100959724B1/en
Publication of KR20090120959A publication Critical patent/KR20090120959A/en
Application granted granted Critical
Publication of KR100959724B1 publication Critical patent/KR100959724B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

PURPOSE: A method for forming a fine contact hole of a semiconductor device is provided to improve the reliability of an electrical characteristic of a circuit by controlling exposure of a photoresist and forming a contact hole corresponding to the photoresist without deformation. CONSTITUTION: A method for forming a fine contact hole of a semiconductor device is comprised of the steps: providing a photomask for forming a contact hole on a semiconductor substrate(S1); exposing and developing the photoresist deposited on the semiconductor substrate by using the photoresist mask and forming the photoresist pattern corresponding to the contact hole(S2); depositing an insulating material on the semiconductor substrate and forming the insulating pattern(S3); forming the contact hole on the insulating pattern by removing a photoresist pattern from the insulating pattern(S4); and depositing the metal pattern on the insulating pattern on which the contact hole is formed and forming the metal pattern(S5).

Description

반도체 소자의 미세 컨택홀 패턴 형성 방법{Method for forming fine contact hole pattern of semiconductor device}Method for forming fine contact hole pattern of semiconductor device

본 발명은 반도체 소자의 미세 컨택홀 패턴 형성 방법에 관한 것이다.The present invention relates to a method for forming a fine contact hole pattern of a semiconductor device.

반도체 장치가 고집적화, 고용량화되어 감에 따라 미세 패턴 형성 기술에 대한 요구가 증대되고 있다. 이러한 미세 패턴 형성 기술 중, 특히 포토리소그래피 공정(포토 레지스트막 도포, 노광, 현상 공정 등)이 필수적으로 이용되고 있다. 이에 따라, 포토리소그래피 공정의 해상도 향상은 반도체 소자의 고집적화 장래와 직결된다고 해도 과언이 아니다.As semiconductor devices become more integrated and higher in capacity, there is an increasing demand for fine pattern formation technology. Among these fine pattern formation techniques, especially photolithography process (photoresist film application | coating, exposure, image development process, etc.) is used essentially. Accordingly, it is no exaggeration to say that the resolution improvement of the photolithography process is directly connected to the future of high integration of semiconductor devices.

이와 같은 포토리소그래피 공정은 감광막 패턴을 형성하는 공정 및 상기 감광막 패턴을 식각 마스크로 사용하여 피식각층을 식각함으로써 원하는 형태의 피식각층 패턴을 형성하는 공정 등을 포함한다. 상기 감광막 패턴 형성 공정은 피식각층 상부에 감광막을 도포하는 공정, 노광마스크를 이용해 상기 감광막을 노광하는 공정, 및 소정의 화학용액으로 노광되거나 노광되지 않은 감광막 영역을 제거하는 현상 공정을 통해 이루어진다.The photolithography process includes a process of forming a photoresist pattern and a process of forming an etching target layer pattern having a desired shape by etching the etching target layer using the photoresist pattern as an etching mask. The photoresist pattern forming process is performed through a process of applying a photoresist film on an etched layer, a process of exposing the photoresist film using an exposure mask, and a development process of removing a photoresist area that is exposed or not exposed with a predetermined chemical solution.

한편, 반도체 소자가 점점 더 미세화됨에 따라 반도체 소자에서 미세 컨택홀(contact hole) 패턴 형성이 노광 장비의 해상도 한계로 인해 어려움을 겪고 있다. On the other hand, as the semiconductor devices become more and more fine, the formation of fine contact hole patterns in the semiconductor devices has been difficult due to the limitation of the resolution of the exposure equipment.

현재 노광 장비의 한계 해상도를 넘어서는 100nm 이하의 미세 컨택홀을 형성하는 방법으로, 컨택홀용 포토레지스트 패턴을 형성한 다음 포토레지스트 물질의 유리전이온도 이상으로 가열하여 플로우(flow)가 일어나게 함으로써 본래보다 작은 컨택홀 패턴을 형성하는 방법과, RELACS(Resist Enhancement Lithography Assisted by Chemical Shrink) 물질을 이용한 공정으로 컨택홀의 크기를 축소시키는 방법등이 있다. 그러나, 위의 방법으로 미세 컨택홀을 형성할 경우, 컨택홀의 크기가 균일하게 축소되지 않는 문제점이 있다. 이에 따라, 미세 컨택홀에 찌그러짐 현상이 발생하며, 이는 반도체 소자의 제조 공정상의 마진(Margin)을 감소시키고 회로의 전기적 특성에도 영향을 주게 된다.A method of forming a fine contact hole of 100 nm or less exceeding the limit resolution of current exposure equipment, and forming a contact hole photoresist pattern and then heating it above the glass transition temperature of the photoresist material so that a flow occurs. There is a method of forming a contact hole pattern and a method of reducing the size of the contact hole by a process using a Resist Enhancement Lithography Assisted by Chemical Shrink (RELACS) material. However, when forming the fine contact hole by the above method, there is a problem that the size of the contact hole is not uniformly reduced. As a result, distortion occurs in the fine contact hole, which reduces the margin in the manufacturing process of the semiconductor device and affects the electrical characteristics of the circuit.

본 발명의 목적은 포토레지스트의 노광량을 조절하여 찌그러짐 없는 포토레지스트 패턴을 형성하여, 포토레지스트 패턴과 대응되는 찌그러짐 없는 컨택홀 패턴을 형성함으로써, 회로의 전기적 특성에 대한 신뢰성을 높일 수 있는 반도체 소자의 미세 컨택홀 패턴 형성 방법을 제공하는 데 있다.An object of the present invention is to adjust the exposure amount of the photoresist to form a distortion-free photoresist pattern, to form a distortion-free contact hole pattern corresponding to the photoresist pattern, thereby increasing the reliability of the electrical characteristics of the circuit The present invention provides a method for forming a fine contact hole pattern.

또한, 본 발명의 다른 목적은 포토 마스크의 차광 패턴의 형태와 포토레지스트의 노광량을 조절하여 미세한 크기의 포토레지스트 기둥을 갖는 포토레지스트 패턴을 형성함으로써, 포토레지스트 패턴과 대응되는 미세한 크기의 홀들을 갖는 컨택홀 패턴을 구현할 수 있는 반도체 소자의 미세 컨택홀 패턴 형성 방법을 제공하는 데 있다. In addition, another object of the present invention is to form a photoresist pattern having a photoresist column having a fine size by adjusting the shape of the light-shielding pattern of the photo mask and the exposure amount of the photoresist, thereby having a hole having a fine size corresponding to the photoresist pattern The present invention provides a method for forming a fine contact hole pattern of a semiconductor device capable of implementing a contact hole pattern.

또한, 본 발명의 또다른 목적은 포토레지스트 패턴을 먼저 형성하고 절연 패턴을 형성함으로써, 종래에서 절연막을 형성하고 포토레지스트 패턴을 형성한 다음 요구되는 절연막의 일부 영역을 제거하는 에칭 공정을 생략하여 제조 공정을 단순화할 수 있는 반도체 소자의 미세 컨택홀 패턴 형성 방법을 제공하는 데 있다.In addition, another object of the present invention is to form a photoresist pattern first and then to form an insulating pattern, thereby eliminating the etching process of conventionally forming an insulating film, forming a photoresist pattern and then removing some regions of the insulating film required The present invention provides a method for forming a fine contact hole pattern of a semiconductor device, which can simplify the process.

이러한 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 소자의 미세 컨택홀 패턴 형성 방법은 반도체 기판에 컨택홀 패턴을 형성하기 위한 포토 마스크를 준비하는 포토 마스크 준비 단계; 상기 포토 마스크를 이용하여 상기 반도체 기 판에 증착된 포토레지스트를 노광 및 현상하여, 상기 컨택홀 패턴과 대응되는 포토레지스트 패턴을 형성하는 포토레지스트 패턴 형성 단계; 상기 포토레지스트 패턴이 형성된 상기 반도체 기판 상에 절연물질을 증착하여, 절연 패턴을 형성하는 절연 패턴 형성 단계; 상기 절연 패턴으로부터 상기 포토레지스트 패턴을 제거하여, 상기 절연 패턴에 상기 컨택홀 패턴을 형성하는 컨택홀 패턴 형성 단계; 및 상기 컨택홀 패턴이 형성된 상기 절연 패턴 상에 금속 물질을 증착하여, 금속 패턴을 형성하는 금속 패턴 형성 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of forming a fine contact hole pattern of a semiconductor device, including: preparing a photo mask for forming a contact hole pattern on a semiconductor substrate; A photoresist pattern forming step of forming a photoresist pattern corresponding to the contact hole pattern by exposing and developing the photoresist deposited on the semiconductor substrate using the photo mask; Forming an insulating pattern by depositing an insulating material on the semiconductor substrate on which the photoresist pattern is formed; A contact hole pattern forming step of removing the photoresist pattern from the insulating pattern to form the contact hole pattern in the insulating pattern; And forming a metal pattern by depositing a metal material on the insulating pattern having the contact hole pattern formed thereon.

상기 포토 마스크 준비 단계는 투명 기판과, 상기 투명 기판상에 수평 라인 및 수직 라인이 서로 교차하는 패턴으로 형성된 차광 패턴을 포함하는 상기 포토 마스크를 준비하는 것일 수 있다. The preparing a photo mask may include preparing a photo mask including a transparent substrate and a light blocking pattern formed in a pattern in which horizontal lines and vertical lines cross each other on the transparent substrate.

상기 포토레지스트 패턴 형성 단계는 상기 반도체 기판 중 상기 차광 패턴의 수평 라인과 수직 라인이 교차하는 영역과 대응하는 영역에 도트 패턴의 포토레지스트 기둥이 형성되도록, 상기 포토레지스트를 노광시키는 과정을 포함하는 것일 수 있다.The forming of the photoresist pattern may include exposing the photoresist such that a photoresist pillar having a dot pattern is formed in a region corresponding to a region where a horizontal line and a vertical line of the light blocking pattern intersect in the semiconductor substrate. Can be.

상기 절연 패턴 형성 단계는 상기 포토레지스트 패턴의 상부에 증착된 상기 절연물질을 화학적 기계적 연마 공정을 통해 제거하는 과정을 포함하는 것일 수 있다.The forming of the insulating pattern may include removing the insulating material deposited on the photoresist pattern through a chemical mechanical polishing process.

상기 컨택홀 패턴 형성 단계는 애싱(Ashing) 공정에 의해 이루어지는 것일 수 있다.The forming of the contact hole pattern may be performed by an ashing process.

본 발명의 실시예에 따른 반도체 소자의 미세 컨택홀 패턴 형성 방법은 포토레지스트의 노광량을 조절하여 찌그러짐 없는 포토레지스트 패턴을 형성하여, 포토레지스트 패턴과 대응되는 찌그러짐 없는 컨택홀 패턴을 형성함으로써, 회로의 전기적 특성에 대한 신뢰성을 높일 수 있다.In the method for forming a fine contact hole pattern of a semiconductor device according to an embodiment of the present invention, the photoresist pattern is formed without distortion by adjusting the exposure amount of the photoresist, thereby forming a distortion-free contact hole pattern corresponding to the photoresist pattern. The reliability of electrical characteristics can be improved.

또한, 본 발명의 실시예에 따른 반도체 소자의 미세 컨택홀 패턴 형성 방법은 포토 마스크의 차광 패턴의 형태와 포토레지스트의 노광량을 조절하여 미세한 크기의 포토레지스트 기둥을 갖는 포토레지스트 패턴을 형성함으로써, 포토레지스트 패턴과 대응되는 미세한 크기의 홀들을 갖는 컨택홀 패턴을 구현할 수 있다.In addition, the method for forming a fine contact hole pattern of a semiconductor device according to an embodiment of the present invention by forming a photoresist pattern having a fine photoresist pillar by adjusting the shape of the light shielding pattern of the photo mask and the exposure amount of the photoresist, A contact hole pattern having minute sized holes corresponding to the resist pattern may be implemented.

또한, 본 발명의 실시예에 따른 반도체 소자의 미세 컨택홀 패턴 형성 방법은 포토레지스트 패턴을 먼저 형성하고 절연 패턴을 형성하기 때문에, 종래에서 절연막을 형성하고 포토레지스트 패턴을 형성한 다음 요구되는 절연막의 일부 영역을 제거하는 에칭 공정을 생략할 수 있다. 이에 따라, 본 발명의 실시예에 따른 반도체 소자의 미세 컨택홀 패턴 형성 방법은 제조 공정을 단순화할 수 있다. In addition, since the method for forming a fine contact hole pattern of a semiconductor device according to an embodiment of the present invention forms a photoresist pattern first and then forms an insulation pattern, a conventional insulating film is formed, a photoresist pattern is formed, and then The etching process to remove some regions can be omitted. Accordingly, the method for forming a fine contact hole pattern of the semiconductor device according to the embodiment of the present invention can simplify the manufacturing process.

이하 도면을 참조하면서 실시예를 통해 본 발명을 보다 상세히 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 반도체 소자의 미세 컨택홀 패턴 형성 방법의 단계를 보여주는 플로우 챠트이고, 도 2a 및 도 2b는 도 1의 포토마스크 준비 단계를 설명하기 위한 포토 마스크의 평면도 및 단면도이고, 도 3a 내지 3d는 도 1의 포토레지스트 패턴 형성 단계를 설명하기 위한 도면들이고, 도 4는 도 1의 절연 패턴 형성 단계를 설명하기 위한 반도체 기판의 단면도이고, 도 5는 도 1의 컨택홀 패턴 형성 단계를 설명하기 위한 반도체 기판의 단면도이고, 도 6은 도 1의 금속 패턴 형성 단계를 설명하기 위한 반도체 기판의 단면도이다. 1 is a flow chart showing the steps of a method for forming a fine contact hole pattern of a semiconductor device according to an embodiment of the present invention, Figures 2a and 2b is a plan view and a cross-sectional view of a photo mask for explaining the photomask preparation step of FIG. 3A to 3D are views for explaining the photoresist pattern forming step of FIG. 1, FIG. 4 is a cross-sectional view of a semiconductor substrate for explaining the insulating pattern forming step of FIG. 1, and FIG. 5 is a contact hole of FIG. 1. It is sectional drawing of the semiconductor substrate for demonstrating a pattern formation step, and FIG. 6 is sectional drawing of the semiconductor substrate for demonstrating the metal pattern formation step of FIG.

도 1을 참조하면, 본 발명의 실시예에 따른 반도체 소자의 미세 컨택홀 패턴 형성 방법은 포토 마스크 준비 단계(S1), 포토레지스트 패턴 형성 단계(S2), 절연 패턴 형성 단계(S3), 컨택홀 패턴 형성 단계(S4), 및 금속 패턴 형성 단계(S5)를 포함한다. Referring to FIG. 1, the method for forming a fine contact hole pattern of a semiconductor device according to an exemplary embodiment of the present inventive concept may include preparing a photo mask (S1), forming a photoresist pattern (S2), insulating pattern forming step (S3), and contact hole. A pattern forming step S4 and a metal pattern forming step S5.

도 2a 및 도 2b를 참조하면, 상기 포토 마스크 준비 단계(S1)는 반도체 기판상에 원하는 컨택홀 패턴을 형성하기 위한 포토 마스크(10)를 준비하는 단계이다.2A and 2B, the photomask preparation step S1 is a step of preparing a photomask 10 for forming a desired contact hole pattern on a semiconductor substrate.

상기 포토 마스크(10)는 투명 기판(10a)과 차광 패턴(10b)을 포함할 수 있다. 상기 투명 기판(10a)은 유리 또는 석영으로 형성되며, 빛을 투과시킨다. 상기 차광 패턴(10b)은 상기 투명 기판(10a) 상에 수평 라인 및 수직 라인이 서로 교차하는 패턴으로 형성되며, 빛을 차단한다. 도면에서는, 상기 포토 마스크(10)의 차광 패턴(10b)이 수평 라인 및 수직 라인이 서로 교차하는 패턴으로 형성되었지만, 반도체 기판상에 원하고자 하는 컨택홀 패턴에 따라 달라질 수 있음은 물론이다. The photo mask 10 may include a transparent substrate 10a and a light blocking pattern 10b. The transparent substrate 10a is made of glass or quartz and transmits light. The light blocking pattern 10b is formed in a pattern in which horizontal lines and vertical lines cross each other on the transparent substrate 10a and block light. In the drawing, although the light blocking pattern 10b of the photomask 10 is formed in a pattern in which horizontal and vertical lines cross each other, the light blocking pattern 10b may vary depending on a desired contact hole pattern on a semiconductor substrate.

도 3a 내지 도 3d를 참조하면, 상기 포토레지스트 패턴 형성 단계(S2)는 상기 포토 마스크(10)를 이용하여 반도체 기판(20)에 증착되는 포토레지스트(30a)를 노광 및 현상하여, 이후 반도체 기판(20) 상에 형성될 컨택홀 패턴과 대응되는 포토레지스트 패턴(30)을 형성하는 단계이다. 여기서, 포토레지스트(30a)는 포지티브(positive) 형(빛을 받는 부분이 현상 공정에서 제거됨)인 것을 예로 들어 설명하기로 한다. 3A to 3D, the photoresist pattern forming step S2 may be performed by exposing and developing the photoresist 30a deposited on the semiconductor substrate 20 by using the photomask 10. Forming a photoresist pattern 30 corresponding to the contact hole pattern to be formed on the (20). Here, the photoresist 30a will be described by taking an example of the positive type (the part which receives light is removed in the developing process).

구체적으로, 도 3a에 도시된 바와 같이, 상기 포토레지스트 패턴 형성 단계(S2)는, 상기 포토 마스크(10)를 상기 포토레지스트(30a)가 증착된 상기 반도체 기판(20) 상부에 배치시킨다.Specifically, as shown in FIG. 3A, the photoresist pattern forming step (S2) places the photomask 10 on the semiconductor substrate 20 on which the photoresist 30a is deposited.

도 3b는 상기 포토레지스트(30a)가 증착된 상기 반도체 기판(20) 상부에 상기 포토 마스크(10)가 배치된 상태의 평면도를 보여준다. 도 3b에서 도면 부호 30은 상기 포토레지스트(30a)를 노광 및 현상시키는 경우 형성될 포토레지스트 패턴을 나타낸다. 이에 대해서는 아래에서 자세히 설명하기로 한다. 3B is a plan view showing a state where the photomask 10 is disposed on the semiconductor substrate 20 on which the photoresist 30a is deposited. In FIG. 3B, reference numeral 30 denotes a photoresist pattern to be formed when the photoresist 30a is exposed and developed. This will be described in detail below.

도 3c에 도시된 바와 같이, 상기 포토레지스트 패턴 형성 단계(S2)는, 상기 포토레지스트 패턴(30)에 찌그러짐이 없도록 상기 포토레지스트(30a)의 노광시 노광량을 많이 준다. 이는 상기 포토레지스트(30a)가 충분히 노광되지 않으면, 상기 포토레지스트 패턴(30)을 이루는 포토레지스트 기둥(31) 각각의 측벽에 찌그러짐이 발생될 가능성이 매우 높기 때문이다. 따라서, 상기 포토레지스트 패턴 형성 단계(S2)는, 상기 포토레지스트(30a)에 충분히 많은 노광량을 주어, 현상 후 상기 포토레지스트 기둥(31)의 측벽이 찌그러지지 않게 한다(즉, 상기 포토레지스트 패 턴(30)에 찌그러짐이 없도록 한다). 이렇게 상기 포토레지스트 패턴(30)에 찌그러짐이 없으면, 이후 컨택홀 패턴 단계(S4)에서 상기 포토레지스트 패턴(30)과 대응되어 형성되는 컨택홀 패턴(50)에도 찌그러짐이 없게 된다. As shown in FIG. 3C, the photoresist pattern forming step (S2) gives a large amount of exposure when the photoresist 30a is exposed so that the photoresist pattern 30 is not crushed. This is because if the photoresist 30a is not sufficiently exposed, it is very likely that distortion occurs in the sidewalls of each of the photoresist pillars 31 constituting the photoresist pattern 30. Therefore, the photoresist pattern forming step S2 gives the photoresist 30a with a sufficient exposure amount so that the sidewall of the photoresist pillar 31 is not crushed after development (ie, the photoresist pattern (30) to avoid distortion. If the photoresist pattern 30 is not crushed in this way, the contact hole pattern 50 formed in correspondence with the photoresist pattern 30 in the contact hole pattern step S4 will not be crushed.

한편, 도 3d는 상기 반도체 기판(20) 상에 형성되는 상기 포토레지스트 패턴(30)의 프로파일(profile)을 보여준다. 여기서, 상기 포토레지스트 패턴(30)은 원래 상기 차광 패턴(10b)에 대응하여 격자 패턴으로 형성되어야 하지만(포토레지스트(30a)가 포지티브 물질인 경우), 상기 포토레지스트(30a)에 노광량을 많이 주어 상기 반도체 기판(20) 중 상기 차광 패턴(10b)의 수평 라인과 수직 라인이 교차하는 영역과 대응하는 영역에 축소된 형태의 도트 패턴(미세한 크기의 포토레지스트 기둥들(31))으로 형성된다. 이렇게, 상기 포토레지스트 패턴 형성 단계(S2)는 포토 마스크(10)의 차광 패턴(10b)의 형태와 포토레지스트(30a)의 노광량을 조절하여 미세한 크기의 포토레지스트 기둥(31)을 갖는 포토레지스트 패턴(30)을 형성할 수 있다. 이러한 포토레지스트 패턴(30)은, 이후 컨택홀 패턴 형성 단계(S4)에서 상기 포토레지스트 패턴(30)과 대응되어 형성되는 컨택홀 패턴(50)이 미세한 크기(예를 들어, 65nm 이하의 크기)의 컨택홀들(51)을 가지도록 할 수 있다. 3D shows a profile of the photoresist pattern 30 formed on the semiconductor substrate 20. Here, although the photoresist pattern 30 should be originally formed in a lattice pattern corresponding to the light shielding pattern 10b (when the photoresist 30a is a positive material), the photoresist 30a is exposed to a large amount of exposure. The semiconductor substrate 20 is formed of a reduced dot pattern (fine photoresist pillars 31 having a small size) in a region corresponding to a region where a horizontal line and a vertical line of the light blocking pattern 10b intersect. In this way, the photoresist pattern forming step (S2) is a photoresist pattern having a photoresist pillar 31 having a fine size by adjusting the shape of the light shielding pattern 10b of the photomask 10 and the exposure amount of the photoresist 30a. 30 can be formed. In the photoresist pattern 30, the contact hole pattern 50 formed to correspond to the photoresist pattern 30 in the contact hole pattern forming step S4 may have a fine size (for example, 65 nm or less). It may be to have the contact holes 51 of.

도 4를 참조하면, 상기 절연 패턴 형성 단계(S3)는 상기 포토레지스트 패턴(30)이 형성된 상기 반도체 기판(20)상에 절연물질을 증착하여 절연 패턴(40)을 형성하는 단계이다. Referring to FIG. 4, the insulating pattern forming step S3 is a step of forming an insulating pattern 40 by depositing an insulating material on the semiconductor substrate 20 on which the photoresist pattern 30 is formed.

구체적으로, 상기 절연 패턴 형성 단계(S3)는 상기 반도체 기판(20) 상에 형 성된 상기 포토레지스트 패턴(30)을 이루는 포토레지스트 기둥들(31) 사이의 공간을 채우도록, 절연물질을 증착시킴으로써 상기 절연 패턴(40)을 형성한다. 이때, 상기 절연 패턴 형성 단계(S3)는 상기 포토레지스트 패턴(30) 상부에 증착된 절연물질을 화학적 기계적 연마 공정을 통해 제거할 수 있다. 여기서, 절연물질은 BPSG(boro-phospho silicate glass), PSG(phospho silicate glass), PEOX(poly ethylene oxide), TEOS(tetra ethyl ortho silicate) 및 USG(undoped silicate glass) 중 선택된 어느 하나일 수 있다.In detail, the insulating pattern forming step S3 may be performed by depositing an insulating material to fill the space between the photoresist pillars 31 forming the photoresist pattern 30 formed on the semiconductor substrate 20. The insulating pattern 40 is formed. In this case, the insulating pattern forming step (S3) may remove the insulating material deposited on the photoresist pattern 30 through a chemical mechanical polishing process. The insulating material may be any one selected from boro-phospho silicate glass (BPSG), phospho silicate glass (PSG), polyethylene oxide (PEOX), tetra ethyl ortho silicate (TEOS), and undoped silicate glass (USG).

한편, 상기 절연 패턴 형성 단계(S3)는 상기 포토레지스트 패턴 형성 단계(S2) 후에 수행됨으로써, 종래에서 절연막을 형성하고 포토레지스트 패턴을 형성한 후에 절연막의 일부 영역을 제거하는 에칭 공정을 생략할 수 있다. 이에 따라, 반도체 소자의 제조 공정이 단순해질 수 있는 이점이 있다. On the other hand, the insulating pattern forming step (S3) is performed after the photoresist pattern forming step (S2), it is possible to omit the etching process of removing the partial region of the insulating film after forming an insulating film and a photoresist pattern conventionally. have. Accordingly, there is an advantage that the manufacturing process of the semiconductor device can be simplified.

도 5를 참조하면, 상기 컨택홀 패턴 형성 단계(S4)는 상기 절연 패턴(40)으로부터 상기 포토레지스트 패턴(30)을 제거하여 상기 절연 패턴(40)에 컨택홀 패턴(50)을 형성하는 단계이다.Referring to FIG. 5, in the forming of the contact hole pattern (S4), the contact hole pattern 50 is formed on the insulating pattern 40 by removing the photoresist pattern 30 from the insulating pattern 40. to be.

구체적으로, 상기 컨택홀 패턴 형성 단계(S4)는 상기 절연 패턴(40)으로부터 상기 포토레지스트 패턴(30)의 포토레지스트 기둥들(31)을 애싱(Asing) 공정에 의해 제거함으로써, 컨택홀들(51)을 갖는 상기 컨택홀 패턴(50)을 형성한다. 이러한 컨택홀 패턴(50)은 전기적인 흐름 통로의 역할을 하는 것으로, 반도체 기판(20) 상에서 회로의 전기적인 특성을 결정하는 데 있어서 매우 중요하다. 여기서, 상기 컨 택홀 패턴(50)은 찌그러짐 없는 상기 포토레지스트 패턴(30)에 대응하여 형성되므로, 마찬가지로 찌그러짐을 가지지 않는다. 이에 따라, 찌그러짐 없는 컨택홀 패턴(50)은 반도체 기판(20) 상에서 회로의 전기적인 특성에 대한 신뢰성을 높일 수 있다.In detail, the contact hole pattern forming step S4 may be performed by removing the photoresist pillars 31 of the photoresist pattern 30 from the insulating pattern 40 by an ashing process. The contact hole pattern 50 having the 51 is formed. The contact hole pattern 50 serves as an electrical flow path, which is very important in determining the electrical characteristics of the circuit on the semiconductor substrate 20. Here, the contact hole pattern 50 is formed to correspond to the photoresist pattern 30 without distortion, and thus does not have distortion. Accordingly, the distortion-free contact hole pattern 50 may increase the reliability of the electrical characteristics of the circuit on the semiconductor substrate 20.

도 6을 참조하면, 상기 금속 패턴 형성 단계(S5)는 상기 컨택홀 패턴(50)이 형성된 상기 반도체 기판(20) 상에 금속물질을 증착하여 금속 패턴(60)을 형성하는 단계이다. Referring to FIG. 6, the metal pattern forming step S5 is a step of forming a metal pattern 60 by depositing a metal material on the semiconductor substrate 20 on which the contact hole pattern 50 is formed.

구체적으로, 상기 금속 패턴 형성 단계(S5)는 상기 반도체 기판(20) 상에 형성된 상기 컨택홀 패턴(50)을 이루는 컨택홀들(51) 사이의 공간을 채우도록, 금속물질을 증착시킴으로써 상기 금속 패턴(60)을 형성한다. 이때, 상기 금속 패턴 형성 단계(S5)는 상기 절연 패턴(40) 상부에 증착된 금속물질을 화학적 기계적 연마 공정을 통해 제거할 수 있다. Specifically, the metal pattern forming step S5 may be performed by depositing a metal material to fill a space between the contact holes 51 forming the contact hole pattern 50 formed on the semiconductor substrate 20. The pattern 60 is formed. In this case, the metal pattern forming step S5 may remove the metal material deposited on the insulating pattern 40 through a chemical mechanical polishing process.

상기와 같이, 본 발명의 실시예에 따른 반도체 소자의 미세 컨택홀 패턴 형성 방법은, 포토레지스트 패턴(30) 형성시 포토레지스트(30a)의 노광량을 조절함으로써, 찌그러짐 없는 포토레지스트 패턴(30)을 형성할 수 있다. 이에 따라, 본 발명의 실시예에 따른 반도체 소자의 미세 컨택홀 패턴 형성 방법은, 포토레지스트 패턴(30)과 대응되어 형성되는 컨택홀 패턴(50)에 찌그러짐이 없도록 할 수 있다. 결과적으로, 본 발명의 실시예에 따른 반도체 소자의 미세 컨택홀 패턴 형성 방법 은, 상기 컨택홀 패턴(50)과 대응되어 형성되는 금속 패턴(60)에 찌그러짐이 없도록 함으로써, 금속 패턴(60)을 통한 회로의 전기적인 특성을 향상시킬 수 있다. As described above, in the method for forming a fine contact hole pattern of the semiconductor device according to the embodiment of the present invention, the photoresist pattern 30 without distortion is formed by adjusting the exposure amount of the photoresist 30a when the photoresist pattern 30 is formed. Can be formed. Accordingly, in the method for forming the fine contact hole pattern of the semiconductor device according to the embodiment of the present invention, the contact hole pattern 50 formed to correspond to the photoresist pattern 30 may be prevented from being crushed. As a result, in the method for forming a fine contact hole pattern of the semiconductor device according to the embodiment of the present invention, the metal pattern 60 is formed by preventing distortion of the metal pattern 60 formed corresponding to the contact hole pattern 50. The electrical characteristics of the circuit can be improved.

또한, 본 발명의 실시예에 따른 반도체 소자의 미세 컨택홀 패턴 형성 방법은, 포토 마스크(10)의 차광 패턴(10b)의 형태와 포토레지스트(30a)의 노광량을 조절하여 미세한 크기의 포토레지스트 기둥(31)을 갖는 포토레지스트 패턴(30)을 형성할 수 있다. 이에 따라, 본 발명의 실시예에 따른 반도체 소자의 미세 컨택홀 패턴 형성 방법은, 상기 포토레지스트 패턴(30)과 대응되어 형성되는 컨택홀 패턴(50)이 미세한 크기(예를 들어 65nm 크기)의 컨택홀들(51)을 가지도록 할 수 있다. 따라서, 본 발명의 실시예에 따른 반도체 소자의 미세 컨택홀 패턴 형성 방법은, 반도체 소자에서 미세 컨택홀 패턴의 형성을 실현시킬 수 있다. In addition, in the method for forming a fine contact hole pattern of the semiconductor device according to the embodiment of the present invention, the photoresist pillar having a fine size by controlling the shape of the light shielding pattern 10b of the photomask 10 and the exposure amount of the photoresist 30a A photoresist pattern 30 having 31 can be formed. Accordingly, in the method for forming the fine contact hole pattern of the semiconductor device according to the embodiment of the present invention, the contact hole pattern 50 formed to correspond to the photoresist pattern 30 has a fine size (for example, 65 nm size). The contact holes 51 may be provided. Therefore, the method for forming the fine contact hole pattern of the semiconductor device according to the embodiment of the present invention can realize the formation of the fine contact hole pattern in the semiconductor device.

또한, 본 발명의 실시예에 따른 반도체 소자의 미세 컨택홀 패턴 형성 방법은 포토레지스트 패턴(30)을 먼저 형성하고 절연 패턴(40)을 형성하기 때문에, 종래에서 절연막을 형성하고 포토레지스트 패턴을 형성한 다음 요구되는 절연막의 일부 영역을 제거하는 에칭 공정을 생략할 수 있다. 이에 따라, 본 발명의 실시예에 따른 반도체 소자의 미세 컨택홀 패턴 형성 방법은 제조 공정을 단순화할 수 있다.In addition, in the method for forming a fine contact hole pattern of the semiconductor device according to the embodiment of the present invention, since the photoresist pattern 30 is first formed and the insulating pattern 40 is formed, an insulating film and a photoresist pattern are conventionally formed. Next, the etching process for removing a portion of the insulating film required may be omitted. Accordingly, the method for forming a fine contact hole pattern of the semiconductor device according to the embodiment of the present invention can simplify the manufacturing process.

본 발명은 도시된 실시예를 중심으로 설명되었으나 이는 예시적인 것에 불과하며, 본 발명이 본 발명의 기술분야에서 통상의 지식을 가진 자가 할 수 있는 다양한 변형 및 균등한 타 실시예를 포괄할 수 있음을 이해할 것이다.Although the present invention has been described with reference to the illustrated embodiments, it is merely exemplary, and the present invention may encompass various modifications and equivalent other embodiments that can be made by those skilled in the art. Will understand.

도 1은 본 발명의 실시예에 따른 반도체 소자의 미세 컨택홀 패턴 형성 방법의 단계를 보여주는 플로우 챠트이다.1 is a flowchart illustrating a method of forming a fine contact hole pattern of a semiconductor device according to an embodiment of the present invention.

도 2a 및 도 2b는 도 1의 포토마스크 준비 단계를 설명하기 위한 포토 마스크의 평면도 및 단면도이다.2A and 2B are plan and cross-sectional views of a photomask for explaining the photomask preparation step of FIG. 1.

도 3a 내지 3d는 도 1의 포토레지스트 패턴 형성 단계를 설명하기 위한 도면들이다.3A to 3D are diagrams for describing the photoresist pattern forming step of FIG. 1.

도 4는 도 1의 절연 패턴 형성 단계를 설명하기 위한 반도체 기판의 단면도이다.4 is a cross-sectional view of a semiconductor substrate for describing the insulating pattern forming step of FIG. 1.

도 5는 도 1의 컨택홀 패턴 형성 단계를 설명하기 위한 반도체 기판의 단면도이다.FIG. 5 is a cross-sectional view of a semiconductor substrate for describing a contact hole pattern forming step of FIG. 1.

도 6은 도 1의 금속 패턴 형성 단계를 설명하기 위한 반도체 기판의 단면도이다. FIG. 6 is a cross-sectional view of a semiconductor substrate for describing a metal pattern forming step of FIG. 1.

* 도면의 주요 부분에 대한 부호의 설명 * Explanation of symbols on the main parts of the drawings

10: 포토 마스크 20: 반도체 기판10: photo mask 20: semiconductor substrate

30: 포토레지스트 패턴 40: 절연 패턴 30: photoresist pattern 40: insulation pattern

50: 컨택홀 패턴 60: 금속 패턴 50: contact hole pattern 60: metal pattern

Claims (5)

반도체 기판에 컨택홀 패턴을 형성하기 위한 포토 마스크를 준비하는 포토 마스크 준비 단계;A photo mask preparing step of preparing a photo mask for forming a contact hole pattern on the semiconductor substrate; 상기 포토 마스크를 이용하여 상기 반도체 기판에 증착된 포토레지스트를 노광 및 현상하여, 상기 컨택홀 패턴과 대응되는 포토레지스트 패턴을 형성하는 포토레지스트 패턴 형성 단계;A photoresist pattern forming step of exposing and developing the photoresist deposited on the semiconductor substrate using the photo mask to form a photoresist pattern corresponding to the contact hole pattern; 상기 포토레지스트 패턴이 형성된 상기 반도체 기판 상에 절연물질을 증착하여, 절연 패턴을 형성하는 절연 패턴 형성 단계;Forming an insulating pattern by depositing an insulating material on the semiconductor substrate on which the photoresist pattern is formed; 상기 절연 패턴으로부터 상기 포토레지스트 패턴을 제거하여, 상기 절연 패턴에 상기 컨택홀 패턴을 형성하는 컨택홀 패턴 형성 단계; 및A contact hole pattern forming step of removing the photoresist pattern from the insulating pattern to form the contact hole pattern in the insulating pattern; And 상기 컨택홀 패턴이 형성된 상기 절연 패턴 상에 금속 물질을 증착하여, 금속 패턴을 형성하는 금속 패턴 형성 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 컨택홀 패턴 형성 방법.And forming a metal pattern by depositing a metal material on the insulating pattern on which the contact hole pattern is formed, to form a metal pattern. 제 1 항에 있어서,The method of claim 1, 상기 포토 마스크 준비 단계는 The photo mask preparation step 투명 기판과, 상기 투명 기판상에 수평 라인 및 수직 라인이 서로 교차하는 패턴으로 형성된 차광 패턴을 포함하는 상기 포토 마스크를 준비하는 것을 특징으로 하는 반도체 소자의 미세 컨택홀 패턴 형성 방법.A method for forming a fine contact hole pattern in a semiconductor device, comprising: preparing a photomask including a transparent substrate and a light shielding pattern formed in a pattern in which horizontal lines and vertical lines cross each other on the transparent substrate. 제 2 항에 있어서,The method of claim 2, 상기 포토레지스트 패턴 형성 단계는The photoresist pattern forming step 상기 반도체 기판 중 상기 차광 패턴의 수평 라인과 수직 라인이 교차하는 영역과 대응하는 영역에 도트 패턴의 포토레지스트 기둥이 형성되도록, 상기 포토레지스트를 노광시키는 과정을 포함하는 것을 특징으로 하는 반도체 소자의 미세 컨택홀 패턴 형성 방법. Exposing the photoresist such that a photoresist pillar of a dot pattern is formed in an area corresponding to an area where a horizontal line and a vertical line of the light blocking pattern intersect in the semiconductor substrate. Method for forming contact hole pattern. 제 1 항에 있어서,The method of claim 1, 상기 절연 패턴 형성 단계는 The insulating pattern forming step 상기 포토레지스트 패턴의 상부에 증착된 상기 절연물질을 화학적 기계적 연마 공정을 통해 제거하는 과정을 포함하는 것을 특징으로 하는 반도체 소자의 미세 컨택홀 패턴 형성 방법.And removing the insulating material deposited on the photoresist pattern through a chemical mechanical polishing process. 제 1 항에 있어서,The method of claim 1, 상기 컨택홀 패턴 형성 단계는 애싱(Ashing) 공정에 의해 이루어지는 것을 특징으로 하는 반도체 소자의 미세 컨택홀 패턴 형성 방법.The forming of the contact hole pattern is a method of forming a fine contact hole pattern of a semiconductor device, characterized in that by the ashing (Ashing) process.
KR1020080047024A 2008-05-21 2008-05-21 Method for forming fine contact hole pattern of semiconductor device KR100959724B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080047024A KR100959724B1 (en) 2008-05-21 2008-05-21 Method for forming fine contact hole pattern of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080047024A KR100959724B1 (en) 2008-05-21 2008-05-21 Method for forming fine contact hole pattern of semiconductor device

Publications (2)

Publication Number Publication Date
KR20090120959A true KR20090120959A (en) 2009-11-25
KR100959724B1 KR100959724B1 (en) 2010-05-25

Family

ID=41604128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080047024A KR100959724B1 (en) 2008-05-21 2008-05-21 Method for forming fine contact hole pattern of semiconductor device

Country Status (1)

Country Link
KR (1) KR100959724B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019136258A1 (en) * 2018-01-05 2019-07-11 Tokyo Electron Limited Method of advanced contact hole patterning

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0179289B1 (en) * 1996-04-12 1999-04-15 문정환 Forming method of metal wiring
KR19990015462A (en) * 1997-08-06 1999-03-05 윤종용 Pattern formation method of semiconductor device by photolithography process using two photomasks
KR100591155B1 (en) * 2003-12-31 2006-06-19 동부일렉트로닉스 주식회사 Method for fabricating the metal interconnection in semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019136258A1 (en) * 2018-01-05 2019-07-11 Tokyo Electron Limited Method of advanced contact hole patterning

Also Published As

Publication number Publication date
KR100959724B1 (en) 2010-05-25

Similar Documents

Publication Publication Date Title
JP4499616B2 (en) Exposure mask, method of manufacturing the same, and method of manufacturing semiconductor device
KR100726148B1 (en) Manufacturing method for semiconductor device
KR20090050698A (en) Method for fabricating semiconductor device
KR100959724B1 (en) Method for forming fine contact hole pattern of semiconductor device
KR20130049510A (en) Method for manufacturing semiconductor device
KR100685595B1 (en) Manufacturing method for semiconductor device
US7087533B2 (en) Method for fabricating semiconductor device
KR100702308B1 (en) Manufacturing method for semiconductor device
KR100583120B1 (en) Manufacturing method for semiconductor device
KR100944344B1 (en) Manufacturing method for semiconductor device
KR100709453B1 (en) Forming method for bit line of semiconductor device
KR20060009419A (en) Method for manufacturing semiconductor device
KR100569526B1 (en) Manufacturing method for semiconductor device
KR100597765B1 (en) Method for fabricating semiconductor device
KR100861188B1 (en) Manufacturing method for semiconductor device
KR20030000125A (en) Forming method for bitline of semiconductor device
KR100333537B1 (en) Contact manufacturing method of semiconductor device
KR20120037254A (en) Method for manufacturing semiconductor device
KR20120129084A (en) Method for Manufacturing Semiconductor Device
US20050026049A1 (en) Method for forming an opening on an alternating phase shift mask
KR20100081019A (en) Method for manufacuring semiconductor device
KR20130022677A (en) Method for fabricating array of fine patterns in semiconductor device
KR20020002641A (en) Manufacturing method for semiconductor device
KR20030058635A (en) Manufacturing method for semiconductor device
KR20060135243A (en) Method for forming a pattern of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee