KR20090104705A - 클럭 발생 기능을 갖는 장치, 기준 주파수 설정 방법 및 기준 주파수 조정 방법 - Google Patents

Abstract

클럭에 관한 설정을 간단히 행한다. VCXO와, 기준 주파수와 이 기준 주파수의 클럭을 VCXO에 발생시키는 전압의 레벨인 기준 레벨을 기억하는 메모리와, 필요한 주파수의 클럭을, 메모리에 기억되어 있는 기준 주파수 및 기준 레벨을 기준으로 구해지는 전압을 VCXO에 인가하여 발생시키는 D/A 컨버터 제어부 및 D/A 컨버터를 갖는 장치에서, 하기의 처리를 행한다. 시험 시 레벨을 적절히 변화시키면서, 각 시험 시 레벨에 따른 전압을 VCXO에 인가하여 시험용 클럭을 발생시킨다. 시험용 클럭을 주파수 카운터에 출력한다. 시험용 클럭의 주파수와 목표 주파수의 차가 소정의 범위 내인 것이 주파수 카운터에 의해 확인할 수 있으면, 메모리에, 이 시험용 클럭이 VCXO에 의해 발생되었을 때의 시험 시 레벨을 기준 레벨로서 기억시키고, 이 시험용 클럭의 주파수를 기준 주파수로서 기억시킨다.

D/A 컨버터 제어부, 측정부, 보정부, VCXO, 주파수 카운터

Description

클럭 발생 기능을 갖는 장치, 기준 주파수 등 설정 방법 및 기준 주파수 등 조정 방법{APPARATUS WITH CLOCK GENERATION FUNCTION, METHOD FOR SETTING REFERENCE FREQUENCY, AND METHOD FOR ADJUSTING REFERENCE FREQUENCY}

본 발명은, 고정밀도의 클럭을 재현하는 장치 및 방법에 관한 것이다.

정밀도가 높은 클럭을 제공하는 것은, CPU 및 메모리 등의 기기를 제어하는 경우나, 복수의 통신 기기끼리에서 통신을 행하는 경우에 중요하다.

특허 문헌 1에는, 무선 전화 시스템의 기지국의 무선 송신을 생성하기 위한 정확한 기준 클럭을 제공하는 것을 목적으로 하는 발명이 개시되어 있다.

특허 문헌 2에는, 위상 오차 신호에 응답하여 회복 클럭 신호를 생성하는 방법이 개시되어 있다.

[특허 문헌 1] 일본 특허 공개 제2006-311559호 공보

[특허 문헌 2] 일본 특허 제3379959호

일반적으로 유통하고 있는 퍼스널 컴퓨터 또는 통신 기기 등의 기기에서 이 용되는, 클럭(클럭 신호)을 생성하기 위한 VCXO(Voltage Controlled Crystal Oscillator) 등의 발진기는, 개체차가 있다. 따라서, 동일한 조정값(보정값)을 모든 기기에 부여하면, 몇 개의 기기는 정밀도가 낮은 클럭을 발하게 된다. 즉, 고정밀도의 클럭을 얻기 위해서는, 개개로 조정해야만 한다. 또한, 한번 조정을 행하여도, 소위 경년 열화에 의해, 오차가 커지는 경우가 있다. 개개의 기기에 대해, 클럭의 설정 또는 조정을 간단히 행할 수 있는 것이 요구되고 있다.

본 발명은, 이와 같은 과제를 감안하여, 클럭에 관한 설정 또는 조정을 종래보다도 간단히 행할 수 있도록 하는 것을 목적으로 한다.

본 발명의 일 실시 형태에 따른 클럭 발생 기능을 갖는 장치는, 발진기와, 기준의 주파수인 제1 주파수와 그 제1 주파수의 클럭을 상기 발진기에 발생시키기 위해 그 발진기에 인가할 전압의 레벨인 제1 레벨을 기억하는 기억 수단과, 통상의 운용 시에서, 필요한 주파수의 클럭을, 상기 기억 수단에 기억되어 있는 상기 제1 주파수 및 상기 제1 레벨을 기준으로 하여 구해지는 전압을 상기 발진기에 인가함으로써 발생시키는 통상 운용 시 발진기 제어 수단과, 시험 시에서, 시험용의 전압의 레벨인 제2 레벨을 소정의 타이밍에서 변화시키면서, 그 각 제2 레벨에 따른 전압을 상기 발진기에 인가함으로써 시험용의 클럭을 순차적으로 발생시키는 시험 시 발진기 제어 수단과, 상기 시험용의 클럭을 주파수 카운터에 출력하는 시험용 클럭 출력 수단과, 상기 시험용의 클럭의 주파수인 제2 주파수와 목표의 주파수인 제3 주파수의 차가 소정의 범위 내인 것이 상기 주파수 카운터에 의해 확인할 수 있었 던 경우에, 상기 기억 수단에, 그 시험용의 클럭이 상기 발진기에 의해 발생되었을 때의 상기 제2 레벨을 상기 제1 레벨로서 기억시키고, 그 시험용의 클럭의 상기 제2 주파수를 상기 제1 주파수로서 기억시키는 기준 레벨 등 기입 수단을 갖는다.

발진기와,

기준의 주파수인 제1 주파수와 그 제1 주파수의 클럭을 상기 발진기에 발생시키기 위해 그 발진기에 인가할 전압의 레벨인 제1 레벨을 기억하는 기억 수단과,

통상의 운용 시에서, 필요한 주파수의 클럭을, 상기 기억 수단에 기억되어 있는 상기 제1 주파수 및 상기 제1 레벨을 기준으로 하여 구해지는 전압을 상기 발진기에 인가함으로써 발생시키는 통상 운용 시 발진기 제어 수단과,

소정의 타이밍에서, 소정의 전압의 레벨인 제2 레벨을 변화시키면서, 그 제2 레벨에 따른 전압을 상기 발진기에 인가함으로써 클럭을 순차적으로 발생시키는 시험 시 발진기 제어 수단과,

상기 클럭을 주파수 카운터에 출력하는 클럭 출력 수단과,

상기 클럭의 주파수인 제2 주파수와 목표의 주파수인 제3 주파수의 차가 소정의 범위 내인 것이 상기 주파수 카운터에 의해 확인할 수 있었던 경우에, 상기 기억 수단에, 그 클럭이 상기 발진기에 의해 발생되었을 때의 상기 제2 레벨을 상기 제1 레벨로서 기억시키고, 그 클럭의 상기 제2 주파수를 상기 제1 주파수로서 기억시키는 기준 레벨 등 기입 수단

을 갖는 것을 특징으로 하는 클럭 발생 기능을 갖는 장치.

바람직하게는, 상기 발진기는 VCXO(Voltage Controlled Crystal Oscillator) 이며, 상기 주파수 카운터는, 루비듐 발진기에 의해 발생되는 클럭에 기초하여 계수를 행하는 장치이다.

또는, 상기 기억 수단에 기억되어 있는 상기 제1 레벨에 따른 전압을 상기 발진기에 인가함으로써 검사용의 클럭을 발생시키는 검사 시 발진기 제어 수단과, 상기 발진기에 의해 발생된 상기 검사용의 클럭의 주파수인 제4 주파수를 측정하는 제4 주파수 측정 수단과, 상기 기억 수단에 기억되어 있는 상기 제1 주파수와 상기 제4 주파수 측정 수단에 의해 측정된 상기 제4 주파수의 차가 소정의 범위에 들어가 있지 않은 경우에, 조정용의 전압의 레벨인 제3 레벨을 변화시키면서, 그 각 제3 레벨에 따른 전압을 상기 발진기에 인가함으로써 조정용의 클럭을 순차적으로 발생시키는 조정 시 발진기 제어 수단과, 상기 발진기에 의해 발생된 상기 조정용의 클럭의 주파수인 제5 주파수를 측정하는 제5 주파수 측정 수단과, 상기 제5 주파수 측정 수단에 의해 측정된 상기 조정용의 클럭의 상기 제5 주파수와 상기 기억 수단에 기억되어 있는 상기 제1 주파수의 차가 소정의 범위 내인 경우에, 상기 기억 수단에, 그 조정용의 클럭이 상기 발진기에 의해 발생되었을 때의 상기 제5 레벨을 상기 제1 레벨로서 새롭게 기억시키는 기준 레벨 갱신 수단을 갖는다.

또는, 상기 제2 레벨을 외부의 장치로부터 입력하는 제2 레벨 입력 수단을 갖고, 상기 소정의 타이밍은, 상기 제2 레벨 입력 수단에 의해 상기 제2 레벨이 입력된 타이밍이다.

또는, 제2 ATM(Asynchronous Transfer Mode) 장치에 ATM 셀에 의해 데이터의 송신을 행하는 제1 ATM 장치에 접속되어 있는 다른 장치로부터 이더넷(등록 상표) 을 통하여, 상기 ATM 셀을 포함하는 이더넷 프레임인 데이터 프레임을 수신하는, 데이터 프레임 수신 수단과, 상기 다른 장치가 상기 제1 ATM 장치의 통신용의 클럭의 주파수인 제6 주파수에 기초하여 소정의 시간 간격으로 송신한, 제어용의 이더넷 프레임인 제어 프레임을, 이더넷을 통하여 수신하는, 제어 프레임 수신 수단과, 상기 제어 프레임을 수신한 시간 간격에 기초하여 상기 제6 주파수를 산출하는 제6 주파수 산출 수단을 갖고, 상기 통상 운용 시 발진기 제어 수단은, 상기 필요한 주파수의 클럭으로서, 상기 제6 주파수 산출 수단에 의해 산출된 상기 제6 주파수의 클럭을 상기 발진기에 발생시키고, 또한 상기 통상 운용 시 발진기 제어 수단이 상기 발진기에 발생시킨 상기 제6 주파수의 클럭을 상기 제2 ATM 장치에 ATM 인터페이스를 통하여 전달하는 클럭 전달 수단과, 수신한 상기 데이터 프레임을 ATM 셀로 변환하는 변환 수단과, 상기 변환 수단에 의해 변환된 ATM 셀을 상기 제2 ATM 장치에 ATM 인터페이스를 통하여 송신하는 ATM 셀 송신 수단을 갖는다.

도 1은 A/E 컨버터 장치(1) 및 ATM 장치(5)의 접속 형태의 예를 나타내는 도면, 도 2는 A/E 컨버터 장치(1)의 전체적인 구성의 예를 나타내는 도면이다.

도 1에서, ATM(Asynchronous Transfer Mode) 장치(5)는 ATM 인터페이스를 갖는 ATM 단말기 또는 ATM 교환기 등의 장치로서, ATM 망(9)을 통하여 다른 ATM 장치(5) 사이에서 ATM 셀의 송수신을 행함으로써 데이터 통신을 행한다.

ATM 장치 접속 시스템(3)은, 2대의 A/E(ATM-Ethernet) 컨버터 장치(1)에 의해 구성되어 있다. 양자는, 광역 이더넷(4)을 통하여 서로 접속되어 있고, 이더넷 프레임(이하, 간단히 「프레임」이라고 기재함)의 송수신을 행함으로써 데이터 통신을 행한다. 한쪽의 A/E 컨버터 장치(1)는, 2대의 ATM 장치(5) 중 어느 한쪽의 ATM 장치(5)와 접속되어 있고, 다른 쪽의 A/E 컨버터 장치(1)는, 다른 쪽의 ATM 장치(5)와 접속되어 있다.

또한, A/E 컨버터 장치(1)는, ATM 셀을 프레임으로 변환하는 기능, 이더넷 프레임을 ATM 셀로 변환하는 기능 및 한쪽의 ATM 장치(5)의 데이터 통신용의 클럭을 다른 쪽의 ATM 장치(5)의 데이터 통신용의 클럭에 동기(종속 동기)시키기 위한 기능 등을 구비하고 있다. 이들 구성에 의해, ATM 장치 접속 시스템(3)은, 2대의 ATM 장치(5)의 사이의 데이터 통신을, 종래의 ATM 망(9) 대신에 광역 이더넷(4)을 통하여 행할 수 있도록 한다.

A/E 컨버터 장치(1)는, 도 2에 도시한 바와 같이, FPGA(Field Programmable Gate Array)(1a), DSP(Digital Signal Processor)(1b), D/A(Digital to Analog) 컨버터(1c), VCXO(Voltage Controlled Crystal Oscillator)(1d), NIC(Network Interface Card)(1e), RS-232C 단자(1f), 클럭 측정 단자(1g), CPU(Central Processing Unit)(1h), RAM(Random Access Memory)(1j), ROM(Read Only Memory)(1k), 프레임 송신 제어부(1m), 셀 추출부(1n), ATM 스위치(1p) 및 불휘발성 메모리(1q) 등에 의해 구성된다.

이하, 각 ATM 장치(5)를, 각각 「ATM 장치(51)」, 「ATM 장치(52)」, …으로 구별하여 기재하는 경우가 있다. 또한, ATM 인터페이스를 통하여 ATM 장치(51)와 접속되어 있는 A/E 컨버터 장치(1)를 「A/E 컨버터 장치(11)」로 기재하고, 마찬가 지로, ATM 장치(52)와 접속되어 있는 A/E 컨버터 장치(1)를 「A/E 컨버터 장치(12)」로 기재하는 경우가 있다.

<ATM-Ether-ATM 통신의 구조>

도 3은 ATM-Ether-ATM 통신의 구조를 설명하기 위한 도면이다.

어떠한 구조로, ATM 장치 접속 시스템(3) 즉 2대의 A/E 컨버터 장치(1)에 의해 2대의 ATM 장치(5)끼리가 ATM 망(9) 대신에 광역 이더넷(4)을 통하여 통신을 행하는 것인지는, 하기의 공지 기술 문헌 1∼3에 상세히 기재되어 있다. 본 실시 형태에서도, 공지 기술 문헌 1∼3에 기재되는 구조가 이용된다.

[공지 기술 문헌 1] 「ATM 장치간 통신 지원 시스템, 데이터 송신 지원 장치, 데이터 송신 방법 및 컴퓨터 프로그램」, 일본 특허 공개 제2006-148822호 공보, 평성 18년 6월 8일 공개

[공지 기술 문헌 2] 「컨버터 장치 및 통신 제어 방법」, 일본 특허 공개 제2006-211457호 공보, 2006년 8월 10일 공개

[공지 기술 문헌 3] 「이종망간 접속 장치」, 일본 특허 공개 제2007-166413호 공보, 2007년 6월 28일

여기서, ATM 장치(51)로부터 ATM 장치(52)에 ATM 셀에 의해 데이터를 송신할 때에, 각 장치가 어떻게 기능하는 것인지를, 특히 본 발명과의 관련성이 높은 부분을 발췌하여, 도 3을 참조하면서 설명한다.

도 3에서, A/E 컨버터 장치(11)의 ATM 스위치(1p)는, ATM 장치(52) 앞으로 보내는 ATM 셀(70)을 ATM 장치(51)로부터 수신한다. 이 ATM 셀(70)은, 광역 이더 넷(4) 및 A/E 컨버터 장치(12)를 통하여 ATM 장치(52)에 송신된다. 즉, A/E 컨버터 장치(11)는, ATM 셀(70)을 중계하기 위한 장치이기도 하다. 또한, A/E 컨버터 장치(11)는, ATM 스위치(1p) 등을 통하여 ATM 장치(51)에 접속되어 있으므로, ATM 장치(51)와 통신을 행함으로써 ATM 장치(51)의 데이터 통신용의 클럭인 송신측 클럭 주파수의 정보를 취득한다.

A/E 컨버터 장치(11)의 프레임 송신 제어부(1m)는 ATM 셀(70)을 수신하면, 이더넷의 프로토콜에 대응한 프레임인 데이터 프레임 FRD로 ATM 셀(70)을 변환한다. 그리고, 데이터 프레임 FRD를, NIC(1e) 및 광역 이더넷(4) 등을 통하여 A/E 컨버터 장치(12)에 송신한다.

또한, 프레임 송신 제어부(1m)는, 그 송신측 클럭 주파수에 기초하여, 광역 이더넷(4)의 프로토콜에 대응한 제어용의 프레임인 제어 프레임 FRS를, A/E 컨버터 장치(12)에 NIC(1e) 및 광역 이더넷(4) 등을 통하여 소정의 시간 간격으로 송신한다.

A/E 컨버터 장치(12)에서, NIC(1e)가 A/E 컨버터 장치(11)로부터 제어 프레임 FRS를 차례차례로 수신하면, DSP(1b)는, 이들 제어 프레임 FRS를 수신한 시간 간격에 기초하여 송신측 클럭 주파수와 동일한 주파수의 클럭을 산출하고, 그 클럭이 VCXO(1d)로부터 발생(재현)되도록 D/A 컨버터(1c)를 제어한다. 그리고, ATM 스위치(1p)는 재현된 클럭을 ATM 장치(52)에 전달한다.

또한, NIC(1e)가 데이터 프레임 FRD를 수신하면, 셀 추출부(1n)는, 그 데이터 프레임 FRD로부터 ATM 셀(70)을 추출한다. 그리고, ATM 스위치(1p)는, 그 ATM 셀(70)을 ATM 장치(52)에 송신한다.

<고정밀도 클럭의 실현>

그런데, ATM 장치(51)로부터 ATM 장치(52)에의 데이터의 송신의 신뢰성을 높이기 위해서는, A/E 컨버터 장치(12)가 재현하는 클럭의 정밀도를 일정 이상으로(고정밀도로) 유지할 필요가 있다. 마찬가지로, 반대 방향의 통신의 신뢰성을 높이기 위해서는, A/E 컨버터 장치(11)가 재현하는 클럭의 정밀도를 일정 이상으로 유지할 필요가 있다. 따라서, A/E 컨버터 장치(1)에는, 고정밀도의 클럭을 재현하기 위한 구조가 구비되어 있다. 이하, 이 구조에 대해서, 상세히 설명한다.

도 4는 A/E 컨버터 장치(1)에서의 고정밀도 클럭의 재현을 위한 구성의 예를 나타내는 도면이다.

도 4에 도시한 바와 같이, A/E 컨버터 장치(1)의 구성 요소 중 고정밀도 클럭의 재현을 위해, 주로 FPGA(1a), DSP(1b), D/A 컨버터(1c), VCXO(1d), NIC(1e), RS-232C 단자(1f), 클럭 측정 단자(1g) 및 불휘발성 메모리(1q) 등이 이용된다. FPGA(1a)는 레지스터(1a1) 및 측정용 클럭 주파수 변환부(1a2) 등에 의해 구성된다. DSP(1b)는 D/A 컨버터 제어부(1b1), 측정부(1b2) 및 보정부(1b3) 등에 의해 구성된다.

불휘발성 메모리(1q)에는, 후에 순차적으로 설명하는 D/A 컨버터 제어부(1b1) 및 측정부(1b2)가 행하는 처리를 위한 DSP 프로그램(2)이 기억되어 있다. 즉, D/A 컨버터 제어부(1b1), 측정부(1b2) 및 보정부(1b3)는 DSP 프로그램(2)을 프로세서로 실행함으로써 실현된다. 물론, 회로만에 의해 구성하여도 된다. 또한, 이 불휘발성 메모리(1q)를 DSP(1b) 내에 구성하는 것도 가능하다.

또한, A/E 컨버터 장치(1)에는, 이 이외의 기능을 위한 하드웨어 및 소프트웨어도 구비되어 있지만, 이에 대해서는 설명을 생략한다.

A/E 컨버터 장치(1)에는, NIC(1e) 또는 RS-232C 단자(1f)를 통하여 콘솔(21)을 접속할 수 있다. 또한, A/E 컨버터 장치(1)에는 클럭 측정 단자(1g)를 통하여 주파수 카운터(22)를 접속할 수 있다. 콘솔(21)로서, 퍼스널 컴퓨터 등이 이용된다. 주파수 카운터(22)에는 루비듐 발진기(23)가 접속 가능하다. 루비듐 발진기를 내장한 주파수 카운터(22)를 이용하여도 된다.

<A/E 컨버터 장치(1)에서의 클럭의 재현의 기본적인 구조>

DSP(1b)의 D/A 컨버터 제어부(1b1)는, 16비트의 시리얼 디지털 데이터인 디지털 제어값 H를 D/A 컨버터(1c)에 출력함으로써, D/A 컨버터(1c)로부터 출력되는 아날로그의 전압 정보(전압값)의 크기를 제어한다. D/A 컨버터(1c)는, D/A 컨버터 제어부(1b1)로부터 입력된 디지털 제어값 H를 아날로그의 전압값 V로 변환하여, VCXO(1d)에 출력한다. VCXO(1d)에는, 그 전압값 V의 전압이 인가된다. 이에 의해, 디지털 제어값 H에 따른 주파수의 클럭 S가 VCXO(1d)로부터 발생되어, ATM-PHY에 출력된다.

이와 같이, VCXO(1d)가 발생하는 클럭 S의 주파수는, DSP(1b)가 출력하는 디지털 제어값 H에 의해 결정된다.

DSP(1b)는, 어떤 값의 디지털 제어값 H를 출력하였을 때에 어떤 주파수의 클럭 S가 발생되는지라고 하는 기준을 기억하고 있다. 즉, 어떤 특정한 주파수인 기 준 주파수 Fk의 클럭 S를 발생하기 위한 디지털 제어값 H인 기준 디지털 제어값 Hk가 미리 특정되어 있다. 불휘발성 메모리(1q)에는, 이 기준 주파수 Fk 및 기준 디지털 제어값 Hk가 기억되어 있다. 그리고, D/A 컨버터 제어부(1b1)는, 이 기준 주파수 Fk 및 기준 디지털 제어값 Hk에 기초하여(양자를 기준으로 하여), 요구되는 주파수의 클럭 S에 최적인 디지털 제어값 H를 결정하여, D/A 컨버터(1c)에 출력한다.

그러나, 기준 주파수 Fk를 얻기 위한 본래의 디지털 제어값 H의 값과 기준 디지털 제어값 Hk의 차가 크면, 요구받은 대로의 주파수의 클럭 S를 정밀도 좋게 얻을 수 없다.

따라서, 클럭 S의 정밀도를 높이기 위해, 예를 들면 A/E 컨버터 장치(1)를 출하하기 전에, 도 5에 도시한 바와 같은 수순으로, 시험 및 조정을 행한다.

<출하 전의 시험 및 조정>

도 5는 출하 시의 시험 및 조정의 수순의 예를 설명하기 위한 플로우차트이다.

시험의 담당자는, 콘솔(21) 및 주파수 카운터(22)를 A/E 컨버터 장치(1)에 접속해 두고, 출하 모드의 상태에서 A/E 컨버터 장치(1)의 전원을 온으로 한다. 그러면, A/E 컨버터 장치(1)가 기동하고, DSP(1b)가 출하 모드로 설정된다(도 5의 #101). 그리고, 콘솔(21)로부터의 16비트의 클럭 조정값 DJ의 입력을 대기한다.

담당자는 콘솔(21)을 조작하여 클럭 조정값 DJ를 A/E 컨버터 장치(1)에 입력한다. 이 때에, 담당자는 목표의 주파수를 미리 결정해 두고, 그 주파수에 가능한 한 가까운 주파수의 클럭 S가 VCXO(1d)로부터 발생되도록 하는 값의 클럭 조정값 DJ를 입력한다. 예를 들면, 전술한 기준 주파수 Fk와 동일한 값의 주파수를 목표로 하면, 전술한 기준 디지털 제어값 Hk와 동일한 값 또는 거기에 가까운 값의 클럭 조정값 DJ를 입력하면 된다. 입력된 클럭 조정값 DJ는, 레지스터(1a1)에 기억된다(#102).

D/A 컨버터 제어부(1b1)는, 불휘발성 메모리(1q)에 기억되어 있는 DSP 프로그램(2)을 실행함으로써, 레지스터(1a1)에 기억되어 있는 클럭 조정값 DJ를 호출한다(#103). 그리고, 이 클럭 조정값 DJ를 디지털 제어값 H로서 이용하여, D/A 컨버터(1c)를 제어한다(#104). 그러면, 전술한 구조에 의해, VCXO(1d)는 클럭 조정값 DJ에 따른 주파수의 클럭 S를 발한다(#105). 이하, 시험 시의(즉, 클럭 조정값 DJ에 따른) 클럭 S를 「클럭 St」라고 기재한다.

클럭 St는, 측정용 클럭 주파수 변환부(1a2) 및 클럭 측정 단자(1g)를 통하여 주파수 카운터(22)에 출력된다. 또한, DSP(1b)에도 피드백되어, 측정부(1b2)에 의해 주파수가 측정된다(#106).

기준 클럭의 클럭 SR을 루비듐 발진기(23)로부터 발생하여, 주파수 카운터(22)에 입력한다(#107). 주파수 카운터(22)는 A/E 컨버터 장치(1)로부터 입력된 클럭 St의 주파수 및 루비듐 발진기(23)로부터 입력된 클럭 SR의 주파수를 각각 카운트(계수)하고, 각각의 주파수의 수치를 표시한다(#108). 또는, 클럭 St의 파형과 클럭 SR의 파형을 상하로 나열하거나 또는 겹쳐서 표시하여도 된다.

그런데, 일반적으로 루비듐 발진기가 발진하는 클럭의 주파수의 오차는, 0.1ppb(parts per billion) 정도이다. 0.05ppb 클래스의 루비듐 발진기도 존재한다.

따라서, 담당자는 표시된 클럭 St 및 클럭 SR 각각의 정보를 비교함으로써, 클럭 St의 주파수와 목표의 주파수의 차이를, 1ppb 단위로 특정할 수 있다. 목표의 주파수를, 클럭 SR의 주파수와 동일하게 하고, 또는 클럭 SR의 주파수의 N배 또는 1/N배(단, N은 자연수)로 하면, 비교가 용이하다.

담당자는 양방의 정보끼리를 비교하고, 클럭 St의 주파수와 목표의 주파수의 차이가 소정의 범위 내(예를 들면, -50∼+50ppb의 범위 내)로 되어 있는지의 여부를 확인한다. 소정의 범위에 들어가 있지 않은 경우에는(#109에서 "아니오"), 다른 값을 클럭 조정값 DJ로서 다시 입력한다. 예를 들면, +50ppb를 초과하는 경우에는(#110에서 "예"), 클럭 조정값 DJ를 작게 하고(#111), -50ppb 미만인 경우에는(#110에서 "아니오"), 클럭 조정값 DJ를 크게 한다(#112).

그러면, 오래된 클럭 조정값 DJ가 새로운 클럭 조정값 DJ로 재기입되고, 새로운 클럭 조정값 DJ에 대응하는 주파수의 클럭 St가 VCXO(1d)로부터 발생된다. 담당자는, 다시 양방의 정보끼리를 비교하여, 클럭 St의 주파수와 목표의 주파수의 차이가 소정의 범위 내로 되어 있는지의 여부를 확인한다. 이하, 소정의 범위로 될 때까지, 클럭 조정값 DJ의 값을 바꾸면서 비교 및 확인의 작업을 반복한다.

그리고, 소정의 범위 내에 들어가면(#109에서 "예"), 담당자는 콘솔(21)을 조작하여 설정의 커맨드를 A/E 컨버터 장치(1)에 입력한다(#113).

그러면, A/E 컨버터 장치(1)의 VCXO(1d)는 DSP(1b)에 현재 피드백되어 측정 부(1b2)에 의해 측정된 주파수를 기준 주파수 Fk로서 불휘발성 메모리(1q)에 기억시킴과 함께, 레지스터(1a1)에 현재 기억되어 있는 클럭 조정값 DJ를 기준 디지털 제어값 Hk로서 불휘발성 메모리(1q)에 기억시킨다(#114). 이에 의해, 시험 및 조정의 처리가 완료된다. 이들 처리의 완료 후, 콘솔(21) 및 주파수 카운터(22)를 A/E 컨버터 장치(1)로부터 떼어 둔다.

그 후, 출하되어 운용이 개시된 A/E 컨버터 장치(1)는, 불휘발성 메모리(1q)에 기억되어 있는 기준 디지털 제어값 Hk 및 기준 주파수 Fk를 기준으로, 요구된 주파수의 클럭 S가 VCXO(1d)로부터 출력되도록, 디지털 제어값 H의 값을 결정하여, D/A 컨버터(1c)에 출력한다. 앞서 설명한 송신측 클럭 주파수와 동일한 주파수의 클럭도, 기준 디지털 제어값 Hk 및 기준 주파수 Fk에 기초하여 얻어진다.

<경년 열화에 의한 오차의 보정을 위한 처리>

도 6은 경년 열화에 의한 오차 보정 처리의 흐름의 예를 설명하는 플로우차트이다.

출하 전의 시험 및 조정에 의해 고정밀도의 클럭 S를 실현하는 바람직한 조합의 기준 주파수 Fk 및 기준 디지털 제어값 Hk를 설정할 수 있어도, 연월을 지나면, VCXO(1d)가 기대한 바와 같은 정밀도의 클럭 S를 발생할 수 없게 되는 경우가 있다. 즉, 경년 열화에 의한 오차가 생기는 경우가 있다.

따라서, A/E 컨버터 장치(1)는, 도 6에 도시한 바와 같은 수순으로, 경년 열화에 의한 오차를 보정하는 처리를 행한다.

A/E 컨버터 장치(1)에서, 전원이 온으로 되면(도 6의 #121), D/A 컨버터 제 어부(1b1)는 기준 디지털 제어값 Hk를 불휘발성 메모리(1q)로부터 호출하고(#122), 이것을 디지털 제어값 H로 하여 D/A 컨버터(1c)를 제어한다(#123). 그러면, 기준 디지털 제어값 Hk에 대응하는 클럭 S가 VCXO(1d)로부터 발생하게 된다. 이 클럭 S는, DSP(1b)에 피드백되고, 측정부(1b2)에 의해 주파수가 측정된다(#124). 이상적으로는, 이 주파수는 기준 주파수 Fk와 일치할 것이다.

측정은, 소정의 시간(예를 들면, 30초) 계속한다. 보정부(1b3)는 측정 결과에 기초하여, 다음과 같이 기준 디지털 제어값 Hk의 보정을 행한다.

보정부(1b3)는, 그 소정의 시간 계속, 측정된 주파수와 현재의 기준 주파수 Fk의 차분이, 소정의 범위를 갖는 제어 윈도우 안에 들어가 있는지의 여부를 판별한다(#125).

또한, 이 소정의 범위는, 소위 컨피그 설정 등에 의해, 미리 임의로 정해 둘 수 있다. 예를 들면, 「-50ppb∼+50ppb」, 「-100ppb∼+1000ppb」 및 「-1ppm∼+1ppm」의 선택지 중으로부터 유저가 선택적으로 정할 수 있다. 제어 윈도우의 데이터는, 미리 불휘발성 메모리(1q)에 기억시켜 두면 된다. 또한, 소정의 시간도, 「30초」, 「1분」, 「10분」, 「20분」 등의 선택지 중으로부터 유저가 선택적으로 정할 수 있도록 하여도 된다.

보정부(1b3)는, 그 차분이 제어 윈도우에 들어가 있는 경우에는(#126에서 "예"), 보정을 요하는 정도의 경년 열화는 일어나지 않았다고 판별하고, 보정을 행하지 않는다.

한편, 그 차분이 제어 윈도우에 들어가 있지 않은 경우에는(#126에서 "아니 오"), 기준 디지털 제어값 Hk의 보정을 예로 들면 다음과 같이 행한다. 그 차분이 플러스인 경우에는(#127에서 "예"), 기준 디지털 제어값 Hk를 작게 하는 보정을 행한다(#128). 마이너스인 경우에는(#127에서 "아니오"), 기준 디지털 제어값 Hk를 크게 하는 보정을 행한다(#128). 보정 후의 기준 디지털 제어값 Hk에 기초하여, 다시 스텝 #123∼#125의 처리를 행한다. 그리고, 차분이 제어 윈도우에 들어갈 때까지, 기준 디지털 제어값 Hk의 보정을 반복한다.

본 실시 형태에 따르면, 고가의 주파수 카운터(22) 및 루비듐 발진기(23)를 복수대의 A/E 컨버터 장치(1)에서 공용할 수 있다. 따라서, 종래보다도 저코스트이고 간단히 클럭의 설정을 행할 수 있다. 또한, 운용 개시 후에는, 주파수 카운터(22) 및 루비듐 발진기(23)가 없어도, A/E 컨버터 장치(1)는 스스로 조정(보정)의 처리를 행한다. 따라서, 종래보다도 간단히 클럭의 메인터넌스를 행할 수 있다.

본 실시 형태에서는, 도 6에서 설명한 바와 같이, 경년 열화에 의한 오차 보정 처리를, A/E 컨버터 장치(1)의 전원을 온으로 하였을 때에 행하였지만, A/E 컨버터 장치(1)의 운용 중에, 상시 또는 정기적으로 행하여도 된다.

본 실시 형태에서는, A/E 컨버터 장치(1)의 VCXO(1d)의 기준값(기준 디지털 제어값 Hk)의 초기 설정 및 보정을 행하는 경우를 예로 설명하였지만, 본 발명은 다른 방식의 발진기의 기준값의 초기 설정 및 보정을 행하는 경우에도 적용 가능하다.

그 밖의, A/E 컨버터 장치(1)의 전체 또는 각 부의 구성, 처리 내용, 처리 순서, 네트워크의 구성 등은, 본 발명의 취지를 따라서 적절히 변경할 수 있다.

도 1은 A/E 컨버터 장치 및 ATM 장치의 접속 형태의 예를 나타내는 도면.

도 2는 A/E 컨버터 장치의 전체적인 구성의 예를 나타내는 도면.

도 3은 ATM-Ether-ATM 통신의 구조를 설명하기 위한 도면.

도 4는 A/E 컨버터 장치(1)에서의 고정밀도 클럭의 재현을 위한 구성의 예를 나타내는 도면.

도 5는 출하 시의 시험 및 조정의 수순의 예를 설명하기 위한 플로우차트.

도 6은 경년 열화에 의한 오차 보정 처리의 흐름의 예를 설명하는 플로우차트.

<도면의 주요 부분에 대한 부호의 설명>

1 : A/E 컨버터 장치(클럭 발생 기능을 갖는 장치)

1b : DSP

1b1 : D/A 컨버터 제어부

1b2 : 측정부

1b3 : 보정부

1c : D/A 컨버터

1d : VCXO

1m : 프레임 송신 제어부

1n : 셀 추출부

1p : ATM 스위치

1q : 불휘발성 메모리

22 : 주파수 카운터

23 : 루비듐 발진기

Claims (10)

1. 발진기와,

   기준의 주파수인 제1 주파수와 그 제1 주파수의 클럭을 상기 발진기에 발생시키기 위해 그 발진기에 인가할 전압의 레벨인 제1 레벨을 기억하는 기억 수단과,

   통상의 운용 시에서, 필요한 주파수의 클럭을, 상기 기억 수단에 기억되어 있는 상기 제1 주파수 및 상기 제1 레벨을 기준으로 하여 구해지는 전압을 상기 발진기에 인가함으로써 발생시키는 통상 운용 시 발진기 제어 수단과,

   소정의 타이밍에서, 소정의 전압의 레벨인 제2 레벨을 변화시키면서, 그 제2 레벨에 따른 전압을 상기 발진기에 인가함으로써 클럭을 순차적으로 발생시키는 시험 시 발진기 제어 수단과,

   상기 클럭을 주파수 카운터에 출력하는 클럭 출력 수단과,

   상기 클럭의 주파수인 제2 주파수와 목표의 주파수인 제3 주파수의 차가 소정의 범위 내인 것이 상기 주파수 카운터에 의해 확인 가능한 경우에, 상기 기억 수단에, 해당 클럭이 상기 발진기에 의해 발생되었을 때의 상기 제2 레벨을 상기 제1 레벨로서 기억시키고, 해당 클럭의 상기 제2 주파수를 상기 제1 주파수로서 기억시키는 기준 레벨 등 기입 수단

   을 갖는 것을 특징으로 하는 클럭 발생 기능을 갖는 장치.
2. 제1항에 있어서,

   상기 발진기는, VCXO(Voltage Controlled Crystal Oscillator)이며,

   상기 주파수 카운터는, 루비듐 발진기에 의해 발생되는 클럭에 기초하여 계수를 행하는 장치인 클럭 발생 기능을 갖는 장치.
3. 제1항 또는 제2항에 있어서,

   상기 기억 수단에 기억되어 있는 상기 제1 레벨에 따른 전압을 상기 발진기에 인가함으로써 검사용의 클럭을 발생시키는 검사 시 발진기 제어 수단과,

   상기 발진기에 의해 발생된 상기 검사용의 클럭의 주파수인 제4 주파수를 측정하는 제4 주파수 측정 수단과,

   상기 기억 수단에 기억되어 있는 상기 제1 주파수와 상기 제4 주파수 측정 수단에 의해 측정된 상기 제4 주파수의 차가 소정의 범위에 들어가 있지 않은 경우에, 조정용의 전압의 레벨인 제3 레벨을 변화시키면서, 그 각 제3 레벨에 따른 전압을 상기 발진기에 인가함으로써 조정용의 클럭을 순차적으로 발생시키는 조정 시 발진기 제어 수단과,

   상기 발진기에 의해 발생된 상기 조정용의 클럭의 주파수인 제5 주파수를 측정하는 제5 주파수 측정 수단과,

   상기 제5 주파수 측정 수단에 의해 측정된 상기 조정용의 클럭의 상기 제5 주파수와 상기 기억 수단에 기억되어 있는 상기 제1 주파수의 차가 소정의 범위 내인 경우에, 상기 기억 수단에, 그 조정용의 클럭이 상기 발진기에 따라서 발생되었을 때의 상기 제5 레벨을 상기 제1 레벨로서 새롭게 기억시키는, 기준 레벨 갱신 수단

   을 갖는 클럭 발생 기능을 갖는 장치.
4. 제1항 또는 제2항에 있어서,

   상기 제2 레벨을 외부의 장치로부터 입력하는 제2 레벨 입력 수단을 갖고,

   상기 소정의 타이밍은, 상기 제2 레벨 입력 수단에 의해 상기 제2 레벨이 입력된 타이밍인, 클럭 발생 기능을 갖는 장치.
5. 제1항 또는 제2항에 있어서,

   제2 ATM(Asynchronous Transfer Mode) 장치에 ATM 셀에 의해 데이터의 송신을 행하는 제1 ATM 장치에 접속되어 있는 다른 장치로부터 이더넷을 통하여, 상기 ATM 셀을 포함하는 이더넷 프레임인 데이터 프레임을 수신하는 데이터 프레임 수신 수단과,

   상기 다른 장치가 상기 제1 ATM 장치의 통신용의 클럭의 주파수인 제6 주파수에 기초하여 소정의 시간 간격으로 송신한, 제어용의 이더넷 프레임인 제어 프레임을, 이더넷을 통하여 수신하는 제어 프레임 수신 수단과,

   상기 제어 프레임을 수신한 시간 간격에 기초하여 상기 제6 주파수를 산출하는 제6 주파수 산출 수단을 갖고,

   상기 통상 운용 시 발진기 제어 수단은, 상기 필요한 주파수의 클럭으로서, 상기 제6 주파수 산출 수단에 의해 산출된 상기 제6 주파수의 클럭을 상기 발진기 에 발생시키고,

   또한,

   상기 통상 운용 시 발진기 제어 수단이 상기 발진기에 발생시킨 상기 제6 주파수의 클럭을 상기 제2 ATM 장치에 ATM 인터페이스를 통하여 전달하는 클럭 전달 수단과,

   수신한 상기 데이터 프레임을 ATM 셀로 변환하는 변환 수단과,

   상기 변환 수단에 의해 변환된 ATM 셀을 상기 제2 ATM 장치에 ATM 인터페이스를 통하여 송신하는 ATM 셀 송신 수단

   을 갖는 클럭 발생 기능을 갖는 장치.
6. 발진기와,

   기준의 주파수인 제1 주파수와 그 제1 주파수의 클럭을 상기 발진기에 발생시키기 위해 그 발진기에 인가할 전압의 레벨인 제1 레벨을 기억하는 기억 수단과,

   통상의 운용 시에서, 필요한 주파수의 클럭을, 상기 기억 수단에 기억되어 있는 상기 제1 주파수 및 상기 제1 레벨을 기준으로 하여 구해지는 전압을 상기 발진기에 인가함으로써 발생시키는 통상 운용 시 발진기 제어 수단과,

   상기 기억 수단에 기억되어 있는 상기 제1 레벨에 따른 전압을 상기 발진기에 인가함으로써 검사용의 클럭을 발생시키는 검사 시 발진기 제어 수단과,

   상기 발진기에 의해 발생된 상기 검사용의 클럭의 주파수인 제2 주파수를 측정하는 제2 주파수 측정 수단과,

   상기 기억 수단에 기억되어 있는 상기 제1 주파수와 상기 제2 주파수 측정 수단에 의해 측정된 상기 제2 주파수의 차가 소정의 범위에 들어가 있지 않은 경우에, 조정용의 전압의 레벨인 제2 레벨을 변화시키면서, 그 각 제2 레벨에 따른 전압을 상기 발진기에 인가함으로써 조정용의 클럭을 순차적으로 발생시키는 조정 시 발진기 제어 수단과,

   상기 발진기에 의해 발생된 상기 조정용의 클럭의 주파수인 제3 주파수를 측정하는 제3 주파수 측정 수단과,

   상기 제3 주파수 측정 수단에 의해 측정된 상기 조정용의 클럭의 상기 제3 주파수와 상기 기억 수단에 기억되어 있는 상기 제1 주파수의 차가 소정의 범위 내인 경우에, 상기 기억 수단에, 그 조정용의 클럭이 상기 발진기에 의해 발생되었을 때의 상기 제2 레벨을 상기 제1 레벨로서 새롭게 기억시키는 기준 레벨 갱신 수단

   을 갖는 것을 특징으로 하는 클럭 발생 기능을 갖는 장치.
7. 제6항에 있어서,

   상기 검사 시 발진기 제어 수단은, 전원이 온으로 되었을 때에 상기 검사용의 클럭을 발생시키는 클럭 발생 기능을 갖는 장치.
8. 발진기와, 기준의 주파수인 기준 주파수와 그 기준 주파수의 클럭을 상기 발진기에 발생시키기 위해 그 발진기에 인가할 전압의 레벨인 기준 전압 레벨을 기억하는 기억 수단과, 통상의 운용 시에는, 필요한 주파수의 클럭을, 상기 기억 수단 에 기억되어 있는 상기 기준 주파수 및 상기 기준 전압 레벨을 기준으로 하여 구해지는 전압을 상기 발진기에 인가함으로써 발생시키는 발진기 제어 수단을 갖는 클럭 발생 기능을 갖는 장치에서, 상기 기준 주파수 및 상기 기준 전압 레벨을 설정하는 기준 주파수 등 설정 방법으로서,

   시험용의 전압의 레벨인 시험 시 전압 레벨을 소정의 타이밍에서 변화시키면서, 그 각 시험 시 전압 레벨에 따른 전압을 상기 발진기에 인가함으로써 시험용의 클럭을 순차적으로 발생시키고,

   상기 시험용의 클럭을 주파수 카운터에 출력하고,

   상기 시험용의 클럭의 주파수인 시험 시 주파수와 목표의 주파수인 목표 주파수의 차가 소정의 범위 내인 것이 상기 주파수 카운터에 의해 확인 가능한 경우에, 상기 기억 수단에, 그 시험용의 클럭이 상기 발진기에 의해 발생되었을 때의 상기 시험 시 전압 레벨을 상기 기준 전압 레벨로서 기억시키고, 그 시험용의 클럭의 상기 시험 시 주파수를 상기 기준 주파수로서 기억시키는

   것을 특징으로 하는 기준 주파수 등 설정 방법.
9. 제8항에 있어서,

   상기 발진기는, VCXO(Voltage Controlled Crystal Oscillator)이며,

   상기 주파수 카운터로서, 루비듐 발진기에 의해 발생되는 클럭에 기초하여 계수를 행하는 주파수 카운터를 이용하는 기준 주파수 등 설정 방법.
10. 발진기와, 기준의 주파수인 기준 주파수와 그 기준 주파수의 클럭을 상기 발진기에 발생시키기 위해 그 발진기에 인가할 전압의 레벨인 기준 전압 레벨을 기억하는 기억 수단과, 통상의 운용 시에는, 필요한 주파수의 클럭을, 상기 기억 수단에 기억되어 있는 상기 기준 주파수 및 상기 기준 전압 레벨을 기준으로 하여 구해지는 전압을 상기 발진기에 인가함으로써 발생시키는 발진기 제어 수단과, 클럭의 주파수를 측정하는 측정 수단을 갖는 클럭 발생 기능을 갖는 장치에서, 상기 기준 주파수 및 상기 기준 전압 레벨을 조정하는 기준 주파수 등 조정 방법으로서,

    상기 기억 수단에 기억되어 있는 상기 기준 전압 레벨에 따른 전압을 상기 발진기에 인가함으로써 검사용의 클럭을 발생시키고,

    상기 발진기에 의해 발생된 상기 검사용의 클럭의 주파수인 검사 시 주파수를 상기 측정 수단에 측정시키고,

    상기 기억 수단에 기억되어 있는 상기 기준 주파수와 상기 측정 수단에 의해 측정된 상기 검사 시 주파수의 차가 소정의 범위에 들어가 있지 않은 경우에, 조정용의 전압의 레벨인 조정 시 전압 레벨을 변화시키면서, 그 각 조정 시 전압 레벨에 따른 전압을 상기 발진기에 인가함으로써 조정용의 클럭을 순차적으로 발생시키고,

    상기 발진기에 의해 발생된 상기 조정용의 클럭의 주파수인 조정 시 주파수를 상기 측정 수단에 측정시키고,

    상기 측정 수단에 의해 측정된 상기 조정용의 클럭의 상기 조정 시 주파수와 상기 기억 수단에 기억되어 있는 상기 기준 주파수의 차가 소정의 범위 내인 경우 에, 상기 기억 수단에, 그 조정용의 클럭이 상기 발진기에 의해 발생되었을 때의 상기 조정 시 전압 레벨을 상기 기준 전압 레벨로서 새롭게 기억시키는

    것을 특징으로 하는 기준 주파수 등 조정 방법.

Images