JP4628440B2 - クロック発生機能付き装置、基準周波数等設定方法、および基準周波数等調整方法 - Google Patents
クロック発生機能付き装置、基準周波数等設定方法、および基準周波数等調整方法 Download PDFInfo
- Publication number
- JP4628440B2 JP4628440B2 JP2008091805A JP2008091805A JP4628440B2 JP 4628440 B2 JP4628440 B2 JP 4628440B2 JP 2008091805 A JP2008091805 A JP 2008091805A JP 2008091805 A JP2008091805 A JP 2008091805A JP 4628440 B2 JP4628440 B2 JP 4628440B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock
- oscillator
- level
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5674—Synchronisation, timing recovery or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
図1において、ATM(Asynchronous Transfer Mode)装置5は、ATMインタフェースを有するATM端末またはATM交換機などの装置であって、ATM網9を介して他のATM装置5との間でATMセルの送受信を行うことによってデータ通信を行う。
図3はATM−Ether−ATM通信の仕組みを説明するための図である。
〔公知技術文献1〕「ATM装置間通信支援システム、データ送信支援装置、データ送信方法、およびコンピュータプログラム」、特開2006−148822号公報、平成18年6月8日公開
〔公知技術文献2〕「コンバータ装置及び通信制御方法」、特開2006−211457号公報、2006年8月10日公開
〔公知技術文献3〕「異種網間接続装置」、特開2007−166413号公報、2007年6月28日
ここで、ATM装置51からATM装置52へATMセルによってデータを送信する際に、各装置がどのように機能するのかを、特に本発明との関連性の高い部分を抜粋して、図3を参照しながら説明する。
ところで、ATM装置51からATM装置52へのデータの送信の信頼性を高めるには、A/Eコンバータ装置12が再現するクロックの精度を一定以上に(高精度に)保つ必要がある。同様に、反対方向の通信の信頼性を高めるには、A/Eコンバータ装置11が再現するクロックの精度を一定以上に保つ必要がある。そこで、A/Eコンバータ装置1には、高精度のクロックを再現するための仕組みが備わっている。以下、この仕組みについて、詳細に説明する。
DSP1bのD/Aコンバータ制御部1b1は、16ビットのシリアルデジタルデータであるデジタル制御値HをD/Aコンバータ1cに出力することによって、D/Aコンバータ1cから出力されるアナログの電圧情報(電圧値)の大きさを制御する。D/Aコンバータ1cは、D/Aコンバータ制御部1b1から入力したデジタル制御値Hをアナログの電圧値Vに変換し、VCXO1dに出力する。VCXO1dには、その電圧値Vに電圧が印加される。これにより、デジタル制御値H応じた周波数のクロックSがVCXO1dから発せられ、ATM−PHYに出力される。
図5は出荷時の試験および調整の手順の例を説明するためのフローチャートである。
図6は経年劣化による誤差の補正の処理の流れの例を説明するフローチャートである。
1b DSP
1b1 D/Aコンバータ制御部
1b2 測定部
1b3 補正部
1c D/Aコンバータ
1d VCXO
1m フレーム送信制御部
1n セル抽出部
1p ATMスイッチ
1q 不揮発性メモリ
22 周波数カウンタ
23 ルビジウム発振器
Claims (7)
- 発振器と、
基準の周波数である第一の周波数と当該第一の周波数のクロックを前記発振器に発生させるために当該発振器に与えるべき電圧のレベルである第一のレベルとを記憶する記憶手段と、
通常の運用時において、必要な周波数のクロックを、前記記憶手段に記憶されている前記第一の周波数および前記第一のレベルを基準にして求められる電圧を前記発振器に与えることによって発生させる、通常運用時発振器制御手段と、
出荷前の試験の際に、所定のタイミングにおいて、所定の電圧のレベルである第二のレベルを変化させながら、当該第二のレベルに応じた電圧を前記発振器に与えることによってクロックを順次発生させる、試験時発振器制御手段と、
前記クロックを周波数カウンタに出力するクロック出力手段と、
前記クロックの周波数である第二の周波数と目標の周波数である第三の周波数との差が所定の範囲内であることが前記周波数カウンタによって確認できた場合に、前記記憶手段に、当該クロックが前記発振器によって発生された際の前記第二のレベルを前記第一のレベルとして記憶させ、当該クロックの前記第二の周波数を前記第一の周波数として記憶させる、基準レベル等書込手段と、
出荷後の検査の際に、前記記憶手段に記憶されている前記第一のレベルに応じた電圧を前記発振器に与えることによって検査用のクロックを発生させる、検査時発振器制御手段と、
前記発振器によって発生された前記検査用のクロックの周波数である第四の周波数を測定する第四の周波数測定手段と、
前記記憶手段に記憶されている前記第一の周波数と前記第四の周波数測定手段によって測定された前記第四の周波数との差が所定の範囲に納まっていない場合に、調整用の電圧のレベルである第三のレベルを変化させながら、当該各第三のレベルに応じた電圧を前記発振器に与えることによって調整用のクロックを順次発生させる、調整時発振器制御手段と、
前記発振器によって発生された前記調整用のクロックの周波数である第五の周波数を測定する第五の周波数測定手段と、
前記第五の周波数測定手段によって測定された前記調整用のクロックの前記第五の周波数と前記記憶手段に記憶されている前記第一の周波数との差が所定の範囲内である場合に、前記記憶手段に、当該調整用のクロックが前記発振器によって発生された際の前記第五のレベルを前記第一のレベルとして新たに記憶させる、基準レベル更新手段と、
を有することを特徴とするクロック発生機能付き装置。 - 前記発振器は、VCXO(Voltage Controlled Crystal Oscillator)であり、
前記周波数カウンタは、ルビジウム発振器によって発生されるクロックに基づいて計数を行う装置である、
請求項1記載のクロック発生機能付き装置。 - 前記第二のレベルを外部の装置から入力する第二のレベル入力手段、を有し、
前記所定のタイミングは、前記第二のレベル入力手段によって前記第二のレベルが入力されたタイミングである、
請求項1または請求項2記載のクロック発生機能付き装置。 - 第二のATM(Asynchronous Transfer Mode)装置へATMセルによってデータの送信を行う第一のATM装置に接続されている他の装置からイーサネットを介して、前記ATMセルを含むイーサネットフレームであるデータフレームを受信する、データフレーム受信手段と、
前記他の装置が前記第一のATM装置の通信用のクロックの周波数である第六の周波数に基づいて所定の時間間隔で送信した、制御用のイーサネットフレームである制御フレームを、イーサネットを介して受信する、制御フレーム受信手段と、
前記制御フレームを受信した時間間隔に基づいて前記第六の周波数を算出する第六の周波数算出手段と、を有し、
前記通常運用時発振器制御手段は、前記必要な周波数のクロックとして、前記第六の周波数算出手段によって算出された前記第六の周波数のクロックを前記発振器に発生させ、
さらに、
前記通常運用時発振器制御手段が前記発振器に発生させた前記第六の周波数のクロックを前記第二のATM装置にATMインタフェースを介して伝達するクロック伝達手段と、
受信した前記データフレームをATMセルに変換する変換手段と、
前記変換手段によって変換されたATMセルを前記第二のATM装置にATMインタフェースを介して送信するATMセル送信手段と、を有する、
請求項1ないし請求項3のいずれかに記載のクロック発生機能付き装置。 - 前記検査時発振器制御手段は、電源がオンになったときに前記検査用のクロックを発生させる、
請求項1ないし請求項4のいずれかに記載のクロック発生機能付き装置。 - 発振器と、基準の周波数である基準周波数と当該基準周波数のクロックを前記発振器に発生させるために当該発振器に与えるべき電圧のレベルである基準電圧レベルとを記憶する記憶手段と、通常の運用時には、必要な周波数のクロックを、前記記憶手段に記憶されている前記基準周波数および前記基準電圧レベルを基準にして求められる電圧を前記発振器に与えることによって発生させる発振器制御手段と、を有するクロック発生機能付き装置において、前記基準周波数および前記基準電圧レベルを設定する基準周波数等設定方法であって、
出荷前の試験の際に、試験用の電圧のレベルである試験時電圧レベルを所定のタイミングで変化させながら、当該各試験時電圧レベルに応じた電圧を前記発振器に与えることによって試験用のクロックを順次発生させ、
前記試験用のクロックを周波数カウンタに出力し、
前記試験用のクロックの周波数である試験時周波数と目標の周波数である目標周波数との差が所定の範囲内であることが前記周波数カウンタによって確認できた場合に、前記記憶手段に、当該試験用のクロックが前記発振器によって発生された際の前記試験時電圧レベルを前記基準電圧レベルとして記憶させ、当該試験用のクロックの前記試験時周波数を前記基準周波数として記憶させ、
出荷後の検査の際に、前記記憶手段に記憶されている前記第一のレベルに応じた電圧を前記発振器に与えることによって検査用のクロックを発生させ、
前記発振器によって発生された前記検査用のクロックの周波数である第四の周波数を測定し、
前記記憶手段に記憶されている前記第一の周波数と測定した前記第四の周波数との差が所定の範囲に納まっていない場合に、調整用の電圧のレベルである第三のレベルを変化させながら、当該各第三のレベルに応じた電圧を前記発振器に与えることによって調整用のクロックを順次発生させ、
前記発振器によって発生された前記調整用のクロックの周波数である第五の周波数を測定し、
測定した前記調整用のクロックの前記第五の周波数と前記記憶手段に記憶されている前記第一の周波数との差が所定の範囲内である場合に、前記記憶手段に、当該調整用のクロックが前記発振器によって発生された際の前記第五のレベルを前記第一のレベルとして新たに記憶させる、
ことを特徴とする基準周波数等設定方法。 - 前記発振器は、VCXO(Voltage Controlled Crystal Oscillator)であり、
前記周波数カウンタとして、ルビジウム発振器によって発生されるクロックに基づいて計数を行う周波数カウンタを用いる、
請求項6記載の基準周波数等設定方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008091805A JP4628440B2 (ja) | 2008-03-31 | 2008-03-31 | クロック発生機能付き装置、基準周波数等設定方法、および基準周波数等調整方法 |
US12/398,886 US20090243731A1 (en) | 2008-03-31 | 2009-03-05 | Apparatus With Clock Generation Function, Method For Setting Reference Frequency, And Method For Adjusting Reference Frequency |
CN2009101282911A CN101552665B (zh) | 2008-03-31 | 2009-03-30 | 带时钟生成功能的设备、基准频率设定方法及调整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008091805A JP4628440B2 (ja) | 2008-03-31 | 2008-03-31 | クロック発生機能付き装置、基準周波数等設定方法、および基準周波数等調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246744A JP2009246744A (ja) | 2009-10-22 |
JP4628440B2 true JP4628440B2 (ja) | 2011-02-09 |
Family
ID=41116203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008091805A Expired - Fee Related JP4628440B2 (ja) | 2008-03-31 | 2008-03-31 | クロック発生機能付き装置、基準周波数等設定方法、および基準周波数等調整方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090243731A1 (ja) |
JP (1) | JP4628440B2 (ja) |
CN (1) | CN101552665B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101556878B1 (ko) | 2015-01-21 | 2015-10-02 | 성균관대학교산학협력단 | 감축된 수의 배선을 이용할 수 있는 네트워크 배선 변환기 |
CN113132027B (zh) * | 2019-12-30 | 2023-02-10 | 江西联智集成电路有限公司 | 无线电发射器的工作频率校正方法及其装置 |
JP7457396B2 (ja) | 2022-03-22 | 2024-03-28 | 株式会社サンセイアールアンドディ | 遊技機 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH048523U (ja) * | 1990-05-11 | 1992-01-27 | ||
JP2000209087A (ja) * | 1999-01-18 | 2000-07-28 | Fujitsu Ltd | 発振器 |
JP2002185312A (ja) * | 2000-12-14 | 2002-06-28 | Citizen Watch Co Ltd | Pll圧電発振器の発振周波数調整方法および装置 |
JP2003032107A (ja) * | 2001-07-19 | 2003-01-31 | Nec Saitama Ltd | 位相同期回路 |
JP2006148822A (ja) * | 2004-11-24 | 2006-06-08 | Fujitsu Ltd | Atm装置間通信支援システム、データ送信支援装置、データ送信方法、およびコンピュータプログラム |
JP2006292733A (ja) * | 2005-03-15 | 2006-10-26 | Yoshinori Kanno | 水晶マイクロバランスセンサー装置 |
JP2007318791A (ja) * | 2007-07-11 | 2007-12-06 | Fujitsu Ltd | Atm装置間通信支援システム、データ送信支援装置、データ送信方法、およびコンピュータプログラム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2632025C3 (de) * | 1976-07-16 | 1981-07-16 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Abstimmschaltung für Hochfrequenzempfangsgeräte mit einem Überlagerungsoszillator |
JPH06276094A (ja) * | 1993-03-18 | 1994-09-30 | Fujitsu Ltd | 発振周波数調整方式 |
US5329251A (en) * | 1993-04-28 | 1994-07-12 | National Semiconductor Corporation | Multiple biasing phase-lock-loops controlling center frequency of phase-lock-loop clock recovery circuit |
JPH07106962A (ja) * | 1993-10-04 | 1995-04-21 | Hitachi Ltd | 高速アナログpll回路および高速アナログpll回路におけるプリセット値の温度補償方法 |
JP3269731B2 (ja) * | 1994-03-31 | 2002-04-02 | アイコム株式会社 | 周波数調整方法及びそれを用いた周波数調整装置 |
US6175280B1 (en) * | 1998-07-30 | 2001-01-16 | Radio Adventures Corporation | Method and apparatus for controlling and stabilizing oscillators |
US6606003B2 (en) * | 2001-06-26 | 2003-08-12 | Webtv Networks, Inc. | Error compensating voltage controlled oscillator |
WO2006064572A1 (ja) * | 2004-12-17 | 2006-06-22 | Mitsubishi Denki Kabushiki Kaisha | クロック信号生成装置および無線基地局 |
US7539200B2 (en) * | 2005-04-27 | 2009-05-26 | Agere Systems Inc. | Line-timing in packet-based networks |
US7907020B2 (en) * | 2007-08-31 | 2011-03-15 | Apple Inc. | Constant calibration |
-
2008
- 2008-03-31 JP JP2008091805A patent/JP4628440B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-05 US US12/398,886 patent/US20090243731A1/en not_active Abandoned
- 2009-03-30 CN CN2009101282911A patent/CN101552665B/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH048523U (ja) * | 1990-05-11 | 1992-01-27 | ||
JP2000209087A (ja) * | 1999-01-18 | 2000-07-28 | Fujitsu Ltd | 発振器 |
JP2002185312A (ja) * | 2000-12-14 | 2002-06-28 | Citizen Watch Co Ltd | Pll圧電発振器の発振周波数調整方法および装置 |
JP2003032107A (ja) * | 2001-07-19 | 2003-01-31 | Nec Saitama Ltd | 位相同期回路 |
JP2006148822A (ja) * | 2004-11-24 | 2006-06-08 | Fujitsu Ltd | Atm装置間通信支援システム、データ送信支援装置、データ送信方法、およびコンピュータプログラム |
JP2006292733A (ja) * | 2005-03-15 | 2006-10-26 | Yoshinori Kanno | 水晶マイクロバランスセンサー装置 |
JP2007318791A (ja) * | 2007-07-11 | 2007-12-06 | Fujitsu Ltd | Atm装置間通信支援システム、データ送信支援装置、データ送信方法、およびコンピュータプログラム |
Also Published As
Publication number | Publication date |
---|---|
US20090243731A1 (en) | 2009-10-01 |
CN101552665A (zh) | 2009-10-07 |
JP2009246744A (ja) | 2009-10-22 |
CN101552665B (zh) | 2013-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110460505B (zh) | 一种并行总线的时序校准方法、装置及接收端设备 | |
JPH05507162A (ja) | 正確な時間および/または周波数を提供する装置と方法 | |
JP5760661B2 (ja) | センサー装置及びセンサーシステム | |
JP5228392B2 (ja) | 温度補償型発振回路、リアルタイムクロック装置および電子機器 | |
JP2001159690A (ja) | 携帯装置及び実時間情報生成方法 | |
JP4628440B2 (ja) | クロック発生機能付き装置、基準周波数等設定方法、および基準周波数等調整方法 | |
JP2007078405A (ja) | ソフトウェア時計の計時プログラム | |
JPH11154920A (ja) | 同期式基地局制御システムのクロック同期方法及びその同期装置 | |
JP6707209B1 (ja) | 時刻同期システム、マスタ装置、スレーブ装置およびプログラム | |
JP4961973B2 (ja) | 発振器の周波数補正システム及びその方法並びに周波数補正データ生成システム及びその方法 | |
CN112969229B (zh) | 一种时钟校正方法、装置以及网络设备 | |
KR101011314B1 (ko) | 클럭 발생 기능을 갖는 장치, 기준 주파수 설정 방법 및 기준 주파수 조정 방법 | |
JP5372315B2 (ja) | テレメーターシステムの子局装置 | |
JPS6261426A (ja) | D/a変換装置 | |
JP5115265B2 (ja) | 情報処理装置およびタイミング同期方法 | |
JP2000244385A (ja) | フレーム生成回路 | |
JP4662842B2 (ja) | 時刻補正システム | |
CN113271171A (zh) | 时间校准方法、装置及计算机可读介质 | |
JPH10191473A (ja) | 監視制御システム | |
KR101977014B1 (ko) | 그랜드 마스터 클럭간 경쟁을 통해 정밀성을 개선한 클럭 동기 시스템 | |
JP7041512B2 (ja) | 半導体装置及びテスト方法 | |
JP2006047101A (ja) | 時計精度修正装置 | |
JP2001044759A (ja) | 基準クロック周波数温度制御回路 | |
JP4771280B2 (ja) | 温度補償方法、補正値決定回路および温度補償発振回路 | |
US11664764B2 (en) | Oscillator and communication method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4628440 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |