KR101668491B1 - 타이밍 모듈 홀드오버를 위한 빌트인 셀프 테스트용 시스템 및 방법 - Google Patents

타이밍 모듈 홀드오버를 위한 빌트인 셀프 테스트용 시스템 및 방법 Download PDF

Info

Publication number
KR101668491B1
KR101668491B1 KR1020100065101A KR20100065101A KR101668491B1 KR 101668491 B1 KR101668491 B1 KR 101668491B1 KR 1020100065101 A KR1020100065101 A KR 1020100065101A KR 20100065101 A KR20100065101 A KR 20100065101A KR 101668491 B1 KR101668491 B1 KR 101668491B1
Authority
KR
South Korea
Prior art keywords
mathematical model
oscillator
time error
error
correction signal
Prior art date
Application number
KR1020100065101A
Other languages
English (en)
Other versions
KR20110004331A (ko
Inventor
찰스 니콜스
필립 우
Original Assignee
노오텔 네트웍스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노오텔 네트웍스 리미티드 filed Critical 노오텔 네트웍스 리미티드
Publication of KR20110004331A publication Critical patent/KR20110004331A/ko
Application granted granted Critical
Publication of KR101668491B1 publication Critical patent/KR101668491B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/028—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only of generators comprising piezoelectric resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명의 실시예들은 로컬 오실레이터를 갖는 디바이스에서의 이용을 위한 방법을 포함한다. 본 방법은 외부 기준 신호에 의해 통제되는 로컬 오실레이터에 대해, 외부 기준 신호에 고정되어 있는 동안 오실레이터의 적어도 2개의 수학적 모델을 트레이닝하여, 외부 기준 신호의 함수이고 오실레이터에서의 드리프트를 통제하는데 사용되는 정정 신호에 적어도 부분적으로 기초하여 각각의 수학적 모델에 대하여 예측된 정정 신호를 판정한다. 본 방법은 또한 외부 기준 신호가 이용가능하지 않고 대안의 정정 신호가 오실레이터의 드리프트를 통제하는데 이용되는 경우에 이용하기 위한 오실레이터를 통제하는 경우에, 가장 작은 시간 에러를 만들어내는 적어도 2개의 수학적 모델들 중에서 수학적 모델을 선택하는 것을 포함한다. 본 방법은 또한 선택된 수학적 모델이 트레이닝에 이용된 시간 기간에 추가되는 테스팅 지속 기간에 대한 필요 없이 이용될 수 있도록, 선택된 수학적 모델을 정정 신호의 샘플링된 버전을 이용하여 테스트하는 것을 포함한다.

Description

타이밍 모듈 홀드오버를 위한 빌트인 셀프 테스트용 시스템 및 방법{SYSTEM AND METHOD FOR BUILT IN SELF TEST FOR TIMING MODULE HOLDOVER}
본 발명은 로컬 오실레이터(local oscillator)의 타이밍 값을 통제(discipline)하는 것에 관한 것이다.
일부 네트워크들에서, 네트워크의 네트워크 노드는, 그 네트워크 노드에서의 타이밍 목적을 위해 이용되는 로컬 오실레이터(LO)를 가질 수 있다. 네트워크 노드의 코스트를 감소시키기 위해, LO는, 타이밍 신호를 네트워크에 제공하는 마스터 타이밍 기준 소스(master timing reference source)만큼 정확하게 되지는 않을 수 있다.
외부 타이밍 기준 소스가 LO를 통제하는 데에 이용될 때, 몇몇 이유로 인해 외부 타이밍 기준이 로컬 오실레이터를 통제하는 데에 이용되지 못하게 되는 경우, 예를 들면, GPS 신호가 외부 타이밍 기준 소스로서 이용되고 GPS 고정(lock)이 상실되는 경우, 혹은 네트워크 타이밍 기준이 이용가능하지 않은 네트워크 고장이 발생하는 경우, 네트워크 노드, 및 네트워크 노드의 로컬 타이밍 신호에 의존할 수 있는 임의의 다른 노드들의 성능이 손상될 수 있다. 외부 타이밍 기준을 이용할 수 없게 되면, 네트워크 노드의 타이밍을 정정하거나 리셋하기 위해 인간의 개입이 요구될 수 있다. 그러나, 인간의 개입은 시간 소모적이며 구현할 때에 비용이 많이 들 수 있다.
외부 타이밍 기준을 이용할 수 없는 경우, 소정의 지속시간 동안 로컬 오실레이터 출력의 에러(error)가 특정 값으로 제한되도록, 로컬 오실레이터의 동작을 유지하는 것이 여전히 바람직하다.
예를 들어, WiMAX(Worldwide Interoperability for Microwave Access) 표준에서, 시간 에러의 특정 값은 24시간의 지속시간 동안 25㎲이다. 4G LTE(long term evolution) 시스템들에서는, 지속시간은 더욱 엄격한데, 즉 24시간 동안 10㎲이다.
본 발명의 제1 양태에 따르면, 외부 기준 신호에 의해 통제되는 장치에 로컬한 오실레이터에 대해, 오실레이터가 외부 기준 신호에 고정(lock)되어 있는 지속시간 동안: 외부 기준 신호의 함수이며 오실레이터를 통제하는 데에 이용되는 정정 신호를 판정하는 단계; 정정 신호를 샘플링하는 단계; 정정 신호의 샘플들을 저장하는 단계; 오실레이터의 적어도 하나의 수학적 모델(mathematical model)에 대해, 오실레이터가 외부 기준 신호에 대해 고정되어 있는 지속시간 동안: 정정 신호의 샘플들을 포함하지 않고 적어도 정정 신호에 기초하여 적어도 하나의 수학적 모델을 트레이닝(training)하는 단계; 오실레이터가 외부 기준 신호에 고정되어 있는 특정 지속시간 후에; 예측되는 정정 신호를 판정하는 단계; 예측되는 정정 신호와, 정정 신호의 샘플들 간의 차이를 판정하여, 예측되는 정정 신호가 오실레이터에서의 드리프트(drift)를 통제하는 데에 이용된 경우 발생할 수 있는 에러를 나타내는 주파수 에러를 생성하는 단계; 예측되는 정정 신호가 오실레이터에서의 드리프트를 통제하는 데에 이용된 경우 발생할 수 있는 에러를 나타내는 시간 에러를 생성하기 위해 주파수 에러를 시간에 대해 적분하는 단계; 시간 에러를 출력하는 단계를 포함하는 방법이 제공된다.
일부 실시예들에서, 본 방법은, 시간 에러가, 특정 지속시간 동안 허용가능한 시간 에러의 임계치보다 낮은지 여부를 판정하는 단계를 더 포함한다.
일부 실시예들에서, 본 방법은, 주파수 에러, 시간 에러, 및 시간 에러가 특정 지속시간에 후속하는 주어진 인터벌에서 임계치보다 낮은지 여부에 대해 주기적으로 갱신하는 단계를 더 포함한다.
일부 실시예들에서, 주파수 에러, 시간 에러, 및 시간 에러가 허용가능한 시간 에러의 임계치보다 낮은지 여부를 판정하는 단계는: 주파수 에러, 시간 에러, 및 시간 에러가, 특정 지속시간보다 작은 지속시간 후에 허용가능한 시간 에러의 임계치보다 낮은지 여부를 판정하는 단계를 포함한다.
일부 실시예들에서, 주파수 에러, 시간 에러, 및 시간 에러가 임계치보다 낮은지 여부에 대해 주기적으로 갱신하는 단계는: 주파수 에러, 시간 에러, 및 오실레이터가 외부 기준 신호에 고정되는 지속시간이 특정 지속시간보다 커지게 되는 경우 특정 지속시간과 동일하거나 이보다 긴 이동 시간 윈도우(moving temporal window) 동안 시간 에러가 임계치보다 낮은지 여부에 대해 갱신하는 단계를 포함한다.
일부 실시예들에서, 본 방법은, 적어도 하나의 수학적 모델 중 두 개 이상의 수학적 모델들에 대해; 오실레이터를 통제하는 데에 이용되는 경우 가장 작은 시간 에러를 발생시킬 시간 에러를 어느 수학적 모델이 생성하는지를 판정하는 단계를 더 포함한다.
일부 실시예들에서, 본 방법은, 오실레이터를 통제하는 데에 이용되는 경우 가장 작은 시간 에러를 발생시킬 시간 에러를 어느 수학적 모델이 생성하는지를 판정하는 단계는: 각각의 수학적 모델에 대해 판정된 시간 에러들을 비교하는 단계; 및 허용가능한 시간 에러의 임계치보다 낮은 가장 작은 누적 시간 에러를 갖는 수학적 모델을 선택하는 단계를 포함한다.
일부 실시예들에서, 본 방법은, 가장 작은 시간 에러를 발생시킬 수학적 모델에 대해, 그 수학적 모델을 정정 신호로서 선택하여, 외부 기준 신호를 이용할 수 없는 경우 오실레이터를 통제하는 단계를 더 포함한다.
일부 실시예들에서, 본 방법은, 특정 지속시간 동안 가장 작은 시간 에러를 갖는 것으로 선택되는 수학적 모델의 식별을 특정 지속시간 동안 유지하는 단계; 및 각 인터벌마다 가장 작은 시간 에러를 갖는 것으로 선택되는 수학적 모델의 식별을, 특정 지속시간 후에 적어도 하나의 인터벌 동안 유지하는 단계를 더 포함한다.
일부 실시예들에서, 본 방법은, 식별된 수학적 모델과 연관된 수학적 모델 파라미터들을 유지하는 단계를 더 포함한다.
일부 실시예들에서, 본 방법은, 특정 지속시간 후에 각 인터벌마다, 각 수학적 모델에 대해 그 인터벌에 대한 시간 에러를 출력하는 단계; 및 각 수학적 모델에 대해, 그 인터벌 동안, 식별된 수학적 모델들과 연관된 수학적 모델 파라미터들을 출력하는 단계를 더 포함한다.
일부 실시예들에서, 외부 기준 신호에 고정되어 있으면서 정정 신호를 샘플링하는 단계는, 정정 신호의 레이트보다 낮은 레이트로 정정 신호를 샘플링하는 단계를 포함한다.
일부 실시예들에서, 본 방법은, 선택된 수학적 모델을 테스팅하기 위한 추가적인 테스팅 기간 없이, 가장 작은 시간 에러를 갖는 것으로 판정된 선택된 수학적 모델을 이용하여 특정 지속시간의 끝에서만큼 일찍 오실레이터를 통제하는 단계를 더 포함한다.
일부 실시예들에서, 본 방법은, 적어도 하나의 수학적 모델 중 어느 것도, 허용가능한 시간 에러의 임계치보다 낮지 않은 것으로 판정되는 경우, 수학적 모델이 임계치를 초과하지 않는, 각 수학적 모델에 대한 지속시간을 판정하는 단계를 더 포함한다.
일부 실시예들에서, 본 방법은, 임계치를 초과하기 전에 가장 긴 지속시간을 갖는 수학적 모델을 선택하는 단계; 및 적어도, 선택된 수학적 모델이 임계치를 초과하지 않는 지속시간 동안 외부 기준 신호가 이용가능하지 않은 경우, 오실레이터를 통제하기 위해, 선택된 수학적 모델을 정정 신호로서 이용하는 단계를 더 포함한다.
본 발명의 제2 양태에 따르면, 외부 기준 신호에 고정되어 있으면서, 외부 기준 신호에 의해 통제되는 장치에 로컬한 오실레이터에 대해: 외부 기준 신호의 함수이며 오실레이터에서의 드리프트를 통제하는 데에 이용되는 정정 신호에 적어도 부분적으로 기초하여 각 수학적 모델에 대해 예측되는 정정 신호를 판정하기 위해 오실레이터의 적어도 두 개의 수학적 모델들을 트레이닝하는 단계; 외부 기준 신호를 이용할 수 없는 경우, 오실레이터에서의 드리프트를 통제하기 위해, 적어도 두 개의 수학적 모델들 중, 가장 작은 시간 에러를 갖는 수학적 모델을 선택하는 단계; 및 트레이닝을 위해 이용되는 시간 기간에 추가되는 테스팅 지속시간을 필요로 하지 않고, 선택된 수학적 모델이 이용될 수 있도록, 샘플링된 버전의 정정 신호를 이용하여 선택된 수학적 모델을 테스팅하는 단계를 포함하는 방법이 제공된다.
본 발명의 제3 양태에 따르면, 외부 기준 신호를 수신하기 위한 수신기; 타이밍 정보와, 주파수 정보와, 위상 정보와, 이들의 결합물 중 적어도 하나를 포함하는 제1 신호를 생성하도록 구성된 로컬 오실레이터(LO); 외부 기준 신호의 함수이며 LO를 통제하는 데에 이용되는 정정 신호를 생성하기 위한 제어 루프 필터; 정정 신호의 샘플들, 외부 기준 신호로부터의 타이밍 정보, 및 온도 정보를 저장하기 위한 샘플 데이터 버퍼; 정정 신호, 외부 기준 신호로부터의 타이밍 정보, 및 온도 정보를 수신하도록 구성된 LO의 적어도 하나의 수학적 모델 - 적어도 하나의 수학적 모델의 각각은 예측되는 정정 신호를 생성하도록 구성됨 -; 각 수학적 모델에 대해: 예측되는 정정 신호와 정정 신호의 샘플들 간의 차이를 판정하여, 예측되는 정정 신호가 오실레이터에서의 드리프트를 통제하는 데에 이용된 경우에 발생할 에러를 나타내는 주파수 에러를 생성하고; 예측되는 정정 신호가 오실레이터에서의 드리프트를 통제하는 데에 이용된 경우 발생할 에러를 나타내는 시간 에러를 생성하기 위해 주파수 에러를 시간에 대해 적분하고; 가장 작은 시간 에러를 갖는 수학적 모델을 선택하도록 구성된 시간 인터벌 에러 검사기(TIEC; time interval error checker); 제어 루프 필터로부터 출력되는 정정 신호와, 선택된 수학적 모델의 함수인, TIEC로부터의 정정 신호를 수신하도록 구성된 디지털 대 아날로그 제어(DAC; digital to analog control) 선택기; DAC 선택기로부터의 출력을 수신하고 LO에 신호를 제공하도록 구성된 DAC를 포함하는 장치가 제공되는데, 여기서, 외부 기준 신호가 이용가능한 경우, DAC 제어 선택기가 제어 신호를 DAC에 제공하여, 오실레이터가 외부 기준 신호의 함수로서 통제되도록 하고, 적어도 하나의 수학적 모델은 예측되는 정정 신호를 생성하도록 트레이닝되며, TIEC는, 특정 지속시간 후에 시간 에러를 판정하며, 특정 지속시간에 후속하는 주어진 인터벌에서 시간 에러를 주기적으로 갱신한다.
일부 실시예에서, LO는 OCXO(ovenized crystal oscillator)이다.
일부 실시예에서, 적어도 하나의 수학적 모델은 RLSF(recursive least squares fit) 모델이다.
일부 실시예에서, 적어도 하나의 수학적 모델은, 온도 및 노화(ageing) 의존 파라미터들 모두를 포함하는 모델과, 온도 의존 파라미터를 포함하는 모델과, 상수값을 포함하는 모델과, 이전에 주어진 구간에서 가장 작은 시간 에러를 갖도록 선택된 모델의 파라미터를 포함하는 모델 중 적어도 하나이다.
본 발명의 다른 양태 및 특징은 당업자에게는 첨부 도면을 참고로 후술하는 본 발명의 특정 실시예를 검토할 때 자명하게 될 것이다.
본 발명의 실시예가 첨부 도면을 참고로 후술된다.
도 1은 본 발명의 일부 실시예가 구현되는 디바이스의 개요도이다.
도 2는 외부 기준 신호가 가용할 때 트레이닝된(trained) 오실레이터 모델에 대한 외부 기준 신호 및 예측 정정 신호의 함수로서 생성된 정정 신호의 예를 도시한 그래프이다.
도 3은 외부 기준 신호가 가용할 때 트레이닝된 오실레이터 모델에 대한 예측 정정 신호로부터 생성된 누적 시간 에러 신호의 예를 도시한 그래프이다.
도 4는 본 발명의 일 실시예에 따르는, 홀드오버 이벤트 동안 일어난 불연속을 나타내는 트레이닝 프로세스 동안 저장된 데이터를 도시한 그래프이다.
도 5는 본 발명의 일 양태에 따르는 방법의 일례를 도시한 순서도이다.
도 6은 본 발명의 일 양태에 따르는 방법의 다른 예를 도시한 순서도이다.
도 7은 본 발명의 일 실시예에 따르는 유한 상태도이다.
도 8은 본 발명의 일부 실시예가 구현되는 시스템의 개요도이다.
도 9는 상이한 온도 범위에 걸쳐서 오실레이터의 동작과 오실레이터의 모델을 도시한 그래프이다.
로컬 오실레이터를 구비한 URM(Universal Radio Module)이 외부 기준 신호에 의해 통제(discipline)될 때, 로컬 오실레이터는 외부 기준 신호와의 동기화를 유지한다. URM이 기지국의 일부인 LTE 시스템의 예에서, 로컬 오실레이터는 외부 기준 신호로의 기지국 동기화를 +/-1.5㎲ 내로 유지하고 기지국의 안테나 포트에서 측정된 최대 주파수 에러를 +/-50 ppb(parts per billion)로 유지하기 위해 통제된다. 외부 기준 신호가 가용하고 로컬 오실레이터를 통제하는데 사용될 때, URM은 고정 상태(locked state)에 있는 것으로 여겨진다. 외부 기준 신호가 가용하지 않은 경우 및 때에, 또는 달리 외부 기준 신호가 로컬 오실레이터를 통제하는데 사용될 수 없을 경우 및 때에, URM은 대안 신호가 로컬 오실레이터를 통제하는데 사용되는 홀드오버 상태에 있는 것으로 여겨진다.
로컬 오실레이터를 통제하는데 사용되는 대안 신호는 오실레이터의 성능의 수학적 모델로부터 가져올 수 있다. 수학적 모델은 URM이 고정 상태에서 동작할 때 트레이닝될 수 있다.
홀드오버 레디니스(holdover readiness)는 NTS(network timing synchronization) 모듈이 시간 에러를 특정 홀드오버 지속시간 동안 미리정해진 값 이하로 유지할 수 있는 상태로 정의된다. 일부 실시예에서, NTS 모듈은 후술되는 바와 같이 오실레이터 모델 및 인터벌 에러 검사기를 포함한다. NTS 모듈은 로컬 오실레이터를 포함하는 디바이스를, 디바이스가 상주하는 네트워크의 로컬 오실레이터에 동기화 유지하는데 활용되는 소프트웨어, 하드웨어 또는 펌웨어의 다른 컴포넌트를 또한 포함한다. 본 발명의 특정 구현에서, 시간 에러는, 트레이닝 온도 바운드(bound)가 홀드오버 상태 동안 초과되지 않는다는 제약을 받아, 24시간의 홀드오버 지속시간 동안 9.5㎲의 절대치 이하로 유지되어야 한다.
본 발명의 특정 구현에서, 오실레이터는 동작중에 실질적으로 온도 제어되는 오실레이터인 OCXO(ovenized crystal oscillator)이다. 고정 상태 사양은 OCXO를 1pps(pulse per second) 타이밍 신호로 위상 고정함으로써 만족된다. 특정 구현에서, 타이밍 신호는 GPS(Global Positioning System) 수신기 또는 균등한 GNSS(global navigation satellite system) 수신기 기술을 이용해 복구되는 GPS 신호 또는 GNSS 신호이다. GPS 신호가 GPS 수신 문제에 기인하여 인터럽트되는 경우, 홀드오버 상태에 진입한다. 홀드오버 상태 동안, +/-50ppb 의 최대 주파수 정확도가 유지되어야 하며, 허용가능한 시간 에러는 24시간 기간 동안 10㎲로 증가한다. 24시간 기간은 외부 기준 신호의 비가용성에 대한 이유를 식별하고 고심(address)하는데 충분한 시간을 나타내는 지속시간으로서 선택된다. 예컨대, 이는 오퍼레이터가 GPS 수신 문제를 고심하고 정정하는데 충분한 시간을 허용한다.
본 발명은 OCXO만으로 제한되지 않는다. 본 발명의 다른 실시예에서는 다른 유형의 오실레이터가 사용된다. OCXO의 동작은 이차 함수를 이용하여 모델링될 수 있다. 일부 유형의 오실레이터는 OCXO를 모델링하는데 사용되는 이차 함수와 같은 저차 함수로 모델링된 오실레이터보다 짧은 시간 기간 동안 큰 시간 에러를 초래하는 고차 함수로 모델링된다.
전술한 허용가능한 시간 에러와 관련된 최대 주파수 정확도, 허용가능한 시간 에러 및 홀드오버 지속시간의 파라미터 값들의 특정 예는 이런 값들의 특정 예로서, 본 발명을 제한하고자 하는 것이 아니다. 특정 구현에 따라, 파라미터 값들은 전술한 예보다 크거나 작을 수 있다.
GPS 신호 또는 GNSS 신호는 특정 구현을 위한 외부 기준 신호로서 식별된다. 그러나, 보다 일반적으로, 외부 기준 신호는 GPS/GNSS 신호로 제한되지 않고 특정하게 구현된다. 외부 기준 신호는 GPS 소스로부터의 신호 또는 네트워크 시간 기준 소스로부터의 신호를 제한적이지 않게 포함하는 시간 기준일 수 있다. 시간 기준은 전기 도관(conduit), 광학 도관 또는 하나 이상의 링크를 구비한 2개의 네트워크 노드들간의 일부 조합을 통해 자유 공간(예컨대, 무선파)을 경유해서 다른 디바이스로 시간 정보를 전송할 수 있다. 네트워크 시간 기준 소스로부터의 신호의 예는 IEEE1588 인에이블된(enabled) 네트워크 노드로부터의 타이밍 신호이다.
본 발명의 실시예들이 일반적으로 시간 동기화에 관한 것이라 할지라도, 외부 기준 소스와 로컬 오실레이터 사이의 주파수 동기화를 모니터링하는 본 발명의 양태를 활용하는 것이 또한 가능하다. 주파수 동기화는 기준 클럭과 로컬 오실레이터 클럭 사이의 주파수 에러가 사양 내에 있는지를 판정하기 위하여 TIEC로부터 시간 에러의 성장률(rate of growth)을 활용하여 모니터링될 수 있다.
본 발명의 일부 실시예에서, 모델의 트레이닝 동안 OCXO 수학적 모델을 테스트하기 위한 TIEC(time interval error check) 능력이 URM에 포함된다. 본 발명의 일부 실시예에서, OCXO 모델은 RLSF(recursive least squares fit) 모델이다. 예컨대, 반복 알고리즘 레지듀얼 에러(recursion algorithm residual error)와 같은 일부 공지된 메트릭이 OCXO 모델의 수렴을 모호하지 않게 결정하는데 적합하지 않기 때문에, 일부 실시예에서는 TIEC는 OCXO 모델이 수렴하는 정도의 결정을 가능하게 한다.
트레이닝 기간 동안, 외부 기준 소스가 가용할 때, TIEC는 OCXO 모델 계수의 정확도를 계층적 고정 상태 정정 신호 데이터의 예측에 대해서 결정되게 할 수 있다. 적어도 하나의 OCXO 모델에 의해 예측된 정정 신호와 계층적 제어 루프 정정 신호 데이터 간의 차이의 통합은, 적어도 하나의 OCXO 모델이 계층적 정정 신호 데이터를 예측하는데 사용되는 경우 초래할 타이밍 에러를 표현한다. 이런 방식으로, TIEC는 홀드오버 이벤트 시에 그리고 타이밍 에러가 일어나는 지속시간에 OCXO 모델 계수의 사용으로부터 일어나는 타이밍 에러를 결정할 수 있다.
일부 구현예에서, 트레이닝 기간 동안 여러 오실레이터 모델이 트레이닝된다. 초기 트레이닝 기간 후, 모델의 정확도는 후술되는 TIE 검사에 따라 검사된다. TIE 검사는 초기 트레이닝 기간에 후속하는 정규 인터벌에서 갱신된다. 홀드오버 이벤트가 일어난 경우, TIE 검사 메트릭은 가장 정확한 모델을 식별하는데 사용된다. 초기 트레이닝 기간 및 갱신 간격은 특정 파라미터로 구현된다.
TIE 검사는 오퍼레이터가 NTS 모듈의 홀드오버 능력에 관한 새로운 데이터로 표현되는 것을 가능하게 한다. TIE 검사 기능은 오퍼레이터가, 각각의 기지국이 얼마나 오랫동안 홀드오버 컴플라이언스(compliance)를 유지할 수 있는지를 결정하는 것을 가능하게 한다.
TIE 검사는 또한, 다수의 TIE 검사 인에이블된 디바이스를 갖는 네트워크에서, 예컨대 디바이스가 기지국인 곳에서, 오퍼레이터가, 각각의 디바이스들에 대한 로컬 오실레이터 모델이 얼마나 효율적 수행되는지, 또한 모델이 홀드오버 이벤트 동안 시스템 시간 정확도를 유지할 때 얼마나 오랫동안 유효한지에 관한 임의의 디바이스에 관련된 정보를 어느 때나 얻을 수 있게 한다. 이는 다수의 디바이스들 각각이 홀드오버 상태에 진입하는 경우에 유용하며, 오퍼레이터는 어느 디바이스가 각 디바이스의 TIEC에 의해 제공되는 정보에 기초해서 시스템 시간 정확도 임계치에 먼저 도달할 것 같은지를 판정할 수 있다. 이런 정보에 기초해서, 오퍼레이터는 먼저 도달할 것 같은 디바이스가 먼저 서비스되며, 후에 도달할 것 같은 디바이스들이 이에 따라 서비스되는 것을 보장하기 위하여 각종 디바이스에 대한 수리(repair) 동작에 우선순위화(prioritize)를 할 수 있다.
일부 실시예에서, NTS 모듈은 다음의 기준이 만족되는 경우 홀드오버가 준비되었다고 결정한다:
1. 최소 트레이닝 기간이 완료되어야 한다.
2. TIE 검사는 로컬 오실레이터 모델들 중 하나가, 최소 시간 및 최대 시간을 갖는 검사 시간에 걸쳐 주어진 값보다 작은 절대 시간 에러를 가져온다는 것을 보장해야 한다.
지금부터, 본 발명의 일 양태에 따른 URM(100)의 일 예를 도 1을 참조하여 설명한다. 이하에서 상세하게 설명하는 도 1의 소자들에 더하여, URM(100)은 본 발명과는 특별히 연관성이 없는 URM의 정상 동작을 위해 사용되는 추가적인 하드웨어 및/또는 소프트웨어를 포함할 수 있으며, 따라서 자세하게 설명하지는 않는다.
URM(100)은 GPS 또는 GNSS 타이밍 신호를 수신하기 위한 안테나(105)를 포함한다. 안테나(105)는 GPS 수신기(110)에 연결된다. GPS 수신기(110)는 디지털 위상 검출기(115)에 연결된다. 디지털 위상 검출기(115)는 제어 루프 필터(120)에 출력을 제공한다. 제어 루프 필터(120)는 DAC(digital-to-analog) 제어 선택기(125)에 출력을 제공한다. DAC 제어 선택기(125)는 DAC(130)에 출력을 제공한다. DAC(130)는 OCXO(135)에 출력을 제공한다. OCXO(135)는 디지털 위상 검출기(115)에 출력을 제공한다. GPS 신호가 이용가능한 경우, OCXO(135)를 제어하기 위한 제어 루프가 고정 상태에서 동작하고, 디지털 위상 검출기(115), 제어 루프 필터(120), DAC 제어 선택기(125), DAC(130) 및 OCXO(135)를 포함한다.
제어 루프 회로(120)의 출력은, DAC 제어 선택기(125)에 제공되는 것 외에도, 다수의 OCXO 모델(150)에도 제공된다. 도 1은 4개의 OCXO 모델, M1(152), M2(154), M3(156) 및 M4(158)를 도시한다. 제어 루프 필터(120)의 출력은 시간 인터벌 에러 검사기(TIEC) 샘플링된 데이터 버퍼(145)에도 제공된다. 온도 센서(140)는 신호를 TIEC 샘플링된 데이터 버퍼(145) 뿐만 아니라, 4개의 OCXO 모델(152, 154, 156, 158)에도 제공한다. 온도 센서(140)는 OCXO에 관련된 현재 대기 온도 정보를 제공한다. 4개의 OCXO 모델(152, 154, 156 및 158)과 TIEC 샘플링된 데이터 버퍼(145)의 출력이 시간 인터벌 에러 검사기 TIEC(160)에 제공된다. 시간 인터벌 에러 검사기(TIEC)(160)의 출력은, TIEC(160)로부터 데이터베이스(165)로 전달되는 것과 같이, 하나 이상의 OCXO 모델(152, 154, 156 및 158)로부터 출력된 변환된 모델 파라미터를 유지하는 데이터베이스(165)로 제공된다. 데이터베이스(165)는 신호를 DAC 제어 선택기에 제공한다.
OCXO 모델(150)은, 고정 상태에서 동작할 때, 외부 기준 신호가 이용가능하지 않은 경우, OCXO를 통제하는데 사용될 수 있는 정정 신호를 생성하도록 트레이닝될 수 있다.
고정 상태에서 트레이닝하는 동안에, 제어 루프 필터(120)에 의해 출력된 정정 신호와 온도 센서(140)로부터의 대기 온도 값은, 각각, OCXO 모델(150) 및 TIEC 샘플링된 데이터 버퍼(145)에 공급된다. 주목해야할 점은, TIEC 샘플링된 데이터 버퍼(145)에 저장되어 있는 데이터가 모델들의 트레이닝 시에 사용되지 않는다는 점이며, 이는 오실레이터 모델이 처리하지 않은 "새로운" 데이터를 이용하여 TIE 검사가 행해진다는 것을 보장하는 것이다. 4개의 OCXO 모델(152, 154, 156 및 158)은 그들 각자의 모델을 위한 파라미터를 결정한다.
OCXO의 주파수 안정성은 오실레이터의 온도뿐만 아니라 노화(aging)의 함수일 수 있다. 일부 실시예들에서는, 모델들은 OCXO의 온도 및 시간 의존성 주파수 변동을 추출하는 문제에 대한 최적의 솔루션을 나타내는 RLSF 모델에 기초한다. 일부 구현예에서는, 다차원 다항식(multidimensional polynominal)의 피팅(fitting)이 간결하고 견고한 솔루션을 제공한다. 일부 실시예들에서는, OCXO 모델이 각각의 각자의 2차원 피팅 다항식과 연관된 계수들을 수정하여 모델 정정 신호와 고정 상태 제어 루프 정정 신호 간의 에러의 제곱을 최소화한다. 일부 실시예들에서는, 모델에 사용되는 차원은 온도와 시간의 차원이다.
트레이닝 기간 동안에, 특정 사용 기간에 걸쳐 각 모델의 사용으로부터 기인하는 에러의 판정인, 모델들에 대한 TIE의 검사가 수행된다. TIE는 특정 지속시간 이후 판정될 수 있으며, 그리고 나서 주기적 진행(periodic ongoing) 방식으로, 모델들이 주어진 기간에 걸쳐 허용가능한 시간 에러를 충족하는 방식으로, 또는 그 지속시간 중 허용가능한 부분에 걸쳐 허용가능한 시간 에러를 충족하는 방식으로 동작한다는 것을 보장하도록 판정될 수 있다. TIEC 샘플링된 데이터 버퍼(145)로부터의 입력에 기초하여, TIEC(160)는 TIE를 평가함으로써 OCXO 모델(150)로부터의 출력을 평가하고, 가장 정확한 시간 에러를 갖는 모델을 선택한다. 일단 가장 정확한 모델이 선택되면, 그 모델에 대한 파라미터가 데이터베이스(165)에 저장된다. 일부 실시예들에서는, 가장 정확한 시간 에러는 가장 작은 TIE를 갖는 것으로 판정된다.
홀드오버(holdover) 상태 동안에는, TIEC(160)는 OCXO를 통제하기 위해 정정 신호를 생성하도록 허용가능한 지속시간 동안 누적 시간 에러가 가장 작은 모델을 선택한다. 데이터베이스(165)는 선택된 모델로부터의 모델 파라미터를 DAC 제어 선택기(125)로 제공하고, DAC 제어 선택기(125)는 이 파라미터를 DAC(130)에 제공한다. 그런 다음, DAC(130)는 신호를 OCXO(135)에 제공한다.
홀드오버 제어 루프는 OCXO 모델(150), TIEC(160), 변환된 모델 파라미터를 위한 데이터베이스(165), DAC 제어 선택기(125), DAC(130) 및 OCXO(135)를 포함한다.
일부 실시예들에서는, 도 1의 OCXO 모델(150) 및 TIEC(160)가 소프트웨어, 하드웨어, 또는 이들의 조합으로 구현될 수 있다. 예를 들어, 소프트웨어 구현에서는, OCXO 모델(150) 및 TIEC(160)를 구현하기 위해 사용되는 프로세스가 하나 이상의 소프트웨어 모듈로서 구현된다. 하드웨어 구현에서는, OCXO 모델(150) 및 TIEC(160)를 구현하기 위해 사용되는 프로세스가, 예를 들면, ASIC 또는 FPGA에 의해 구현되지만, 이에 제한되는 것은 아니다.
도 1에서는 GPS 수신기(110)를 도시하고 있지만, URM(100)은 다른 유형의 외부 기준 신호를 수신하도록 구성된 다른 형태의 수신기를 포함할 수도 있다는 점을 이해해야 한다. 또한, 도 1에서는 외부 기준 신호의 소스와 URM(100) 간의 무선을 통한(over-the-air) 통신을 수신하기 위해 안테나가 도시되었지만, 안테나와 수신기 외에도, 또는 안테나와 수신기의 대안으로서, 유선 접속을 통해 외부 기준 신호를 수신하기 위한 유선 포트 접속 및 수신기가 있을 수 있다는 것을 이해해야 한다.
외부 기준 신호가 GPS 신호인 특정한 구현예에서는, 고정 상태 동작시에, 제어 루프가 1 pps GPS 타이밍 신호에 고정된다. 일부 실시예들에서는, 연속적인 펄스의 상승 에지들이 공칭 1초 간격으로 된다. 수신기에 존재하는 노이즈는, +/- 25ns rms 정도의 1pps 신호 에지 상에서 시간 지터(time jitter)를 초래한다. 제어 루프에서의 처리는 GPS 수신기(110)에 의해 도입되는 지터를 제거하여, OCXO의 위상 고정을 위한 안정적인 타이밍 참조를 가능하게 한다.
일부 실시예들에서는, 디지털 위상 검출기(115)가 OCXO 주파수의 함수인 카운터를 이용한다. 카운터는 GPS 1pps 신호의 상승 에지에 의해 시작해서 GPS 1 pps 신호의 하강 에지에 의해 정지한다. GPS 수신기가 지터를 보이지 않고OCXO(135)에 존재하는 주파수 드리프트도 없다면, 위상 검출기(115)의 출력은 카운터의 값과 동일하다.
본 발명의 일부 실시예들에서는, OCXO(135)와 함께 주파수 승산기(frequency multiplier)와 주파수 분할기(frequency divider)가 사용된다. 예를 들면, 주파수 분할기와 주파수 승산기는 OCXO와 디지털 위상 검출기 사이에 위치할 수 있다. 주파수 분할기 및 주파수 승산기를 이용하면 더 낮은 주파수 OCXO를 사용할 수 있어, URM을 구현하는 재정적인 비용을 줄일 수 있다. 그러나, 보다 일반적으로, 오실레이터 주파수 및 이 오실레이터의 동작 방식은 구현 특정적이다.
OCXO 모델들의 중요한 구조적인 양태는 이들이 제어 루프와 병렬적으로 동작한다는 것이다. 따라서, 트레이닝 과정 중에 모델 계수를 볼 수 있어 트레이닝의 상태 및 효과를 결정할 수 있다. 외부 기준 신호가 이용가능하지 않게 되고 OCXO 모델이 완전히 트레이닝된 경우, 시스템은 OCXO 모델들 중 하나로부터의 정정 신호들 중 적어도 하나를 이용하여 오실레이터 주파수 드리프트를 정정한다. 일부 실시예에서는, OCXO 모델들이 완전히 트레이닝되지 않은 경우에 DAC 값이 정정 신호의 멀티-포인트 이동 평균(multi-point moving average)의 가장 최근의 값에 고정된다.
앞서 고정 상태에서 기술한 바와 같이, 제어 루프 필터(120)의 출력은 OCXO를 통제하는 데에 이용될 수 있는 정정 신호이다. 일부 실시예에서, (도 1에 도시되지 않은) 정정 신호 이동 평균 필터(correction signal moving average filter)에 의하여 정정 신호로부터 정정 신호의 평균화된 버전이 생성된다. 특정 구현에서, 안정 상태 고정 상태 조건 하에서는, 평균화된 정정 신호는 정정 신호의 2000 포인트 이동 평균이다. 보다 일반적으로, 평균화된 정정 신호는 구현 특정적이며 2000 포인트 이동 평균에 제한되지 않는다고 이해되어야 한다. 이러한 평균화된 정정 신호는 트레이닝되는 기간 동안 OCXO 모델들 중 하나 이상의 OCXO 모델들에 의해 이용될 수 있다.
평균화된 정정 신호가 자신의 최대 길이인 2000 포인트에서 이루어지는 구현에서, 이동 평균 필터 버퍼는 평균화된 정정 신호의 새로운 값을 획득하는 데에 2000초(대략 33분)가 걸린다. 이동 평균 필터와 관련된 지연은 홀드오버(holdover) 상태에서 복구 상태로의 천이 동안의 상당한 타임 트랜지언트(time transients)를 발생시킬 수 있다. 이러한 트랜지언트 링잉(transient ringing)을 방지하기 위하여, 정정 신호 이동 평균 필터는 특정 조건에서만 업데이트된다.
일부 실시예에서, 정정 신호 이동 평균 필터를 타임 트랜지언트로부터 보호하는 것 외에도, 움직이는 주파수 필터로의 수락가능한 입력 데이터에 대하여 샘플-대-샘플(sample-to-sample) 주파수 오차를 +/-5ppb로 제한하는 것도 있다. 필터로의 입력 데이터가 이전 데이터 값과 +/-5ppb 만큼 다르다면, 이전 데이터 값이 유지된다. 이러한 데이터 스크리닝은, 정정 신호의 이동 평균 필터를 외부침입물(outlier)로부터 보호하고 유효하지 않은 외부 기준 신호(예를 들면, GPS 신호의 경우, GPS 전파방해(jamming) 또는 스푸핑(spoofing)에 의하여 유효하지 않은 GPS 신호)에 대항하는 강건성을 추가한다.
이제 TIE 검사를 수행하는 동작의 방법의 보다 상세한 예가 기술될 것이다. 제어 루프는 NTS 모듈을 포함하는 장치의 전원이 들어온 후에 1시간 동안 안정화가 허용될 수 있다. 안정화 기간 동안, 이동 평균 필터의 트랜지언트들이 소멸되는데, 이는 필터의 시간 상수(time constant)가 트랜지언트들로 하여금 대체로 흩어질 수 있을 만큼 충분히 긴 시간으로 세팅되기 때문이다. 제어 루프의 안정화 이후에, 그리고 NTS 모듈이 외부 기준 타이밍 신호에 고정될 경우에는, 제어 루프 정정 신호에 관련하여 적어도 하나의 OCXO 모델의 트레이닝이 개시된다. 모델의 트레이닝 동안에 정정 신호, 평균화된 정정 신호, 외부 기준 타이밍 신호로부터의 타이밍 신호 및 온도 정보가 소정의 샘플링 레이트로 TIEC 샘플링된 데이터 버퍼에 저장된다. 특정 구현에서, 파라미터는 매 15초마다 TIEC 샘플링된 데이터 버퍼에 저장된다. 그러나, 샘플링 레이트는 구현 특정적인 것이며 이러한 15초 예에 제한되지 않는다고 이해되어야 한다.
소정의 트레이닝 기간 이후에 각 모델에서는 제어 루프 정정 상태를 예측하는 정확성에 관련된 검사가 이루어진다. 이 검사는 소정의 트레이닝 기간 이후에 수행되는데 이 타임 프레임은 망각 인자(forgetting factor)에 기초하는 RLSF의 메모리를 나타내는 것이기 때문이다.
RLSF 모델은 지수 망각 인자(exponential forgetting factor)를 이용하여 이력 데이터가 모델 계수의 값을 결정하는 데에 어떻게 이용되는지에 관련하여 그 이력 데이터의 중요성에 가중치를 부여한다. RLSF에서, 망각 인자는 주어진 데이터의 트레이닝 기간이 중요한 것이 되도록 세팅된다.
망각 인자 값을 줄이면 추적 대역폭이 늘어난다. 일부 실시예에서, RLSF 모델은 중요한 데이터의 5시간과 동등한 추적 대역폭이 OCXO의 열 히스테리시스(thermal hysteresis)를 초래하여, 이에 의해 모델 상수 값이 온도가 증가하는지 감소하는지에 따라 달라지는 것을 보여준다. 망각 인자 시간을, 예를 들어, 12시간 등으로 증가시킴으로써 열 히스테리시스는 평균화되는데, 이는 + 온도 경사로(positive temperature ramp)로부터의 모델 계수 값들이 - 경사로(negative ramp)의 모델 계수 값들과 함께 평균화되기 때문이다. 망각 인자는 12시간으로 제한되는 것으로 의도되지 않으며, 구현 특정적인 변수이다.
일부 실시예에서, 최소한의 온도 변화가 있을 경우 등에서, RLSF 모델은 홀드오버 이벤트 동안에 그 온도 범위에 대하여 여전히 유효한 상태에 있다. 다시 말하면, 알고리즘의 수렴을 위한 최소 온도 범위 요건은 없다. 그러나 트레이닝 동안 경험한(exercised) 온도 범위는 홀드오버 동안에 트레이닝된 모델을 정확하게 해주는 온도 범위를 판정한다.
TIEC 샘플 데이터 버퍼에 저장된 루프 정정 신호의 경과 값들(historical values)과 트레이닝 프로세스로부터 추출된 계수들에 기초하여 OCXO 모델로부터 계산되는 경과 값의 차이는 OCXO 모델에 존재하는 주파수 에러를 나타낸다. TIEC 샘플 데이터 버퍼에 저장된 데이터는 TIEC의 트레이닝에는 이용되지 않는 점을 주목하는 것이 중요한데, 이것은 TIEC가 프로세싱하지 않은 "새로운" 데이터로 TIEC가 수행되는 것을 보증한다.
예측된 정정과 TIEC 버퍼 정정 간의 주파수 에러의 적분(integration)은 홀드오버 검사 시간에 대한 누적 시간 에러(cumulative time error)를 산출한다. TIEC 샘플링된 데이터 버퍼는 주어진 샘플링 레이트에서 수집된 신호 값들로 채워지므로, 시간 에러는 샘플링 레이트의 역수가 곱해진 주파수 에러의 적분과 일치한다. 적분이 샘플 타임에 대한 변수를 포함하기 때문에, 임의의 샘플 시간들에 대하여 시간 에러가 계산될 수 있다. 샘플링 시간들이 길수록 시간 에러 계산의 정확도가 감소될 수 있다.
특정 구현예에서, 4개의 OCXO 모델들이 검사되어 그들의 상대적인 정확도를 판정하고 이렇게 하여 4개의 모델들 중 가장 정확한 것의 선택을 가능하게 한다. 제1 모델은 주파수 안정도(frequency stability)의 노화(ageing) 및 온도 양자에 의존하는 계수들을 포함한다. 제2 모델은 온도에 의존하는 계수들만 포함한다. 제3 모델은 DAC가 일정하게 유지되는 경우에 홀드오버(holdover)시 적용될 일정한 값을 포함한다. 제4 모델은 최종 수행된 홀드오버 검사에 기초하여 최적인 것으로 간주된 이전에 수렴된 모델 파라미터들을 포함한다. 이들 4개의 모델들은 도 1에서 M1 내지 M4에 대응할 수 있다. 전술된 바와 같이, 모델들의 수는 특정한 구현예이며 오직 4개의 예로만 한정되도록 의도되는 것은 아니다.
도 2는 4시간의 지속시간에 걸친 복수의 정정 신호들의 예시적인 플롯(plot)이다. 수평축은 시간을 나타내고 수직축은 ppb(parts per billion)로 정정의 양을 나타낸다. 그래프의 신호들은 외부 기준 신호의 함수인 고정 상태 제어 루프 정정 신호, 평균 정정 신호, 및 4개의 모델들(노화 및 온도 모델; 온도 모델, 일정한(고정) DAC 모델; 및 이전의 수렴 파라미터 모델)의 각각에 대한 예측된 정정 신호들을 포함한다.
도 3은 도 2와 동일한 4시간 지속시간에 걸친 복수의 타이밍 에러 신호들의 예시적인 플롯이다. 수평축은 시간을 나타내고 수직축은 마이크로초(㎲)로 누적 시간 에러(CTE)의 양을 나타낸다. 그래프에서의 신호들은 4개의 모델들(노화 및 온도 모델; 온도 모델; 일정한(고정) DAC 모델; 및 이전의 수렴 파라미터 모델)의 각각에 대한 누적 시간 에러를 포함한다.
모델 선택의 제1 단계에서, 모델은 시스템 홀드오버 사양(system holdover specification)보다 작은 시간 에러를 누적한다. 소정의 실시예들에서, 시간 에러는 TIE 검사에 대한 시간 에러보다 작은 값이어야 한다. 임의의 지속시간 동안 시간 에러 사양을 충족하는 임의의 홀드오버 검사가 통과되는 것을 보증하기 위해 예비 게이트(preliminary gate)에서 최대 시간 에러 사양이 이용될 수 있다.
TIE 검사의 제2 단계는 각각의 모델로부터 발생한 최대 타이밍 에러의 상대적인 크기들을 비교한다. 가장 낮은 최대 누적 타이밍 에러를 보이는 모델의 계수들은 수렴 계수들로서 이용하기 위하여 저장된다. TIE 검사는 누적 고정 상태 동작 동안 규칙적인 간격들로 반복된다. 소정의 실시예들에서, 최대로 데이터의 24시간이 TIE 샘플 데이터 버퍼들에 저장된다. 따라서, 완전히 채워진 경우, 검사 버퍼들은 장치에 대하여 특정된 전체 지속시간 동안 홀드오버 테스트를 수행하는 데 이용될 수 있다. 모델 계수들이 결코 쓸모없게 되지 않도록 수렴 모델은 규칙적인 간격들로 TIEC에 의해 지속적으로 검사될 수 있다는 것도 유의해야 한다. 소정의 실시예들에서, 이전의 수렴 모델 계수들을 규칙적인 인터벌들로 지속적으로 업데이트하는 것은 홀드오버 시간 에러 사양을 충족하는 것에 관한 그들의 유효성을 확실히 하기 위하여 중요하다.
소정의 실시예들에서, 트레이닝 기간 동안 최소 온도 변화가 존재하는 경우, TIEC 시간 에러 임계치가 초과되지 않는다면, 정적 DAC 모델에 대하여 최상의 온도 기반 모델이 선택될 것이다. 이 선택의 이유는 정적 DAC 모델은 홀드 오버 동안의 온도 변화에 대한 보상을 제공하지 않기 때문이다. 따라서, TIE 검사와 관련하여 온도 모델이 최상은 아니더라도 그것이 선택될 것이다.
소정의 실시예들에서, 홀드오버 이벤트가 발생할 때, TIEC 샘플링된 데이터 버퍼들로의 데이터 흐름이 정지된다. 홀드오버 이벤트가 끝나면 TIEC 샘플링된 데이터 버퍼들로의 데이터 흐름이 재개된다. 수 시간의 홀드오버 이벤트는, 도 4에 예시된 바와 같이, 부정확한 TIEC 계산을 야기시킬 수 있는 TIEC 샘플링된 데이터 버퍼 데이터의 불연속을 초래할 것이다. 홀드오버 모델들을 정확하게 검사하기 위하여, 홀드오버 불연속의 검출에 후속하는 제1 시점에 각각의 모델에 대하여 일정한 오프셋(constant o망각 인자set)이 재계산될 수 있다. 홀드오버 불연속은 수집된 홀드오버 검사 데이터에 대한 샘플 시간들 간의 인터벌을 모니터링하여 검출된다. 샘플 시간이 시스템에서 지정된 것을 초과하면 홀드오버 불연속이 존재한다.
RLSF 모델의 경우, 모델을 정의하는 이차 파라미터들(quadratic parameters), 선형 파라미터들, 및 상수 파라미터들(constant parameters)이 있다. 소정의 실시예들에서, 홀드오버 불연속이 발생하는 경우, 각각의 모델의 상수 파라미터는 평균 정정 신호에 기초하여 재계산될 수 있다. 그러한 불연속적인 데이터 세트들의 경우, 상수항(constant term)의 재계산은 RLSF 모델의 유효성을 유지한다.
소정의 실시예들에서, 노화 및 온도 기초 모델은 수정 오실레이터의 노화 속도(ageing rate)의 부정확한 추출의 결과로서 시스템에 대한 CTE(cumulative time error) 사양을 실패할 것이다. 그런 경우들에서 온도 모델은 종종 여전히 홀드오버 사양을 충족하기에 충분히 정확한 것으로 판명될 수 있으므로 TIEC 모델 선택기에 의해 선택될 수 있다. 온도 모델이 또한 CTE 사양에 실패하는 경우, RLSF 모델은 리셋된다. 그러한 이벤트는, 예를 들어 OCXO의 초기 주파수 안정화 동안 상당한 주파수 복구가 존재하는 경우 발생할 수 있다. RLSF 모델이 리셋되는 경우, TIEC 샘플링 데이터 버퍼도 리셋된다. RLSF 모델의 리셋에 후속하여 시스템은 TIE 검사가 수행되기 전에 누적 고정 상태 트레이닝의 특정한 트레이닝 지속시간을 필요로 한다.
본 발명의 몇몇 실시예에서, TIEC 메트릭은 NTS 모듈의 홀드오버 능력의 추정을 가능하게 한다. 몇몇 실시예에서, NTS 모듈의 실제 홀드오버 성능에 대한 TIEC의 정확도는, 제어 루프에 의해 생성된 정정 신호와 온도 간의 연관도의 함수이다. 몇몇 실시예에서, 온도와 정정 신호가 지정된 레벨로 연관되어 모델의 예측 능력의 신뢰도를 결정하는 경우 이로울 수 있다. 몇몇 실시예에서, 홀드오버 준비완료 상태의 신뢰도 레벨을 증가시키기 위해 TIEC와 함께 사용하기 위한 추가의 메트릭으로서 피어슨의 적률 상관 계수(Pearson product-moment correlation coe망각 인자icient)가 사용될 수 있다.
본 발명의 몇몇 실시예에서, NTS 모듈의 태스크는 LTE 라디오의 시간 및 주파수 동기화 요건을 만족시키는 것이다. 몇몇 실시예에서, LTE 라디오는 CDMA 라디오 시스템들과 상호동작하도록 설계된다.
이제, 도 5를 참조하여 TIE 검사를 구현하기 위한 일반화된 방법을 설명할 것이다.
본 방법의 제1 단계(5-1)는, 외부 기준 신호에 의해 통제되는 장치에 로컬한 오실레이터에 대하여, 오실레이터가 외부 기준 신호에 고정되어 있는 지속시간 동안, 외부 기준 신호의 함수이며 오실레이터를 통제하기 위해 사용되는 정정 신호를 판정하는 것에 관한 것이다.
본 방법의 제2 단계(5-2)는, 오실레이터가 외부 기준 신호에 고정되어 있는 지속시간 동안, 정정 신호를 샘플링하는 것에 관한 것이다.
본 방법의 제3 단계(5-3)는 오실레이터가 외부 기준 신호에 고정되어 있는 지속시간 동안, 샘플링된 정정 신호를 저장하는 것에 관한 것이다.
본 방법의 제4 단계(5-4)는 오실레이터가 외부 기준 신호에 고정되어 있는 지속시간 동안, 오실레이터의 적어도 하나의 수학적 모델에 대하여, 정정 신호의 샘플들을 포함하지 않는 정정 신호에 적어도 기초하여 적어도 하나의 수학적 모델을 트레이닝하는 것에 관한 것이다.
본 발명의 제5 단계(5-5)는 오실레이터가 외부 기준 신호에 고정되는 특정 지속시간 후에, 예측된 정정 신호를 판정하는 것에 관한 것이다.
본 발명의 제6 단계(5-6)는 오실레이터가 외부 기준 신호에 고정되는 지속시간 동안, 예측된 정정 신호와 정정 신호의 샘플들 사이의 차이를 판정하여, 예측된 정정 신호가 오실레이터에서의 드리프트를 통제하는 데에 사용된 경우에 발생할 에러를 나타내는 주파수 에러를 생성하는 것에 관한 것이다.
본 발명의 제7 단계(5-7)는 오실레이터가 외부 기준 신호에 고정되는 지속시간 동안, 주파수 에러를 시간에 대하여 적분하여, 예측된 정정 신호가 오실레이터에서의 드리프트를 통제하는 데에 사용된 경우 일어나는 에러를 나타내는 시간 에러를 생성하는 것에 관한 것이다.
본 발명의 제8 단계(5-8)는 시간 에러를 출력하는 것에 관한 것이다.
이제, 도 6을 참조하여 TIE 검사를 구현하기 위한 추가의 방법을 설명할 것이다.
본 발명의 제1 단계(6-1)는 외부 기준 신호에 의해 통제되는 장치에 로컬하면서 외부 기준 신호에 고정된 오실레이터에 대하여, 오실레이터의 적어도 2개의 수학적 모델을 트레이닝하여, 외부 기준 신호의 함수이고 오실레이터에서의 드리프트를 통제하는 데에 사용되는 정정 신호에 적어도 부분적으로 기초하여 각각의 수학적 모델에 대하여 예측된 정정 신호를 판정하는 것에 관한 것이다.
본 발명의 제2 단계(6-2)는 외부 기준 신호에 고정되는 동안, 외부 기준 신호가 이용가능하지 않는 경우, 적어도 2개의 수학적 모델 중, 오실레이터에서의 드리프트를 통제하기 위한 가장 작은 시간 에러를 갖는 수학적 모델을 선택하는 것에 관한 것이다.
본 발명의 제3 단계(6-3)는 외부 기준 신호에 고정되는 동안, 선택된 수학적 모델이 트레이닝에 사용되는 시간 구간에 추가되는 테스팅 기간을 필요로 하지 않고 사용될 수 있도록, 정정 신호의 샘플링된 버전을 이용하여 선택된 수학적 모델을 테스트하는 것에 관한 것이다.
도 6은 선택된 모델의 테스트 전에 수학적 모델의 선택이 일어나는 것을 설명하지만, 이것은 본 발명의 범주를 제한하고자 의도되지 않는다. 몇몇 실시예에서, 모델들의 테스트는 모든 모델에 대해 행해지며, 모델은 테스트의 결과에 기초하여 선택된다.
이제, 도 7을 참조하여 NTS 모듈의 동작 상태들의 예를 설명할 것이다.
첫번째 상태는 유니버설 라디오 모듈이 시동(power up)되는 시동 상태(710)이다. 시동 상태(710)로부터, NTS 모듈은 고정 상태(720) 또는 고장 상태(730)로 진입한다.
고장 상태(730)는 하드웨어 고장이 검출되는 경우 진입된다.
고정 상태(720)에서, 오실레이터는 외부 기준 신호에 위상 고정되고, 그렇기 때문에 시스템 타임, 계층 1의 추적가능한 기준 소스에 상대적인 타이밍 에러는 지정된 값보다 작다. 이 상태 동안 오실레이터 모델들이 트레이닝되고 TIE 검사가 수행될 수 있다. 고정 상태(720)로부터, NTS 모듈은 고장 상태(730) 또는 자동 핸드오버 상태(760)에 진입할 수 있다.
자동 핸드오버 상태(760)는 외부 기준 신호의 분실이 있는 경우 진입된다. 핸드오버 상태에서, 오실레이터 모델이 트레이닝된 것으로서 선언되었으면, 그것은 상태 예측자로서 오실레이터에 정정 신호를 제공하기 위해 사용될 것이다.
조건적 홀드오버는 자동 홀드오버 상태(760)의 하위세트이다. 홀드오버가 진입되고 오실레이터 모델 트레이닝이 불완전한 경우에, 오실레이터 주파수를 통제하기 위해 이용되는 DAC는 제어 루프에 존재하는 이동 평균 필터로부터 판정된 정정 신호 값에서 홀딩된다. 오실레이터 모델은 노화(aging) 레이트 및 온도 민감성이 최악인 경우에 발생하는 주파수 에러로부터 나올 수 있는 CTE로부터 판정된 시간에 대해 정확하고 유효하다고 간주될 수 있다. 따라서 조건적 홀드오버는 특정된 24시간 홀드오버보다 상당히 짧을 수 있다.
대안의 조건적 홀드오버 시나리오에서, 오실레이터 모델은 특정된 온도 범위에 걸쳐 트레이닝되었고 그 온도 범위는 홀드오버 이벤트 동안 초과된다. 홀드오버 온도 범위가 트레이닝 모드 온도 범위를 초과하면, 오실레이터 모델은 계속 사용되지만 온도 변동에 대하여 더 이상 정확하지 않다. 트레이닝 온도 범위 외부의 오실레이터 모델의 예측 정확성은 모델의 비선형 형태의 결과이고, 그것은 현재 구현에서는 온도에 대한 2차 의존성(quadratic dependence)을 갖는다. 그러한 시나리오에서 기존의 CTE는 홀드오버 동안 기준 신호가 없기 때문에 알려져 있지 않을 것이고, 따라서 이러한 시나리오에서 유효 홀드오버의 연속된 지속시간에 대하여 어떠한 추정도 할 수 없다. 트레이닝 동안, 2차 모델은 정정 신호 변동을 온도의 함수로서 맞추기 위해 적응된다. 트레이닝 동안의 온도 변동이 홀드오버 이벤트 동안의 온도 변동보다 작다면 모델은 트레이닝 온도 범위 외부에서 해법들을 추론하기 위해 사용되는 경우에 부정확할 수 있다.
그러한 제한은, 비선형 모델의 경우에 정확한 특성화가 홀드 오버 이벤트 동안 경험한 전체 온도 변동이 트레이닝 기간 동안 경험한 온도 변동의 하위 세트가 될 것을 요구할 것이라는 점에서 합리적이라는 점에 유의한다. OCXO 모델과 실제 OCXO 안정성 사이의 0.1 ppb의 차이는 24시간 홀드오버 이벤트에 걸쳐 적분될 때 8.64 ㎲의 시간 에러를 가져올 수 있다. 모델 트레이닝 범위를 초과하는 홀드오버 이벤트 동안 도입된 에러는 도 9를 참조하여 설명될 것이다.
도 9는 홀드오버 이벤트 온도 범위가 모델 트레이닝 온도 범위보다 큰 경우에 어떻게 모델 예측이 에러를 발생할 수 있는지 및 온도에 대한 오실레이터 주파수 의존성을 도시하는 그래프이다. 그래프의 수직축은 주파수 안정성에 관한 것이고 수평축은 온도에 관한 것이다. 온도 곡선 상의 오실레이터 주파수 의존성은 910으로 표시되고 온도 곡선 상의 모델 예측 주파수 의존성은 920으로 표시된다. 모델 트레이닝 온도 범위는 930으로 표시되고 홀드오버 온도 범위는 940으로 표시된다. 모델은 트레이닝 범위에서 오실레이터 자신을 나타내지만, 950으로 표시된 모델 트레이닝 온도 범위에서 가장 멀리 떨어진 홀드오버 온도 범위의 에지에서는 큰 모델 예측 에러가 발생하는 것을 알 수 있다.
따라서, 그러한 조건적 홀드오버가 진입되면 홀드오버의 타이밍 에러 사양이 언제라도 위반될 수 있다는 것을 나타내기 위해 플래그가 설정될 수도 있다.
자동 홀드오버 상태(760)에 있는 경우에 NTS 모듈은 수동 홀드오버 상태(740), 복구 상태(750) 또는 자유 구동 상태(770) 중 어느 하나에 진입할 수 있다.
수동 홀드오버 상태(740)는 인위적인 홀드오버 이벤트의 발생을 통해 홀드오버 성능이 테스트되게 하는 상태이다. 수동 홀드오버 상태(740)에 있는 경우에 NTS 모듈은 고장 상태(730) 또는 자동 홀드오버 상태(760) 중 어느 하나에 진입할 수 있다.
홀드오버 이벤트가 특정된 시스템 홀드오버 시간(예를 들어 24시간)을 지나 연장하면, 홀드오버가 특정된 홀드오버 시간을 초과하는 시점에 NTS 모듈이 자유 구동 상태(770)로 진입한다. 자유 구동 상태(770)는 제어 신호에 어떠한 변경도 발생시키지 않지만, NTS 모듈의 절대 주파수 정확성 사양을 50ppb에서 2ppm(parts per million)으로 완화(relaxation), 및 임의의 시간 에러 정확성 사양의 중단(cessation)으로 이동한다. 일부 실시예들에서, 자유 구동 상태(770)가 진입되었음을 나타내기 위해 플래그가 설정될 수 있다. 자유 구동 상태(770)에 있는 경우 NTS 모듈은 복구 상태(750) 또는 고장 상태(730)에 진입할 수 있다.
복구 상태(750)는 유효 외부 기준 신호가 이용가능하게 되는 경우에 진입된다. 유효 외부 기준이 선언되는 경우에, 국부적으로 발생된 1pps 신호와 외부 기준 1 pps 신호 사이의 위상 에러가 판정된다. 복구 상태(750) 동안, 홀드오버 시간 에러가 제어 루프에 대한 시간 오프셋으로서 인가된다. 제어 루프는 오실레이터의 주파수를 증가시키거나 감소시킴으로써 시간 에러를 제거한다. 복구 상태(750)의 종료 및 고정 상태(720)로의 리턴 동작은 외부 기준 신호에 대한 시간 에러가 특정 값 아래로 감소된 경우에 중요하다. 값은 소정의 구현에 특정하다. 복구 상태(750)의 종료시 정정 신호는 제어 루프 이동 평균 필터에 인가되고, 이러한 시점까지는 홀드오버에 진입하기 직전 값으로 고정될 수도 있다. 복구 상태(750)에 있는 경우에 NTS 모듈은 수동 홀드오버 상태(740), 자동 홀드오버 상태(760), 고정 상태(720), 고장 상태(730) 또는 자유 구동 상태(770) 중 어느 하나에 진입할 수 있다.
이제, 본 발명에 따라 외부 소스가 이용가능할 때 트레이닝 기간 동안 오실레이터 모델 트레이닝 및 TIE 검사를 수행하도록 구성된 로컬 오실레이터를 갖는 디바이스를 포함하는 시스템에 대해 도 8을 참조하여 설명하기로 한다. 시스템(800)은 디바이스(850) 및 다수의 외부 기준 소스들을 포함하며, 다수의 외부 기준 소스들 중 어느 하나는 로컬 오실레이터를 통제(discipline)하기 위해 이용될 수 있다.
외부 기준 소스가 타이밍 기준 소스이다. 도 8에서, 제1 외부 기준 소스는 위성(820)으로부터 시간 신호를 수신하고, 그 다음에 시간 신호를 네트워크 노드(860)를 통해 디바이스(850)에 전달하는 네트워크 클록(810)이다. 제2 외부 기준 소스는 디바이스(850)에 직접 GPS 타이밍 정보를 제공하는 위성(820)이다. 일부 실시예들에서는, 타이밍 신호들을 제공하기 위해 1개보다 많은 위성이 이용가능할 수 있다. 제3 외부 기준 소스는 네트워크 노드들(842, 844, 846)을 통해 디바이스(850)에 시간 신호를 전송하는 네트워크 클록(840)이다. 제4 외부 기준 소스는 기지국(BTS)(835)을 통해 디바이스(850)에 기준 신호를 전송하는 네트워크 클록(830)이다. 제5 외부 기준 소스는 중계기로서 무선 모바일 디바이스(870)를 이용하여, BTS(880)를 통해 디바이스(850)에 기준 신호를 전송하는 네트워크 클록(875)이다.
디바이스가 시간 신호를 수신할 수 있는 다양한 외부 기준 소스들 중에서 일부는 궁극적으로 동일한 소스에서 비롯될 수 있지만, 임의의 주어진 시간에서의 이용가능성에 따라, 동일한 시간에 모두가 이용가능하지 않을 수도 있다. 예를 들어, 위성(820)은 디바이스(850)에 직접 시간 정보를 공급할 뿐 아니라 네트워크 클록(810)을 포함하는 네트워크 노드를 통해서도 시간 정보를 공급할 수 있다. 주어진 시간에 디바이스(850) 근방의 악천후로 인해 디바이스(850)는 위성(820)으로부터 타이밍 정보를 수신할 수 없을 수도 있다. 그러나, 네트워크 클록(810)을 포함하는 노드가 위성(820)으로부터 정보를 수신하는 능력은 악천후에 의해 방해받지 않는다. 네트워크 클록(810)은 위성(820)으로부터 타이밍 정보를 수신하여 시간 신호를 디바이스(850)에 전달할 수 있다.
일부 실시예들에서, 다양한 외부 기준 소스들은 관계가 없는, 즉, 동기화되지 않은 네트워크 클록들로부터 비롯될 수 있다.
도 8에는 무선 모바일 디바이스가 중계기 디바이스로서 도시되어 있지만, 무선 모바일 디바이스들 이외의 디바이스들이 중계기 디바이스들로서 작용할 수 있다는 것을 이해할 것이다. 대안적인 구현에서, 중계기는 심각한 페이딩 문제들을 일으킬 수 있는 도시의 협곡(urban canyons)이 존재하는 영역 또는 시골 지역들에서와 같은 부적절한 BTS가 존재하는 영역에서 무선 신호들을 전송하도록 설계된 간략화된 BTS이다. 예를 들어, 제1 LO를 갖는 제1 디바이스는 제2 LO를 갖는 제2 디바이스로부터 제1 LO를 통제하기 위해 시간 정보를 수신할 수 있는데, 제2 LO는 외부 기준 소스에 의해 통제되고 있다.
도 8의 디바이스(850)는 외부 기준 소스 중 하나 이상으로부터 무선 신호들을 수신하기 위해 3개의 안테나(855A, 855B, 855C)를 갖는다. 안테나들(855A 및 855C)은 무선 모바일 디바이스(870) 및 BTS(835)로부터 각각 무선 신호들을 수신하고, 안테나(855B)는 위성(820)으로부터 무선 신호들을 수신한다. 디바이스가 포함하는 안테나의 수는 구현 특정적이다. 안테나는 1개보다 많은 외부 기준 소스로부터 신호들을 수신하기 위해 이용될 수 있다.
일부 실시예들에서, 디바이스(850)는 유선 네트워크 접속을 통해 외부 기준 소스들 중 하나 이상에 접속된다. 도 8의 디바이스(850)는 유선 접속에 의해 네트워크 노드들(842, 844, 846)을 통해 네트워크 클록(840)에 접속된다. 네트워크 노드(846)와 슬레이브 디바이스(850) 사이의 마지막 링크는 유선 링크(857A)로 표시된다. 도 8의 디바이스(850)는 또한 유선 접속에 의해 네트워크 노드들(860)을 통해 네트워크 클록(510)에 접속된다. 네트워크 노드(860)와 디바이스(850) 사이의 마지막 링크는 유선 링크(857B)로 표시된다. 네트워크 클록들에의 유선 접속들의 수는 구현 특정적이다. 또한, 네트워크 노드들을 통한 네트워크 클록과 디바이스 사이의 홉들의 수는 구현 특정적이다.
일부 실시예들에서, 네트워크 클록과 디바이스 사이의 접속은 유선 및 무선 링크들의 일부 조합일 수 있다.
도 8은 시스템(800) 내에 단일 디바이스(850)만을 도시하고 있지만, 본 명세서에 설명된 유형의 하나의 디바이스보다 많은 디바이스를 가질 수 있다는 것을 이해할 것이다. 네트워크 내의 디바이스들의 수에 영향을 미칠 수 있는 인자들은 네트워크의 크기, 네트워크가 커버하는 지리학적 지형, 및 디바이스 및/또는 외부 기준 소스들의 전력 요건들을 포함하지만, 이것으로 한정되지 않는다.
외부 기준 소스들의 유형들은 도 8을 참조하여 설명된 것들만으로 한정되는 것으로 의도되지 않는다. 도 8에 예시된 외부 기준 소스들은 단지 예시적인 유형의 외부 기준 소스들로서 이용된다. 디바이스에 시간 신호들을 제공하는 다른 유형의 외부 기준 소스들은, 루비듐 또는 세슘 규격들을 이용하는 원자 클록 신호들; LORAN(Long Range Aid to Navigation) 타이밍 신호들; 및 텔레비전 방송 신호들에 존재하는 동기화 신호들의 네트워크 분배를 수행할 수 있는 외부 기준 소스들을 포함한다.
도 8은 상이한 유형의 외부 기준 소스들 및 기준 소스들과 슬레이브 디바이스 간의 상이한 유형의 접속들을 나타낸다. 본 발명의 실시예의 구현들은 구현 특정적이며, 도 8에서 구체적으로 설명된 기준 소스들 및 접속들의 유형들 또는 본 명세서에서 설명된 기준 소스들 및 접속들의 그외의 유형들을 포함할 수 있다.
일부 실시예들에서, 외부 기준 소스는 시간 신호를, 예를 들어 계층 1 구현인, 물리 계층의 디바이스에 송신할 수 있다. 일부 실시예들에서, 물리 계층 구현은 동기식 이더넷(Synchronous Ethernet)(SyncE) 표준에 따라 수행된다.
일부 실시예들에서, 외부 기준 소스는, 예를 들어 계층 2 구현인, 소프트웨어 계층의 디바이스에 시간 신호를 송신할 수 있다.
일부 실시예들에서, 디바이스는 무선 통신 네트워크에서의 BTS의 일부일 수 있다. 일부 실시예들에서, 디바이스는 무선 통신 네트워크에서의 중계기와 같은 네트워크 노드의 일부일 수 있다. 일부 실시예들에서, 디바이스는 기업 네트워크의 일부일 수 있다. 일부 실시예들에서, 디바이스는 무선 통신 네트워크에서의 무선 단말, 예를 들어, 휴대 전화 또는 무선으로 인에이블되는 컴퓨터 또는 PDA(personal data assistant)일 수 있으나 이것으로 한정되는 것은 아니다. 일반적으로 말해서, 디바이스는, 네트워크 구성요소가 LO와 같은 로컬화된 타이밍 소스를 이용할 수 있는 네트워크에서의 임의의 유형의 네트워크 구성요소의 일부일 수 있거나, 또는 임의의 유형의 네트워크 구성요소에 근접하여 위치될 수 있다. 일부 실시예들에서, 본 명세서에서 기술한 방식으로 통제될 수 있는 LO를 이용하면, 네트워크 구성요소에서 덜 값비싼 LO의 사용을 가능케 할 수 있고, 따라서 네트워크 구성요소의 경제적 비용을 감소시킨다.
다수의 외부 기준 소스들은 도 8에서 디바이스(850)에 의해 수신되고 있는 것으로 도시된다. 1차의 가장 정확한 외부 기준 소스 신호가 일시적으로 이용가능하지 않은 경우 2차 외부 기준 소스 신호가 선택될 수 있는 방법의 예들이 공통-계류중인 미국 특허 출원 번호 제12/487,933호에 설명되며, 이것은 그 전체가 참조로서 본 명세서에 포함된다.
일부 실시예들에서, 디바이스는 전술한 외부 기준 소스들 중 임의의 것의 신호 시간 기준만을 수신하도록 구성될 수 있다.
전술한 내용의 관점에서 본 발명의 다수의 변경들 및 변형들이 가능하다. 따라서, 본 발명은 본 명세서에서 구체적으로 달리 설명되지 않으면 첨부된 특허청구범위의 범주 내에서 실시될 수 있음이 이해될 것이다.
115: 디지털 위상 검출기
140: 온도 센서
120: 제어 루프 필터
145: TIEC 샘플링된 데이터 버퍼
125: DAC 제어 선택기
160: 시간 간격 에러 검사기
165: 수렴 모델 파라미터용 데이터베이스

Claims (20)

  1. 외부 기준 신호에 의해 통제되는 장치에 로컬한 오실레이터에 대하여, 상기 오실레이터가 상기 외부 기준 신호에 고정되어 있는 지속시간 동안,
    상기 외부 기준 신호의 함수이고 상기 오실레이터를 통제(discipline)하는데 사용되는 정정 신호를 판정하는 단계와,
    상기 정정 심호를 샘플링하는 단계와,
    상기 정정 신호의 샘플들을 저장하는 단계와,
    상기 오실레이터의 적어도 하나의 수학적 모델에 대하여, 상기 오실레이터가 상기 외부 기준 신호에 고정되어 있는 지속시간 동안,
    상기 정정 신호의 샘플들을 포함하지 않는 정정 신호에 적어도 기초하여 상기 적어도 하나의 수학적 모델을 트레이닝(training)하는 단계와,
    상기 오실레이터가 상기 외부 기준 신호에 고정되어 있는 특정 지속시간 후에,
    예측된 정정 신호를 판정하는 단계와,
    상기 예측된 정정 신호와 상기 정정 신호의 샘플들 사이의 차이를 판정하여, 상기 예측된 정정 신호가 상기 오실레이터에서의 드리프트(drift)를 통제하는데 사용된 경우에 발생할 에러를 나타내는 주파수 에러를 생성하는 단계와,
    상기 주파수 에러를 시간에 대하여 적분하여, 상기 예측된 정정 신호가 상기 오실레이터에서의 드리프트를 통제하는데 사용된 경우에 발생할 에러를 나타내는 시간 에러를 생성하는 단계와,
    상기 시간 에러를 출력하는 단계
    를 포함하는, 방법.
  2. 제1항에 있어서,
    상기 특정 지속시간 동안 상기 시간 에러가 허용가능한 시간 에러의 임계치보다 낮은지 여부와, 상기 주파수 에러와, 상기 시간 에러를 판정하는 단계
    를 더 포함하는, 방법.
  3. 제2항에 있어서,
    상기 특정 지속시간에 후속하는 주어진 인터벌(interval)에서 상기 시간 에러가 상기 임계치보다 낮은지 여부와, 상기 주파수 에러와, 상기 시간 에러를 주기적으로 갱신하는 단계
    를 더 포함하는, 방법.
  4. 제2항에 있어서,
    상기 주파수 에러와, 상기 시간 에러와, 상기 시간 에러가 상기 허용가능한 시간 에러의 임계치보다 낮은지 여부를 판정하는 단계는,
    상기 특정 지속시간보다 작은 지속시간 후에 상기 시간 에러가 상기 허용가능한 시간 에러의 임계치보다 낮은지 여부와, 상기 주파수 에러와, 상기 시간 에러를 판정하는 단계를 포함하는, 방법.
  5. 제3항에 있어서,
    상기 주파수 에러와, 시간 에러와, 상기 시간 에러가 상기 임계치보다 낮은지 여부를 주기적으로 갱신하는 단계는,
    상기 오실레이터가 상기 외부 기준 신호에 고정되어 있는 지속시간이 상기 특정 지속시간보다 많아지는 경우에, 상기 특정 지속시간과 같거나 그보다 긴 이동 시간 윈도우(moving temporal window) 동안 상기 시간 에러가 상기 임계치보다 낮은지 여부와, 상기 주파수 에러와, 상기 시간 에러를 갱신하는 단계를 포함하는, 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 적어도 하나의 수학적 모델 중 두 개 이상의 수학적 모델에 대하여,
    상기 오실레이터를 통제하는 데에 사용된다면 어느 수학적 모델이 가장 작은 시간 에러를 발생시킬 시간 에러를 생성하는지를 판정하는 단계
    를 더 포함하는, 방법.
  7. 제6항에 있어서,
    상기 오실레이터를 통제하는 데에 사용된다면 어느 수학적 모델이 가장 작은 시간 에러를 발생시킬 시간 에러를 생성하는지를 판정하는 단계는,
    각각의 수학적 모델에 대해 판정된 시간 에러들을 비교하는 단계와,
    허용가능한 시간 에러의 임계치보다 낮은 가장 작은 누적 시간 에러를 갖는 수학적 모델을 선택하는 단계를 포함하는, 방법.
  8. 제6항에 있어서,
    가장 작은 시간 에러를 발생시킬 수학적 모델에 대하여, 상기 외부 기준 신호를 이용할 수 없는 경우에 상기 오실레이터를 통제하기 위한 정정 신호로서 그 수학적 모델을 선택하는 단계
    를 더 포함하는, 방법.
  9. 제8항에 있어서,
    상기 특정 지속시간 동안 가장 작은 시간 에러를 갖는 것으로서 선택되는 수학적 모델의 식별을, 상기 특정 지속시간 동안 유지하는 단계와,
    상기 특정 지속시간 후에 적어도 하나의 인터벌 동안, 인터벌마다 가장 작은 시간 에러를 갖는 것으로서 선택되는 수학적 모델의 식별을 유지하는 단계
    를 더 포함하는, 방법.
  10. 제9항에 있어서,
    식별된 수학적 모델들과 연관된 수학적 모델 파라미터들을 유지하는 단계
    를 더 포함하는, 방법.
  11. 제10항에 있어서,
    상기 특정 지속시간 후의 인터벌마다, 각각의 수학적 모델에 대해, 해당 인터벌 동안의 시간 에러를 출력하는 단계와,
    각각의 수학적 모델에 대해 해당 인터벌 동안, 식별된 수학적 모델들과 연관된 수학적 모델 파라미터들을 출력하는 단계
    를 더 포함하는, 방법.
  12. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 외부 기준 신호에 고정되는 동안 상기 정정 신호를 샘플링하는 단계는 상기 정정 신호의 레이트보다 낮은 레이트에서 상기 정정 신호를 샘플링하는 단계를 포함하는, 방법.
  13. 제7항에 있어서,
    선택된 수학적 모델을 테스트하기 위한 추가적인 테스팅 기간 없이, 가장 작은 시간 에러를 갖는 것으로 판정된 선택된 수학적 모델을 이용하여 상기 특정 지속시간의 끝에서만큼 일찍 상기 오실레이터를 통제하는 단계
    를 더 포함하는, 방법.
  14. 제1항 내지 제5항 중 어느 한 항에 있어서,
    적어도 하나의 수학적 모델들 중 어느 것도 허용가능한 시간 에러의 임계치보다 낮지 않다고 판정되면, 수학적 모델이 상기 임계치를 초과하지 않는, 각각의 수학적 모델에 대한 지속시간을 판정하는 단계
    를 더 포함하는, 방법.
  15. 제14항에 있어서,
    상기 임계치를 초과하기 전에 가장 긴 지속시간을 갖는 수학적 모델을 선택하는 단계; 및
    적어도, 상기 선택된 수학적 모델이 상기 임계치를 초과하지 않는 지속시간 동안 상기 외부 기준 신호가 이용가능하지 않은 경우, 상기 선택된 수학적 모델을 정정 신호로서 이용하여 상기 오실레이터를 통제하는 단계
    를 더 포함하는, 방법.
  16. 외부 기준 신호에 고정되는 동안, 상기 외부 기준 신호에 의해 통제되는 디바이스에 로컬한 오실레이터에 대하여,
    상기 오실레이터의 적어도 두 개의 수학적 모델들을 트레이닝하여, 상기 외부 기준 신호의 함수이고 상기 오실레이터에서의 드리프트를 통제하는 데에 이용되는 정정 신호에 적어도 부분적으로 기초하여 각각의 수학적 모델에 대한 예측된 정정 신호를 판정하는 단계;
    상기 외부 기준 신호가 이용가능하지 않을 때, 상기 오실레이터에서의 드리프트를 통제하기 위하여 상기 적어도 두 개의 수학적 모델들 중 가장 작은 시간 에러를 갖는 수학적 모델을 선택하는 단계; 및
    상기 트레이닝에 이용되는 시간 기간에 추가하는 테스팅 기간을 필요로 하지 않고 선택된 수학적 모델이 이용될 수 있도록, 상기 정정 신호의 샘플링된 버전을 이용하여 상기 선택된 수학적 모델을 테스트하는 단계
    를 포함하는, 방법.
  17. 외부 기준 신호를 수신하는 수신기;
    타이밍 정보, 주파수 정보, 위상 정보, 및 이들의 조합들 중 적어도 하나를 포함하는 제1 신호를 생성하도록 구성된 로컬 오실레이터(local oscillator: LO);
    상기 외부 기준 신호의 함수이고 상기 LO를 통제하는 데에 이용되는 정정 신호를 생성하는 제어 루프 필터;
    상기 정정 신호의 샘플들, 상기 외부 기준 신호로부터의 타이밍 정보, 및 온도 정보를 저장하는 샘플 데이터 버퍼;
    상기 정정 신호, 상기 외부 기준 신호로부터의 상기 타이밍 정보, 및 상기 온도 정보를 수신하도록 구성된 상기 LO의 적어도 하나의 수학적 모델 ― 상기 적어도 하나의 수학적 모델 각각은 예측된 정정 신호를 생성하도록 구성됨 ―;
    시간 인터벌 에러 검사기(time interval error checker: TIEC) ― 상기 TIEC는 각각의 수학적 모델에 대하여,
    상기 예측된 정정 신호가 상기 오실레이터에서의 드리프트를 통제하는 데 사용된 경우에 발생할 에러를 나타내는 주파수 에러를 생성하기 위해 상기 예측된 정정 신호와 상기 정정 신호의 샘플들 사이의 차이를 결정하고,
    상기 예측된 정정 신호가 상기 오실레이터의 드리프트를 통제하는데 사용된 경우에 발생할 에러를 나타내는 시간 에러를 생성하도록 상기 주파수 에러를 시간에 대하여 적분하고,
    가장 작은 시간 에러를 갖는 수학적 모델을 선택하도록 구성됨 ―;
    상기 제어 루프 필터로부터 출력된 상기 정정 신호 및 상기 선택된 수학적 모델의 함수인 상기 TIEC로부터의 정정 신호를 수신하도록 구성된 디지털 아날로그 제어(digital to analog control: DAC) 선택기; 및
    상기 DAC 선택기로부터의 출력을 수신하고 신호를 상기 LO에 제공하도록 구성된 DAC
    를 포함하고,
    상기 외부 기준 신호가 이용가능할 때 상기 DAC 선택기는 상기 오실레이터가 상기 외부 기준 신호의 함수로서 통제되도록 제어 신호를 상기 DAC에 제공하고, 상기 적어도 하나의 수학적 모델은 예측된 정정 신호를 생성하도록 트레이닝되고, 상기 TIEC는 특정 지속시간 후에 상기 시간 에러를 판정하고 상기 특정 지속시간에 후속하는 주어진 인터벌에서 상기 시간 에러를 주기적으로 갱신하는, 디바이스.
  18. 제17항에 있어서,
    상기 LO는 OCXO(ovenized crystal oscillator)인, 디바이스.
  19. 제17항 또는 제18항에 있어서,
    상기 적어도 하나의 수학적 모델은 RLSF(recursive least squares fit) 모델인, 디바이스.
  20. 제17항 또는 제18항에 있어서,
    상기 적어도 하나의 수학적 모델은,
    온도 및 노화(ageing) 의존 파라미터들 양쪽 모두를 포함하는 모델;
    온도 의존 파라미터들을 포함하는 모델;
    일정한 값을 포함하는 모델; 및
    이전에 주어진 인터벌에서 가장 작은 시간 에러를 갖도록 선택된 모델의 파라미터들을 포함하는 모델
    중 적어도 하나인, 디바이스.
KR1020100065101A 2009-07-06 2010-07-06 타이밍 모듈 홀드오버를 위한 빌트인 셀프 테스트용 시스템 및 방법 KR101668491B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/497,980 2009-07-06
US12/497,980 US7915962B2 (en) 2009-07-06 2009-07-06 System and method for built in self test for timing module holdover

Publications (2)

Publication Number Publication Date
KR20110004331A KR20110004331A (ko) 2011-01-13
KR101668491B1 true KR101668491B1 (ko) 2016-10-28

Family

ID=42732048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100065101A KR101668491B1 (ko) 2009-07-06 2010-07-06 타이밍 모듈 홀드오버를 위한 빌트인 셀프 테스트용 시스템 및 방법

Country Status (5)

Country Link
US (3) US7915962B2 (ko)
EP (2) EP2579462B1 (ko)
JP (1) JP5681399B2 (ko)
KR (1) KR101668491B1 (ko)
CN (1) CN101986555B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120432B2 (en) 2009-06-19 2012-02-21 Rockstar Bidco, LP System and method for selecting optimum local oscillator discipline source
US8125279B2 (en) 2009-06-19 2012-02-28 Rockstar Bidco, LP System and method for reducing holdover duration
US7915962B2 (en) * 2009-07-06 2011-03-29 Nortel Networks Limited System and method for built in self test for timing module holdover
US8644438B2 (en) * 2010-01-30 2014-02-04 Robert Welland Method and apparatus for providing a synthetic system
US9008033B2 (en) 2011-05-20 2015-04-14 Apple Inc. Apparatus and methods for network assisted hybrid network operation
JP5633866B2 (ja) * 2011-01-21 2014-12-03 日本電気株式会社 基準信号発生装置および基準信号発生方法
WO2012170185A1 (en) 2011-05-20 2012-12-13 Apple Inc. Apparatus and methods for optimizing scheduled operations in hybrid network environments
US8710938B2 (en) 2011-08-03 2014-04-29 Blackberry Limited Electronic device including predicted frequency error estimation of a voltage controlled oscillator and related methods
EP2555431B1 (en) * 2011-08-03 2018-02-28 BlackBerry Limited Electronic device including predicted frequency error estimation of a voltage controlled oscillator and related methods
US9590411B2 (en) 2011-12-15 2017-03-07 Schweitzer Engineering Laboratories, Inc. Systems and methods for time synchronization of IEDs via radio link
US9709680B2 (en) 2012-09-08 2017-07-18 Schweitzer Engineering Laboratories, Inc. Quality of precision time sources
ES2547028R1 (es) 2012-10-19 2015-12-02 Schweitzer Engineering Laboratories, Inc. Dispositivo de distribución de tiempo con antena multibanda
US9599719B2 (en) 2012-10-19 2017-03-21 Schweitzer Engineering Laboratories, Inc. Detection of manipulated satellite time signals
US9400330B2 (en) 2012-10-19 2016-07-26 Schweitzer Engineering Laboratories, Inc. Manipulation resilient time distribution network
AU2013331048A1 (en) 2012-10-19 2015-04-09 Schweitzer Engineering Laboratories, Inc. Time distribution switch
US9759816B2 (en) 2013-01-11 2017-09-12 Schweitzer Engineering Laboratories, Inc. Multi-constellation GNSS integrity check for detection of time signal manipulation
US9709682B2 (en) 2013-05-06 2017-07-18 Schweitzer Engineering Laboratories, Inc. Multi-constellation GNSS integrity check for detection of time signal manipulation
JP2014191808A (ja) * 2013-03-28 2014-10-06 Nippon Dempa Kogyo Co Ltd 温度制御装置
US9541649B2 (en) 2013-05-02 2017-01-10 The Mitre Corporation Detecting timing anomalies
FR3005761B1 (fr) * 2013-05-15 2015-06-05 Sagemcom Broadband Sas Dispositif et procede de recalage d'une frequence d'oscillation d'un oscillateur vctcxo
DE102013106172A1 (de) * 2013-06-13 2014-12-18 Endress + Hauser Gmbh + Co. Kg Verfahren zur Kalibration oder zum Abgleich einer beliebigen schwingfähigen Einheit
US9319100B2 (en) 2013-08-12 2016-04-19 Schweitzer Engineering Laboratories, Inc. Delay compensation for variable cable length
US9270442B2 (en) 2014-04-29 2016-02-23 Schweitzer Engineering Laboratories, Inc. Time signal propagation delay correction
US9425652B2 (en) * 2014-06-16 2016-08-23 Schweitzer Engineering Laboratories, Inc. Adaptive holdover timing error estimation and correction
US9813173B2 (en) 2014-10-06 2017-11-07 Schweitzer Engineering Laboratories, Inc. Time signal verification and distribution
US10729419B2 (en) * 2014-10-23 2020-08-04 Medos International Sarl Biceps tenodesis implants and delivery tools
US10375108B2 (en) 2015-12-30 2019-08-06 Schweitzer Engineering Laboratories, Inc. Time signal manipulation and spoofing detection based on a latency of a communication system
JP6753181B2 (ja) * 2016-01-06 2020-09-09 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
JP6756172B2 (ja) * 2016-01-06 2020-09-16 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
CN107024915B (zh) * 2016-02-02 2019-10-01 同济大学 一种电网控制器板卡故障检测系统及检测方法
US10527732B2 (en) 2017-02-09 2020-01-07 Schweitzer Engineering Laboratories, Inc. Verification of time sources
JP6894740B2 (ja) * 2017-03-29 2021-06-30 シチズン時計株式会社 歩度補正システム及び携帯端末
CN109661027B (zh) * 2017-10-10 2020-10-16 大唐移动通信设备有限公司 一种网络设备工作状态确定方法及装置
CN107994968B (zh) * 2017-12-21 2019-09-06 北京无线电计量测试研究所 使用高精度同步以太网频率驯服本地低精度频率源的方法
US11630424B2 (en) 2018-07-13 2023-04-18 Schweitzer Engineering Laboratories, Inc. Time signal manipulation detection using remotely managed time
US10819727B2 (en) 2018-10-15 2020-10-27 Schweitzer Engineering Laboratories, Inc. Detecting and deterring network attacks
US10912104B2 (en) 2019-02-01 2021-02-02 Schweitzer Engineering Laboratories, Inc. Interleaved, static time division multiple access (TDMA) for minimizing power usage in delay-sensitive applications
CN110212863B (zh) * 2019-05-31 2024-02-13 Oppo广东移动通信有限公司 校准晶体振荡器的方法、装置、电子设备及存储介质
GB2596277B (en) * 2020-05-28 2022-06-15 Nordic Semiconductor Asa Radio device with resonator
US11994596B2 (en) 2021-01-09 2024-05-28 Honeywell International Inc. Systems and methods using chip-scale atomic clock to detect spoofed GNSS
US11994597B2 (en) 2021-01-09 2024-05-28 Honeywell International Inc. Systems and methods using chip-scale atomic clock to detect spoofed GNSS
CN115356532A (zh) * 2022-08-26 2022-11-18 北京自动化控制设备研究所 微处理器多路测频系统及其测频方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4582434A (en) * 1984-04-23 1986-04-15 Heath Company Time corrected, continuously updated clock
US4864403A (en) * 1988-02-08 1989-09-05 Rca Licensing Corporation Adaptive television ghost cancellation system including filter circuitry with non-integer sample delay
DE19531967C2 (de) * 1995-08-30 1997-09-11 Siemens Ag Verfahren zum Training eines neuronalen Netzes mit dem nicht deterministischen Verhalten eines technischen Systems
JPH11271476A (ja) * 1998-01-22 1999-10-08 Advantest Corp 基準周波数発生装置
US6307896B1 (en) 1998-04-03 2001-10-23 Tektronix, Inc. Instrumentation receiver for digitally modulated radio frequency signals
US6901106B1 (en) * 1999-10-19 2005-05-31 Industrial Technology Research Institute Delay lock code tracking loop employing multiple timing references
US6259328B1 (en) * 1999-12-17 2001-07-10 Network Equipment Technologies, Inc. Method and system for managing reference signals for network clock synchronization
US20010053176A1 (en) * 2000-03-31 2001-12-20 Fry Terry L. Method and apparatus for characterizing and adjusting a crystal oscillator for use in a spread spectrum, frequency hopping transceiver
US6417801B1 (en) * 2000-11-17 2002-07-09 Global Locate, Inc. Method and apparatus for time-free processing of GPS signals
US6472943B1 (en) * 2000-12-21 2002-10-29 Telefonaktie Bolaget L.M. Ericsson Oscillating circuit and method for calibrating same
US6711230B1 (en) 2002-09-27 2004-03-23 Nortel Networks Limited Reference timing signal oscillator with frequency stability
US7146146B2 (en) * 2003-01-31 2006-12-05 Ditrans Ip, Inc. Systems and methods for coherent adaptive calibration in a receiver
JP4257499B2 (ja) * 2003-03-12 2009-04-22 日本電気株式会社 周波数補正方法、装置、および移動端末
GB0323936D0 (en) * 2003-10-11 2003-11-12 Zarlink Semiconductor Inc Digital phase locked loop with selectable normal or fast-locking capability
US7015762B1 (en) 2004-08-19 2006-03-21 Nortel Networks Limited Reference timing signal apparatus and method
US7424069B1 (en) 2004-08-19 2008-09-09 Nortel Networks Limited Reference timing signal apparatus and method
US7135933B2 (en) 2004-09-29 2006-11-14 Intelliserv, Inc. System for adjusting frequency of electrical output pulses derived from an oscillator
JP2006121171A (ja) * 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd 周波数補正機能付きクロック供給装置
CN101079687A (zh) * 2006-05-25 2007-11-28 上海欣泰通信技术有限公司 一种基于最小二乘法模型的时钟调整算法
US7545228B1 (en) * 2007-09-12 2009-06-09 Sitime Inc. Dynamic temperature compensation for a digitally controlled oscillator using dual MEMS resonators
US7692499B2 (en) * 2007-12-31 2010-04-06 Integrated Device Technology, Inc. Digitally compensated highly stable holdover clock generation techniques using adaptive filtering
US7764131B1 (en) * 2008-09-23 2010-07-27 Silicon Labs Sc, Inc. Precision, temperature stable clock using a frequency-control circuit and dual oscillators
US8125279B2 (en) * 2009-06-19 2012-02-28 Rockstar Bidco, LP System and method for reducing holdover duration
US8120432B2 (en) * 2009-06-19 2012-02-21 Rockstar Bidco, LP System and method for selecting optimum local oscillator discipline source
US7915962B2 (en) 2009-07-06 2011-03-29 Nortel Networks Limited System and method for built in self test for timing module holdover

Also Published As

Publication number Publication date
CN101986555B (zh) 2015-05-13
EP2280485A1 (en) 2011-02-02
EP2280485B1 (en) 2013-02-13
US7915962B2 (en) 2011-03-29
US20110001567A1 (en) 2011-01-06
JP5681399B2 (ja) 2015-03-04
EP2579462B1 (en) 2018-09-26
EP2579462A2 (en) 2013-04-10
KR20110004331A (ko) 2011-01-13
CN101986555A (zh) 2011-03-16
US8847690B2 (en) 2014-09-30
US20130046497A1 (en) 2013-02-21
EP2579462A3 (en) 2013-07-10
US8884706B2 (en) 2014-11-11
US20110169577A1 (en) 2011-07-14
JP2011024207A (ja) 2011-02-03

Similar Documents

Publication Publication Date Title
KR101668491B1 (ko) 타이밍 모듈 홀드오버를 위한 빌트인 셀프 테스트용 시스템 및 방법
EP2525494B1 (en) Reference frequency generator device
US9843439B2 (en) System and method for managing holdover
US7015762B1 (en) Reference timing signal apparatus and method
US7606541B1 (en) Enhanced holdover for synchronous networks employing packet switched network backhaul
CN1217097A (zh) 多输入频率锁定环
JP2011122983A (ja) 時刻同期装置およびその時刻同期補正方法
CN109212560B (zh) 用于补偿诸如振荡器的频率发生器的频率不精确度的方法和装置
CN112969229B (zh) 一种时钟校正方法、装置以及网络设备
CN112748758A (zh) 时钟源选择方法、装置、电子设备和存储介质
US10069584B2 (en) Frequency calibration apparatus and method
JP5407568B2 (ja) 同期信号生成装置及び同期信号生成方法
CN110677144A (zh) 一种晶振校准方法和系统
US9654113B2 (en) Control device for clock generation circuit, control method for clock generation circuit, and clock generation circuit
JP4824801B2 (ja) デジタル位相同期回路
JP2017153024A (ja) 基準周波数発生装置
KR100985770B1 (ko) 피시험장치 발진주파수의 경년변화 교정 방법 및 그를 위한필드 캘리브레이션 튜닝 장치
JP6452434B2 (ja) 基準信号発生装置及び基準信号発生方法
JP2011182099A (ja) 基準信号発生装置及び方法
Zhou et al. Adaptive correction method for an OCXO
JP5064359B2 (ja) 基準信号発生装置
JP2009060315A (ja) 遠隔時計の位相誤差軽減方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191008

Year of fee payment: 4