JP5064359B2 - 基準信号発生装置 - Google Patents

Description

この発明は、デジタル通信等の無線通信設備に用いる基準信号発生装置に関するものである。

携帯電話や地上波デジタル放送等の広範囲なエリアで無線システムを提供する場合には、末端の機器にデータを送信するために複数の基地局が必要となる。これらの基地局では、仕様上、高精度な基準信号すなわち基準周波数信号やタイミング信号が必要となる。そして、このような状況下で用いられる基準信号発生装置は、電圧制御発振器を備え、ＧＰＳシステムから得られる１ＰＰＳのような高精度なリファレンス信号に自装置が発生する基準信号を同期させるように、電圧制御発振器に対して制御電圧信号を与えることで、高精度な基準信号を発生している。そして、この基準信号発生装置では、特許文献１に示すように、ＧＰＳ信号から得られる１ＰＰＳと発振器の出力信号とを比較して、その差からＧＰＳ信号の１ＰＰＳに常に同期するように発振器の発振制御を行っている。

ところで、このようにＧＰＳ等の測位用衛星を用いた測位システムから得られるリファレンス信号を利用する場合、測位用衛星からの測位信号を確実且つ正確に受信し続けなければならない。しかしながら、ＧＰＳアンテナの設置位置や設置方向により測位信号が受信できなかったり、妨害波等により測位信号を正確に受信できなかったり、測位用衛星から測位信号が送信されなかったりした場合には、同期のためのリファレンス信号を得ることができない。

このため、従来の基準信号発生装置は、特許文献２に示すように、電圧制御発振器に与えられていた過去の制御電圧信号のレベル（同期ＤＡＣ値）を経時的に記憶しておき、これら記憶された同期ＤＡＣ値から、同期ＤＡＣ値の時間遷移に関する推定曲線を算出する。そして、リファレンス信号の入力断の状態（ホールドオーバ状態）になると、推定曲線に基づいて自走用のＤＡＣ値（自走ＤＡＣ値）を決定し、電圧制御発振器に与えていた。

そして、このような推定曲線の算出には、ウエーブレット変換によるローパスフィルタ処理等を用いている。これにより、微少であったり瞬時的であったりするノイズを除去して推定曲線を平滑化している。
特開２００２−１６４３８号公報 特開平１１−２７１４７６号公報

しかしながら、上述の平滑化した推定曲線を用いる場合には、以下に示す課題が生じる。

ここで、図６は安定した起動特性の場合および変動が含まれる場合の同期ＤＡＣ値の遷移特性（遷移曲線）を示す図である。図６（Ａ）は、安定した起動特性の場合のＤＡＣ値の遷移曲線の一例を示し、図６（Ｂ）〜（Ｄ）は、安定した遷移特性に対して各種の変動を生じたＤＡＣ値の遷移曲線の一例を示す。

また、図７（Ａ）は、図６（Ｄ）の遷移曲線となった場合の推定曲線ＦＣを示す図であり、図７（Ｂ）は、図７（Ａ）のような推定曲線ＦＣを用いた場合の真の周波数（リファレンス信号の周波数に相当する）に対する位相差の遷移を示す図である。

同期ＤＡＣ値は、電圧制御発振器からの基準信号をリファレンス信号に同期させるための制御値であり、電圧制御発振器の挙動によって、図６（Ｂ）〜（Ｄ）に示すような遷移曲線の変動９０１，９０２Ａ，９０２Ｂ，９０３，９０４が生じることがある。このような遷移曲線の変動は、水晶振動子の急激な温度変化や水晶振動子のヒステリシス特性が影響する等、それぞれに要因は異なるが、現実的に観測されるものである。

ここで、上述のような平滑化処理した推定曲線ＦＣで遷移曲線をフィッティングしようとしても、変動９０１，９０３，９０４は、瞬時的なノイズではないので、平滑化することができない。このため、推定曲線ＦＣはこれら変動分をも含んで算出されるものとなるため、図７（Ａ）に示すように、現実の遷移曲線との間に誤差が生じてしまう。

このようなに推定値に誤差を含んだ状態でリファレンス信号の入力断（ホールドオーバ）が発生すると、この誤差を含んだ自走ＤＡＣ値により自走発振制御が行われる。そして、ホールドオーバ時は、この誤差を含んだ自走ＤＡＣ値で自走発振制御が行われ続けるので、電圧制御発振器から出力される基準信号の周波数とリファレンス信号に同期した状態の真の周波数との間に、当該誤差によって生じる位相差が順次積算されていってしまう。すなわち、電圧制御発振器からの基準信号の周波数は真の周波数から外れていってしまう。

したがって、本発明の目的は、起動特性に基づく安定的な遷移特性に対して変動が生じても、安定的な遷移特性に対して高精度にフィッティングする推定曲線を算出することができ、ホールドオーバ時になっても高精度な自走ＤＡＣ値を生成できる基準信号発生装置を実現することにある。

この発明の基準信号発生装置は、位相比較器、ループフィルタ、電圧制御発振器、記憶手段、および制御手段を備える。位相比較器は、外部からのリファレンス信号と電圧制御発振器の出力する基準信号から得られる調整用タイミング信号との位相差を取得して位相差信号を出力する。ループフィルタは、位相差信号から電圧制御発振器で所定周波数の基準信号を発生させるための制御電圧信号を生成する。電圧制御発振器は、制御電圧信号のレベルに基づいて基準信号を発生する。記憶手段は、所定の起点時間から所定時間長だけ遡る期間の制御電圧信号のレベルを記憶する。制御手段は、位相差信号を用いることなく電圧制御発振器で所定周波数の基準信号を発生させるための自走用制御電圧信号のレベルを過去の制御電圧信号のレベル推移に基づいて推定し、リファレンス信号の入力断を検出すると、推定した自走用制御電圧信号のレベルを電圧制御発振器へ与える。

さらに、制御手段は、所定の起点時間から所定時間長だけ遡る期間内における所定時間長よりも短い特定時間長からなる基準区間を設定し、該基準区間内の制御電圧信号のレベルに基づいて基準区間以外の期間を含む制御電圧信号のレベルの推定時間特性（推定曲線）を算出する。制御手段は、基準区間以外の期間の推定時間特性（推定曲線）から算出される推定制御電圧レベルと、記憶手段に記憶された制御電圧信号のレベルとの差分値を算出する。制御手段は、この差分値が減少するように補正制御電圧レベルを生成し、制御電圧信号のレベルに換えて補正制御電圧レベルを記憶手段に記憶する。

この構成では、所定の起点時間から所定時間長だけ遡った期間内の一部である基準区間の制御電圧信号のレベル（同期ＤＡＣ値）から推定曲線が算出される。この基準区間は、確からしい推定曲線が得られる区間が選択される。この際、推定曲線は、基準区間以外の期間についても算出される。基準区間以外において、現実に観測され記憶された同期ＤＡＣ値と、当該同期ＤＡＣ値に対応するタイミングの推定曲線上のＤＡＣ値（推定ＤＡＣ値）と、が比較される。この際、差分があれば、当該差分を減少させるように補正制御電圧レベル（補正同期ＤＡＣ値）が算出されて、実測の同期ＤＡＣ値に置き換えられて記憶される。これにより、補正同期ＤＡＣ値を含んで再算出される推定曲線は、理想的な遷移曲線に近づくので、自走ＤＡＣ値がより精度良く推定される。そして、このような処理が自走ＤＡＣ値の推定タイミング毎に継続的に複数回行われることで、推定曲線は安定的な遷移曲線に高精度にフィッティング（適合）したものとなる。この結果、高精度な自走ＤＡＣ値が得られる。

また、この発明の基準信号発生装置の制御手段は、基準区間を、制御電圧信号のレベルが得られる最新のタイミングから特定時間長だけ遡る区間に設定する。

この構成では、電圧制御発振器を備えるＰＬＬの特性から、現時点（同期ＤＡＣ値が得られる最新のタイミング）では、電圧制御発振器から出力される基準信号はリファレンス信号に正確に同期したものとなることを利用し、現時点を起点として過去に遡った最近の特定時間長の区間を基準区間に設定する。これにより、現時点の状況に応じた最も確からしい推定曲線が得られる。

また、この発明の基準信号発生装置の制御手段は、それぞれが特定時間長からなる区間を仮基準区間として複数選択し、これら複数の仮基準区間ごとに算出される推定時間特性（推定曲線）に対する制御電圧信号のレベルのバラツキが、予め設定した基準区間採用閾値以下である区間を基準区間に設定する。

この構成では、過去の所定期間の内、複数の仮基準区間を設定し、それぞれ仮基準区間の同期ＤＡＣ値による推定曲線のバラツキを比較する。ここで、バラツキが小さいものほど推定曲線が安定的な遷移曲線に近いと考えられるので、当該バラツキの小さい推定曲線が得られる仮基準区間を、以降の処理における基準区間に設定する。これにより、変動の発生するタイミングに影響されることなく、より確からしい推定曲線が得られる基準区間が設定されるので、当該基準区間により得られる推定曲線を用いて上述の補正を行えば、過去の所定期間においても、安定的な遷移曲線に適合する推定曲線を算出することができる。

また、この発明の基準信号発生装置の制御手段は、制御電圧信号のレベルのバラツキが最小となる区間を前記基準区間に設定する。

この構成では、最もバラツキが小さい区間が基準区間となることで、最も確からしい推定曲線が得られる基準区間が設定される。

また、この発明の基準信号発生装置の制御手段は、制御電圧信号のレベルから差分値を１／（定数）倍した補正値を減算することで、補正制御電圧レベルを生成する。

この構成では、上述の同期ＤＡＣ値の補正の方法として、差分値を１／（定数）倍（例えば１／１０倍）した補正値を減算することで、過補正が抑制され、推定曲線が安定的な遷移曲線へ適切にフィッティングされる。そして、このような補正処理が複数回行われることで、推定曲線は安定的な遷移曲線へ高精度にフィッティングされる。

この発明によれば、起動特性に基づく安定的な遷移曲線に対して変動が生じても、安定的な遷移曲線に対して高精度にフィッティングする推定曲線を算出することができる。これにより、ホールドオーバ時になっても高精度な自走ＤＡＣ値を生成でき、高精度な目的周波数の基準信号を出力することができる。

本発明の第１の実施形態に係る基準信号発生装置について図を参照して説明する。

図１は、本実施形態の基準信号発生装置およびこの装置にリファレンス信号を与える回路を示す概略ブロック図である。なお、以下の説明では、ＧＰＳを用いてリファレンス信号を取得する例を示すが、他のＧＮＳＳを用いても良く、さらには外部装置からリファレンス信号を取得しても良い。

本実施形態の基準信号発生装置１は、制御部１０、位相比較器１１、ループフィルタ１２、スイッチ回路１３、電圧制御発振器１４、分周器１５を備える。

基準信号発生装置１にはＧＰＳ受信機２が接続されており、ＧＰＳ受信機２にはＧＰＳアンテナ３が接続されている。ＧＰＳ受信機２は、ＧＰＳアンテナ３で受信した測位信号に基づいて航法メッセージ等の測位関連情報を取得するとともに、リファレンス信号である１ＰＰＳを生成し、位相比較器１１へ与える。

位相比較器１１は、１ＰＰＳと、電圧制御発振器１４から出力される基準周波数信号を分周器１５で分周してなる調整用タイミング信号との位相差を検出し、当該位相差に基づく電圧レベルの位相差信号を生成して出力する。ループフィルタ１２は、ローパスフィルタ等により構成され、位相差信号の電圧レベルを時間軸上で平均化することで、同期ＤＡＣ値を生成して制御部１０とスイッチ回路１３へ出力する。

スイッチ回路１３は、電圧制御発振器１４の制御信号入力端子に対して、ループフィルタ１２または制御部１０の何れか一方を接続するように切り替え可能とする回路である。この切り替えは、制御部１０からの切替制御信号に応じて行われる。

電圧制御発振器１４は、スイッチ回路１３を介してループフィルタ１２から与えられる同期ＤＡＣ値もしくは制御部１０から与えられる自走ＤＡＣ値に基づいて、目的周波数の基準信号を発生する。分周器１５は基準信号を分周して調整用タイミング信号を発生し、位相比較器１１へ与える。なお、本発明における自走とは、この電圧制御発振器１４の説明に示すように、完全なフリーラン発振を示すものではなく、リファレンス信号に対して同期を行わずに基準信号を発生する動作を示す。

メモリ１６は、制御部１０によって読み書きされ、ループフィルタ１２から出力される同期ＤＡＣ値や制御部１０が推定した自走ＤＡＣ値等を記憶する。メモリ１６は、同期ＤＡＣ値に関してリングバッファメモリとして機能し、新たな同期ＤＡＣ値を書き込む時点から所定期間長（例えば７２時間等）に亘る過去の同期ＤＡＣ値を記憶する。この際、メモリ１６は、制御部１０によって、予め設定した時間間隔毎（例えば１００秒毎）の記憶タイミングで、同期ＤＡＣ値を更新記憶する。

制御部１０は、基準信号発生装置１を動作させる各種制御を行う。

また、制御部１０は、ＧＰＳ受信機２から１ＰＰＳの受信の有無に応じてスイッチ回路１３の切替制御を行う。具体的には、制御部１０は、ＧＰＳ受信機２から１ＰＰＳを取得できればループフィルタ１２と電圧制御発振器１４とを接続するように切替制御信号をスイッチ回路１３へ与える。一方、制御部１０は、ＧＰＳ受信機２から１ＰＰＳを取得できなければ、すなわちホールドオーバを検出すれば、自身（制御部１０）と電圧制御発振器１４とを接続するように切替制御信号をスイッチ回路１３へ与える。

また、制御部１０は、次に示す方法を用いて自走ＤＡＣ値を推定して記憶し、ホールドオーバを検出すると、検出時点で推定記憶されている自走ＤＡＣ値を、スイッチ回路１３を介して電圧制御発振器１４へ与える。

具体的に自走ＤＡＣ値の推定および出力のフローを、図２を参照して説明する。
図２は本実施形態における自走ＤＡＣ値の推定方法を示すフローチャートである。

基準信号発生装置１が起動操作されると、内部の各機能部が起動し、制御部１０は計時を開始する（Ｓ１０１）。この起動とともに、制御部１０は、ＧＰＳ受信機２からの１ＰＰＳ信号の入力を確認すると、ループフィルタ１２と電圧制御発振器１４とを接続するようにスイッチ回路１３を制御する。これに伴い、位相比較器１１、ループフィルタ１２、スイッチ回路１３、電圧制御発振器１４、分周器１５からなるＰＬＬ回路が形成され、ＧＰＳ受信機２からの１ＰＰＳ信号に同期した基準信号が出力される。この基準信号の生成工程において、ループフィルタ１２からは位相比較器１１の位相差信号に応じた同期ＤＡＣ値が出力される。制御部１０は、この同期ＤＡＣ値の取得及びメモリ１６への記憶を開始する。

制御部１０は、このような同期ＤＡＣ値の取得を行いながら計時処理を継続する。この際、制御部１０は、予め設定した記憶タイミング毎に同期ＤＡＣ値をメモリ１６に記憶する。そして、制御部１０は、予め設定した自走ＤＡＣ値の推定タイミングになったことを検出すると（Ｓ１０２：Ｙｅｓ）、現時点（今回の推定タイミング）を起点として過去側に特定時間長からなる基準区間を設定する。制御部１０は、当該基準区間中の同期ＤＡＣ値をメモリ１６から読み出す（Ｓ１０３）。なお、自走ＤＡＣ値の推定タイミングでなければ、計時処理を継続する（Ｓ１０２：Ｎｏ）。

制御部１０は、読み出した基準区間中の同期ＤＡＣ値を用いて、例えば二次関数等からなるフィッティング関数を設定し、当該フィッティング関数に最小二乗法を適用することで、推定曲線を算出する（Ｓ１０４）。この際、重み付け最小二乗法を用いれば、例えば本実施形態のように直近の方がデータの信頼性が高いような場合に、直近のデータに高い重みを付ける処理を行うことができ、より信頼性の高い推定曲線を算出することができる。制御部１０は、同期ＤＡＣ値が記憶されている期間における基準区間と異なる補正区間中の同期ＤＡＣ値をメモリ１６から読み出す（Ｓ１０５）。なお、補正区間の時間長は特定時間長と同じであっても異なっていても良く、補正区間は複数個設けても良い。制御部１０は、補正区間中の記憶タイミング毎の実測の同期ＤＡＣ値と、当該実測の同期ＤＡＣ値毎に対応する推定曲線から得られる推定ＤＡＣ値との差分値ΔＤを算出する（Ｓ１０６）。

制御部１０は、各記憶タイミングでの差分値ΔＤに基づいて、対応する各同期ＤＡＣ値を補正する補正値Ｃｄを算出する（Ｓ１０７）。具体的には、例えば、制御部１０は、差分値ΔＤを１／１０倍した補正値Ｃｄ（＝（１／１０）＊ΔＤ）を同期ＤＡＣ値毎に算出し、当該補正値Ｃｄを同期ＤＡＣ値から減算することで、補正同期ＤＡＣ値を算出する（Ｓ１０８）。この処理により、補正区間ＬＭにおいては、補正同期ＤＡＣ値は、実測のＤＡＣ値よりも推定曲線に近い値となる。ここで、補正値Ｃｄの算出に差分値ΔＤの１／１０倍値を用いた例を示したが、「１０」の代わりに「１」よりも大きな定数値を用いて補正値Ｃｄを算出しても良い。このような補正値Ｃｄを用いることで、単に差分値ΔＤを実測の同期ＤＡＣ値から減算するよりも、適切な補正値Ｃｄを得ることができる。これは、推定曲線は各推定タイミングでの過去の同期ＤＡＣ値により決定されるものであるので、同期ＤＡＣ値が補正されれば、補正された値に応じて、次のタイミングでの推定曲線は変化する。このため、単に差分値ΔＤを減算すると、過補正になってしまう可能性があるからである。また、推定は継続的に行われるので、一回の補正量が多くなくても、継続的な補正によって結果的に最適な補正となるからである。

制御部１０は、補正同期ＤＡＣ値を同期ＤＡＣ値に置き換えてメモリ１６へ更新記憶する（Ｓ１０９）。制御部１０は、更新記憶されたメモリ１６から、予め設定した推定用対象期間内の補正同期ＤＡＣ値を含む同期ＤＡＣ値を用いて、再度、最小二乗法を適用したフィッティング関数により推定曲線を算出する（Ｓ１１０）。制御部１０は、算出した推定曲線から、今回の自走ＤＡＣ値を推定し、メモリ１６に記憶する。

制御部１０は、このような自走ＤＡＣ値の推定処理を、リファレンス信号の入力断を検出するまで、継続的に行う（Ｓ１１２：Ｎｏ→Ｓ１０２）。この際、自走ＤＡＣ値は、メモリ１６に順次更新記憶される。

一方、制御部１０は、リファレンス信号の入力断を検出すると（Ｓ１１２：Ｙｅｓ）、メモリ１６に記憶している自走ＤＡＣ値を、電圧制御発振器１４へ出力する。これにより、電圧制御発振器１４は、自走ＤＡＣ値により自走発振する（Ｓ１１３）。

このような処理を行うことで、安定的な電圧制御発振器の遷移特性とは異なる同期ＤＡＣ値の変動による自走ＤＡＣ値の推定への影響を抑圧することができる。これにより、ホールドオーバ時に高精度な自走ＤＡＣ値を算出することができ、ホールドオーバ期間中であっても高精度な基準信号を発生し続けることができる。

次に、本実施形態の自走ＤＡＣ値の推定方法の例について、図３を参照して説明する。

図３は本実施形態の制御部１０が実行する自走ＤＡＣ値の推定の概念を説明するための図である。ここで、図３（Ａ）は区間ＭＮ中の同期ＤＡＣ値による推定曲線２０１、実測値曲線１０１、および差分値ΔＤを示す。図３（Ｂ）は、タイミングｔ_Nにおいて補正された区間ＬＭ中の補正同期ＤＡＣ値による補正値曲線１０２と、推定曲線２０１および実測値曲線１０１を示し、図３（Ｃ）は、タイミングｔ_P（＞ｔ_N）において補正された区間ＬＭ中の補正同期ＤＡＣ値による補正曲線１０２’と、推定曲線２０１’および実測値曲線１０１とを示す。

制御部１０は、自走ＤＡＣ値の推定タイミングである時刻ｔ_Nになると、該時刻ｔ_Nから過去の特定時間長（例えば３時間）の基準区間ＭＮ（本発明の基準区間）に含まれる同期ＤＡＣ値を読み出し、これら時系列に並ぶ同期ＤＡＣ値を用いて、予め設定したフィッティング関数に最小二乗法を適用させる等の推定処理を行い、図３（Ａ）に示すような推定曲線２０１を算出する。

制御部１０は、基準区間ＭＮとは異なる補正区間ＬＭの各同期ＤＡＣ値と推定ＤＡＣ値との差分値ΔＤをそれぞれに算出する（図３（Ａ）参照）。ここで、推定ＤＡＣ値とは、各同期ＤＡＣ値に対応するタイミングにおける推定曲線２０１から得られるＤＡＣ値である。制御部１０は、補正区間ＬＭの各差分値ΔＤを減少させるように、図３（Ｂ）の補正値曲線１０２に示すような補正ＤＡＣ値を算出する。

制御部１０は、算出した補正同期ＤＡＣ値を、対応する同期ＤＡＣ値に置き換えてメモリ１６へ記憶する。そして、制御部１０は、自走ＤＡＣ推定参照期間、例えば基準区間ＬＭおよび補正区間ＭＮを含む期間における補正同期ＤＡＣ値を含む同期ＤＡＣ値から再度推定曲線を算出する。制御部１０、当該推定曲線に基づいて、時刻ｔ_Nでの自走用ＤＡＣ値を算出する。

このように、補正同期ＤＡＣ値を含む同期ＤＡＣ値を用いて自走ＤＡＣ値を推定すれば、補正を行わない同期ＤＡＣ値を用いる場合よりも、ＤＡＣ値の変動による影響を抑圧することができ、より確からしい自走ＤＡＣ値を推定することができる。すなわち、電圧制御発振器の安定した遷移曲線から得られる自走ＤＡＣ値に近い自走ＤＡＣ値を得ることができる。これにより、この時点でホールドオーバが発生しても、高精度な基準信号を出力することができるとともに、ホールドオーバ期間中においても高精度に基準信号を出力し続けることができる。

このような処理は、推定タイミング毎に継続的に行われ、例えば、制御部１０は、時刻ｔ_Nよりも後の時刻ｔ_Pにおいても、同様の処理を行う。この際、制御部１０は、時刻ｔ_Pを起点とする基準区間から推定曲線２０１’を算出して、当該推定曲線２０１’に基づいて補正区間ＭＮ、補正区間ＬＭでの補正処理を行う。これにより、大きな変動を含む補正区間ＬＭでは、再度補正が行われるので、より推定曲線２０１’に近い補正同期ＤＡＣ値が算出されて更新記憶される。この結果、時刻ｔ_Pにおいて、当該時刻ｔ_Nからｔ_Pまでの区間、区間ＭＮ、および区間ＬＭにおける補正同期ＤＡＣ値を含む同期ＤＡＣ値から再度推定曲線が算出されて、自走ＤＡＣ値が算出される。これにより、さらに確からしい高精度な自走ＤＡＣ値を得ることができる。そして、この自走ＤＡＣ値を用いることで、ホールドオーバ時に、より高精度な基準信号を出力し続けることができる。

次に、第２の実施形態に係る基準信号発生装置について、図を参照して説明する。
上述の第１の実施形態の基準信号発生装置では、自走ＤＡＣ値の推定タイミングを起点として過去の特定時間長の区間を基準区間としている。これは、電圧制御発振器を用いたＰＬＬの特性上、現時点すなわち最新のタイミングでは１ＰＰＳに正確に同期して基準信号を出力しているので、同期ＤＡＣ値もその時点で最も確からしいものであり、起動からの経過時間が長いほど安定した出力が得られるという前提に立って考えたものである。ところが、突発的な変動は、起動直後に起こるものとは限らず、自走ＤＡＣ値の推定タイミングに近い時間に発生している可能性も無いとは言い切れない。したがって、本実施形態では、この新たな問題を解決するための方法を示す。なお、装置の構成は、第１の実施形態に示した基準信号発生装置と同じであるので省略する。

図４は、本実施形態の基準信号発生装置における自走ＤＡＣ値の推定方法を示すフローチャートである。なお、本実施形態の基準信号発生装置は、基準区間を選択するものであり、自走ＤＡＣ値の推定タイミングの検出までの処理（図４のＳ２０２までの処理）および基準区間の決定後の処理（図４のＳ２０７以降の処理）は、第１の実施形態の基準信号発生装置の処理（図２のＳ１０２までの処理とＳ１０６以降の処理）と同じである。したがって、以下では、基準区間の決定処理の部分のみを説明する。なお、本実施形態の図４のＳ２０７以降では、「各」補正区間との記載を行っているが、各補正区間のそれぞれで行われる処理は、第１の実施形態の補正区間に対して行われる処理を同じである。

制御部１０は、自走ＤＡＣ値の推定タイミングになったことを検出すると（Ｓ２０２：Ｙｅｓ）、現時点を起点として、過去の同期ＤＡＣ値が記憶されている期間を、予め設定した特定時間長からなる複数の仮基準区間に分割する（Ｓ２０３）。制御部１０は、各仮基準区間中の同期ＤＡＣ値をメモリ１６から読み出す（Ｓ２０４）。

制御部１０は、読み出した各仮基準区間中の同期ＤＡＣ値を用いて、仮基準区間毎に推定曲線を算出する。この際、推定曲線の作成方法は、第１の実施形態と同じである。また、制御部１０は、仮基準区間毎に、推定曲線に対する各同期ＤＡＣ値の分散σ²を算出する（Ｓ２０５）。なお、本実施形態では分散σ²を算出する例を示したが、同期ＤＡＣ値のバラツキを表す指標値であれば他のものであってもよい。

制御部１０は、各仮基準区間の分散σ²を比較し、最も分散σ²の小さい仮基準区間を基準区間に決定する（Ｓ２０６）。

制御部１０は、基準区間を決定すると、第１の実施形態に示したように、基準区間以外の補正区間の同期ＤＡＣ値を、基準区間の推定曲線を用いて補正する。そして、制御部１０は、補正同期ＤＡＣ値をメモリ１６に記憶するとともに、補正同期ＤＡＣ値を含む同期ＤＡＣ値を用いて推定曲線を算出し、自走ＤＡＣ値を推定する。この処理は、１ＰＰＳ（リファレンス信号）の入力断を検出するまで継続的に行われ、制御部１０は、１ＰＰＳの入力断を検出すると、推定した自走ＤＡＣ値を電圧制御発振器１４へ与える。

このような処理を行うことで、最も確からしい区間が基準区間となるので、変動が発生タイミングに関係なく、安定的な電圧制御発振器の遷移特性とは異なる同期ＤＡＣ値の変動による自走ＤＡＣ値の推定への影響を抑圧することができる。

次に、本実施形態の自走ＤＡＣ値の推定方法の例について、図５を参照して説明する。

図５は本実施形態の制御部１０が実行する自走ＤＡＣ値の推定の概念を説明するための図である。ここで、図５（Ａ）は過去の同期ＤＡＣ値による実測値曲線３０１と各仮基準区間設定を示す。図５（Ｂ）は、基準区間ＫＬの同期ＤＡＣによる推定曲線４０１と実測値曲線３０１と、補正区間ＬＭ、補正区間ＭＮにおける差分値ΔＤを示す。図５（Ｃ）は、所定回補正が行われた後の補正同期ＤＡＣ値による補正曲線３０２’、推定曲線４０１’、実測値曲線３０１および積算された補正値Ｃｄ’を示す。

制御部１０は、自走ＤＡＣ値の推定タイミングである時刻ｔ_Nになると、該時刻ｔ_Nから過去の特定時間長（例えば３時間）からなる複数の仮基準区間として、区間ＫＬ、区間ＬＭ、区間ＭＮを設定する。制御部１０は、各区間ＫＬ，ＬＭ，ＭＮに含まれる同期ＤＡＣ値を読み出す。制御部１０は、これら時系列に並ぶ同期ＤＡＣ値を用いて、予め設定したフィッティング関数に最小二乗法を適用させる等の推定処理を行い、区間ＫＬ，ＬＭ，ＭＮ毎の推定曲線を算出するとともに、区間ＫＬ，ＬＭ，ＭＮ毎の分散σ² _KL，σ² _LM，σ² _MNを算出する。制御部１０は、各分散を比較し、最小の分散である分散σ² _KLの区間ＫＬを基準区間に設定する（図５（Ａ）参照）。

制御部１０は、基準区間ＫＬとは異なる補正区間ＬＭおよび補正区間ＭＮの各同期ＤＡＣ値と推定ＤＡＣ値との差分値ΔＤをそれぞれに算出する（図５（Ｂ）参照）。ここで、推定ＤＡＣ値とは、各同期ＤＡＣ値に対応するタイミングにおける推定曲線４０１から得られるＤＡＣ値である。

制御部１０は、補正区間ＬＭおよび補正区間ＭＮの各差分値ΔＤを減少させるように、補正ＤＡＣ値を算出する。

制御部１０は、算出した補正同期ＤＡＣ値を、対応する同期ＤＡＣ値に置き換えてメモリ１６へ記憶する。そして、制御部１０は、自走ＤＡＣ推定参照期間、例えば基準区間ＫＬ、補正区間ＬＭおよび補正区間ＭＮを含む期間における補正同期ＤＡＣ値を含む同期ＤＡＣ値から再度推定曲線を算出する。制御部１０、当該推定曲線に基づいて、時刻ｔ_Nでの自走用ＤＡＣ値を算出する。

このような処理は、推定タイミング毎に継続的に行われ、例えば、制御部１０は、時刻ｔ_Nよりも後の時刻ｔ_Pにおいても、同様の処理を行う。この際、制御部１０は、時刻ｔ_Pを起点とする推定参照期間の同期ＤＡＣ値（補正同期ＤＡＣ値を含む）による推定曲線４０１’を算出して、当該推定曲線４０１’に基づいて区間ＭＮ、区間ＬＭ、区間ＫＬを含んでの補正処理を行う。これにより、変動を含む区間ＬＭ、区間ＭＮでは、再度補正が行われるので、複数回の補正による積算補正値Ｃｄ’によって、より推定曲線４０１’に近くなるように補正同期ＤＡＣ値が算出されて更新記憶される。この結果、時刻ｔ_Pにおいて、当該時刻ｔ_Nからｔ_Pまでの区間、区間ＭＮ、区間ＬＭおよび区間ＫＬにおける補正同期ＤＡＣ値を含む同期ＤＡＣ値から再度推定曲線を算出して、自走ＤＡＣ値を算出することで、さらに確からしい高精度な自走ＤＡＣ値を得ることができる。そして、この自走ＤＡＣ値を用いることで、ホールドオーバ時に、より高精度な基準信号を出力し続けることができる。

以上のように、本実施形態の構成および処理を用いることで、変動の無いもしくは最も少ない区間が基準区間となるので、推定曲線は、安定的な遷移曲線に最も近いものとなる。これにより、この補正により得られる補正同期ＤＡＣ値を用いて推定される自走ＤＡＣ値は、変動の発生の有無や変動の発生するタイミングに関係なく高精度になる。この結果、ホールドオーバ時に高精度な基準信号を発生することができる。

なお、本実施形態では、推定タイミング毎に各仮基準区間の分散σから基準区間を設定する例を示したが、全ての仮基準区間での分散σ²が、所定閾値未満になった場合は、仮基準区間の設定を停止するとともに、補正を停止するようにしてもよい。これにより、必要以上の補正を行わなくてもよくなる。

また、上述の説明では、補正区間における同期ＤＡＣの補正を各タイミングでの誤差に基づく演算により設定したが、誤差が所定レベル以上の場合には、当該タイミングでの同期ＤＡＣ値を自走ＤＡＣ値の推定に用いないようにしてもよい。また、誤差が所定レベル以上の場合に、当該誤差が所定レベル以上の区間の直近の同期ＤＡＣ値を平均化処理する等により、同期ＤＡＣ値を固定値に設定しても良い。

また、上述の説明では、基準区間を一区間とする例を示したが、基準区間は複数区間であってもよく、複数の基準区間は、連続する複数区間であっても、連続しないバラバラの複数区間であってもよい。この場合、基準区間に採用可能な分散σ²の閾値（本発明の「基準区間採用閾値」に相当する。）を設定しておき、分散σ²が当該閾値以下となる仮基準区間を基準区間に設定すればよい。そして、これら複数の基準区間内の同期ＤＡＣ値に基づいて推定曲線を算出するとよい。

また、さらに、このように複数区間の分散σ²が基準区間採用の閾値以下となった場合で、且つ、現時点の直近の区間が当該閾値以下の分散分散σ²を有する場合には、直近の区間を優先的に基準区間に採用するようにしてもよい。

第１の実施形態の基準信号発生装置およびこの装置にリファレンス信号を与える回路を示す概略ブロック図である。 第１の実施形態における自走ＤＡＣ値の算出および出力のフローを示すフローチャートである。 第１の実施形態の制御部１０が実行する自走ＤＡＣ値の推定の概念を説明するための図である。 第２の実施形態における自走ＤＡＣ値の算出および出力のフローを示すフローチャートである。 第２の実施形態の制御部１０が実行する自走ＤＡＣ値の推定の概念を説明するための図である。 安定した起動特性の場合のＤＡＣ値の遷移曲線の一例、および、何らかの要因により変動を生じたＤＡＣ値の遷移曲線の一例を示す図である。 変動を有する遷移曲線となった場合の推定曲線ＦＣを示す図、および、このような推定曲線ＦＣを用いた場合の真の周波数と電圧制御発振器から出力される基準信号との位相差の遷移を示す図である。

符号の説明

１−基準周波数信号発生装置、１０−制御部、１１−位相比較器、１２−ループフィルタ、１３−スイッチ回路、１４−電圧制御発振器、１５−分周器、１６−メモリ、２−ＧＰＳ受信機、３−ＧＰＳアンテナ

Claims (5)

1. 外部からのリファレンス信号と電圧制御発振器の出力する基準信号から得られる調整用タイミング信号との位相差を取得して位相差信号を出力する位相比較器と、
   前記位相差信号から電圧制御発振器で所定周波数の前記基準信号を発生させるための制御電圧信号を生成するループフィルタと、
   前記制御電圧信号のレベルに基づいて前記基準信号を発生する電圧制御発振器と、
   所定の起点時間から所定時間長だけ遡る期間の前記制御電圧信号のレベルを記憶する記憶手段と、
   前記位相差信号を用いることなく前記電圧制御発振器で所定周波数の前記基準信号を発生させるための自走用制御電圧信号のレベルを過去の制御電圧信号のレベル推移に基づいて推定し、前記リファレンス信号の入力断を検出すると、推定した前記自走用制御電圧信号のレベルを前記電圧制御発振器へ与える制御手段と、
   を備え、
   前記制御手段は、
   前記所定の起点時間から所定時間長だけ遡る期間内における前記所定時間長よりも短い特定時間長からなる基準区間を設定し、該基準区間内の前記制御電圧信号のレベルに基づいて前記基準区間以外の期間を含む前記制御電圧信号のレベルの推定時間特性を算出し、
   前記基準区間以外の期間の前記推定時間特性から算出される推定制御電圧レベルと、前記記憶手段に記憶された前記制御電圧信号のレベルとの差分値を算出し、
   該差分値が減少するように補正制御電圧レベルを生成し、
   前記制御電圧信号のレベルに換えて前記補正制御電圧レベルを前記記憶手段に記憶する、基準信号発生装置。
2. 前記制御手段は、
   前記基準区間を、前記制御電圧信号のレベルが得られる最新のタイミングから前記特定時間長だけ遡る区間に設定する、請求項１に記載の基準信号発生装置。
3. 前記制御手段は、
   それぞれが前記特定時間長からなる区間を仮基準区間として複数選択し、
   該複数の仮基準区間ごとに算出した推定時間特性に対する前記制御電圧信号のレベルのバラツキが、予め設定した基準区間採用閾値以下である区間を、前記基準区間に設定する、請求項１に記載の基準信号発生装置。
4. 前記制御手段は、
   前記制御電圧信号のレベルのバラツキが最小となる区間を、前記基準区間に設定する、請求項３に記載の基準信号発生装置。
5. 前記制御手段は、
   前記制御電圧信号のレベルから前記差分値を１／（定数）倍した補正値を減算することで、前記補正制御電圧レベルを生成する、請求項１〜請求項４のいずれかに記載の基準信号発生装置。

Images