KR20090102521A - 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막트랜지스터 기판의 제조 방법 - Google Patents
박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막트랜지스터 기판의 제조 방법Info
- Publication number
- KR20090102521A KR20090102521A KR1020080028016A KR20080028016A KR20090102521A KR 20090102521 A KR20090102521 A KR 20090102521A KR 1020080028016 A KR1020080028016 A KR 1020080028016A KR 20080028016 A KR20080028016 A KR 20080028016A KR 20090102521 A KR20090102521 A KR 20090102521A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- thin film
- film transistor
- insulating plate
- electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 49
- 239000000758 substrate Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 80
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 49
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 45
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 43
- 239000001301 oxygen Substances 0.000 claims abstract description 41
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 38
- 230000007547 defect Effects 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 93
- 239000010408 film Substances 0.000 claims description 73
- 229910003437 indium oxide Inorganic materials 0.000 claims description 24
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 22
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 22
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 238000004544 sputter deposition Methods 0.000 claims description 15
- 229910017052 cobalt Inorganic materials 0.000 claims description 13
- 239000010941 cobalt Substances 0.000 claims description 13
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 13
- 239000011651 chromium Substances 0.000 claims description 12
- 239000011572 manganese Substances 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 11
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical group [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910052748 manganese Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 239000012300 argon atmosphere Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 229910052742 iron Inorganic materials 0.000 claims 1
- 150000003624 transition metals Chemical class 0.000 abstract 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- -1 polyethylene terephthalate Polymers 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000013077 target material Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 108091006149 Electron carriers Proteins 0.000 description 1
- 230000005355 Hall effect Effects 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910018068 Li 2 O Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000004774 atomic orbital Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 238000007725 thermal activation Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
3d 전이 금속 원소가 도핑된 금속 산화물을 반도체층으로 포함하는 박막 트랜지스터 기판에서, 절연판, 상기 절연판 상에 형성된 게이트 전극, 금속 산화물을 포함하며 금속 산화물 내 산소 결함이 3% 이하이고 3d 전이 금속 원소가 0.01 내지 0.3/cm3의 농도로 도핑된 반도체층, 상기 게이트 전극 및 상기 반도체층 사이에 형성된 게이트 절연막, 상기 반도체층 상에 형성된 소스 전극 및 드레인 전극을 포함한다. 산소 결함이 적고 적합한 전기전도도를 가지는 반도체막을 용이하게 형성할 수 있다.
Description
본 발명은 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막 트랜지스터 기판의 제조방법에 관한 것이다. 더욱 상세하게는, 본 발명은 평판 표시 장치에서 사용될 수 있는 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막트랜지스터 기판의 제조 방법에 관한 것이다.
박막 트랜지스터(Thin Film Transistor, TFT)는 게이트 단자, 소스 단자 및 드레인 단자를 구비한 3단자 소자로서, 기판상에 성막한 반도체막을 전자나 정공이 이동하는 채널층으로 이용한다. 박막 트랜지스터는 게이트 단자에 전압을 인가하여 채널층에 흐르는 전류를 제어하여 소스 단자와 드레인 단자 간의 전류를 스위칭하는 기능을 가지는 액티브 소자이다.
이러한 반도체막으로 금속 산화물을 사용할 수 있는데, 이 경우 금속 산화물의 형성시에 산소 결함이 다량 발생하여 반도체막으로 사용하기 어려울 수 있다.
따라서, 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 산소 결함이 적고 적합한 전기전도도를 가지는 반도체막을 가진 박막 트랜지스터 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기한 박막 트랜지스터 기판을 포함하는 표시 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 상기한 표시 장치를 제조하는 방법을 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위한 일 실시예에 따른 박막 트랜지스터 기판은 절연판, 상기 절연판 상에 형성된 게이트 전극, 금속 산화물을 포함하며, 금속 산화물 내 산소 결함이 3% 이하이고, 3d 전이 금속 원소가 0.01 내지 0.3/cm3의 농도로 도핑된 반도체층, 상기 게이트 전극 및 상기 반도체층 사이에 형성된 게이트 절연막, 및 상기 반도체층 상에 형성된 소스 전극 및 드레인 전극을 포함한다.
상기한 본 발명의 다른 목적을 달성하기 위한 일 실시예에 따른 표시 장치는 제1 절연판, 상기 제1 절연판 상에 형성된 게이트 전극, 금속 산화물을 포함하며, 금속 산화물 내 산소 결함이 3% 이하이고, 3d 전이 금속 원소가 0.01 내지 0.3/cm3의 농도로 도핑된 반도체층, 상기 게이트 전극 및 상기 반도체층 사이에 형성된 게이트 절연막, 상기 반도체층 상에 형성된 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 상에 형성된 보호층, 상기 드레인 전극과 연결된 화소 전극, 및 상기 제1 절연판에 대향하는 제2 절연판을 포함한다.
상기한 본 발명의 또 다른 목적을 달성하기 위한 일 실시예에 따른 표시 기판을 형성하기 위하여, 먼저 제1 절연판에 게이트 전극을 형성한다. 이어서, 상기 게이트 전극 상에 게이트 절연막을 형성한다. 이후에, 0.1mTorr 내지 100mTorr의 산소 분압하에서 금속 산화물을 이용하여 상기 게이트 절연막 상에 반도체층을 형성한다. 계속해서, 및 상기 반도체층 상에 소스 전극 및 드레인 전극을 형성한다.
이러한 본 발명에 따르면, 산소 결함이 적고 적합한 전기전도도를 가지는 반도체막을 용이하게 형성할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 2는 상기 도 1에 도시된 박막 트랜지스터 기판의 단면도이다.
도 3 내지 도 5는 상기 도 1에 도시된 표시 장치의 제조방법을 나타내는 단면도들이다.
도 6 및 도 7은 3d 전이 금속 원소의 도핑 농도에 따른 금속 산화물층의 전기전도도의 변화를 나타내는 그래프이다.
도 8및 도 9는 산소의 분압에 따른 금속 산화물층의 전기전도도의 변화를 나타내는 그래프이다.
도 10은 본 발명의 일 실시예에 따른 박막 트랜지스터의 특성을 나타내는 도면이다.
도 11은 본 발명의 일 실시예에 따라 금속 산화물을 스퍼터링하는 장비를 나타내는 도면이다.
도 12는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
1, 31 : 제1 절연판 2, 32 : 게이트 전극
3, 33 : 게이트 절연막 4, 34 : 반도체층
5, 35 : 소스 전극 6, 36 : 드레인 전극
7, 37 : 보호층 8, 38 : 화소 전극
10 : 제2 절연판 11 : 블랙 매트릭스
12 : 컬러 필터 13 : 공통 전극
701 : 성장실 703 : 피성막기판
704 : 게이트 밸브 705 : 터보 분자 펌프
706 : 로터리 펌프 707 : 셔터
709 : 타겟
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 발명의 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상의 동일 부호는 동일한 요소를 지칭한다.
본 발명에 따른 관한 반도체층은 금속 산화물을 포함하며, 금속 산화물 내 산소 결함이 적고, 3d 전이 금속 원소가 도핑된 것을 특징으로 한다. 또한, 본 발명에 관한 박막 트랜지스터(TFT)는, 그 채널층에 상기 반도체층을 이용하는 것을 특징으로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 다른 표시 장치는 제1 절연판(1)에 대향하는 제2 절연판(10)을 포함한다. 제2 절연판(10)은 제1 절연판(1)과 동일한 물질로 형성될 수 있다. 또는 제2 절연판(10)은 소다라임 글래스로 형성될 수도 있다.
도 2는 상기 도 1에 도시된 박막 트랜지스터 기판의 단면도이다.
도 2를 참조하면, 박막 트랜지스터는 제1 절연판(1) 상에 배치되고, 게이트 전극(2), 게이트 절연막(3), 반도체층(4), 소스 전극(5) 및 드레인 전극(6)을 포함한다.
게이트 전극(2)은 제1 절연판(1) 상에 배치되고, 게이트 전극(2) 위에 게이트 절연막(3)이 형성된다. 예를 들어, 게이트 절연막(3)은 게이트 전극(2)을 커버하고 제1 절연판(1)의 전면에 형성된다.
게이트 전극(2)에 대응되는 게이트 절연막(3) 위에는 반도체층(4)을 설치한다. 반도체층(4) 위에 서로 이격되는 소스 전극(5) 및 드레인 전극(6)을 설치하고, 소스 전극(5) 및 드레인 전극(6) 위에 보호층(7)이 형성된다.
화소 전극(8)은 보호층(7) 상에 형성되고, 보호층(7)을 통과하는 콘택홀을 통하여 드레인 전극(6)과 연결된다.
본 발명에 적용 가능한 박막 트랜지스터 구성은, 도 2에 나타낸 바와 같이 게이트 전극(2) 위에 게이트 절연막(3)과 반도체층(4)을 순서대로 형성하는 바텀(bottom) 게이트형 구조에 국한되지 않고, 예를 들면 반도체층 위에 게이트 절연막과 게이트 단자(전극)를 순서대로 형성하는 스태거형(탑 게이트형)구조로 형성할 수도 있다.
제1 절연판(1)으로는, 글라스 기판, 플라스틱 기판, 플라스틱 필름 등을 이용할 수 있다. 또한, 후술의 실시예에서 설명하는 바와 같이 본 발명에 관한 반도체층은 실온에서 성막할 수 있으므로 폴리에틸렌 테레프탈레이트와 같은 유연한(flexible) 소재 위에 박막 트랜지스터를 설치할 수 있다.
본 발명에 관한 박막 트랜지스터에서의 게이트 절연막(3)의 예로는 Al2O3, MgO, CeO2, SiO2, ScAlMgO, ZnO, InO, CdO 등을 들 수 있다. 다른 실시예에서, 게이트 절연막(3)은 2층 이상의 막일 수 있다. 예를 들어 SiNx와 같은 제1 절연막과 상기 제1 절연막 상에 형성되며 SiO2, Ta2O5, Al2O3, TiO2, MgO, ZrO2, stab-ZrO2, CeO2, K2O, Li2O, Na2O, Rb2O, In2O3, La2O3, Sc2O3, Y2O3 또는 이들의 산화물중 적어도 2개이상을 포함하는 고용체를 포함하는 제2 절연막을 포함할 수 있다. 다른 실시예에서, 게이트 절연막(3)은 Al2O3과 TiO2의 이중막일 수도 있다.
게이트 절연막과 채널층 박막과의 계면에 결함이 존재하면 전자이동도의 저하 및 트랜지스터 특성에 히스테리시스(hysteresis)가 생긴다. 또한, 게이트 절연막의 종류에 따라 누설 전류가 크게 다르다. 이 때문에 채널층에 적합한 게이트 절연막을 선정할 필요가 있다.
또한, 본 실시예에서, 게이트 절연막 형성 프로세스 및 채널층 형성 프로세스는 실온에서 실시가능하므로 박막 트랜지스터구조로서, 스태거 구조 및 역스태거 구조 모두 형성할 수 있다.
반도체층(4)은 금속 산화물을 포함하며, 금속 산화물 내 산소 결함이 3% 이하이고, 3d 전이 금속 원소가 0.01 내지 0.3/cm3의 농도로 도핑된 반도체층을 이용한다.
또한, 본 발명에 있어서 금속 산화물이라 함은 X선 회절 스펙트럼(spectrum)에서, 헤일로(halo) 패턴이 관측되고 특정의 회절선을 나타내지 않는 산화물을 말한다.
또한, 상기 금속 산화물은, 전자캐리어 농도가 증가함과 동시에 전자이동도가 증가한다. 상기 금속 산화물의 전도성이 축퇴전도를 나타내는 경향이 있다. 축퇴전도라 함은 전기저항의 온도 의존성에서의 열 활성화 에너지가 30meV 이하인 상태를 말한다.
상술한 3d 전이 금속 원소의 도핑 농도는 실온에서 측정하는 경우의 값이다. 실온이라 함은, 예를 들면 25℃이며, 구체적으로는 0℃부터 40℃정도의 범위에서 선택된 적정 온도이다.
또한, 본 발명에 관한 반도체층의 3d 전이 금속 원소의 도핑 농도는, 0℃부터 40℃의 범위 전체에서 0.01 내지 0.3 /㎤을 충족할 필요는 없다. 예를 들면, 25℃에서 반도체층의 3d 전이 금속 원소의 도핑 농도 0.01 내지 0.3/㎤이 실현되면 된다.
상기 금속 산화물이 인듐 옥사이드 또는 타이타늄 옥사이드를 포함할 수도 있다.
상기 3d 전이 금속 원소는 원자 오비탈 3d가 일부 채워진 전이 금속 원소를 의미한다. 상기 3d 전이 금속 원소의 예로는 크롬(Cr), 코발트(Co), 니켈(Ni), 철(Fe), 망간(Mn) 또는 이들의 혼합물을 들 수 있다.
금속 산화물 내에 도핑된 상기 3d 전이 금속 원소는 금속 산화물 내에서 전자의 전도가 쉽게 발생할 수 있도록 에너지 레벨을 형성할 수 있다. 3d 밴드의 전자가 4s 밴드로 용이하게 전이되므로 전자의 전이 현상이 쉽게 발생하며, 또한 3d 전이 금속 원소는 자기모멘트를 가지므로 자성 물질에 의해 반도체의 특성에 큰 영향을 미친다. 일정량의 자성 물질을 반도체에 도핑할 경우 상대적으로 전자의 전이가 용이하게 발생한다.
인듐 옥사이드 또는 타이타늄 옥사이드에 크롬(Cr), 코발트(Co), 니켈(Ni), 철(Fe), 망간(Mn) 또는 이들의 혼합물 등을 도핑했을 때, 3d 전이 금속 원소의 도핑 농도에 따라 운반자의 농도를 제어할 수 있다. 또한 절연 특성에서부터 금속 특성까지 가지는 물질을 제조할 수 있으며 이를 이용하여 박막 트랜지스터의 반도체막으로 사용할 수 있다.
3d 전이 금속 원소의 도핑 농도를 조절하여 금속 산화물의 전기 전도도를 조절할 수 있다. 일 실시예에서, 상기 3d 전이 금속 원소는 금속 산화물 내에 0.01 내지 0.3/cm3의 농도로 도핑된다. 또한, 반도체층의 3d 전이 금속 원소의 도핑 농도를 더욱 낮추어 0.01 내지 0.2/㎤로 하면 적합한 전기전도도를 가진 반도체층을 얻을 수 있다. 3d 전이 금속 원소의 도핑 농도의 측정은 홀 효과(Hall Effect) 측정에 의해 구할 수 있다.
도 1을 다시 참조하면, 제2 절연판(10)에는 블랙 매트릭스(11)가 형성되어 백라이트(미도시)로부터 나오는 빛을 차단한다. 블랙 매트릭스 상에는 컬러 필터(12)가 형성된다. 컬러 필터(12)는 레드 컬러 필터, 그린 컬러 필터 및 블루 컬러 필터를 포함할 수 있다. 상기 블랙 매트릭스(11) 및/또는 상기 컬러 필터(12)는 제1 절연판(1)에 형성될 수도 있다. 이 경우, 컬러 필터(12)는 제1 절연판(1)의 박막 트랜지스터 상에 형성될 수 있다.
제2 절연판(10)의 전면에는 공통 전극(13)이 형성될 수 있다. 그러나 공통 전극(13)은 제1 절연판(1)에 형성될 수도 있다.
제1 절연판(1) 및 제2 절연판(10) 사이에는 액정층(20)이 개재될 수 있다. 액정층(20)은 제1 절연판(1) 및 제2 절연막(10)의 사이에 개재되며, 제1 절연판(1) 및 제2 절연막(10)의 사이에 형성된 전기장에 의하여 재배열된다. 이와 같이 재배열된 액정층은 외부에서 인가된 광의 광투과율을 조절하고, 광투과율이 조절된 광은 상기 컬러필터를 통과함으로써 영상을 외부로 표시한다.
본 발명의 일 실시예에 따른 표시 장치로 액정 표시 장치에 대해서 설명하였지만, 본 발명에 따른 표시 장치는 이에 한정되지 않고, 여타의 표시 장치, 예를 들면 유기 발광 표시 장치 또는 플라즈마 표시 장치 등에도 적용될 수 있다.
도 3 내지 도 5는 상기 도 1에 도시된 표시 장치의 제조방법을 나타내는 단면도들이다.
도 3을 참조하면, 상기 박막트랜지스터 기판을 제조하기 위하여, 먼저 제1 절연판(1)에 게이트 금속층(도시되지 않음)을 형성한다. 이어서, 상기 게이트 금속층을 패터닝하여 게이트 전극(2) 및 상기 게이트 전극(2)에 연결되는 게이트 라인(도시되지 않음)을 형성한다.
이후에, 상기 게이트 전극(2) 및 상기 게이트 라인이 형성된 제1 절연판(1) 상에 게이트 절연막(3)을 형성한다.
도 4를 참조하면, 계속해서 0.1mTorr 내지 100mTorr의 산소 분압하에서 금속 산화물을 이용하여 상기 게이트 절연막(3) 상에 반도체층(4)을 형성한다.
도 4에서, 상기 반도체층(4)을 형성하기 위하여, 스퍼터링 공정을 통하여 금속산화물을 증착하고, 상기 증착된 금속산화물에 3d 전이 금속 원소를 0.01 내지 0.3/cm3의 농도로 도핑하며, 상기 도핑된 금속산화물을 패턴한다. 예를 들어, 상기 금속산화물은 인듐 옥사이드, 타이타늄 옥사이드 등을 포함하고, 상기 3d 전이 금속 원소는 크롬(Cr), 코발트(Co), 니켈(Ni), 철(Fe), 망간(Mn) 또는 이들의 혼합물을 포함하며, 상기 스퍼터링 공정은 아르곤 분위기 하에서 수행된다. 바람직하게는, 상기 금속 산화물에 3d 전이 금속 원소를 0.01 내지 0.2/cm3의 농도로 도핑할 수도 있다.
이어서, 상기 반도체층(4)이 형성된 게이트 절연막(3) 상에 데이터 금속층(도시되지 않음)을 증착한다. 이후에, 상기 데이터 금속층을 패턴하여 소스 전극(5), 드레인 전극(6) 및 데이터 라인(도시되지 않음)을 형성한다.
도 5를 참조하면, 계속해서 상기 소스 전극(5), 상기 드레인 전극(6) 및 상기 데이터 라인이 형성된 게이트 절연막(3) 상에 보호막(7)을 형성한다.
이어서, 상기 보호막(7)의 일부를 제거하여 상기 드레인 전극(6)을 부분적으로 노출하는 콘택홀을 형성한다.
이후에, 상기 보호막(7) 상에 상기 화소 전극(8)을 형성한다.
계속해서, 상기 제1 절연판(1)에 대향하는 제2 절연판(10) 상에 공통 전극(13)을 형성한다.
도 6은 3d 전이 금속 원소인 코발트의 도핑 농도에 따른 인듐 옥사이드 금속 산화물층의 전기전도도의 변화를 나타내는 그래프이다.
도 6을 참조하면, 인듐 옥사이드에 코발트를 0 내지 0.2/cm3의 농도로 도핑하면 인듐 옥사이드는 실온에서 10-4 S/cm 내지 10 S/cm의 전기전도도를 가지게 된다. 코발트가 0 내지 0.2/cm3의 농도로 도핑된 인듐 옥사이드는 박막 트랜지스터의 반도체막으로 사용할 수 있다.
도 7는 3d 전이 금속 원소인 코발트의 도핑 농도에 따른 타이타늄 옥사이드 금속 산화물층의 전기전도도의 변화를 나타내는 그래프이다.
도 7을 참조하면, 타이타늄 옥사이드에 코발트를 0 내지 0.2/cm3의 농도로 도핑하면 타이타늄 옥사이드는 실온에서 10-4 S/cm 내지 10 S/cm의 전기전도도를 가지게 된다. 코발트가 0 내지 0.2/cm3의 농도로 도핑된 인듐 옥사이드는 박막 트랜지스터의 반도체막으로 사용할 수 있다.
본 발명에서 이용하는 반도체층은, 이하의 각 실시예에 나타내는 조건하에서 기상 성막법을 이용하여 형성할 수 있다. 예를 들면, 인듐 산화물계 또는 타이타늄 산화물계 반도체층을 얻는데는 인듐 산화물계 또는 타이타늄 산화물계 조성을 이루는 다결정 소결체를 타겟으로 하여 스퍼터법, 펄스레이저 증착법 및 전자 빔 증착법 등의 기상법에 의해 성막을 실시한다.
3d 전이 금속 원소의 도핑은 다양한 방법으로 수행할 수 있다. 예를 들어 인듐 산화물 또는 타이타늄 산화물을 직류(direct current, DC) 또는 무선 주파수(radio frequency, RF)로 스퍼터링할 때 3d 전이 금속 원소를 전구체(precursor)로 사용하여 도핑 농도를 제어할 수 있다. 또는 인듐 산화물 또는 타이타늄 산화물과 3d 전이 금속 원소를 동시에 스퍼터링할 수도 있다. 다른 실시예로 인듐 산화물 또는 타이타늄 산화물과 3d 전이 금속 원소를 기상증착법으로 형성할 수도 있다.
인듐 산화물계 또는 타이타늄 산화물계 반도체층의 성막 시에는 산소 분압을 0.1 mTorr 내지 100 mTorr로 조절한다. 일반적으로 반도체층의 성막은 아르곤과 같은 불활성 기체 분위기하에서 수행된다. 인듐 산화물계 또는 타이타늄 산화물계 반도체층의 성막시에 산소를 사용하면 산소가 금속 산화물 내의 산소 결함을 일부 보상하는 역할을 한다. 금속 산화물을 형성할 때 금속의 산화가 완전히 이루어지지 않고 산소에 일부 결함이 발생할 수 있는데, 이러한 산소 결함은 결정 내에서 금속이 산소와 결합하지 못한 미결합(dangling bond) 또는 산소의 결함을 발생시킨다. 이러한 미결합된 상태의 산소 결함들은 잉여 캐리어를 발생시키며, 이는 반도체층의 특성을 저하시킨다. 반도체 성막시에 사용되는 산소는 이러한 산소 결함을 보상한다.
산소의 분압이 0.1 mTorr 미만이면 금속 산화물층이 전도체의 특성을 가지게 되고, 산소의 분압이 100 mTorr를 초과하면 금속 산화물층에 산소의 함량이 과다하므로 고저항체의 특성을 가지므로 박막 트랜지스터의 반도체층으로 부적당하다.
본 발명에 사용되는 인듐 산화물은 In2O3-x (x는 산소 결함의 양으로 x=0~0.03이다)로 표현될 수 있는데, 반도체 성막시에 사용되는 산소는 x값을 0.03 이하로 유지시키는 역할을 한다.
또한 본 발명에 사용되는 타이타늄 산화물은 TiO2-y (y는 산소 결함의 양으로 y=0~0.03이다)로 표현될 수 있는데, 반도체 성막시에 사용되는 산소는 y값을 0.03 이하로 유지시키는 역할을 한다.
도 8은 산소의 분압에 따른 인듐 옥사이드 금속 산화물층의 전기전도도의 변화를 나타내는 그래프이다.
도 8에는 3d 전이 금속 원소로서 코발트를 0.001, 0.01, 0.02, 0.05 /cm3의 농도로 인듐 옥사이드에 도핑한 경우 각각에 대해 산소 분압에 따른 금속 산화물층의 전기전도도가 나타나 있다. 인듐 옥사이드 형성시에 산소 분압을 0.1 mTorr 내지 100 mTorr로 조절하면 형성된 인듐 옥사이드가 실온에서 10-4 S/cm 내지 10 S/cm의 전기전도도를 가지게 된다.
도 9는 산소의 분압에 따른 타이타늄 옥사이드 금속 산화물층의 전기전도도의 변화를 나타내는 그래프이다.
도 9에는 3d 전이 금속 원소로서 코발트를 0.02, 0.05, 0.1 /cm3의 농도로 타이타늄 옥사이드에 도핑한 경우 각각에 대해 산소 분압에 따른 금속 산화물층의 전기전도도가 나타나 있다. 타이타늄 옥사이드 형성시에 산소 분압을 0.1 mTorr 내지 100 mTorr로 조절하면 형성된 타이타늄 옥사이드가 실온에서 10-4 S/cm 내지 10 S/cm의 전기전도도를 가지게 된다.
도 10은 본 발명의 일 실시예에 따른 박막 트랜지스터의 특성을 나타내는 도면이다.
도 10을 참조하면, 1mTorr의 산소 분압하에서 인듐 옥사이드에 코발트를 0.02 /cm3의 농도로 도핑한 막을 약 500의 두께로 형성하여 반도체막으로 사용하였다. 드레인과 소스 간 전압 Vds을 10V로 했을 때 게이트 전압 Vg를 변화시킨 때의 드레인 전류 Id가 나타나 있다. 오프 상태일 때의 Id는 약 10-11A이고, 온 상태일 때의 Id는 약 10-5A이다. 온/오프 비율은 106 정도로 트랜지스터의 온/오프 특성이 우수함을 나타내고 있다.
이하, 본 발명에 따른 반도체막의 제조 방법에 대해 설명한다.
도 11은 본 발명의 일 실시예에 따라 금속 산화물을 스퍼터링하는 장비를 나타내는 도면이다.
도 11을 참조하면, 스퍼터링 가스로서 아르곤 가스를 이용한 고주파 스퍼터법에 의해 성막하는 경우에 대하여 설명한다. 스퍼터법은 도 11에 나타나는 장치를 이용하여 실시하였다. 상기 스퍼터링하는 장치는 피성막 기판(703), 타겟(709), 냉각기구 부착 기판 유지 수단(702), 터보 분자 펌프(705), 로터리 펌프(706), 셔터(707), 성장실(챔버)(701), 및 게이트 밸브(704)를 포함한다.
타겟(709)는 아르곤 입자의 충돌에 의해 타겟물질을 성장실(701) 내로 방출한다.
피성막기판(703)은 냉각기구 부착 기판 유지 수단(702)에 부착된다. 타겟물질이 피성막기판(703)에 도달한 경우, 냉각기구 부착 기판 유지 수단(702)은 피성막기판(703)의 온도를 낮춰서 타겟물질을 피성막기판(703)의 표면에 용이하게 부착시킨다.
게이트 밸브(704), 터보 분자 펌프(705) 및 로터리 펌프(706)는 성장실(701) 내부의 가스를 배출시켜서 성장실(701) 내의 압력을 조절한다.
셔터(707)는 구성분자의 공급원인 타겟(709)과 피성막기판(703)의 사이에 배치되어, 증착속도를 조절한다.
도 11에 도시된 스퍼터링하는 장비를 이용하여 하기와 같이 반도체막을 형성했다.
피성막기판(703)으로는, SiO2 글라스 기판(코닝사 제조 1737)을 준비했다. 성막 전 처리로서, 이 기판의 초음파 탈지세정을 아세톤, 에탄올, 및 초순수에 의해 각 20분씩 실시한 후, 질소가스를 이용하여 건조하였다. 타겟 재료로는 In2O3 조성을 가지는 다결정 소결체(사이즈 50.4㎜Ф7㎜t)를 이용했다.
성장실(701) 내의 도달 진공은 1×10-4 Pa이고, 성장중의 산소가스와 아르곤 가스의 전체 압력은 4~0.1x10-1 Pa의 범위에서 일정한 값으로 하고 아르곤 가스와 산소와의 분압비를 바꾸어 산소 분압을 0.1mTorr 내지 100mTorr의 범위에서 변화시켰다. 또한, 기판 온도는 실온으로 하고 타겟(709)과 피성막기판(703) 사이의 거리는 80 ㎜였다. 전처리 과정으로서 셔터를 열기 전에 초기 스퍼터링 5분을 실시하여 타겟 물질을 안정한 상태로 한 후 증착을 실시하였고, 이때 투입된 전력은 RF150W이고, 성막비율은 10 ㎚/min였다.
얻어진 막에 관해서, 막 면에 밀접하게 입사X선 회절(박막법, 입사각 lang=EN-US＞0.5도)을 실시한 바, 명료한 회절 피크는 검출되지 않았고, 제작한 In-O계 막은 모두 아몰퍼스막인 것이 나타났다. 전자힘현미경(atomic force microscope)을 이용하여 박막의 거칠기를 해석한 결과 거칠기(Rrms)는 약 1nm 이하였고, 박막의 두께는 약 70nm임을 알 수 있었다. XPS(X-ray photoelectron spectroscopy) 분석 결과, 박막의 금속조성비는In:O=2: 2.97였다.
도 12는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 단면도이다. 본 실시예에서, 박막트랜지스터 기판이 탑게이트 방식의 박막 트랜지스터를 포함하는 것을 제외한 나머지 구성요소는 도 1에 도시된 실시예와 동일하므로 중복되는 설명은 생략한다.
도 12를 참조하면, 박막 트랜지스터 기판은 제1 절연판(31), 박막트랜지스터, 평탄화막(39) 및 화소전극(38)을 포함한다.
상기 박막트랜지스터는 제1 절연판(31) 상에 형성되고, 반도체층(34), 게이트 절연막(33), 게이트 전극(32), 패시베이션막(37), 소오스 전극(35) 및 드레인 전극(36)을 포함한다.
반도체층(34)은 제1 절연판(31) 상에 배치되고, 게이트 절연막(33)에 의해 커버된다. 게이트 전극(32)는 반도체층(34) 상에 배치되고, 게이트 절연막(33)에 의해 반도체층(34)과 전기적으로 절연된다. 반도체층(34)의 재질은 도 1에 도시된 반도체층(4)과 동일하므로 중복되는 설명은 생략한다. 예를 들어, 반도체층(34)이 비정질 구조 또는 다결정 구조를 가질 수도 있다.
패시베이션막(37)은 게이트 절연막(33) 상에 배치되고, 게이트 전극(32)을 커버한다. 패시베이션막(37)에 의해 소오스 전극(35) 및 드레인 전극(36)이 게이트 전극(32)과 전기적으로 절연된다.
소오스 전극(35) 및 드레인 전극(36)은 패시베이션막(37) 상에 형성되고, 서로 이격되어 배치된다. 소오스 전극(35)은 게이트 절연막(33) 및 패시베이션막(37)을 통과하는 제1 콘택홀(H1)을 통하여 반도체층(34)에 전기적으로 연결된다. 드레인 전극(36)은 게이트 절연막(33) 및 패시베이션막(37)을 통과하는 제2 콘택홀(H2)을 통하여 반도체층(34)에 전기적으로 연결된다.
평탄화막(39)은 패시베이션막(37) 상에 형성되고 소오스 전극(35) 및 드레인 전극(36)을 커버한다.
화소전극(38)은 평탄화막(39) 상에 형성되고, 평탄화막(39)을 통과하는 제3 콘택홀(H3)을 통하여 드레인 전극(36)에 전기적으로 연결된다.
본 발명에 따르면 산소 결함이 줄어든 반도체층을 형성할 수 있다.
이상에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (21)
- 절연판;상기 절연판 상에 형성된 게이트 전극;금속 산화물을 포함하며, 금속 산화물 내 산소 결함이 3% 이하이고, 3d 전이 금속 원소가 0.01 내지 0.3/cm3의 농도로 도핑된 반도체층;상기 게이트 전극 및 상기 반도체층 사이에 형성된 게이트 절연막; 및상기 반도체층 상에 형성된 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터 기판.
- 제1항에 있어서, 상기 금속 산화물은 인듐 옥사이드 또는 타이타늄 옥사이드를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
- 제2항에 있어서, 상기 3d 전이 금속 원소는 크롬(Cr), 코발트(Co), 니켈(Ni), 철(Fe), 망간(Mn) 또는 이들의 혼합물인 것을 특징으로 하는 박막 트랜지스터 기판.
- 제1항에 있어서, 상기 3d 전이 금속 원소는 0.01 내지 0.2/cm3의 농도로 도핑된 것을 특징으로 하는 박막 트랜지스터 기판.
- 제1항에 있어서, 상기 반도체층은 실온에서 10-4 S/cm 내지 10 S/cm의 전기전도도를 가지는 것을 특징으로 하는 박막 트랜지스터 기판.
- 제1항에 있어서, 상기 반도체층은 상기 게이트 전극 상에 배치된 것을 특징으로 하는 박막 트랜지스터 기판.
- 제1항에 있어서, 상기 반도체층은 상기 절연판과 상기 게이트 전극의 사이에 배치된 것을 특징으로 하는 박막 트랜지스터 기판.
- 제1 절연판;상기 제1 절연판 상에 형성된 게이트 전극;금속 산화물을 포함하며, 금속 산화물 내 산소 결함이 3% 이하이고, 3d 전이 금속 원소가 0.01 내지 0.3/cm3의 농도로 도핑된 반도체층;상기 게이트 전극 및 상기 반도체층 사이에 형성된 게이트 절연막;상기 반도체층 상에 형성된 소스 전극 및 드레인 전극;상기 소스 전극 및 상기 드레인 전극 상에 형성된 보호층;상기 드레인 전극과 연결된 화소 전극; 및상기 제1 절연판에 대향하는 제2 절연판을 포함하는 표시 장치.
- 제8항에 있어서, 상기 3d 전이 금속 원소는 크롬(Cr), 코발트(Co), 니켈(Ni), 철(Fe), 망간(Mn) 또는 이들의 혼합물인 것을 특징으로 하는 표시 장치.
- 제9항에 있어서, 상기 금속 산화물은 인듐 옥사이드 또는 타이타늄 옥사이드를 포함하는 것을 특징으로 하는 표시 장치.
- 제10항에 있어서, 상기 3d 전이 금속 원소는 0.01 내지 0.2/cm3의 농도로 도핑된 것을 특징으로 하는 표시 장치.
- 제10항에 있어서, 상기 반도체층은 실온에서 10-4 S/cm 내지 10 S/cm의 전기전도도를 가지는 것을 특징으로 하는 표시 장치.
- 제8항에 있어서, 상기 제1 절연판 및 상기 제2 절연판 사이에 개재된 액정층을 더 포함하는 표시 장치.
- 제8항에 있어서, 상기 제1 절연판 또는 제2 절연판 상에 형성된 공통 전극을 더 포함하는 표시 장치.
- 제1 절연판에 게이트 전극을 형성하는 단계;상기 게이트 전극 상에 게이트 절연막을 형성하는 단계;0.1mTorr 내지 100mTorr의 산소 분압하에서 금속 산화물을 이용하여 상기 게이트 절연막 상에 반도체층을 형성하는 단계;상기 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제15항에 있어서, 상기 반도체층을 형성하는 단계는 스퍼터링 공정으로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제16항에 있어서, 상기 스퍼터링 공정은 아르곤 분위기 하에서 수행되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제15항에 있어서, 상기 반도체층을 형성하는 단계는 상기 금속 산화물에 3d 전이 금속 원소를 0.01 내지 0.3/cm3의 농도로 도핑하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제18항에 있어서, 상기 금속 산화물에 3d 전이 금속 원소를 0.01 내지 0.3/cm3의 농도로 도핑하는 단계는 인듐 옥사이드 또는 타이타늄 옥사이드에 크롬(Cr), 코발트(Co), 니켈(Ni), 철(Fe), 망간(Mn) 또는 이들의 혼합물을 도핑하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제18항에 있어서, 상기 반도체층을 형성하는 단계는 상기 금속 산화물에 3d 전이 금속 원소를 0.01 내지 0.2/cm3의 농도로 도핑하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제15항에 있어서,상기 소스 전극 및 상기 드레인 전극 상에 보호막을 형성하는 단계; 및상기 보호막 상에 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080028016A KR101441542B1 (ko) | 2008-03-26 | 2008-03-26 | 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막트랜지스터 기판의 제조 방법 |
| US12/197,573 US8035100B2 (en) | 2008-03-26 | 2008-08-25 | Thin film transistor substrate, display device having the same and method of manufacturing the display device |
| US13/233,399 US8409916B2 (en) | 2008-03-26 | 2011-09-15 | Thin film transistor substrate, display device having the same and method of manufacturing the display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080028016A KR101441542B1 (ko) | 2008-03-26 | 2008-03-26 | 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막트랜지스터 기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090102521A true KR20090102521A (ko) | 2009-09-30 |
| KR101441542B1 KR101441542B1 (ko) | 2014-09-18 |
Family
ID=41115717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080028016A KR101441542B1 (ko) | 2008-03-26 | 2008-03-26 | 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막트랜지스터 기판의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8035100B2 (ko) |
| KR (1) | KR101441542B1 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI487104B (zh) * | 2008-11-07 | 2015-06-01 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
| US8519449B2 (en) * | 2009-08-25 | 2013-08-27 | Honeywell International Inc. | Thin-film transistor based piezoelectric strain sensor and method |
| KR101824124B1 (ko) * | 2009-11-28 | 2018-02-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| KR101084232B1 (ko) * | 2009-12-15 | 2011-11-16 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 제조 장치 |
| KR20110090408A (ko) | 2010-02-03 | 2011-08-10 | 삼성전자주식회사 | 박막 형성 방법, 표시판용 금속 배선 및 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP5708910B2 (ja) * | 2010-03-30 | 2015-04-30 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
| KR101932576B1 (ko) * | 2010-09-13 | 2018-12-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| WO2012098575A1 (ja) * | 2011-01-18 | 2012-07-26 | パナソニック株式会社 | 薄膜トランジスタ装置の製造方法、薄膜トランジスタおよび表示装置 |
| WO2015166572A1 (ja) * | 2014-05-01 | 2015-11-05 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| CN105789279A (zh) * | 2016-03-11 | 2016-07-20 | 深圳市华星光电技术有限公司 | 薄膜晶体管、液晶显示面板及薄膜晶体管的制备方法 |
| CN108417620B (zh) * | 2018-04-20 | 2021-06-15 | 华南理工大学 | 一种氧化物绝缘体薄膜及薄膜晶体管 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003236143A1 (en) * | 2002-05-22 | 2003-12-02 | Masashi Kawasaki | Semiconductor device and display comprising same |
| US20050170643A1 (en) * | 2004-01-29 | 2005-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device |
| JP2007250982A (ja) * | 2006-03-17 | 2007-09-27 | Canon Inc | 酸化物半導体を用いた薄膜トランジスタ及び表示装置 |
| KR100785038B1 (ko) | 2006-04-17 | 2007-12-12 | 삼성전자주식회사 | 비정질 ＺｎＯ계 ＴＦＴ |
| KR100714974B1 (ko) | 2006-05-19 | 2007-05-04 | 한국과학기술연구원 | 상온에서의 강자성 산화아연 반도체 박막 제작 방법 |
-
2008
- 2008-03-26 KR KR1020080028016A patent/KR101441542B1/ko active IP Right Grant
- 2008-08-25 US US12/197,573 patent/US8035100B2/en not_active Expired - Fee Related
-
2011
- 2011-09-15 US US13/233,399 patent/US8409916B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8035100B2 (en) | 2011-10-11 |
| US20090242881A1 (en) | 2009-10-01 |
| US8409916B2 (en) | 2013-04-02 |
| US20120003769A1 (en) | 2012-01-05 |
| KR101441542B1 (ko) | 2014-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101441542B1 (ko) | 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막트랜지스터 기판의 제조 방법 | |
| TWI434420B (zh) | 使用薄膜半導體材料的薄膜式電晶體 | |
| US8026506B2 (en) | Thin-film transistor with channel layer formed by metal oxide film including indium, and method of manufacturing the same | |
| US8084307B2 (en) | Method for manufacturing thin film transistor | |
| KR101345376B1 (ko) | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 | |
| US7468304B2 (en) | Method of fabricating oxide semiconductor device | |
| JP2799875B2 (ja) | 液晶表示装置 | |
| JP5376750B2 (ja) | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル | |
| TW200937534A (en) | Method for manufacturing field-effect transistor | |
| EP1993141A1 (en) | ZnO-based thin film transistor and method of manufacturing the same | |
| TW200941729A (en) | Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device | |
| JP2014013892A (ja) | 薄膜トランジスタ | |
| JP2013030682A (ja) | 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ | |
| JP2010251604A (ja) | 薄膜トランジスタの製造方法 | |
| CN114730713A (zh) | 一种薄膜晶体管的制备方法 | |
| KR20230078575A (ko) | 산화물 반도체, 이의 제조방법 및 이를 포함하는 반도체 소자 | |
| WO2012124408A1 (ja) | 酸化物半導体薄膜の製造方法 | |
| JP2010258126A (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN113348562A (zh) | 氧化物半导体薄膜、薄膜晶体管及溅射靶 | |
| KR102660923B1 (ko) | 도핑된 주석 산화물 박막 트랜지스터 및 그 제조 방법 | |
| KR101586674B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR101519480B1 (ko) | 산화물 반도체 및 이를 포함하는 박막 트랜지스터 | |
| Zhang et al. | Performance Analysis of Solution Treatment Amorphous Oxide Semiconductor Switching Devices for Display Backplanes | |
| KR20150057377A (ko) | 고이동도 산화물 소결체 및 이를 포함하는 신규 박막 트랜지스터 소자 | |
| KR20100040604A (ko) | 산화물 박막 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180829 Year of fee payment: 5 |