KR20090102174A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법

Info

Publication number
KR20090102174A
KR20090102174A KR1020080027458A KR20080027458A KR20090102174A KR 20090102174 A KR20090102174 A KR 20090102174A KR 1020080027458 A KR1020080027458 A KR 1020080027458A KR 20080027458 A KR20080027458 A KR 20080027458A KR 20090102174 A KR20090102174 A KR 20090102174A
Authority
KR
South Korea
Prior art keywords
film
soc
pattern
manufacturing
semiconductor device
Prior art date
Application number
KR1020080027458A
Other languages
English (en)
Inventor
선준협
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080027458A priority Critical patent/KR20090102174A/ko
Publication of KR20090102174A publication Critical patent/KR20090102174A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 SPT 공정 적용시 제조 단가를 낮추면서 구조를 단순하게 할 수 있는 반도체 소자의 제조방법을 제공하기 위한 것으로, 본 발명은 피식각층 상에 폴리실리콘막 및 SOC막을 적층하는 단계; 상기 SOC막을 식각하여 SOC막패턴을 형성하는 단계; 상기 SOC막패턴의 측벽에 저온산화막으로 형성된 스페이서를 형성하는 단계; 상기 SOC막패턴을 제거하는 단계; 상기 스페이서를 식각장벽으로 상기 폴리실리콘막을 식각하는 단계; 식각된 상기 폴리실리콘막을 식각장벽으로 상기 피식각층을 식각하여 패턴을 형성하는 단계를 포함하고, SPT 공정시 희생막으로 SOC막을 적용함으로써 제조 단가를 낮출 수 있고, SPT 공정을 위해 필요한 총 층수를 줄임으로써 구조를 단순화할 수 있는 효과가 있다.

Description

반도체 소자의 제조방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 SPT 공정을 이용한 반도체 소자의 제조방법에 관한 것이다.
소자의 고집적화에 따라 패턴의 선폭이 좁아지고 있으며, 특히 40nm이하에서는 노광장비의 해상도(Resolution)의 한계로 감광막만으로는 패터닝하기 어려운 문제점이 있다.
이를 해결하기 위해, DPT(Double Patterning Technology) 공정이 적용되고 있으며, 특히 스페이서를 이용한 SPT(Spacer Patterning Technology) 공정이 적용되고 있다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도이다.
도 1a에 도시된 바와 같이, 식각대상층(11) 상에 제1비정질카본막(12), 제1실리콘산화질화막(13), 폴리실리콘막(14), 제2비정질카본막(15), 제2실리콘산화질화막(16) 및 반사방지막(17)을 적층한다. 제1비정질카본막(12)은 식각대상층(11) 식각시 식각장벽으로 사용하기 위한 것이며, 제2비정질카본막(15)은 스페이서 형성시 희생막으로 사용하기 위한 것이다.
이어서, 반사방지막(17) 상에 감광막패턴(18)을 형성한다.
도 1b에 도시된 바와 같이, 감광막패턴(18)을 식각배리어로 반사방지막(17), 제2실리콘산화질화막(16) 및 제2비정질카본막(15)을 식각한다. 제2비정질카본막(15)의 식각이 완료되는 시점에서 감광막패턴(18) 및 반사방지막(17)은 모두 제거될 수 있다.
따라서, 폴리실리콘막(14) 상에는 제2비정질카본막패턴(15A) 및 제2실리콘산화질화막패턴(16A)만 잔류한다.
이어서, 제2비정질카본막패턴(15A)의 측벽에 스페이서(19)를 형성한다. 제2실리콘산화질화막패턴(16A)은 스페이서(19) 형성을 위한 식각공정시 제거될 수 있다.
위와 같이, 종래 기술은 SPT 공정을 적용하기 위해 식각대상층(11) 상에 제1비정질카본막(12), 제1실리콘산화질화막(13), 폴리실리콘막(14), 제2비정질카본막(15) 및 제2실리콘산화질화막(16)의 5개층과 제2실리콘산화질화막(16) 상에 형성되는 반사방지막(17) 및 감광막패턴(18) 까지 총 7개의 층을 형성하고 있다. 이는, SPT 공정에서 제1비정질카본막(12) 및 제2비정질카본막(15)이 식각장벽 및 희생층으로 사용되며, 비정질카본막을 적용함에 따라 비정질카본막을 식각하기 위한 식각장벽 및 상하부층 간의 푸딩현상을 방지하기 위해 실리콘산화질화막이 적용되기 때문이다.
그러나, 종래 기술은 SPT 공정을 위해 적용되는 제1비정질카본막(12), 제1실리콘산화질화막(13), 폴리실리콘막(14), 제2비정질카본막(15) 및 제2실리콘산화질화막(16)이, 고가이고 양산성(Throughput)이 낮은 화학기상증착법(Chemical Vapor Deposition)으로 형성됨에 따라 제조 원가가 높아지며, 구조가 매우 복잡한 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, SPT 공정 적용시 제조 단가를 낮추면서 구조를 단순하게 할 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 피식각층 상에 폴리실리콘막 및 SOC막을 적층하는 단계; 상기 SOC막을 식각하여 SOC막패턴을 형성하는 단계; 상기 SOC막패턴의 측벽에 저온산화막으로 형성된 스페이서를 형성하는 단계; 상기 SOC막패턴을 제거하는 단계; 상기 스페이서를 식각장벽으로 상기 폴리실리콘막을 식각하는 단계; 식각된 상기 폴리실리콘막을 식각장벽으로 상기 피식각층을 식각하여 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
특히, 상기 SOC막패턴을 형성하는 단계는, 상기 SOC막 상에 반사방지막을 형성하는 단계; 상기 반사방지막 상에 감광막패턴을 형성하는 단계; 상기 감광막패턴을 식각장벽으로 상기 반사방지막 및 SOC막을 식각하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 방사방지막은 실리콘을 함유하는 반사방지막, SOG(Spin On Glass)막 및 저온산화막으로 이루어진 그룹 중에서 선택된 어느 하나를 포함하고, 상기 실리콘을 함유하는 반사방지막은 상기 실리콘이 막 내에 10％∼50％의 함유량을 갖는 것을 특징으로 한다.
또한, 상기 SOC막은 1000Å∼10000Å의 두께로 형성하는 것을 특징으로 한다.
또한, 상기 SOC막을 식각하는 단계는, O2 또는 H2를 주 식각가스로 사용하여 진행하고, 상기 주 식각가스에 N2, COS, SO2, CO 및 Ar로 이루어진 그룹 중에서 선택된 어느 하나의 단독가스 또는 둘 이상의 혼합가스를 첨가하여 진행하는 것을 특징으로 한다.
또한, 상기 스페이서는, 23℃∼300℃의 온도에서 형성하고, 상기 스페이서는 원자층증착법(Atomic Layer Deposition) 또는 화학기상증착법(Chemical Vapor Deposition)으로 형성하는 것을 특징으로 한다.
또한, 상기 SOC막패턴을 제거하는 단계는, O2를 이용한 플라즈마로 진행하는 것을 특징으로 한다.
또한, 상기 폴리실리콘막을 식각하는 단계는, Cl2 및 BCl3를 주 식각가스로 사용하여 진행하고, 상기 주 식각가스에 CH4, C2H4, N2, SO2, CO 및 Ar로 이루어진 그룹 중에서 선택된 어느 하나의 단독가스 또는 둘 이상의 혼합가스를 첨가하여 진행하는 것을 특징으로 한다.
상술한 본 발명의 반도체 소자의 제조방법은 SPT 공정시 희생막으로 SOC막을 적용함으로써 제조 단가를 낮출 수 있는 효과가 있다.
또한, SPT 공정을 위해 필요한 총 층수를 줄임으로써 구조를 단순화할 수 있는 효과가 있다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도,
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 피식각층 22 : 폴리실리콘막
23 : SOC막 24 : 반사방지막
25 : 감광막패턴 26 : 저온산화막
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 SOC(Spin On Carbon)막을 희생막으로 적용하여 SPT(Spacer Process Technology) 공정을 진행하는 반도체 소자의 제조방법에 관한 것으로, 고가이고 양산성이 낮은 화학기상증착법으로 형성하는 비정질카본 대신 스핀 온 코팅방법으로 형성하는 SOC막을 적용함으로써 제조 단가를 낮추고, 구조를 단순화할 수 있다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 피식각층(21) 상에 폴리실리콘막(22)을 형성한다. 피식각층(21)은 도전막으로 형성하되, 금속막, 금속질화막 및 금속실리사이드막으로 이루어진 그룹 중에서 선택된 어느 하나의 도전막 또는 이들이 적어도 2층 이상 적층된 적층 구조로 형성할 수 있다. 또한, 피식각층(21)은 반도체 기판일 수 있다. 폴리실리콘막(22)은 피식각층(21)의 식각장벽으로 사용하기 위한 것이다.
이어서, 폴리실리콘막(22) 상에 SOC(Spin On Carbon)막(23)을 형성한다. SOC막(23)은 스페이서 형성을 위한 희생막으로 사용하기 위한 것으로, 1000Å∼10000Å의 두께로 형성할 수 있다. SOC막(23)은 스핀 온 코팅(Spin On Coating) 방법으로 형성하기 때문에 화학기상증착법(Chemical Vapor Deposition)으로 형성하는 비정질카본막보다 저가이며, 양산성이 좋아서 제조원가를 낮추고 공정마진을 확보할 수 있다.
이어서, SOC막(23) 상에 반사방지막(24)을 형성한다. 반사방지막(24)은 후속 감광막패터닝시 반사방지 역할 및 동일한 유기계 물질인 SOC막(23)과 후속 감광막패턴 간의 탄소(C)가 이동하면서 혼합되는 풋팅(footing)현상(감광막패턴의 하부가 직각으로 형성되지 않고 완만하게 퍼지는 현상)을 방지하기 위한 것으로, 실리콘을 함유하는 반사방지막, SOG(Spin On Glass)막 및 저온산화막으로 이루어진 그룹 중에서 선택된 어느 하나로 형성할 수 있다.
위와 같이, 피식각층(21)을 식각하기 위한 식각장벽으로 폴리실리콘막(22)을 형성하고, 스페이서 형성을 위한 희생막으로 SOC막(23)을 적용함에 따라, 고가이고 양산성이 낮은 화학기상증착법으로 형성하는 비정질카본막 적용시보다 제조 원가를 낮추어 공정마진을 확보할 수 있다. 또한, 비정질카본막 적용시 추가로 형성하는 실리콘산화질화막 역시 형성하지 않기 때문에 적층되는 층 수가 작아지며, 그 만큼 구조를 단순화할 수 있다. 그리고, 실리콘을 함유하는 반사방지막, SOG(Spin On Glass)막 및 저온산화막으로 이루어진 그룹 중에서 선택된 어느 하나로 반사방지막을 형성함으로써, SOC막(23) 대신 비정질카본층을 사용하는 구조에서 적용되는 유기반사방지막 형성공정을 생략할 수 있다. 즉, 비정질카본층을 적용하는 경우 비정질카본층 상에 실리콘산화질화막과 유기 반사방지막을 적층하였으나, 본 발명에서는 실리콘산화질화막 및 유기 반사방지막을 모두 생략하고, SOC막(23) 상에 반사방지막(24)으로 한 층만 적용함으로써 그 만큼의 공정마진을 확보할 수 있다.
이어서, 반사방지막(24) 상에 감광막패턴(25)을 형성한다. 감광막패턴(25)은 반사방지막(24) 상에 감광막을 코팅(Coating)하고 노광(Exposure) 및 현상(Development)으로 패터닝하여 형성할 수 있다.
이때, 감광막은 폴리비닐 페놀계, 폴리하이드록시 스타일렌계, 폴리 노르보넨계, 폴리 아다만계, 폴리 이미드계, 폴리아크릴레이트계, 폴리메타 아크릴레이트계 및 폴리플루오린계로 이루어진 그룹 중에서 선택된 어느 하나의 단중합체 또는 둘 이상의 공중합체의 감광막을 이용할 수 있다. 또한, 노광시 사용되는 광원으로는 I-라인, KrF, ArF, 157nm, EUV, 심자외선(Deep UV), E-빔 및 X-선으로 이루어진 그룹 중에서 선택된 어느 하나를 이용할 수 있다. 바람직하게는, ArF광원 대비 감광막의 두께 증가가 용이한 I-라인 또는 심자외선을 이용할 수 있다. 그리고, 현상시 사용되는 용매로는 에틸 3-에톡시 프로피오네이트(ethyl 3-ethoxypropionate), 메틸 3-메톡시 프로피오네이트(methyl 3-methoxypropionate), 사이클로헥사논(cyclohexanon), 프로필렌글리콜 메틸 에테르 아세테이트(propyleneglycol methyl ether acetate), 메틸에틸케톤, 벤젠, 톨루엔, 디옥산 및 디메텔 포름아미드로 이루어진 그룹 중에서 선택된 어느 하나의 단독용매 또는 둘 이상의 혼합용액을 사용할 수 있다.
또한, 감광막패턴(25)은 라인/스페이서 형태로 형성하되, 라인선폭:스페이서선폭의 비율은 1:2.5∼3.5가 되도록 형성할 수 있다.
도 2b에 도시된 바와 같이, 감광막패턴(25)을 식각장벽으로 반사방지막(24A) 및 SOC막(23)을 식각한다. SOC막(23) 식각이 완료되는 시점에서 감광막패턴(25)은 모두 제거될 수 있다. SOC막(23)의 식각은 O2 또는 H2가스를 주식각가스로 사용하여 진행할 수 있다. 또한, SOC막(23)을 수직프로파일(Vertical Profile)로 식각하기 위해 주식각가스에 N2, COS, SO2, CO 및 Ar로 이루어진 그룹 중에서 선택된 어느 하나의 단독가스 또는 둘 이상의 혼합가스를 첨가하여 진행할 수 있다.
따라서, 폴리실리콘막(22) 상에는 SOC막패턴(23A) 및 반사방지막패턴(24A)이 잔류한다.
이어서, SOC막패턴(23A)을 포함하는 전체 구조 상에 저온산화막(26)을 형성한다. 저온산화막(26)은 SOC막패턴(23A)에 영향을 주지 않도록, SOC막패턴(23A)의 베이킹 온도인 300℃ 이하에서 형성하되, 예컨대 23℃∼300℃의 온도에서 형성할 수 있다.
또한, 균일한 선폭의 패턴을 형성하기 위해 높은 피복성(Step coverage)을 갖도록 형성하되, 측벽과 상부의 피복성이 적어도 0.9이상(0.9∼0.99)이 되도록 형성할 수 있다. 이를 위해, 저온산화막(26)은 단원자층증착법(Atomic Layer Deposition) 또는 화학기상증착법(Chemical Vapor Deposition)으로 형성할 수 있다.
도 2c에 도시된 바와 같이, 전면식각을 진행하여 저온산화막(26)을 SOC막패턴(23A)의 측벽에 잔류시킨다. 전면식각은 CF4, CHF3 및 CH2F2로 이루어진 그룹 중에서 선택된 어느 하나를 주식각가스로 사용하여 진행할 수 있으며, 바람직하게는 하부 폴리실리콘막(22)과의 선택비를 고려하여 CH2F2를 사용하여 진행할 수 있다.
전면식각을 실시하는 과정에서 SOC막패턴(23A)상의 반사방지막(24A)이 식각되어 SOC막패턴(23A)의 표면이 노출된다.
이하, SOC막패턴(23A)의 측벽에 잔류하는 저온산화막(26)을 '스페이서(26A)'라고 한다.
도 2d에 도시된 바와 같이, SOC막패턴(23A)을 제거한다. SOC막패턴(23A)은 스페이서(26A)를 형성하기 위한 희생막역할을 위해 형성되었기 때문에, 후속 패턴형성을 위해 제거해 주어야 하며, SOC막패턴(23A)은 O2를 이용한 플라즈마를 사용하여 제거할 수 있다. 또한, 제거 후 세정공정을 진행할 수 있다.
따라서, 폴리실리콘막(22) 상에는 일정간격을 갖는 스페이서(26A)만 잔류한다. 도 2a에서 감광막패턴을 라인선폭:스페이서선폭의 비율이 1:2.5∼3.5가 되도록 형성함으로써 스페이서(26A)는 각각 일정한 간격으로 형성될 수 있다.
도 2e에 도시된 바와 같이, 스페이서(26A)를 식각장벽으로 폴리실리콘막(22)을 식각한다. 폴리실리콘막(22)의 식각은 Cl2 및 BCl2의 혼합가스를 주식각가스로 사용하여 진행할 수 있다. 특히, 스페이서(26A)에 의한 비대칭 프로파일을 방지하기 위해 CH4, C2H4, N2, SO2, CO 및 Ar로 이루어진 그룹 중에서 선택된 어느 하나의 단독가스 또는 둘 이상의 혼합가스를 첨가하여 진행할 수 있다.
따라서, 스페이서(26A)와 동일한 선폭 및 간격을 갖는 폴리실리콘막패턴(22A)이 형성된다. 또한, 폴리실리콘막패턴(22A)이 형성되는 과정에서 스페이서(26A)는 일부 손실될 수 있다.
도 2f에 도시된 바와 같이, 폴리실리콘막패턴(22A)을 식각장벽으로 피식각층(21)을 식각하여 패턴(21A)을 형성한다. 패턴은 모든 미세패턴 일 수 있으며, 예컨대 게이트패턴 또는 비트라인패턴일 수 있다. 또한, 비휘발성 메모리 소자의 메모리셀일 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (12)

  1. 피식각층 상에 폴리실리콘막을 형성하는 단계;
    상기 폴리실리콘막 상에 SOC막패턴을 형성하는 단계;
    상기 SOC막패턴의 측벽에 저온산화막으로 형성된 스페이서를 형성하는 단계;
    상기 SOC막패턴을 제거하는 단계;
    상기 스페이서를 식각장벽으로 상기 폴리실리콘막을 식각하는 단계; 및
    식각된 상기 폴리실리콘막을 식각장벽으로 상기 피식각층을 식각하여 패턴을 형성하는 단계
    를 포함하는 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 SOC막패턴을 형성하는 단계는,
    상기 폴리실리콘막 상에 SOC막을 형성하는 단계;
    상기 SOC막 상에 반사방지막을 형성하는 단계;
    상기 반사방지막 상에 감광막패턴을 형성하는 단계; 및
    상기 감광막패턴을 식각장벽으로 상기 반사방지막 및 SOC막을 식각하는 단계
    를 포함하는 반도체 소자의 제조방법.
  3. 제2항에 있어서,
    상기 반사방지막은 실리콘을 함유하는 반사방지막, SOG(Spin On Glass)막 및 저온산화막으로 이루어진 그룹 중에서 선택된 어느 하나를 포함하는 반도체 소자의 제조방법.
  4. 제3항에 있어서,
    상기 실리콘을 함유하는 반사방지막은 상기 실리콘이 막 내에 10％∼50％의 함유량을 갖는 반도체 소자의 제조방법.
  5. 제2항에 있어서,
    상기 SOC막은 1000Å∼10000Å의 두께로 형성하는 반도체 소자의 제조방법.
  6. 제2항에 있어서,
    상기 SOC막을 식각하는 단계는,
    O2 또는 H2를 주 식각가스로 사용하여 진행하는 반도체 소자의 제조방법.
  7. 제6항에 있어서,
    상기 SOC막을 식각하는 단계는,
    상기 주 식각가스에 N2, COS, SO2, CO 및 Ar로 이루어진 그룹 중에서 선택된 어느 하나의 단독가스 또는 둘 이상의 혼합가스를 첨가하여 진행하는 반도체 소자의 제조방법.
  8. 제1항에 있어서,
    상기 스페이서는,
    23℃∼300℃의 온도에서 형성하는 반도체 소자의 제조방법.
  9. 제1항에 있어서,
    상기 스페이서는 원자층증착법(Atomic Layer Deposition) 또는 화학기상증착법(Chemical Vapor Deposition)으로 형성하는 반도체 소자의 제조방법.
  10. 제1항에 있어서,
    상기 SOC막패턴을 제거하는 단계는,
    O2를 이용한 플라즈마로 진행하는 반도체 소자의 제조방법.
  11. 제1항에 있어서,
    상기 폴리실리콘막을 식각하는 단계는,
    Cl2 및 BCl3를 주 식각가스로 사용하여 진행하는 반도체 소자의 제조방법.
  12. 제11항에 있어서,
    상기 폴리실리콘막을 식각하는 단계는,
    상기 주 식각가스에 CH4, C2H4, N2, SO2, CO 및 Ar로 이루어진 그룹 중에서 선택된 어느 하나의 단독가스 또는 둘 이상의 혼합가스를 첨가하여 진행하는 반도체 소자의 제조방법.
KR1020080027458A 2008-03-25 2008-03-25 반도체 소자의 제조방법 KR20090102174A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080027458A KR20090102174A (ko) 2008-03-25 2008-03-25 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080027458A KR20090102174A (ko) 2008-03-25 2008-03-25 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20090102174A true KR20090102174A (ko) 2009-09-30

Family

ID=41359682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080027458A KR20090102174A (ko) 2008-03-25 2008-03-25 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20090102174A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160095678A (ko) 2015-02-03 2016-08-12 (주)청송중앙알미늄 단열 슬라이딩 창호시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160095678A (ko) 2015-02-03 2016-08-12 (주)청송중앙알미늄 단열 슬라이딩 창호시스템

Similar Documents

Publication Publication Date Title
US7807578B2 (en) Frequency doubling using spacer mask
US7202174B1 (en) Method of forming micro pattern in semiconductor device
KR100880323B1 (ko) 플래시 메모리 소자의 제조 방법
US20160035571A1 (en) Lithography Using High Selectivity Spacers for Pitch Reduction
KR100955265B1 (ko) 반도체 소자의 미세패턴 형성방법
KR100965775B1 (ko) 반도체 소자의 미세패턴 형성방법
US20110183269A1 (en) Methods Of Forming Patterns, And Methods For Trimming Photoresist Features
US20110129991A1 (en) Methods Of Patterning Materials, And Methods Of Forming Memory Cells
KR101093241B1 (ko) 반도체 소자의 패턴 형성방법
JP2009027146A (ja) 介挿領域を有するスペーサマスクを用いた頻度の３倍化
CN102478763A (zh) 光刻方法
US20110300712A1 (en) Methods of Forming a Photoresist Pattern Using Plasma Treatment of Photoresist Patterns
CN102201365A (zh) 用于制造半导体器件的方法
US8409457B2 (en) Methods of forming a photoresist-comprising pattern on a substrate
KR20090102174A (ko) 반도체 소자의 제조방법
KR20100026198A (ko) 반도체 장치 제조 방법
KR100983724B1 (ko) 반도체 소자의 형성 방법
KR20110003033A (ko) 반도체 소자의 제조방법
KR100489360B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR20090098133A (ko) 반도체 소자의 패턴 형성 방법
KR101046747B1 (ko) 반도체 소자의 미세패턴 형성방법
US7199034B1 (en) Flash memory device and method for fabricating the same
KR20100003071A (ko) 반도체 장치 제조 방법
US20100105207A1 (en) Method for forming fine pattern of semiconductor device
KR20090027431A (ko) 반도체 소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination