KR20090100079A - Method for forming a pattern of semiconductor device - Google Patents

Method for forming a pattern of semiconductor device Download PDF

Info

Publication number
KR20090100079A
KR20090100079A KR1020080025461A KR20080025461A KR20090100079A KR 20090100079 A KR20090100079 A KR 20090100079A KR 1020080025461 A KR1020080025461 A KR 1020080025461A KR 20080025461 A KR20080025461 A KR 20080025461A KR 20090100079 A KR20090100079 A KR 20090100079A
Authority
KR
South Korea
Prior art keywords
pattern
barc
film
photoresist
forming
Prior art date
Application number
KR1020080025461A
Other languages
Korean (ko)
Inventor
양철훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080025461A priority Critical patent/KR20090100079A/en
Publication of KR20090100079A publication Critical patent/KR20090100079A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

PURPOSE: A method for forming a pattern of a semiconductor device is provided to minimize a process even if exposure and development process are performed twice since a process of patterning a BARC film capable of being omitted. CONSTITUTION: A method for forming a pattern of a semiconductor device is comprised of the steps: a BARC film(108) capable of being removed in developing a photoresist film is formed on a semiconductor; a first photoresist film is formed on the BARC film; an exposure of the first photoresist films is selectively performed; a first photo resist pattern is by developing the first photoresist films, and a first BARC pattern is formed since the BARC film exposed to the first photo resist pattern is together removed; the second photoresist films are formed on the first BARC pattern; and an exposure of the second photoresist films is selectively performed.

Description

반도체 소자의 패턴 형성 방법{Method for forming a pattern of semiconductor device}Method for forming a pattern of semiconductor device

본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 특히 노광 장비의 최대 해상도로 형성되는 패턴보다 절반의 피치를 갖는 미세한 패턴을 형성할 수 있는 반도체 소자의 패턴 형성 방법에 관한 것이다. The present invention relates to a method of forming a pattern of a semiconductor device, and more particularly to a pattern forming method of a semiconductor device capable of forming a fine pattern having a half pitch than a pattern formed at the maximum resolution of an exposure apparatus.

반도체 기판에는 게이트나 소자 분리막과 같은 다수의 요소들이 형성되며, 이러한 게이트 들을 전기적으로 연결시키기 위하여 금속 배선들이 형성된다. 금속 배선과 반도체 기판의 접합 영역(예를 들어, 트랜지스터의 소오스 또는 드레인)은 콘택 플러그에 의해 전기적으로 연결된다. A plurality of elements such as gates or device isolation layers are formed on the semiconductor substrate, and metal wirings are formed to electrically connect the gates. The junction region (eg, source or drain of the transistor) of the metal wiring and the semiconductor substrate is electrically connected by the contact plug.

이러한 게이트나 금속 배선 등은 대부분 패턴 형성 공정을 통해 형성된다. 즉, 반도체 기판상에 패터닝을 형성하고자 하는 식각 대상막, 예를 들면 게이트 적층막이나 도전막 또는 절연막을 형성하고 식각 대상막 상에 식각 마스크 패턴을 형성한 뒤 식각 마스크 패턴을 이용한 식각 공정으로 식각 대상막을 패터닝한다. 이러한 패턴 형성 공정을 통해 미세 패턴을 형성하는 것은 초소형 및 고성능의 반도체 소자를 형성하는데 반드시 필요한 공정으로써 매우 중요하다.Most of these gates and metal wirings are formed through a pattern forming process. That is, an etching target layer, for example, a gate stacked layer, a conductive layer, or an insulating layer, to be patterned on the semiconductor substrate is formed, an etching mask pattern is formed on the etching target layer, and then an etching process is performed using an etching mask pattern. Pattern the subject film. Forming a fine pattern through such a pattern forming process is very important as an essential step for forming a microminiature and high performance semiconductor device.

하지만, 패턴 형성 공정시 사용되는 장비의 한계로 인하여 형성할 수 있는 패턴의 크기는 한정되어 있으며 이러한 장비의 한계를 극복하는데 많은 어려움이 있다.However, due to the limitations of the equipment used in the pattern forming process, the size of the pattern that can be formed is limited and there are many difficulties in overcoming the limitation of such equipment.

본 발명은 포토 레지스트막에 대한 현상 공정시 함께 제거될 수 있는 BARC막을 사용하여 포토 레지스트막에 대한 현상 공정시 BARC막이 자동으로 패터닝되어 BARC막을 패터닝하는 공정을 생략할 수 있다.The present invention can omit the step of patterning the BARC film by automatically patterning the BARC film during the developing process for the photoresist film using the BARC film that can be removed together during the developing process for the photoresist film.

본 발명에 따른 반도체 소자의 패턴 형성 방법은, 포토 레지스트막에 대한 현상 공정시 함께 제거될 수 있는 BARC막을 반도체 기판상에 형성하는 단계와, 상기 BARC막 상에 제1 포토 레지스트막을 형성하는 단계와, 상기 제1 포토 레지스트막에 대해 선택적으로 노광을 실시하는 단계와, 상기 제1 포토 레지스트막에 대해 현상 공정을 실시하여 제1 포토 레지스트 패턴을 형성하되, 상기 제1 포토 레지스트 패턴으로 노출되는 상기 BARC막이 함께 제거되어 제1 BARC 패턴이 형성되는 단계와, 상기 제1 BARC 패턴 상에 제2 포토 레지스트막을 형성하는 단계와, 상기 제2 포토 레지스트막에 대해 선택적으로 노광을 실시하는 단계와, 상기 제2 포토 레지스트막에 대해 현상 공정을 실시하여 제2 포토 레지스트 패턴을 형성하되, 상기 제2 포토 레지스트 패턴으로 노출되는 상기 제1 BARC 패턴이 함께 제거되어 상기 제1 BARC 패턴에 비해 피치가 절반인 제2 BARC 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.The method of forming a pattern of a semiconductor device according to the present invention comprises the steps of: forming a BARC film on a semiconductor substrate, which can be removed together during a development process for a photoresist film, and forming a first photoresist film on the BARC film; Selectively exposing the first photoresist film and developing the first photoresist film to form a first photoresist pattern, wherein the first photoresist pattern is exposed to the first photoresist pattern. Removing the BARC film together to form a first BARC pattern, forming a second photoresist film on the first BARC pattern, selectively exposing the second photoresist film, and A development process is performed on the second photoresist film to form a second photoresist pattern, which is exposed to the second photoresist pattern. And removing the first BARC pattern together to form a second BARC pattern having a half pitch as compared with the first BARC pattern.

상기 반도체 기판과 상기 BARC막 사이에 하드 마스크막을 형성하는 단계를 더욱 포함할 수 있다. 상기 제1 BARC 패턴을 형성한 뒤 상기 제1 BARC 패턴을 식각 마스크로 하는 식각 공정으로 상기 하드 마스크막을 패터닝 하는 단계를 더욱 포함할 수 있다. 상기 제1 BARC 패턴을 형성한 뒤 상기 제1 포토 레지스트 패턴을 제거하는 단계를 더욱 포함할 수 있다. 상기 제2 BARC 패턴을 형성한 뒤 상기 제2 포토 레지스트 패턴을 제거하는 단계를 더욱 포함할 수 있다.The method may further include forming a hard mask layer between the semiconductor substrate and the BARC layer. After forming the first BARC pattern, the method may further include patterning the hard mask layer by an etching process using the first BARC pattern as an etching mask. After forming the first BARC pattern, the method may further include removing the first photoresist pattern. After forming the second BARC pattern, the method may further include removing the second photoresist pattern.

본 발명에 따르면 BARC막을 패터닝하는 공정을 생략할 수 있기 때문에 노광 장비의 최대 해상도로 형성되는 패턴보다 절반의 피치를 갖는 미세한 패턴을 형성하기 위하여 두 번의 노광 및 현상 공정을 실시하더라도 공정 단계를 최소화할 수 있다. 이에 따라, 공정 시간을 축소할 수 있고 생산성을 높일 수 있다.According to the present invention, since the process of patterning the BARC film can be omitted, the process steps can be minimized even if two exposure and development processes are performed to form a fine pattern having half the pitch than the pattern formed at the maximum resolution of the exposure equipment. Can be. Accordingly, process time can be shortened and productivity can be increased.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention.

그러나, 본 발명은 이하에서 설명하는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. 또한, 임의의 막이 다른 막 또는 반도체 기판 '상'에 형성된다고 기재된 경우 상기 임의의 막은 상기 다른 막 또는 상기 반도체 기판에 직접 접하여 형성될 수도 있고, 그 사이에 제3의 막이 개재되어 형성될 수도 있다. 또한, 도면에 도시된 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장될 수 있다.However, the present invention is not limited to the embodiments described below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application. In addition, when an arbitrary film is described as being formed on another film or on a semiconductor substrate, the arbitrary film may be formed in direct contact with the other film or the semiconductor substrate, or may be formed with a third film interposed therebetween. . In addition, the thickness or size of each layer shown in the drawings may be exaggerated for convenience and clarity of description.

도 1a 내지 도 1k는 본 발명의 제1 실시예에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.1A to 1K are cross-sectional views of a device for explaining a method of forming a pattern of a semiconductor device according to a first embodiment of the present invention.

도 1a를 참조하면, 반도체 기판(102) 상에 하드 마스크막으로써 제1 하드 마스크막(104)과 제2 하드 마스크막(106)을 형성한다. 제1 하드 마스크막(104)과 제2 하드 마스크막(106)은 후속하는 공정을 통해 선택적으로 식각되어 반도체 기판(102)을 패터닝하는 식각 마스크 패턴으로 사용된다. 제1 하드 마스크막(104)은 SiON으로 형성할 수 있고 제2 하드 마스크막(106)은 폴리 실리콘으로 형성할 수 있다.Referring to FIG. 1A, a first hard mask film 104 and a second hard mask film 106 are formed on the semiconductor substrate 102 as a hard mask film. The first hard mask film 104 and the second hard mask film 106 may be selectively etched through a subsequent process to be used as an etching mask pattern for patterning the semiconductor substrate 102. The first hard mask film 104 may be formed of SiON and the second hard mask film 106 may be formed of polysilicon.

제2 하드 마스크막(106) 상에는 제2 하드 마스크막(106)을 패터닝하기 위한 BARC(Bottom Anti-Reflection Coating)막(108)을 형성한다. BARC막(108)은 후속하는 노광 공정에서 난반사를 감소시켜 더욱 정밀한 패턴을 형성할 수 있도록 한다. 또한, BARC막(108)은 포토 레지스트막에 대한 현상(develop) 공정 시 노출되는 영역이 같이 현상되어 제거될 수 있는 물질로 형성하는 것이 바람직하다.A bottom anti-reflection coating (BARC) film 108 for patterning the second hard mask film 106 is formed on the second hard mask film 106. The BARC film 108 can reduce diffused reflections in subsequent exposure processes to form more precise patterns. In addition, the BARC film 108 is preferably formed of a material that can be developed by removing the exposed areas during the development process of the photoresist film.

도 1b를 참조하면, BARC막(108) 상에 제1 포토 레지스트막(110)을 형성한다.Referring to FIG. 1B, a first photoresist film 110 is formed on the BARC film 108.

도 1c를 참조하면, 제1 포토 레지스트막(110)에 대해 레티클(reticle, 도시하지 않음)을 이용한 노광 공정을 실시하여 패턴을 형성하고자 하는 영역에 대해 선택적으로 노광시켜 현상액에 대한 용해도를 변경시킨다. 이때, 노광 공정을 통해 노광되는 패턴의 피치는 노광 장비의 최대 해상도로 형성할 수 있다.Referring to FIG. 1C, an exposure process using a reticle (not shown) is performed on the first photoresist film 110 to selectively expose a region to form a pattern so as to change the solubility of the developer. . In this case, the pitch of the pattern exposed through the exposure process may be formed at the maximum resolution of the exposure equipment.

도 1d를 참조하면, 제1 포토 레지스트막(110)에 대해 현상 공정을 실시하여 전술한 공정에서 선택적으로 노광된 패턴을 제거하여 제1 포토 레지스트 패턴(110a)을 형성한다. 이때, 노출되는 BARC막(108) 또한 함께 제거되어 제1 BARC 패턴(108a)을 형성한다. 이와 같이, 현상 공정에서 노출되는 영역이 제거될 수 있는 물질로 BARC막을 형성함으로써, BARC막에 대한 패터닝 공정을 생략할 수 있어 공정 단계를 줄일 수 있다.Referring to FIG. 1D, the development process is performed on the first photoresist film 110 to remove the pattern selectively exposed in the above-described process to form the first photoresist pattern 110a. At this time, the exposed BARC film 108 is also removed to form the first BARC pattern 108a. As such, by forming the BARC film as a material from which the region exposed in the developing process can be removed, the patterning process for the BARC film can be omitted, thereby reducing the process steps.

도 1e를 참조하면, 제1 포토 레지스트 패턴(110a) 및 제1 BARC 패턴(108a)을 식각 마스크 패턴으로 하여 제2 하드 마스크막(106)을 식각하여 제2 하드 마스크 패턴(106a)을 형성한다. Referring to FIG. 1E, the second hard mask layer 106 is etched using the first photoresist pattern 110a and the first BARC pattern 108a as an etch mask pattern to form a second hard mask pattern 106a. .

도 1f를 참조하면, 제1 포토 레지스트 패턴(110a)을 제거한다. 제1 포토 레지스트 패턴(110a)은 레지스트 용매를 이용한 시너 스트립(thinner strip) 방법으로 제거할 수 있다. 하지만, 바로 이어지는 공정 단계에서 전체 구조 상부에 포토 레지스트막을 형성하기 때문에, 본 실시예와 달리 제1 포토 레지스트 패턴(110a)을 제거하는 공정을 생략할 수도 있다.Referring to FIG. 1F, the first photoresist pattern 110a is removed. The first photoresist pattern 110a may be removed by a thinner strip method using a resist solvent. However, since the photoresist film is formed over the entire structure in a subsequent process step, the process of removing the first photoresist pattern 110a may be omitted unlike the present embodiment.

도 1g를 참조하면, 제1 BARC 패턴(108a)을 포함하는 반도체 기판(102) 상에 제2 포토 레지스트막(112)을 형성한다. 이때, 제1 BARC 패턴(108a)이 잔류하기 때문에 제2 포토 레지스트막(112) 하부에 BARC막을 형성하는 공정을 별도로 진행할 필요가 없다.Referring to FIG. 1G, a second photoresist film 112 is formed on the semiconductor substrate 102 including the first BARC pattern 108a. At this time, since the first BARC pattern 108a remains, it is not necessary to separately perform the process of forming the BARC film under the second photoresist film 112.

도 1h를 참조하면, 제2 포토 레지스트막(112)에 대해 레티클(reticle, 도시 하지 않음)을 이용한 노광 공정을 실시하여 패턴을 형성하고자 하는 영역에 대해 선택적으로 노광시켜 현상액에 대한 용해도를 변경시킨다. 이때, 노광 공정을 통해 노광되는 패턴의 피치는 노광 장비의 최대 해상도로 형성할 수 있다.Referring to FIG. 1H, an exposure process using a reticle (not shown) is performed on the second photoresist film 112 to selectively expose a region to form a pattern to change the solubility of the developer. . In this case, the pitch of the pattern exposed through the exposure process may be formed at the maximum resolution of the exposure equipment.

한편, 이때 노광되는 패턴은 전술한 공정에서 형성된 제1 BARC 패턴(108a) 및 제2 하드 마스크 패턴(106a)의 개구부 사이의 중간 지점과 대응하도록 정렬하는 것이 바람직하다.Meanwhile, the exposed pattern may be aligned so as to correspond to an intermediate point between the openings of the first BARC pattern 108a and the second hard mask pattern 106a formed in the above-described process.

도 1i를 참조하면, 제2 포토 레지스트막(112)에 대해 현상 공정을 실시하여 전술한 공정에서 선택적으로 노광된 패턴을 제거하여 제2 포토 레지스트 패턴(112a)을 형성한다. 이때, 노출되는 제1 BARC막 패턴(108a) 또한 함께 제거되어 더욱 미세한 제2 BARC 패턴(108b)을 형성한다. 즉, 제2 BARC 패턴(108b)의 피치는 제1 BARC막 패턴(108a)의 피치의 절반이다. 이와 같이, 현상 공정에서 노출되는 영역이 제거될 수 있는 물질로 BARC막을 형성함으로써, BARC막에 대한 패터닝 공정을 생략할 수 있어 공정 단계를 줄일 수 있다.Referring to FIG. 1I, the development process is performed on the second photoresist film 112 to remove the pattern selectively exposed in the above-described process to form the second photoresist pattern 112a. At this time, the exposed first BARC film pattern 108a is also removed to form a finer second BARC pattern 108b. That is, the pitch of the second BARC pattern 108b is half the pitch of the first BARC film pattern 108a. As such, by forming the BARC film as a material from which the region exposed in the developing process can be removed, the patterning process for the BARC film can be omitted, thereby reducing the process steps.

도 1j를 참조하면, 제2 포토 레지스트 패턴(112a)을 제거한다. 제2 포토 레지스트 패턴(112a)은 레지스트 용매를 이용한 시너 스트립(thinner strip) 방법으로 제거할 수 있다. 하지만, 바로 이어지는 공정 단계에서 제2 BARC 패턴(108b)을 이용하여 하부에 형성된 제2 하드 마스크 패턴(106a)을 패터닝하기 때문에, 본 실시예와 달리 제2 포토 레지스트 패턴(112a)을 제거하지 않고 잔류시켜 패터닝 공정시 함께 식각 마스크 패턴으로 사용할 수도 있다.Referring to FIG. 1J, the second photoresist pattern 112a is removed. The second photoresist pattern 112a may be removed by a thinner strip method using a resist solvent. However, since the second hard mask pattern 106a formed at the bottom is patterned using the second BARC pattern 108b in the subsequent process step, unlike the present exemplary embodiment, the second photoresist pattern 112a is not removed. It may be left and used together as an etch mask pattern in the patterning process.

도 1k를 참조하면, 제2 BARC 패턴(108b)을 식각 마스크 패턴으로 하여 제2 하드 마스크 패턴(106a)을 패터닝하여 피치가 절반인 더욱 미세한 제2 하드 마스크 패턴(106b)을 형성한다. 즉, 제2 하드 마스크 패턴(106b)은 노광 장비의 최대 해상도로 형성할 수 있는 패턴의 절반의 피치로 형성할 수 있다. Referring to FIG. 1K, the second hard mask pattern 106a is patterned using the second BARC pattern 108b as an etch mask pattern to form a finer second hard mask pattern 106b having a half pitch. That is, the second hard mask pattern 106b may be formed at a pitch of half of the pattern that can be formed at the maximum resolution of the exposure equipment.

이후에, 도면에는 도시하지 않았지만 제2 하드 마스크 패턴(106b)을 식각 마스크 패턴으로 하는 식각 공정으로 제1 하드 마스크막(104) 및 반도체 기판(102)을 패터닝할 수 있다.Subsequently, although not shown in the drawing, the first hard mask film 104 and the semiconductor substrate 102 may be patterned by an etching process using the second hard mask pattern 106b as an etching mask pattern.

이와 같이, 본 발명의 제1 실시예에 따르면, 두 번의 노광 및 현상 공정을 통해 노광 장비의 최대 해상도로 형성할 수 있는 패턴보다 절반의 피치로 더욱 미세한 패턴을 형성할 수 있다. 또한, 포토 레지스트막에 대한 현상 공정시 제거될 수 있는 BARC막을 사용함으로써 BARC막에 대한 패터닝 공정을 생략할 수 있어 공정 시간을 단축할 수 있다.As described above, according to the first exemplary embodiment of the present invention, a finer pattern may be formed at half the pitch than the pattern which can be formed at the maximum resolution of the exposure apparatus through two exposure and development processes. In addition, by using a BARC film that can be removed during the development process for the photoresist film, the patterning process for the BARC film can be omitted, thereby reducing the process time.

도 2a 내지 도 2j는 본 발명의 제2 실시예에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.2A to 2J are cross-sectional views of a device for explaining a method of forming a pattern of a semiconductor device according to a second embodiment of the present invention.

도 2a를 참조하면, 반도체 기판(202) 상에 하드 마스크막으로써 제1 하드 마스크막(204)과 제2 하드 마스크막(206)을 형성한다. 제1 하드 마스크막(204)과 제2 하드 마스크막(206)은 후속하는 공정을 통해 선택적으로 식각되어 반도체 기판(202)을 패터닝하는 식각 마스크 패턴으로 사용된다. 제1 하드 마스크막(204)은 SiON으로 형성할 수 있고 제2 하드 마스크막(206)은 폴리 실리콘으로 형성할 수 있다.Referring to FIG. 2A, a first hard mask film 204 and a second hard mask film 206 are formed as a hard mask film on the semiconductor substrate 202. The first hard mask layer 204 and the second hard mask layer 206 may be selectively etched through a subsequent process to be used as an etching mask pattern for patterning the semiconductor substrate 202. The first hard mask layer 204 may be formed of SiON, and the second hard mask layer 206 may be formed of polysilicon.

제2 하드 마스크막(206) 상에는 제2 하드 마스크막(206)을 패터닝하기 위한 BARC막(208)을 형성한다. BARC막(208)은 후속하는 노광 공정에서 난반사를 감소시켜 보다 정밀한 패턴을 형성할 수 있도록 한다. 또한, BARC막(208)은 포토 레지스트막에 대한 현상 공정시 노출되는 영역이 같이 현상되어 제거될 수 있는 물질로 형성하는 것이 바람직하다.The BARC film 208 for patterning the second hard mask film 206 is formed on the second hard mask film 206. The BARC film 208 reduces diffused reflections in subsequent exposure processes to form more precise patterns. In addition, the BARC film 208 is preferably formed of a material which can be developed by removing the exposed areas during the development process for the photoresist film.

도 2b를 참조하면, BARC막(208) 상에 제1 포토 레지스트막(210)을 형성한다.Referring to FIG. 2B, a first photoresist film 210 is formed on the BARC film 208.

도 2c를 참조하면, 제1 포토 레지스트막(210)에 대해 레티클(도시하지 않음)을 이용한 노광 공정을 실시하여 패턴을 형성하고자 하는 영역에 대해 선택적으로 노광시켜 현상액에 대한 용해도를 변경시킨다. 이때, 노광 공정을 통해 노광되는 패턴의 피치는 노광 장비의 최대 해상도로 형성할 수 있다.Referring to FIG. 2C, the first photoresist film 210 is subjected to an exposure process using a reticle (not shown) to selectively expose a region to be formed with a pattern, thereby changing the solubility of the developer. In this case, the pitch of the pattern exposed through the exposure process may be formed at the maximum resolution of the exposure equipment.

도 2d를 참조하면, 제1 포토 레지스트막(210)에 대해 현상 공정을 실시하여 전술한 공정에서 선택적으로 노광된 패턴을 제거하여 제1 포토 레지스트 패턴(210a)을 형성한다. 이때, 노출되는 BARC막(208) 또한 함께 제거되어 제1 BARC 패턴(208a)을 형성한다. 이와 같이, 현상 공정에서 노출되는 영역이 제거될 수 있는 물질로 BARC막을 형성함으로써, BARC막에 대한 패터닝 공정을 생략할 수 있어 공정 단계를 줄일 수 있다.Referring to FIG. 2D, the development process is performed on the first photoresist film 210 to remove the pattern selectively exposed in the above-described process to form the first photoresist pattern 210a. At this time, the exposed BARC film 208 is also removed to form the first BARC pattern 208a. As such, by forming the BARC film as a material from which the region exposed in the developing process can be removed, the patterning process for the BARC film can be omitted, thereby reducing the process steps.

도 2e를 참조하면, 제1 포토 레지스트 패턴(210a)을 제거한다. 제1 포토 레지스트 패턴(210a)은 레지스트 용매를 이용한 시너 스트립(thinner strip) 방법으로 제거할 수 있다. 하지만, 바로 이어지는 공정 단계에서 전체 구조 상부에 포토 레지스트막을 형성하기 때문에, 본 실시예와 달리 제1 포토 레지스트 패턴(210a)을 제거하는 공정을 생략할 수도 있다.Referring to FIG. 2E, the first photoresist pattern 210a is removed. The first photoresist pattern 210a may be removed by a thinner strip method using a resist solvent. However, since the photoresist film is formed on the entire structure in a subsequent process step, the process of removing the first photoresist pattern 210a may be omitted, unlike the present embodiment.

도 2f를 참조하면, 제1 BARC 패턴(208a)을 포함하는 반도체 기판(202) 상에 제2 포토 레지스트막(212)을 형성한다. 제1 BARC 패턴(208a)이 잔류하기 때문에 제2 포토 레지스트막(212) 하부에 BARC막을 형성하는 공정을 별도로 진행할 필요가 없다.Referring to FIG. 2F, a second photoresist film 212 is formed on the semiconductor substrate 202 including the first BARC pattern 208a. Since the first BARC pattern 208a remains, it is not necessary to separately perform the process of forming the BARC film under the second photoresist film 212.

도 2g를 참조하면, 제2 포토 레지스트막(212)에 대해 레티클(도시하지 않음)을 이용한 노광 공정을 실시하여 패턴을 형성하고자 하는 영역에 대해 선택적으로 현상액에 대한 용해도를 변경시킨다. 이때, 노광 공정을 통해 노광되는 패턴의 피치는 노광 장비의 최대 해상도로 형성할 수 있다.Referring to FIG. 2G, the second photoresist film 212 is subjected to an exposure process using a reticle (not shown) to selectively change the solubility of the developer in the region where the pattern is to be formed. In this case, the pitch of the pattern exposed through the exposure process may be formed at the maximum resolution of the exposure equipment.

한편, 이때 노광되는 패턴은 전술한 공정에서 형성된 제1 BARC 패턴(208a) 의 개구부 사이의 중간 지점과 대응하도록 정렬하는 것이 바람직하다.On the other hand, the pattern exposed at this time is preferably aligned to correspond to the intermediate point between the opening of the first BARC pattern 208a formed in the above-described process.

도 2h를 참조하면, 제2 포토 레지스트막(212)에 대해 현상 공정을 실시하여 전술한 공정에서 선택적으로 노광된 패턴을 제거하여 제2 포토 레지스트 패턴(212a)을 형성한다. 이때, 노출되는 제1 BARC막 패턴(208a) 또한 함께 제거되어 더욱 미세한 제2 BARC 패턴(208b)을 형성한다. 즉, 제2 BARC 패턴(208b)의 피치는 제1 BARC막 패턴(208a)의 피치의 절반이다. 이와 같이, 현상 공정에서 노출되는 영역이 제거될 수 있는 물질로 BARC막을 형성함으로써, BARC막에 대한 패터닝 공정을 생략할 수 있어 공정 단계를 줄일 수 있다. 또한, 노광 장비의 최대 해상도로 형성할 수 있는 패턴의 피치의 절반으로 더욱 미세한 패턴을 형성할 수 있다. Referring to FIG. 2H, a development process is performed on the second photoresist film 212 to form a second photoresist pattern 212a by removing a pattern selectively exposed in the above-described process. At this time, the exposed first BARC film pattern 208a is also removed to form a finer second BARC pattern 208b. That is, the pitch of the second BARC pattern 208b is half the pitch of the first BARC film pattern 208a. As such, by forming the BARC film as a material from which the region exposed in the developing process can be removed, the patterning process for the BARC film can be omitted, thereby reducing the process steps. Further, a finer pattern can be formed with half the pitch of the pattern that can be formed at the maximum resolution of the exposure equipment.

도 2i를 참조하면, 제2 포토 레지스트 패턴(212a)을 제거한다. 제2 포토 레지스트 패턴(212a)은 레지스트 용매를 이용한 시너 스트립 방법으로 제거할 수 있 다. 하지만, 바로 이어지는 공정 단계에서 제2 BARC 패턴(208b)을 이용하여 하부에 형성된 제2 하드 마스크막(206)을 패터닝하기 때문에, 본 실시예와 달리 제2 포토 레지스트 패턴(212a)을 제거하지 않고 잔류시켜 패터닝 공정시 함께 식각 마스크 패턴으로 사용할 수도 있다.Referring to FIG. 2I, the second photoresist pattern 212a is removed. The second photoresist pattern 212a may be removed by a thin strip method using a resist solvent. However, since the second hard mask layer 206 formed under the second BARC pattern 208b is patterned in the subsequent process step, unlike the present exemplary embodiment, the second photoresist pattern 212a is not removed. It may be left and used together as an etch mask pattern in the patterning process.

도 2j를 참조하면, 제2 BARC 패턴(208b)을 식각 마스크 패턴으로 하여 제2 하드 마스크막(206)을 패터닝하여 제2 하드 마스크 패턴(206a)을 형성한다. 이때, 형성되는 제2 하드 마스크 패턴(206b)은 노광 장비의 최대 해상도로 형성할 수 있는 패턴의 피치의 절반으로 형성할 수 있다. Referring to FIG. 2J, the second hard mask layer 206 is patterned using the second BARC pattern 208b as an etch mask pattern to form a second hard mask pattern 206a. In this case, the second hard mask pattern 206b may be formed at half the pitch of the pattern that may be formed at the maximum resolution of the exposure equipment.

이후에, 도면에는 도시하지 않았지만 제2 하드 마스크 패턴(206b)을 식각 마스크 패턴으로 하는 식각 공정으로 제1 하드 마스크막(204) 및 반도체 기판(202)을 패터닝할 수 있다.Subsequently, although not shown in the drawing, the first hard mask layer 204 and the semiconductor substrate 202 may be patterned by an etching process using the second hard mask pattern 206b as an etching mask pattern.

이와 같이, 본 발명의 제2 실시예에 따르면, 두 번의 노광 및 현상 공정을 통해 노광 장비의 최대 해상도로 형성할 수 있는 패턴보다 절반의 피치로 더욱 미세한 패턴을 형성할 수 있다. 또한, 포토 레지스트막에 대한 현상 공정시 제거될 수 있는 BARC막을 사용함으로써 BARC막에 대한 패터닝 공정을 생략할 수 있어 공정 시간을 단축할 수 있다. 또한, 본 발명의 제1 실시예와 비교하여 하드 마스크막에 대한 패터닝 공정을 한 번만 실시해도 되기 때문에 공정 시간을 더욱 단축할 수 있다.As described above, according to the second exemplary embodiment of the present invention, a finer pattern may be formed at half the pitch than the pattern which can be formed at the maximum resolution of the exposure apparatus through two exposure and development processes. In addition, by using a BARC film that can be removed during the development process for the photoresist film, the patterning process for the BARC film can be omitted, thereby reducing the process time. In addition, compared with the first embodiment of the present invention, since the patterning process for the hard mask film may be performed only once, the process time can be further shortened.

도 1a 내지 도 1k는 본 발명의 제1 실시예에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.1A to 1K are cross-sectional views of a device for explaining a method of forming a pattern of a semiconductor device according to a first embodiment of the present invention.

도 2a 내지 도 2j는 본 발명의 제2 실시예에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.2A to 2J are cross-sectional views of a device for explaining a method of forming a pattern of a semiconductor device according to a second embodiment of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

102 : 반도체 기판 104 : 제1 하드 마스크막102 semiconductor substrate 104 first hard mask film

106 : 제2 하드 마스크막 106a, 106b ; 제2 하드 마스크 패턴106: second hard mask films 106a and 106b; Second hard mask pattern

108 : BARC막 108a : 제1 BARC 패턴108: BARC film 108a: first BARC pattern

108b : 제2 BARC 패턴 110 : 제1 포토 레지스트막108b: second BARC pattern 110: first photoresist film

110a : 제1 포토 레지스트 패턴 112 : 제2 포토 레지스트막110a: first photoresist pattern 112: second photoresist film

112a : 제2 포토 레지스트 패턴 112a: second photoresist pattern

Claims (5)

포토 레지스트막에 대한 현상 공정시 함께 제거될 수 있는 BARC막을 반도체 기판상에 형성하는 단계;Forming a BARC film on the semiconductor substrate, which can be removed together during the development process for the photoresist film; 상기 BARC막 상에 제1 포토 레지스트막을 형성하는 단계;Forming a first photoresist film on the BARC film; 상기 제1 포토 레지스트막에 대해 선택적으로 노광을 실시하는 단계;Selectively exposing the first photoresist film; 상기 제1 포토 레지스트막에 대해 현상 공정을 실시하여 제1 포토 레지스트 패턴을 형성하되, 상기 제1 포토 레지스트 패턴으로 노출되는 상기 BARC막이 함께 제거되어 제1 BARC 패턴이 형성되는 단계;Performing a development process on the first photoresist film to form a first photoresist pattern, wherein the BARC film exposed to the first photoresist pattern is removed together to form a first BARC pattern; 상기 제1 BARC 패턴 상에 제2 포토 레지스트막을 형성하는 단계;Forming a second photoresist film on the first BARC pattern; 상기 제2 포토 레지스트막에 대해 선택적으로 노광을 실시하는 단계;Selectively exposing the second photoresist film; 상기 제2 포토 레지스트막에 대해 현상 공정을 실시하여 제2 포토 레지스트 패턴을 형성하되, 상기 제2 포토 레지스트 패턴으로 노출되는 상기 제1 BARC 패턴이 함께 제거되어 상기 제1 BARC 패턴에 비해 피치가 절반인 제2 BARC 패턴을 형성하는 단계를 포함하는 반도체 소자의 패턴 형성 방법.A development process is performed on the second photoresist film to form a second photoresist pattern, wherein the first BARC pattern exposed to the second photoresist pattern is removed together to have a half pitch compared to the first BARC pattern. Forming a second BARC pattern is a pattern forming method of a semiconductor device. 제1항에 있어서,The method of claim 1, 상기 반도체 기판과 상기 BARC막 사이에 하드 마스크막을 형성하는 단계를 더욱 포함하는 반도체 소자의 패턴 형성 방법.And forming a hard mask film between the semiconductor substrate and the BARC film. 제2항에 있어서,The method of claim 2, 상기 제1 BARC 패턴을 형성한 뒤 상기 제1 BARC 패턴을 식각 마스크로 하는 식각 공정으로 상기 하드 마스크막을 패터닝 하는 단계를 더욱 포함하는 반도체 소자의 패턴 형성 방법.And forming the first BARC pattern, and then patterning the hard mask layer by an etching process using the first BARC pattern as an etch mask. 제1항에 있어서,The method of claim 1, 상기 제1 BARC 패턴을 형성한 뒤 상기 제1 포토 레지스트 패턴을 제거하는 단계를 더욱 포함하는 반도체 소자의 패턴 형성 방법.And removing the first photoresist pattern after forming the first BARC pattern. 제1항에 있어서,The method of claim 1, 상기 제2 BARC 패턴을 형성한 뒤 상기 제2 포토 레지스트 패턴을 제거하는 단계를 더욱 포함하는 반도체 소자의 패턴 형성 방법.And removing the second photoresist pattern after forming the second BARC pattern.
KR1020080025461A 2008-03-19 2008-03-19 Method for forming a pattern of semiconductor device KR20090100079A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080025461A KR20090100079A (en) 2008-03-19 2008-03-19 Method for forming a pattern of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080025461A KR20090100079A (en) 2008-03-19 2008-03-19 Method for forming a pattern of semiconductor device

Publications (1)

Publication Number Publication Date
KR20090100079A true KR20090100079A (en) 2009-09-23

Family

ID=41358497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080025461A KR20090100079A (en) 2008-03-19 2008-03-19 Method for forming a pattern of semiconductor device

Country Status (1)

Country Link
KR (1) KR20090100079A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379019B2 (en) 2014-10-06 2016-06-28 Samsung Electronics Co., Ltd. Methods of manufacturing a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379019B2 (en) 2014-10-06 2016-06-28 Samsung Electronics Co., Ltd. Methods of manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
US8338086B2 (en) Method of slimming radiation-sensitive material lines in lithographic applications
KR20070122049A (en) Forming method of fine pattern using double exposure process
KR20110025074A (en) Dual exposure track only pitch split process
JP2008066713A (en) Manufacturing method for flash memory device
CN101335184B (en) Method for forming fine pattern in semiconductor device
KR100843899B1 (en) Method for manufacturing of semiconductor device
KR20090100079A (en) Method for forming a pattern of semiconductor device
KR100972674B1 (en) Method of forming patterns in semiconductor device
KR20110077484A (en) Method of forming fine pattern for semicondutor device
KR101001483B1 (en) Method of forming a pattern of a semi conductor
KR100976664B1 (en) Method of forming a pattern of a semi conductor
KR20090019144A (en) Method of forming micro pattern for semiconductor device
KR100390948B1 (en) Method of forming a contact hole in a semiconductor device
KR20100026732A (en) Method for fabricating the semiconductor device
KR20090124327A (en) Method for forming fine pattern of semiconductor device
KR100257770B1 (en) Method for forming fine conduction film of semiconductor device
KR100955184B1 (en) Manufacturing method for semiconductor device
KR20020030600A (en) Method for forming the photo resist contact hole
KR100515372B1 (en) Method for forming fine pattern of semiconductor device
KR101095041B1 (en) Method for forming the fine pattern of semiconductor devices
KR100239435B1 (en) Semiconductor manufacturing method
KR20110108712A (en) Method for fabricating contact hole in semiconductor device
KR101094488B1 (en) Method of forming a pattern of a semi conductor
KR20030000839A (en) Method for forming contact hole of semiconductor device
KR20090093095A (en) Method for forming a patten of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination