KR101094488B1 - Method of forming a pattern of a semi conductor - Google Patents
Method of forming a pattern of a semi conductor Download PDFInfo
- Publication number
- KR101094488B1 KR101094488B1 KR1020090024933A KR20090024933A KR101094488B1 KR 101094488 B1 KR101094488 B1 KR 101094488B1 KR 1020090024933 A KR1020090024933 A KR 1020090024933A KR 20090024933 A KR20090024933 A KR 20090024933A KR 101094488 B1 KR101094488 B1 KR 101094488B1
- Authority
- KR
- South Korea
- Prior art keywords
- auxiliary
- pattern
- photoresist
- film
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 125
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 216
- 150000002500 ions Chemical class 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 53
- 239000002253 acid Substances 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 230000009477 glass transition Effects 0.000 claims description 8
- 230000018109 developmental process Effects 0.000 claims 6
- 230000007423 decrease Effects 0.000 claims 1
- 230000007261 regionalization Effects 0.000 claims 1
- 238000004925 denaturation Methods 0.000 abstract 1
- 230000036425 denaturation Effects 0.000 abstract 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 abstract 1
- 239000012528 membrane Substances 0.000 abstract 1
- 238000002834 transmittance Methods 0.000 description 5
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 4
- -1 hydrogen (H + ) ions Chemical class 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004971 Cross linker Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/7055—Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
- G03F7/70558—Dose control, i.e. achievement of a desired dose
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3088—Process specially adapted to improve the resolution of the mask
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 포토 레지스트 패턴 상에 보조막을 형성하고 보조막 상에 포토 레지스트막을 형성하고, 열처리 공정 또는 노광 공정을 통해 포토 레지스트 패턴 또는 포토 레지스트막의 H+ 이온을 보조막으로 확산시켜 보조막이 변성된 부분과 변성되지 않은 부분으로 분리한 뒤, 포토 레지스트막에 대한 현상 공정을 통해 H+ 이온이 확산되어 변성된 보조막도 함께 제거하여 포토 레지스트 패턴 사이에 변성되지 않은 보조막을 잔여시킬 수 있다.The present invention is a, picture photoresist pattern or the photoresist film H + ion resist to form the secondary film on a pattern forming film photoresist on the auxiliary membrane, through the heat-treating step or the exposure process relates to a pattern forming method of the semiconductor element After diffusion into an auxiliary layer, the auxiliary layer is separated into a denatured portion and an undenatured portion, and then a development process for the photoresist layer diffuses H + ions so that the denatured auxiliary layer is also removed together to prevent denaturation between the photoresist patterns. Unused auxiliary film may be left.
포토 레지스트, 보조막, 확산, 수소 이온 Photoresist, auxiliary film, diffusion, hydrogen ion
Description
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 특히 미세한 패턴을 형성하기 위한 반도체 소자의 패턴 형성 방법에 관한 것이다.The present invention relates to a method of forming a pattern of a semiconductor device, and more particularly to a method of forming a pattern of a semiconductor device for forming a fine pattern.
반도체 기판에는 게이트나 소자 분리막과 같은 다수의 요소들이 형성되며, 이러한 게이트 들을 전기적으로 연결시키기 위하여 금속 배선들이 형성된다. 금속 배선과 반도체 기판의 접합 영역(예를 들어, 트랜지스터의 소오스 또는 드레인)은 콘택 플러그에 의해 전기적으로 연결된다. A plurality of elements such as gates or device isolation layers are formed on the semiconductor substrate, and metal wirings are formed to electrically connect the gates. The junction region (eg, source or drain of the transistor) of the metal wiring and the semiconductor substrate is electrically connected by the contact plug.
이러한 게이트나 금속 배선 등은 대부분 패턴 형성 공정을 통해 형성된다. 즉, 반도체 기판상에 패터닝을 형성하고자 하는 식각 대상막, 예를 들면 게이트 적층막이나 도전막 또는 절연막을 형성하고 식각 대상막 상에 식각 마스크 패턴을 형성한 뒤 식각 마스크 패턴을 이용한 식각 공정으로 식각 대상막을 패터닝한다. 이러한 패턴 형성 공정을 통해 미세 패턴을 형성하는 것은 초소형 및 고성능의 반도체 소자를 형성하는데 반드시 필요한 공정으로써 매우 중요하다. 하지만, 패턴 형성 공정시 사용되는 장비의 한계로 인하여 형성할 수 있는 패턴의 크기는 한정되어 있으며 이러한 장비의 한계를 극복하는데 많은 어려움이 있다. Most of these gates and metal wirings are formed through a pattern forming process. That is, an etching target layer, for example, a gate stacking layer, a conductive layer, or an insulating layer, on which the patterning is to be formed is formed on the semiconductor substrate, and an etching mask pattern is formed on the etching target layer, followed by etching using an etching mask pattern. Pattern the subject film. Forming a fine pattern through such a pattern forming process is very important as an essential step for forming a microminiature and high performance semiconductor device. However, due to the limitations of the equipment used in the pattern forming process, the size of the pattern that can be formed is limited and there are many difficulties in overcoming the limitation of such equipment.
본 발명은 미세한 패턴을 형성하기 위한 반도체 소자의 패턴 형성 방법을 제공한다.The present invention provides a method of forming a pattern of a semiconductor device for forming a fine pattern.
본 발명의 제1 측면에 따른 반도체 소자의 패턴 형성방법은, 반도체 기판 상부의 식각 대상막 상에 포토 레지스트 패턴이 형성되는 단계; 상기 포토 레지스트 패턴을 포함한 상기 반도체 기판 상에 보조막이 형성되는 단계; 상기 보조막 중 상기 포토레지스트 패턴의 표면과 접하는 영역이 변성되어 상기 포토레지스트 패턴의 표면을 감싸는 제1 보조 패턴이 형성되는 단계; 상기 제1 보조 패턴을 포함한 상기 보조막의 상부에 포토 레지스트막이 형성되는 단계; 상기 보조막 중 상기 포토레지스트막과 접하는 영역이 변성되어 상기 제1 보조 패턴 상면에 접하는 제2 보조 패턴이 형성되며, 상기 보조막이 상기 포토레지스트 패턴 사이에만 잔류되는 단계; 및 상기 포토레지스트막, 상기 제1 및 제2 보조 패턴을 제거하여 상기 포토레지스트 패턴 및 상기 보조막을 포함하는 식각 마스크 패턴을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of forming a pattern of a semiconductor device, the method comprising: forming a photoresist pattern on an etching target layer on an upper surface of a semiconductor substrate; Forming an auxiliary layer on the semiconductor substrate including the photoresist pattern; Changing a region of the auxiliary layer in contact with the surface of the photoresist pattern to form a first auxiliary pattern surrounding the surface of the photoresist pattern; Forming a photoresist film on the auxiliary film including the first auxiliary pattern; Changing a region of the auxiliary layer in contact with the photoresist layer to form a second auxiliary pattern in contact with an upper surface of the first auxiliary pattern, wherein the auxiliary layer remains only between the photoresist patterns; And removing the photoresist layer, the first and second auxiliary patterns to form an etch mask pattern including the photoresist pattern and the auxiliary layer.
본 발명의 제2 측면에 따른 반도체 소자의 패턴 형성방법은, 제1 영역 및 제1 영역보다 넓은 폭 또는 피치의 패턴이 형성되는 제2 영역을 포함하는 반도체 기판이 제공되는 단계; 상기 반도체 기판상에 식각 대상막과 포토 레지스트 패턴이 순차로 형성되는 단계; 상기 포토레지스트 패턴을 포함한 상기 반도체 기판상에 보조막이 형성되는 단계; 상기 보조막 중 상기 포토레지스트 패턴의 표면과 접하는 영역이 변성되어 상기 포토레지스트 패턴의 표면을 감싸는 제1 보조 패턴이 형성되는 단계; 상기 제1 보조 패턴을 포함한 상기 보조막의 상부에 포토 레지스트막이 형성되는 단계; 상기 보조막 중 상기 포토레지스트막과 접하는 영역이 변성되어 상기 제1 보조 패턴 상면에 접하는 제2 보조 패턴이 형성되며, 상기 보조막이 상기 포토레지스트 패턴 사이에만 잔류되는 단계; 및 상기 포토레지스트막, 상기 제1 및 제2 보조 패턴을 제거하여 상기 포토레지스트 패턴 및 상기 보조막을 포함하는 식각 마스크 패턴을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of forming a pattern of a semiconductor device, the method including: providing a semiconductor substrate including a first region and a second region in which a pattern having a width or pitch larger than that of the first region is formed; Sequentially forming an etching target layer and a photoresist pattern on the semiconductor substrate; Forming an auxiliary layer on the semiconductor substrate including the photoresist pattern; Changing a region of the auxiliary layer in contact with the surface of the photoresist pattern to form a first auxiliary pattern surrounding the surface of the photoresist pattern; Forming a photoresist film on the auxiliary film including the first auxiliary pattern; Changing a region of the auxiliary layer in contact with the photoresist layer to form a second auxiliary pattern in contact with an upper surface of the first auxiliary pattern, wherein the auxiliary layer remains only between the photoresist patterns; And removing the photoresist layer, the first and second auxiliary patterns to form an etch mask pattern including the photoresist pattern and the auxiliary layer.
상기 포토레지스트 패턴은 지용성인 것을 이용하여 형성하며, 상기 보조막은 수용성인 것을 이용하여 형성하는 것이 바람직하다.It is preferable that the photoresist pattern is formed using a fat-soluble one, and the auxiliary film is formed using a water soluble one.
상기 보조막이 형성되는 단계 이 후, 상기 포토레지스트 패턴과 상기 보조막의 유리 전이 온도보다 높은 온도로 베이킹 공정을 실시하는 단계를 더 포함한다.After the forming of the auxiliary layer, the method may further include performing a baking process at a temperature higher than the glass transition temperature of the photoresist pattern and the auxiliary layer.
상기 제1 및 제2 보조 패턴은 상기 포토 레지스트막과 동시에 제거된다. 상기 제1 및 제2 보조 패턴은 상기 포토 레지스트막의 현상 공정시 제거된다.The first and second auxiliary patterns are removed at the same time as the photoresist film. The first and second auxiliary patterns are removed during the development process of the photoresist film.
상기 제1 및 제2 보조 패턴은 상기 보조막에 H+ 이온이 확산되어 형성된다.The first and second auxiliary patterns are formed by diffusion of H + ions into the auxiliary layer.
상기 제1 보조 패턴은 열처리 공정으로 형성한다.The first auxiliary pattern is formed by a heat treatment process.
상기 포토 레지스트 패턴 사이의 거리는 상기 포토 레지스트 패턴 폭의 3배로 형성한다.The distance between the photoresist patterns is formed three times the width of the photoresist pattern.
상기 제1 영역에 형성되는 상기 포토 레지스트 패턴 사이의 거리는 상기 제1 영역에 형성되는 상기 포토 레지스트 패턴 폭의 3배로 형성한다.The distance between the photoresist patterns formed in the first region is three times the width of the photoresist pattern formed in the first region.
상기 제1 보조 패턴의 두께는 상기 포토레지스트 패턴의 폭과 동일하다.The thickness of the first auxiliary pattern is equal to the width of the photoresist pattern.
상기 제2 보조 패턴은 상기 포토레지스트막을 노광하여 형성한다.The second auxiliary pattern is formed by exposing the photoresist film.
상기 제2 보조 패턴을 형성하기 위한 상기 포토레지스트막의 노광 공정시, 상기 제1 영역과 상기 제2 영역에 조사되는 노광량을 각각 다르게 설정한다.During the exposure process of the photoresist film for forming the second auxiliary pattern, an exposure amount irradiated to the first region and the second region is set differently.
상기 포토 레지스트막에 대한 노광 공정시 상기 제1 영역에 조사되는 노광량은 상기 제2 영역 조사되는 노광량보다 작은 것이 바람직하다.The exposure amount irradiated to the first region during the exposure process to the photoresist film is preferably smaller than the exposure amount irradiated to the second region.
상기 포토 레지스트막에 대한 노광 공정시 상기 제1 영역에 조사되는 노광량이 클수록 상기 제1 영역에 잔류되는 상기 보조막의 높이는 낮아진다.The greater the exposure amount irradiated to the first region during the exposure process to the photoresist film, the lower the height of the auxiliary film remaining in the first region.
상기 제2 보조 패턴은 상기 제2 영역 중 상기 제1 영역과의 경계 부분을 제외한 전체에 형성된다.The second auxiliary pattern is formed in the entirety of the second region except for a boundary portion with the first region.
상기 포토 레지스트막에 대한 노광 공정시 상기 제1 영역과 상기 제2 영역 사이의 상기 포토 레지스트막은 노광되지 않는다.In the exposing process of the photoresist film, the photoresist film between the first region and the second region is not exposed.
본 발명의 제3 측면에 따른 반도체 소자의 패턴 형성방법은, 반도체 기판상에 포토 레지스트 패턴이 형성되는 단계; 상기 포토 레지스트 패턴 상에 보조막이 형성되는 단계; 상기 반도체 기판에 대해 열처리 공정을 실시하여 상기 보조막 중 상기 포토 레지스트 패턴의 표면과 접하여 상기 포토레지스트 패턴을 감싸는 영역을 포토 레지스트에 대한 현상 공정시 제거 가능하도록 변성시키는 단계; 상기 보조막 상에 포토 레지스트막이 형성되는 단계; 상기 포토 레지스트 막에 대해 노광 공정을 실시하여 상기 보조막 중 상기 포토 레지스트막과 접하는 영역을 포토 레지스트에 대한 현상 공정시 제거 가능하도록 변성시키되, 상기 포토 레지스트 패턴 사이에는 변성되지 않은 상기 보조막이 잔여되는 단계; 및 노광된 상기 포토 레지스트막에 대해 현상 공정을 실시하여 제거하되, 변성된 상기 보조막이 함께 제거되어 상기 포토 레지스트 패턴과 상기 변성되지 않은 보조막이 잔류하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of forming a pattern of a semiconductor device, the method including: forming a photoresist pattern on a semiconductor substrate; Forming an auxiliary layer on the photoresist pattern; Performing a heat treatment process on the semiconductor substrate to modify a region of the auxiliary layer in contact with a surface of the photoresist pattern to surround the photoresist pattern so as to be removable during a development process with respect to the photoresist; Forming a photoresist film on the auxiliary film; An exposure process is performed on the photoresist film to modify a region of the auxiliary film in contact with the photoresist film so that the photoresist film may be removed during a development process for the photoresist, and the unmodified auxiliary film remains between the photoresist patterns. step; And performing a development process on the exposed photoresist film, wherein the modified auxiliary film is removed together to leave the photoresist pattern and the unmodified auxiliary film.
상기 보조막은 상기 포토 레지스트 패턴 또는 상기 포토 레지스트막으로부터 산(acid)이 확산되어 포토 레지스트에 대한 현상 공정시 제거 가능하도록 변성된다.The auxiliary film is modified so that an acid is diffused from the photoresist pattern or the photoresist film so that the auxiliary film can be removed during the development process for the photoresist.
상기 보조막은 상기 포토 레지스트 패턴 또는 상기 포토 레지스트막으로부터 H+ 이온이 확산되어 포토 레지스트에 대한 현상 공정시 제거 가능하도록 변성된다.The auxiliary film is modified to be removable during development of the photoresist by diffusing H + ions from the photoresist pattern or the photoresist film.
상기 포토레지스트 패턴은 지용성인 것을 이용하여 형성하며, 상기 보조막은 수용성인 것을 이용하여 형성하는 것이 바람직하다.It is preferable that the photoresist pattern is formed using a fat-soluble one, and the auxiliary film is formed using a water soluble one.
상기 보조막이 형성되는 단계 이 후, 상기 포토레지스트 패턴과 상기 보조막의 유리 전이 온도보다 높은 온도로 베이킹 공정을 실시하는 단계를 더 포함한다.After the forming of the auxiliary layer, the method may further include performing a baking process at a temperature higher than the glass transition temperature of the photoresist pattern and the auxiliary layer.
본 발명의 제4 측면에 따른 반도체 소자의 패턴 형성방법은, 반도체 기판 상부의 식각 대상막 상에 식각 보조 패턴이 형성되는 단계; 상기 식각 보조 패턴을 포함한 상기 반도체 기판상에 보조막이 형성되는 단계; 상기 보조막 중 상기 식각 보조 패턴 표면과 접하는 영역이 변성되어 상기 식각 보조 패턴을 감싸는 제1 보조 패턴이 형성되는 단계; 상기 식각 보조 패턴 사이에만 상기 보조막이 잔류되도록 상기 보조막 중 상기 제1 보조 패턴의 상면과 접하는 영역을 변성시켜 제2 보조 패턴을 형성하는 단계; 및 상기 제1 및 제2 보조 패턴을 제거하여 상기 식각 보조 패턴 및 잔류하는 상기 보조막을 포함하는 식각 마스크 패턴을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of forming a pattern of a semiconductor device, the method comprising: forming an etching assistant pattern on an etching target layer on an upper surface of a semiconductor substrate; Forming an auxiliary layer on the semiconductor substrate including the etching assistant pattern; Forming a first auxiliary pattern surrounding the etch auxiliary pattern by changing a region of the auxiliary layer in contact with the surface of the etch auxiliary pattern; Forming a second auxiliary pattern by modifying a region of the auxiliary layer in contact with an upper surface of the first auxiliary pattern such that the auxiliary layer remains only between the etching auxiliary patterns; And removing the first and second auxiliary patterns to form an etching mask pattern including the etching assistant pattern and the remaining auxiliary layer.
본 발명의 제5 측면에 따른 반도체 소자의 패턴 형성방법은, 제1 영역 및 제2 영역을 포함하는 반도체 기판상에 식각 대상막 및 식각 보조 패턴을 순차로 형성하되, 상기 식각 보조 패턴은 상기 제1 영역보다 상기 제2 영역에 더욱 넓은 폭 또는 피치로 형성되는 단계; 상기 식각 보조 패턴을 포함한 상기 반도체 기판상에 보조막이 형성되는 단계; 상기 보조막 중 상기 식각 보조 패턴 표면과 접하는 영역이 변성되어 상기 식각 보조 패턴을 감싸는 제1 보조 패턴이 형성되는 단계; 상기 식각 보조 패턴 사이에만 상기 보조막이 잔류되도록 상기 보조막 중 상기 제1 보조 패턴의 상면과 접하는 영역을 변성시켜 제2 보조 패턴을 형성하는 단계; 및 상기 제1 및 제2 보조 패턴을 제거하여 상기 식각 보조 패턴 및 잔류하는 상기 보조막을 포함하는 식각 마스크 패턴을 형성하는 단계를 포함한다.In the method of forming a pattern of a semiconductor device according to the fifth aspect of the present invention, an etching target layer and an etching assistant pattern are sequentially formed on a semiconductor substrate including a first region and a second region, and the etching assistant pattern is formed in the second substrate. Forming a wider width or pitch in the second region than in one region; Forming an auxiliary layer on the semiconductor substrate including the etching assistant pattern; Forming a first auxiliary pattern surrounding the etch auxiliary pattern by changing a region of the auxiliary layer in contact with the surface of the etch auxiliary pattern; Forming a second auxiliary pattern by modifying a region of the auxiliary layer in contact with an upper surface of the first auxiliary pattern such that the auxiliary layer remains only between the etching auxiliary patterns; And removing the first and second auxiliary patterns to form an etching mask pattern including the etching assistant pattern and the remaining auxiliary layer.
상기 제2 보조 패턴을 형성하는 단계는, 상기 보조막 상에 상기 식각 보조 패턴과 동일한 물질막을 형성하는 단계, 및 상기 식각 보조 패턴과 동일한 물질막에 접촉된 상기 보조막을 제2 보조 패턴으로 형성하는 단계를 더 포함한다.The forming of the second auxiliary pattern may include forming a material film identical to the etch auxiliary pattern on the auxiliary film, and forming the auxiliary film in contact with the same material film as the etch auxiliary pattern as a second auxiliary pattern. It further comprises a step.
상기 제1 및 제2 보조 패턴은 상기 식각 보조 패턴 또는 상기 식각 보조 패턴과 동일한 물질막으로부터 H+ 이온이 상기 보조막으로 확산되어 형성된다.The first and second auxiliary patterns are formed by diffusing H + ions into the auxiliary layer from the same material layer as the etching assistant pattern or the etching assistant pattern.
상기 식각 보조 패턴은 지용성인 것을 이용하여 형성하며, 상기 보조막은 수용성인 것을 이용하여 형성하는 것이 바람직하다.The etching assistant pattern is formed using a fat-soluble, and the auxiliary layer is preferably formed using a water-soluble one.
상기 보조막이 형성되는 단계 이 후, 상기 식각 보조 패턴과 상기 보조막의 유리 전이 온도보다 높은 온도로 베이킹 공정을 실시하는 단계를 더 포함한다After the forming of the auxiliary layer, the method may further include performing a baking process at a temperature higher than a glass transition temperature of the etching assistant pattern and the auxiliary layer.
본 발명의 반도체 소자의 패턴 형성 방법에 따르면, 포토 레지스트 패턴을 형성한 뒤 포토 레지스트막에 대한 한 번의 노광 및 현상 공정을 통해 포토 레지스트 패턴 사이에 보조막을 형성함으로써, 포토 레지스트 패턴에 비해 절반의 피치를 갖는 미세한 식각 마스크 패턴을 형성할 수 있다. According to the method for forming a pattern of a semiconductor device of the present invention, after forming a photoresist pattern, an auxiliary film is formed between the photoresist patterns through one exposure and development process of the photoresist film, thereby halving the pitch of the photoresist pattern. It is possible to form a fine etching mask pattern having a.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention.
그러나, 본 발명은 이하에서 설명하는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. 또한, 임의의 막이 다른 막 또는 반도체 기판 '상'에 형성된다고 기재된 경우 상기 임의의 막은 상기 다른 막 또는 상기 반도체 기판에 직접 접하여 형성될 수도 있고, 그 사이에 제3의 막이 개재되어 형성될 수도 있다. 또한, 도면에 도시된 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장될 수 있다.However, the present invention is not limited to the embodiments described below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention. It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are intended to provide further explanation of the invention as claimed. In addition, when an arbitrary film is described as being formed on another film or on a semiconductor substrate, the arbitrary film may be formed in direct contact with the other film or the semiconductor substrate, or may be formed with a third film interposed therebetween. . In addition, the thickness or size of each layer shown in the drawings may be exaggerated for convenience and clarity of description.
도 1a 내지 도 1i는 본 발명에 따른 반도체 소자의 패턴 형성 방법의 일실시 예를 설명하기 위하여 도시한 소자의 단면도이다.1A to 1I are cross-sectional views of devices illustrated to explain one embodiment of a method for forming a pattern of a semiconductor device according to the present invention.
도 1a를 참조하면, 제1 영역(A) 및 제2 영역(B)을 포함하는 반도체 기판(100)을 구비한다. 제1 영역(A)은 제2 영역(B)보다 조밀한 패턴이 형성되는 영역으로써, 제2 영역(B)에 형성되는 패턴의 폭 또는 피치는 제1 영역(A)에 형성되는 패턴의 폭 또는 피치보다 크다. 예를 들어, 제1 영역(A)은 낸드 플래시 메모리 소자의 셀 영역이고 제2 영역(B)은 낸드 플래시 메모리 소자의 주변 회로 영역일 수 있다. 또한, 제1 영역(A)과 제2 영역(B) 사이의 영역은 낸드 플래시 메모리 소자의 패드(pad)를 형성하기 위한 영역일 수 있다.Referring to FIG. 1A, a
반도체 기판(100) 상에 식각 대상막(102)을 형성한다. 식각 대상막(102)은 패턴을 형성하고자 하는 막으로서, 콘택홀을 형성하기 위한 절연막이나 게이트를 형성하기 위한 게이트 적층막 등을 포함할 수 있다.An
식각 대상막(102) 상에는 식각 대상막(102)을 패터닝하기 위하여 하드 마스크막(104), 반사 방지막(106) 및 제1 포토레지스트막(108)을 형성한다. 반사 방지막(106)은 포토 레지스트막(108)에 대한 노광 공정시 포토 레지스트막(108)의 하부에서 반사되는 광을 감소시켜 노광 공정의 해상도를 높일 수 있는 반사 방지막으로써 역할을 한다.The
한편, 하드 마스크막(104)과 반사 방지막(106)은 제1 포토레지스트막(108)과 같이 유동성이 있는 막으로 형성함으로써, 하드 마스크막(104)과 반사 방지막(106) 및 제1 포토 레지스트막(108)을 동일한 공정 장치 내에서 연속적으로 형성하는 것이 바람직하다. 이를 위하여, 하드 마스크막(104)은 SOC(Spin On Carbon)막으로 형 성하고, 반사 방지막(106)은 Si함유 BARC(Bottom Anti-Reflection Coating)막으로 형성할 수 있다.On the other hand, the
도 1b를 참조하면, 제1 포토 레지스트막(108; 도 1a 참조)에 대해 노광 및 현상 공정을 실시하여 식각 보조 패턴, 즉 제1 포토 레지스트 패턴(108a)을 형성한다. Referring to FIG. 1B, an exposure and development process is performed on the first photoresist film 108 (see FIG. 1A) to form an etch assist pattern, that is, the
이때 조밀한 패턴이 형성되는 반도체 기판(100)의 제1 영역(A) 상에 형성되는 제1 포토 레지스트 패턴(108a)의 피치나 폭은 노광 및 현상 공정을 통해 구현할 수 있는 최소의 크기로 형성하는 것이 바람직하다. 제1 영역(A)에 형성되는 제1 포토 레지스트 패턴(108a)의 폭(W1)과 피치는 식각 대상막(102)에 형성하고자 하는 패턴의 폭과 피치와 유사하게 형성하며, 제1 영역(A)에 형성되는 제1 포토 레지스트 패턴(108a) 사이의 거리(W2)는 제1 포토 레지스트 패턴(108a)의 폭(W1)의 3배 정도로 형성하는 것이 바람직하다. 한편, 제2 영역(B)과 인접한 제1 영역(A)에 형성되는 제1 포토 레지스트 패턴(108a)의 폭은 제1 영역(A)에 형성되는 다른 제1 포토 레지스트 패턴(108a)의 폭보다 크게 형성함으로써, 제2 영역(B)과의 패턴 밀도 차이에 의한 디싱 현상 등의 문제점을 최소화할 수 있다.At this time, the pitch or width of the
또한, 반도체 기판(100)의 제2 영역(B) 상에 형성되는 제1 포토 레지스트 패턴(108a)의 피치나 폭은 반도체 기판(100)의 제1 영역(A) 상에 형성되는 제1 포토 레지스트 패턴(108a)의 피치나 폭보다 크게 형성할 수 있으며, 바람직하게는 반도체 기판(100)의 제2 영역(B)의 식각 대상막(102)을 패터닝하기 위하여 형성하는 식각 마스크 패턴과 유사하게 형성할 수 있다.In addition, the pitch or width of the
제1 포토레지스트 패턴(108a)은 후속 공정에서 코팅되는 보조막에 의해 용해될 수 있다. 이를 방지하기 위해, 제1 포토레지스트 패턴(108a)을 형성한 후, 제1 포토레지스트 패턴(108a)을 경화시키는 공정을 실시한다. 제1 포토레지스트 패턴(108a)을 경화시키는 공정은 열처리 공정을 통해 실시될 수 있다. 제1 포토레지스트 패턴(108a)을 열처리하면, 제1 포토레지스트 패턴(108a)은 크로스 링킹(cross linking)되어 경화된다. 한편, 상술한 열처리 공정을 통해 제1 포토레지스트 패턴(108a)에 포함된 TAG(Thermal Acid Generator)를 활성화시킬 수 있다. The
또한 제1 포토 레지스트 패턴(108a)의 크로스 링킹 또는 TAG 활성화를 더욱 용이하게 하기 위하여, 제1 포토 레지스트막(108; 도 1a 참조)을 형성할 때 제1 포토 레지스트막(108; 도 1a 참조)에 크로스 링커(cross linker)또는 TAG를 더욱 첨가할 수 있다.Further, in order to facilitate cross linking or TAG activation of the
그리고 제1 포토레지스트 패턴(108a)이 후속 공정에서 코팅되는 보조막에 의해 용해되는 것을 방지하기 위해 제1 포토 레지스트막(108; 도 1a 참조)을 형성할 때 제1 포토 레지스트막(108; 도 1a 참조)은 보조막과 다른 특성의 물질을 이용하여 형성할 수 있다. 예를 들어 후속 공정에서 형성되는 보조막이 수용성인 경우, 제1 포토 레지스트막(108; 도 1a 참조)은 지용성으로 형성하여 후속 공정에서 코팅되는 보조막에 의해 제1 포토레지스트 패턴(108a)이 용해되는 현상을 더욱 개선할 수 있다.And forming the first photoresist film 108 (see FIG. 1A) to prevent the
도 1c를 참조하면, 제1 포토 레지스트 패턴(108a)을 포함하는 반사 방지막(106) 상에 보조막(110)을 형성한다. 보조막(110)은 제1 영역(A)에 형성된 제1 포토 레지스트 패턴(108a)들 사이의 공간을 완전히 채우면서 제1 포토 레지스트 패턴(108a)들을 충분히 덮을 수 있는 두께로 형성한다. 한편, 제2 영역(B)에 형성된 제1 포토레지스트 패턴(108a)들 사이의 간격이 제1 영역(A)에 형성된 제1 포토레지스트 패턴(108a)들 사이의 간격에 비해 넓다. 따라서 제2 영역(B)에 형성된 보조막(110)은 제2 영역(B)에 형성된 제1 포토레지스트 패턴(108a)들 사이의 공간을 채우지 못하여 제1 포토 레지스트 패턴(108a)의 단차를 따라 형성될 수 있다.Referring to FIG. 1C, the
보조막(110)은 반사 방지막으로써 역할을 수행할 수 있을 뿐 아니라 수소 이온(H+)과 같은 산이 공급되면 산과 반응하여 현상액에 용해될 수 있도록 변성되는 DBARC(Developer Soluble BARC)를 이용하여 형성할 수 있다. The
도 2는 DBARC막과 포토 레지스트막에 대해 동시에 현상 공정이 실시된 SEM(Scanning Electron Microscope) 사진이다.FIG. 2 is a SEM (Scanning Electron Microscope) photograph in which a developing process is simultaneously performed on a DBARC film and a photoresist film.
도 2를 참조하면, DBARC막(D) 상에 포토 레지스트막을 형성한 뒤, 포토 레지스트막에 대해 노광 및 현상 공정을 실시하여 포토 레지스트 패턴(P)을 형성하는 경우, DBARC막(D)에 대해 별도의 식각 공정을 실시하지 않더라도 포토 레지스트 패턴(P)에 대한 현상 공정시 DBARC막(D)도 함께 식각되어 패터닝된다. 이는, 노광 공정을 통해 포토 레지스트 패턴(P)에 발생된 수소 (H+ )이온과 같은 산(acid)이 DBARC막(D)과 포토레지스트 패턴(P)의 경계로 확산되어, 산(acid)이 확산된 영역의 DBARC막(D)이 현상 가능한 상태로 변성되어 포토 레지스트막에 대한 현상 공정시 함께 제거되기 때문이다.Referring to FIG. 2, in the case where the photoresist film is formed on the DBARC film D, the photoresist film is exposed and developed to form the photoresist pattern P, the DBARC film D is formed. Even if a separate etching process is not performed, the DBARC film D is also etched and patterned in the development process for the photoresist pattern P. FIG. This is because an acid such as hydrogen (H + ) ions generated in the photoresist pattern P through the exposure process is diffused to the boundary between the DBARC film D and the photoresist pattern P, thereby acid. This is because the DBARC film D in the diffused region is denatured to a developable state and removed together during the development process for the photoresist film.
또한 도 1c를 참조하면, 도 2에서 전술한 바와 같은 특성을 나타내는 DBARC막을 이용하여 형성된 보조막(110)은 지용성의 제1 포토레지스트 패턴(108a)과 다르게 수용성을 띄는 물질을 이용하여 형성하는 것이 바람직하다. 이와는 달리 제1 포토레지스트 패턴(108a)이 수용성인 경우, 보조막(110)은 지용성으로 형성될 수 있다. 이와 같이 제1 포토레지스트 패턴(108a)과 다른 특성을 띄는 물질을 이용하여 보조막(110)을 형성하면, 유동성이 있는 상태의 보조막(110)을 제1 포토레지스트 패턴(108a)의 상부에 형성하더라도 제1 포토레지스트 패턴(108a)이 용해되는 문제가 발생하지 않는다.In addition, referring to FIG. 1C, the
보조막(110) 형성 후, 제1 포토레지스트 패턴(108a)의 표면 거칠기(Roughness)를 개선하기 위해 베이킹(baking) 공정을 더 실시할 수 있다. 제1 포토레지스트 패턴(108a)의 표면 거칠기를 개선하기 위해서는 제1 포토레지스트 패턴(108a) 및 보조막(110)의 유리 전이 온도(Tg : Glass Transition Temperature)이상으로 베이킹 공정을 실시해야 한다. 제1 포토레지스트 패턴(108a) 및 보조막(110)이 서로 다른 특성(즉, 수용성 및 지용성)을 가지므로 제1 포토레지스트 패턴(108a) 및 보조막(110)의 계면 에너지는 높다. 따라서, 유리 전이 온도 이상으로 베이킹 공정을 실시하면, 제1 포토레지스트 패턴(108a)과 보조막(110) 사이의 계면 에너지가 최소화되도록 제1 포토레지스트 패턴(108a)의 분자가 이동하므로 제1 포토레지스트 패턴(108a)의 표면 거칠기가 개선될 수 있다. After the
도 1d를 참조하면, 제1 포토 레지스트 패턴(108a)과 보조막(110)의 계면에 제1 보조 패턴(110a)을 형성한다. 제1 보조 패턴(110a)의 형성을 위해서는 제1 포 토레지스트 패턴(108a)에 포함된 수소 이온(H+ )과 같은 산(acid)을 제1 포토 레지스트 패턴(108a)과 접촉된 보조막(110)으로 확산시켜야 한다. 제1 포토레지스트 패턴(108a)에 포함된 산(acid)의 확산은 열처리 공정을 통해 발생할 수 있다. 이와 같이 보조막(110)에 수소 이온(H+ )과 같은 산(acid)이 확산되면, 산이 확산된 부분의 보조막(110)이 현상액에 용해될 수 있는 상태의 제1 보조 패턴(110a)으로 변성된다. 제1 보조 패턴(110a)은 제1 포토레지스트 패턴(108a)으로부터 확산된 산을 통해 형성되므로 제1 포토레지스트 패턴(108a)의 표면에 형성된다.Referring to FIG. 1D, a first
제1 보조 패턴(110a)의 두께는 제1 포토 레지스트 패턴(108a)의 두께와 유사하게 형성하는 것이 바람직하다. 제1 보조 패턴(110a)의 두께는 열처리 공정의 온도가 높거나 공정 시간이 길수록 두껍게 형성되기 때문에, 열처리 공정의 온도와 공정 시간을 조절하여 제1 보조 패턴(110a)의 두께를 조절할 수 있다.The thickness of the first
이후에는, 제1 포토 레지스트 패턴(108a) 사이에만 보조막(110)이 잔류하도록 보조막(110)의 상부에 제2 보조 패턴을 형성하는 공정을 실시하는데, 이를 도면을 참조하여 상세히 설명한다.Subsequently, a process of forming the second auxiliary pattern on the
도 1e를 참조하면, 보조막(110) 상에 제2 포토 레지스트막(112)을 형성한다. 이때, 제2 영역(B)에 형성된 제2 포토 레지스트막(112)의 표면은 하부에 형성된 보조막(110)의 단차를 따라 형성될 수 있다. 제2 포토레지스트막(112)은 광산 발생제(PAG, Photo acid generator)를 포함하여 광과 반응함으로써 수소 이온(H+ )과 같은 산(acid)을 발생시킬 수 있다.Referring to FIG. 1E, a
도 1f를 참조하면, 제2 포토 레지스트막(112; 도 1e 참조)과 보조막(110 ; 도 1e 참조)의 계면에 제2 보조 패턴(110b)을 형성한다. 제2 보조 패턴(110b)을 형성하기 위해서는 수소 이온(H+ )과 같은 산(acid)을 제2 포토 레지스트막(112; 도 1e참조)과 접촉된 보조막(110 ; 도 1e 참조)으로 확산시켜야 한다. 제2 포토 레지스트막(112; 도 1e 참조)에 포함된 산의 확산은 레티클(reticle; 200)을 이용한 노광 공정을 통해 발생할 수 있다.Referring to FIG. 1F, a second
제2 보조 패턴(110b)의 형성 후, 일부 보조막이 제1 보조 패턴(112a)들 사이에만 잔여하여 서로 분리된 제3 보조 패턴(110c)으로 정의된다. 따라서 본 발명은 제1 영역(A)에서 노광 해상도 제한에 따라 제한된 간격으로 형성된 제1 포토레지스트 패턴(108a)들 사이에 제1 포토레지스트 패턴(108a)과 이격되게 형성된 제3 보조 패턴(110c)을 형성할 수 있다. 제3 보조 패턴(110c)은 제1 포토레지스트 패턴(108a)과 함께 후속 공정에서 식각 베리어로 이용된다.After the formation of the second
한편, 제3 보조 패턴(110c)은 제2 영역(B)에 비해 조밀한 패턴이 형성되어야 하는 제1 영역(A)에 형성되는 것이 바람직하다. 또한 제2 영역(B) 중 제1 영역(A)에 비해 넓은 간격으로 패턴이 형성되어야 하는 부분에서는 제3 보조 패턴(110c)이 형성되지 않는 것이 바람직하다. 그리고 제1 영역(A)에 형성된 제1 포토레지스트 패턴(108a)들에 비해 넓은 간격으로 형성된 제1 포토레지스트 패턴(108a)들 사이에도 단차진 형태의 제3 보조 패턴(110c)이 형성될 수 있다. 이와 같이 다양한 영역에 제3 보조 패턴(110c)이 형성되도록 하기 위해서는 제2 보조 패턴(110b)의 형성시 수소 이온(H+ )과 같은 산의 확산을 제어한다. On the other hand, it is preferable that the third
제2 보조 패턴(110b)의 형성시 산의 확산을 제어하기 위해 투광도가 영역별로 차이가 나는 레티클(200)을 이용한다. 이러한 레티클(200)은 하프톤 위상 반전 마스크(Halfton Phase Shift Mask)를 포함할 수 있다. 하프톤 위상 반전 마스크와 같은 레티클(200)은 광을 0%초과 100%미만으로 투과시키는 제1 투광부(M1), 광을 100% 투과시키는 제2 투광부(M3), 및 광을 차단시키는 차광부(M2)를 포함한다.In order to control the diffusion of the acid when forming the second
상술한 제1 및 제2 투광부(M1, M3)와 투광부(M2)를 포함하는 레티클(200)을 이용하여 제2 포토레지스트막을 노광시키면, 제2 포토레지스트막은 차광부(M2)에 대응하는 비노광 영역(112a), 제1 투광부(M1)에 대응하는 제1 노광 영역(112b), 및 제2 투광부(M3)에 대응하는 제2 노광 영역(112c)으로 구분된다.When the second photoresist film is exposed using the
제2 노광 영역(112c)에는 제1 노광 영역(112a)에 비해 많은 양의 광이 입사되므로 제2 노광 영역(112c) 내부에서 발생하는 H+ 이온의 양이 제1 노광 영역(112b)에 비해 많다. 이에 따라 제2 노광 영역(112c)과 접촉된 보조막(110; 도 1e 참조)으로 확산되는 H+ 이온의 양은 제1 노광 영역(112b)과 접촉된 보조막(110; 도 1e 참조)으로 확산되는 H+ 이온의 양에 비해 많다. 그 결과 제2 노광 영역(112c)의 하부에는 보조막(110; 도 1e 참조)이 잔여하지 않아 제3 보조 패턴(110c)이 형성되지 않더라도, 제1 노광 영역(112b)의 하부에는 제3 보조 패턴(110c)이 형성될 수 있다. 이러한 제1 노광 영역(112b)은 제3 보조 패턴(110c) 이 형성되어야 하며 보조막(110; 도 1e 참조)의 두께가 제1 포토레지스트 패턴(108a)보다 두껍게 형성된 영역에 형성되는 것이 바람직하다. 또한, 제2 노광 영역(112c)은 제3 보조 패턴(110c)이 형성되지 않아야 할 영역에 형성되는 것이 바람직하다.Since a greater amount of light is incident on the
또한, 차광부(M1)에 대응하는 비노광 영역(112a)에는 H+ 이온이 발생하지 않는다. 이에 따라 비노광 영역(112a)과 접촉된 보조막(110; 도 1e 참조)으로 H+ 이온이 확산되지 않으므로 비노광 영역(112a)의 하부에는 제2 보조 패턴(110b)이 형성되지 않는다. 그 결과 비노광 영역(112a)의 하부에는 보조막(110; 도 1e 참조)이 잔여하여 제3 보조 패턴(110c)이 형성된다. 이러한 비노광 영역(112a)은 제3 보조 패턴(110c)이 형성되어야 하며, 보조막(110; 도 1e 참조)의 두께가 제1 포토레지스트 패턴(108a)의 두께보다 낮게 형성된 영역에 형성되는 것이 바람직하다.In addition, H + ions are not generated in the
한편, 제1 노광 영역(112b) 하부에 형성된 제3 보조 패턴(110c)의 높이(h)를 조절하기 위해 제1 노광 영역(112b)에 대응하는 제1 투광부(M1)의 광 투과율을 제어할 수 있다. 즉, 광의 투과율이 높을수록 제3 보조 패턴(110c)의 높이(h)는 낮아지고 노광의 투과율이 낮을수록 제3 보조 패턴(110c)의 높이(h)는 높아진다. 본 발명에서 제3 보조 패턴(110c)이 서로 격리되어 형성될 수 있도록 제3 보조 패턴(110c)의 높이(h)를 제1 보조 패턴(110a)의 높이보다는 낮게 형성하는 것이 바람직하다. 이를 위하여 제1 투광부(M1)의 투과율이 6% 내지 8%가 되도록 제어하는 것이 바람직하다. Meanwhile, in order to adjust the height h of the third
상술한 차광부(M2)는 반도체 기판(100)의 제1 영역(A)과 제2 영역(B)의 경계부에 대응될 수 있다. 이로써, 반도체 기판(100)의 제1 영역(A)과 제2 영역(B)의 경계부에는 비노광영역(112a)이 형성된다. 이와 같은 비노광영역(112a)은 후속 현상 공정에서 제거되지 않고 남아 제2 포토 레지스트 패턴(112a)으로 정의된다. 제2 포토레지스트 패턴(112a)은 후속하는 식각 공정에서 반도체 기판(100)의 제1 영역(A)과 제2 영역(B)의 경계부에 잔류함으로써, 반도체 기판(100)의 제1 영역(A)과 제2 영역(B)의 경계부에 형성된 제3 보조 패턴(110c)이 과도하게 식각되어 제거되는 것을 방지한다.The light blocking part M2 may correspond to a boundary between the first area A and the second area B of the
또한 제1 투광부(M1)는 제1 영역(A)에 대응될 수 있다. 이로써, 반도체 기판(100)의 제1 영역(A)에서 제1 포토 레지스트 패턴(108a) 사이에는 제3 보조 패턴(110c)이 형성된다.In addition, the first light transmitting part M1 may correspond to the first area A. FIG. As a result, a third
그리고, 제2 노광부(M3)는 반도체 기판(100)의 제2 영역(B)과 대응되도록 형성될 수 있다. 즉, 반도체 기판(100)의 제2 영역(B)에는 노광량이 최대가 되도록 설정할 수 있다. 이로써, 반도체 기판(100)의 제2 영역(B)에 형성된 제2 노광 영역(112c)의 H+ 이온은 반도체 기판(100)의 제2 영역(B)에 형성된 보조막(110; 도 1e 참조)의 전체 부분으로 확산될 수 있도록 한다.The second exposure part M3 may be formed to correspond to the second area B of the
한편, 제1 투광부(M1)는 제2 영역(B) 중 제1 영역(A)과 인접한 일부 영역에 대응될 수 있다. 이로써, 제2 포토 레지스트 패턴(112a) 양측의 제3 보조 패턴(110c)의 높이를 동일하게 형성할 수 있다.The first light transmitting part M1 may correspond to a part of the second area B adjacent to the first area A. FIG. As a result, the heights of the third
도 1g를 참조하면, 통상의 포토 레지스트막에 대한 현상 공정을 실시하여 H+ 이온이 포함된 제1 및 제2 노광 영역을 제거한다. 이때, 제1 및 제2 보조 패턴도 함께 제거된다. Referring to FIG. 1G, a development process is performed on a conventional photoresist film to remove first and second exposure regions including H + ions. At this time, the first and second auxiliary patterns are also removed.
이로써, 반도체 기판(100)의 제1 영역(A) 상에는 제3 보조 패턴(110c)과 제1 포토 레지스트 패턴(108a)을 포함하는 식각 마스크 패턴이 형성된다. 이때, 제1 포토 레지스트 패턴(108a)은 노광 및 현상 공정을 통해 구현할 수 있는 최소의 피치와 폭으로 형성되었기 때문에, 제1 포토 레지스트 패턴(108a) 사이에 형성된 제3 보조 패턴(110c)으로 인하여 반도체 기판(100)의 제1 영역(A) 상에는 노광 및 현상 공정으로 구현할 수 있는 최소의 피치보다 더욱 조밀한, 즉 절반의 피치를 갖는 식각 마스크 패턴을 형성할 수 있다.As a result, an etching mask pattern including the third
또한, 반도체 기판(100)의 제2 영역(B) 상에는 제1 포토 레지스트 패턴(108a)만 잔류한다. 전술한 공정에서 반도체 기판(100)의 제2 영역(B)에 형성된 제1 포토 레지스트 패턴(108a)은 타겟 패턴과 유사한 피치 및 폭으로 형성되었기 때문에, 제1 포토 레지스트 패턴(108a)을 식각 마스크 패턴으로 사용할 수 있다.In addition, only the
그리고, 반도체 기판(100)의 제1 영역(A)과 제2 영역(B) 사이에는 제2 포토 레지스트 패턴(112a)이 잔류하여 하부에 형성된 제3 보조 패턴(110c)이 제거되지 않고 잔류할 수 있다. 반도체 기판(100)의 제1 영역(A)과 제2 영역(B) 사이에도 패턴이 형성되어야 하기 때문에 반도체 기판(100)의 제1 영역(A)과 제2 영역(B) 사이에도 식각 마스크 패턴이 형성되어야 한다. 하지만, 반도체 기판(100)의 제1 영 역(A)과 제2 영역(B)에 각각 형성된 패턴의 간격 차이로 인하여 제3 보조 패턴(110c)의 두께가 얇게 형성되기 때문에, 제3 보조 패턴(110c)으로만 식각 마스크 패턴을 형성하면 패턴이 불안정하여 현상 및 식각 공정을 통해 제거될 수 있다. 따라서, 본 발명의 실시예에서는 반도체 기판(100)의 제1 영역(A)과 제2 영역(B) 사이에 제3 보조 패턴(110c) 상에 제2 포토 레지스트 패턴(112a)을 형성하여 현상 및 식각 공정중에 더욱 안정된 식각 마스크 패턴을 형성할 수 있다.In addition, the
도 1h을 참조하면, 제1 포토 레지스트 패턴(100a)과 제3 보조 패턴(110c) 및 제2 포토 레지스트 패턴(112a)을 이용하여 반사 방지막(106)과 하드 마스크막(104)에 대해 식각 공정을 실시한다. 이로써, 반사 방지막 패턴(106a)과 하드 마스크 패턴(104a)이 형성된다.Referring to FIG. 1H, an etching process is performed on the
도 1i를 참조하면, 반사 방지막 패턴(106a)과 하드 마스크 패턴(104a)을 이용한 식각 공정으로 식각 대상막(102)을 패터닝하여 식각 대상막 패턴(102a)을 형성한다.Referring to FIG. 1I, an
도 1a 내지 도 1i는 본 발명에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.1A to 1I are cross-sectional views of a device for explaining a method of forming a pattern of a semiconductor device according to the present invention.
<도면의 주요 부분에 대한 부호 설명>Description of the Related Art [0002]
100 : 반도체 기판 102 : 식각 대상막100
104 : 하드 마스크막 104a : 하드 마스크 패턴104:
106 : 반사 방지막 106a : 반사 방지막 패턴106:
108 : 제1 포토 레지스트막 108a : 제1 포토 레지스트 패턴108:
110 : 보조막 110a : 제1 보조 패턴110:
110b : 제2 보조 패턴110b: second auxiliary pattern
112 : 제2 포토 레지스트막 112a : 제2 포토 레지스트 패턴112:
Claims (28)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/495,184 US8318408B2 (en) | 2008-07-28 | 2009-06-30 | Method of forming patterns of semiconductor device |
JP2009162390A JP2010034551A (en) | 2008-07-28 | 2009-07-09 | Method of forming pattern of semiconductor element |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080073478 | 2008-07-28 | ||
KR20080073478 | 2008-07-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100012794A KR20100012794A (en) | 2010-02-08 |
KR101094488B1 true KR101094488B1 (en) | 2011-12-19 |
Family
ID=42086973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090024933A KR101094488B1 (en) | 2008-07-28 | 2009-03-24 | Method of forming a pattern of a semi conductor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101094488B1 (en) |
-
2009
- 2009-03-24 KR KR1020090024933A patent/KR101094488B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20100012794A (en) | 2010-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7851135B2 (en) | Method of forming an etching mask pattern from developed negative and positive photoresist layers | |
KR100913005B1 (en) | Method for forming a mask pattern | |
JP2008306144A (en) | Pattern forming method | |
JP2009164546A (en) | Method of forming semiconductor element pattern | |
JP2004134574A (en) | Manufacturing method of semiconductor device | |
US7078348B1 (en) | Dual layer patterning scheme to make dual damascene | |
KR20100134418A (en) | Method for forming contact hole using spacer patterning technology | |
KR20090070674A (en) | Method of forming metal wiring in flash memory device | |
TW200416791A (en) | Method of manufacturing semiconductor device | |
US8153522B2 (en) | Patterning mask and method of formation of mask using step double patterning | |
KR101094488B1 (en) | Method of forming a pattern of a semi conductor | |
JP2011238795A (en) | Pattern forming method | |
US8940641B1 (en) | Methods for fabricating integrated circuits with improved patterning schemes | |
JP2010034551A (en) | Method of forming pattern of semiconductor element | |
KR101001483B1 (en) | Method of forming a pattern of a semi conductor | |
KR20110077484A (en) | Method of forming fine pattern for semicondutor device | |
KR20100081514A (en) | Method for manufacturing semiconductor device | |
KR101080908B1 (en) | Method of forming micro patterns in semiconductor device | |
KR100972674B1 (en) | Method of forming patterns in semiconductor device | |
KR100976664B1 (en) | Method of forming a pattern of a semi conductor | |
JP2008135649A (en) | Method for manufacturing semiconductor device | |
TWI833601B (en) | Method of processing a substrate | |
US10916427B2 (en) | Forming contact holes using litho-etch-litho-etch approach | |
KR20040057579A (en) | Method of forming a dual damascene pattern in a semiconductor device | |
KR20110108712A (en) | Method for fabricating contact hole in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141126 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151120 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171124 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191125 Year of fee payment: 9 |