KR101080908B1 - Method of forming micro patterns in semiconductor device - Google Patents

Method of forming micro patterns in semiconductor device Download PDF

Info

Publication number
KR101080908B1
KR101080908B1 KR1020080133110A KR20080133110A KR101080908B1 KR 101080908 B1 KR101080908 B1 KR 101080908B1 KR 1020080133110 A KR1020080133110 A KR 1020080133110A KR 20080133110 A KR20080133110 A KR 20080133110A KR 101080908 B1 KR101080908 B1 KR 101080908B1
Authority
KR
South Korea
Prior art keywords
photoresist
layer
forming
hard mask
photoresist patterns
Prior art date
Application number
KR1020080133110A
Other languages
Korean (ko)
Other versions
KR20100074622A (en
Inventor
정우영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080133110A priority Critical patent/KR101080908B1/en
Publication of KR20100074622A publication Critical patent/KR20100074622A/en
Application granted granted Critical
Publication of KR101080908B1 publication Critical patent/KR101080908B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은, 반도체 기판 상에 식각 대상막 및 하드 마스크막을 순차적으로 형성하는 단계; 상기 하드 마스크막의 상부에 상기 하드 마스크막의 일부를 노출하는 제1 포토레지스트 패턴들을 형성하는 단계; 상기 제1 포토레지스트 패턴들 각각의 일부를 가교층으로 변형시키는 단계; 상기 가교층 및 상기 노출된 하드 마스크막의 상부에 제2 포토레지스트막을 형성하는 단계; 상기 가교층의 상부가 노출되도록 상기 제2 포토레지스트막의 일부를 제거하여 제2 포토레지스트 패턴들을 형성하는 단계; 건식 식각공정으로 상기 가교층을 모두 제거하여 상기 제1 포토레지스트 패턴들과 상기 제2 포토레지스트 패턴들 사이의 상기 하드 마스크막의 일부를 노출시키는 단계; 및 상기 제1 및 제2 포토레지스트 패턴들을 식각 마스크로 하는 식각 공정을 실시하여 상기 노출된 하드 마스크막 및 상기 식각 대상막을 순차적으로 제거하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법으로 이루어진다. According to an embodiment of the present invention, an etching target layer and a hard mask layer are sequentially formed on a semiconductor substrate; Forming first photoresist patterns on the hard mask layer to expose a portion of the hard mask layer; Transforming a portion of each of the first photoresist patterns into a crosslinking layer; Forming a second photoresist film on the crosslinked layer and the exposed hard mask film; Removing second portions of the second photoresist film to expose second portions of the crosslinking layer to form second photoresist patterns; Removing all of the crosslinking layers by a dry etching process to expose a portion of the hard mask layer between the first photoresist patterns and the second photoresist patterns; And sequentially removing the exposed hard mask layer and the etch target layer by performing an etching process using the first and second photoresist patterns as an etch mask.

가교층, RELACS, 포토레지스트막, 패드, 현상공정 Crosslinking layer, RELACS, photoresist film, pad, developing process

Description

반도체 소자의 미세 패턴 형성 방법{Method of forming micro patterns in semiconductor device}Method of forming micro patterns in semiconductor device

본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 특히 서로 다른 폭의 패턴들을 동시에 형성하기 위한 반도체 소자의 미세 패턴 형성 방법에 관한 것이다.The present invention relates to a method of forming a fine pattern of a semiconductor device, and more particularly to a method of forming a fine pattern of a semiconductor device for simultaneously forming patterns of different widths.

반도체 소자는 게이트 라인들 및 금속배선들과 같은 다수개의 패턴들을 포함한다. 이들 패턴들은 전달하는 전압 또는 기능에 따라 각각 서로 다른 폭을 가지며 서로 다른 간격으로 형성된다. 플래시 소자의 경우, 워드라인(word line) 및 셀렉트 라인(select line)을 포함하는데, 셀렉트 라인은 워드라인보다 더 높은 레벨의 전압을 전달하기 때문에 더 넓은 폭으로 형성한다. 또한, 하부구조(예를 들면, 하부 금속배선)와 상부구조(예를 들면, 상부 금속배선)와의 접합 마진(margin)을 확보하기 위해서 하부 및 상부구조의 폭보다 더 넓은 패드(pad)를 형성하기도 한다.The semiconductor device includes a plurality of patterns such as gate lines and metal lines. These patterns have different widths and are formed at different intervals according to the voltage or function to be transmitted. In the case of a flash device, a word line and a select line are included, and the select line is formed in a wider width because it transmits a higher level of voltage than the word line. In addition, pads that are wider than the width of the lower and upper structures are formed to secure a margin of bonding between the lower structure (for example, lower metal wiring) and the upper structure (for example, upper metal wiring). Sometimes.

한편, 반도체 소자의 집적도가 증가함에 따라 반도체 소자에 포함되는 패턴 들(예를 들면, 게이트 라인, 금속배선 및 패드)의 폭도 더욱 좁은 폭이 요구되고 있다. 하지만, 패턴을 형성하기 위한 노광공정 시 광원의 해상도 한계로 인하여 더욱 조밀한 패턴을 형성하기가 어려워지고 있다.On the other hand, as the degree of integration of semiconductor devices increases, the widths of patterns (eg, gate lines, metal wires, and pads) included in the semiconductor devices are also required to have narrower widths. However, it is difficult to form a more dense pattern due to the resolution limitation of the light source during the exposure process for forming the pattern.

본 발명이 해결하고자 하는 과제는, 서로 다른 포토레지스트막들을 반응시켜 그 계면에서 가교층이 형성되도록 하는 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink) 방법을 적용하여 서로 다른 폭을 갖는 패턴들을 형성할 수 있다.The problem to be solved by the present invention, by applying a solution enhancement Lithography Assisted by Chemical Shrink (RELACS) method by reacting different photoresist films to form a cross-linking layer at the interface can form patterns having different widths have.

본 발명의 일 실시 예에 따른 반도체 소자의 미세 패턴 형성 방법은, 반도체 기판 상에 식각 대상막 및 하드 마스크막을 순차적으로 형성하는 단계; 상기 하드 마스크막의 상부에 상기 하드 마스크막의 일부를 노출하는 제1 포토레지스트 패턴들을 형성하는 단계; 상기 제1 포토레지스트 패턴들 각각의 일부를 가교층으로 변형시키는 단계; 상기 가교층 및 상기 노출된 하드 마스크막의 상부에 제2 포토레지스트막을 형성하는 단계; 상기 가교층의 상부가 노출되도록 상기 제2 포토레지스트막의 일부를 제거하여 제2 포토레지스트 패턴들을 형성하는 단계; 건식 식각공정으로 상기 가교층을 모두 제거하여 상기 제1 포토레지스트 패턴들과 상기 제2 포토레지스트 패턴들 사이의 상기 하드 마스크막의 일부를 노출시키는 단계; 및 상기 제1 및 제2 포토레지스트 패턴들을 식각 마스크로 하는 식각 공정을 실시하여 상기 노출된 하드 마스크막 및 상기 식각 대상막을 순차적으로 제거하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법으로 이루어진다. In accordance with another aspect of the present disclosure, a method of forming a fine pattern of a semiconductor device may include: sequentially forming an etching target layer and a hard mask layer on a semiconductor substrate; Forming first photoresist patterns on the hard mask layer to expose a portion of the hard mask layer; Transforming a portion of each of the first photoresist patterns into a crosslinking layer; Forming a second photoresist film on the crosslinked layer and the exposed hard mask film; Removing second portions of the second photoresist film to expose second portions of the crosslinking layer to form second photoresist patterns; Removing all of the crosslinking layers by a dry etching process to expose a portion of the hard mask layer between the first photoresist patterns and the second photoresist patterns; And sequentially removing the exposed hard mask layer and the etch target layer by performing an etching process using the first and second photoresist patterns as an etch mask.

가교층을 형성하는 단계는, 제1 포토레지스트 패턴 및 하드 마스크막의 상부에 제3 포토레지스트막을 형성한다. 제1 포토레지스트 패턴과 제3 포토레지스트막의 경계면에 가교층을 형성하기 위해 베이킹 공정을 실시한다. 제3 포토레지스트막을 제거하는 단계를 포함한다. In the forming of the crosslinking layer, a third photoresist film is formed on the first photoresist pattern and the hard mask film. A baking process is performed to form a crosslinking layer on the interface between the first photoresist pattern and the third photoresist film. Removing the third photoresist film.

제1 포토레지스트 패턴은 실리콘(silicon; Si)이 함유된 포토레지스트막으로 형성하며, 제3 포토레지스트막은 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink)용 물질로 형성한다. The first photoresist pattern is formed of a photoresist film containing silicon (Si), and the third photoresist film is formed of a material for Resolution Enhancement Lithography Assisted by Chemical Shrink (RELACS).

가교층은 제1 포토레지스트 패턴으로부터 빠져나오는 프로톤(proton)이 제3 포토레지스트막과 반응하여 형성된다.The crosslinking layer is formed by reacting a proton from the first photoresist pattern with the third photoresist film.

베이킹 공정은 제1 포토레지스트 패턴을 증류수(DI water)보다 현상액(develper)에 의한 식각 속도가 더 빠르게 한다. 또한, 베이킹 공정은 제1 포토레지스트 패턴의 PAG(Photo Acid Generator; 광산발생제)를 제거한다. 그리고, 제1 현상 공정과 제2 현상 공정은 동일한 현상(develop) 공정으로 실시한다. The baking process makes the first photoresist pattern etch faster by a developer than distilled water. In addition, the baking process removes the photo acid generator (PAG) of the first photoresist pattern. The first developing step and the second developing step are performed in the same development step.

본 발명의 다른 실시 예에 따른 반도체 소자의 미세 패턴 형성 방법은, 반도체 기판의 상부에 식각 대상막 및 하드 마스크막을 순차적으로 형성하는 단계; 상기 하드 마스크막의 상부에 다양한 폭을 갖는 제1 포토레지스트 패턴들을 형성하는 단계; 상기 제1 포토레지스트 패턴들 각각의 일부를 가교층으로 변형시키는 단계; 상기 가교층이 형성된 상기 제1 포토레지스트 패턴들의 사이에 제2 포토레지스트 패턴들을 형성하는 단계; 산소(O2) 가스를 사용하는 건식 식각 공정을 수행하여 상기 가교층을 제거하고 상기 제1 및 제2 포토레지스트 패턴들을 잔류시키는 단계; 및 상기 제1 및 제2 포토레지스트 패턴들을 식각 마스크로 사용한 식각 공정을 수행하여 상기 하드 마스크막 및 상기 식각 대상막을 순차적으로 패터닝하여 폭이 서로 다른 패턴들을 동시에 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법으로 이루어진다. In accordance with another aspect of the present disclosure, a method of forming a fine pattern of a semiconductor device may include: sequentially forming an etching target layer and a hard mask layer on an upper surface of a semiconductor substrate; Forming first photoresist patterns having various widths on the hard mask layer; Transforming a portion of each of the first photoresist patterns into a crosslinking layer; Forming second photoresist patterns between the first photoresist patterns on which the crosslinking layer is formed; Performing a dry etching process using an oxygen (O 2 ) gas to remove the crosslinked layer and to retain the first and second photoresist patterns; And sequentially patterning the hard mask layer and the etching target layer to form patterns having different widths by performing an etching process using the first and second photoresist patterns as an etching mask. It consists of a pattern formation method.

제2 포토레지스트 패턴을 형성하는 단계는, 제1 포토레지스트 패턴들 및 하드 마스크막의 상부에 제2 포토레지스트막을 형성하고, 제2 포토레지스트막에 노광영역을 형성하기 위한 노광공정을 실시한 후, 노광영역을 제거하기 위한 현상공정 을 실시하는 단계를 더 포함한다. The forming of the second photoresist pattern may include forming a second photoresist film on the first photoresist patterns and the hard mask film, and performing an exposure process to form an exposure area on the second photoresist film, followed by exposure. The method further includes performing a developing process for removing the region.

상기 가교층을 형성하는 단계는, 상기 제1 포토레지스트 패턴들 및 상기 하드 마스크막의 상부에 제3 포토레지스트막을 형성하는 단계; 베이킹 공정을 수행하여 상기 제1 포토레지스트 패턴들과 상기 제3 포토레지스트막의 경계면에 상기 가교층을 형성하는 단계; 및 상기 제3 포토레지스트막을 제거하는 단계를 포함한다. 상기 제3 포토레지스트막은 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink)용 물질로 형성한다. 제2 포토레지스트 패턴은 워드라인(word line)용 패턴, 셀렉트 라인(select line)용 패턴 및 패드(pad)용 패턴을 포함한다. The forming of the crosslinking layer may include forming a third photoresist layer on the first photoresist patterns and the hard mask layer; Performing a baking process to form the crosslinking layer on an interface between the first photoresist patterns and the third photoresist film; And removing the third photoresist film. The third photoresist film is formed of a material for Resolution Enhancement Lithography Assisted by Chemical Shrink (RELACS). The second photoresist pattern includes a pattern for a word line, a pattern for a select line, and a pattern for a pad.

본 발명은, 서로 다른 포토레지스트막들을 반응시켜 그 계면에서 가교층이 형성되도록 하는 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink) 방법을 적용함으로써, 서로 다른 폭을 갖는 패턴들을 동시에 형성할 수 있다. 또한, 노광 장치의 교체 없이 광원의 한계보다 더 조밀한 폭 또는 간격의 패턴들을 형성할 수 있다. The present invention can simultaneously form patterns having different widths by applying a Resolution Enhancement Lithography Assisted by Chemical Shrink (RELACS) method that reacts different photoresist films to form a crosslinking layer at an interface thereof. It is also possible to form patterns of width or spacing that are denser than the limits of the light source without replacing the exposure apparatus.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention and to those skilled in the art. It is provided for complete information.

도 1a 내지 도 1k는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위한 단면도이다.1A to 1K are cross-sectional views illustrating a method for forming a fine pattern of a semiconductor device according to the present invention.

도 1a를 참조하면, 플래시 소자를 예를 들어 설명하면 다음과 같다. Referring to FIG. 1A, a flash device is described as follows.

반도체 기판(100)의 상부에 식각 대상막(102)을 형성한다. 식각 대상막(102)은 게이트 적층막, 금속막 또는 절연막으로 형성할 수 있다. 이 중에서, 식각 대상막(102)으로 게이트 적층막을 형성하는 경우를 예를 들어 설명하도록 한다. An etching target layer 102 is formed on the semiconductor substrate 100. The etching target layer 102 may be formed of a gate stacked layer, a metal layer, or an insulating layer. Among these, the case where the gate stacked film is formed from the etching target film 102 will be described by way of example.

식각 대상막(102)의 상부에 제1 하드 마스크막(104) 및 제1 포토레지스트막(106)을 순차적으로 형성한다. 제1 하드 마스크막(104)은 SOC(spin on carbon)막으로 형성할 수 있다. 제1 포토레지스트막(106)은 실리콘(silicon; Si)이 함유된 포토레지스트막으로 형성하는 것이 바람직하다.The first hard mask layer 104 and the first photoresist layer 106 are sequentially formed on the etching target layer 102. The first hard mask film 104 may be formed as a spin on carbon (SOC) film. The first photoresist film 106 is preferably formed of a photoresist film containing silicon (Si).

도 1b를 참조하면, 제1 포토레지스트막(도 1a의 106)의 상부에 제2 하드 마스트 패턴(108)을 형성하고, 제2 하드 마스크 패턴(108)에 따라 식각 공정을 실시하여 제1 포토레지스트 패턴(106a)을 형성한다. 제1 포토레지스트 패턴(106a)은 최종적으로 형성할 패턴의 피치(pitch)보다 넓은 폭으로 형성하며, 바람직하게는 두 배 넓은 폭으로 형성한다. 특히, 제1 포토레지스트 패턴(106a)은 후속 조밀한 패턴들이 형성될 영역 및 넓은 폭의 패턴들이 형성될 영역을 고려하여 패턴의 폭을 조절하는 것이 바람직하며, 이에 대하여는 후술(도 1g 이하 참조)하도록 한다.Referring to FIG. 1B, a second hard mask pattern 108 is formed on the first photoresist film 106 (in FIG. 1A), and an etching process is performed according to the second hard mask pattern 108 to form a first photo. The resist pattern 106a is formed. The first photoresist pattern 106a is formed to have a width wider than the pitch of the pattern to be finally formed, and preferably has a width twice as wide. In particular, the first photoresist pattern 106a preferably adjusts the width of the pattern in consideration of a region where subsequent dense patterns are to be formed and a region where a wider pattern is to be formed, which will be described later (see FIG. 1G or less). Do it.

도 1c를 참조하면, 제2 하드 마스크 패턴(도 1b의 108)을 제거한 후, 제1 포토레지스트 패턴(106a) 및 노출된 제1 하드 마스크막(104)의 상부에 희생막을 형성하기 위한 제2 포토레지스트막(110)을 형성한다. 바람직하게는, 제2 포토레지스트막(110)은 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink)용 물질로 형성한다.Referring to FIG. 1C, after removing the second hard mask pattern 108 (in FIG. 1B), a second layer for forming a sacrificial layer on the first photoresist pattern 106a and the exposed first hard mask layer 104 is shown. The photoresist film 110 is formed. Preferably, the second photoresist film 110 is formed of a material for Resolution Enhancement Lithography Assisted by Chemical Shrink (RELACS).

도 1d를 참조하면, 제1 포토레지스트 패턴(106a)과 제2 포토레지스트막(110)이 접하는 경계면에 희생막용 가교층(112)을 형성하기 위하여 베이킹(baking) 공정을 실시한다. 구체적으로 설명하면, 베이킹 공정을 실시하면 제1 포토레지스트 패턴(106a)에서 PAG(Photo Acid Generator; 광산발생제)가 빠져나간다. PAG가 빠져나가면 제1 포토레지스트 패턴(106a)은 현상액에 의한 제거가 어려워지는 특성을 가지게 된다. 또한, 제1 포토레지스트 패턴(106a)으로부터 프로톤(proton)이 빠져나오는데, 프로톤(proton)이 제2 포토레지스트막(110)과 반응하여 가교층(112)이 형성된다. 즉, 제1 포토레지스트 패턴(106a)의 크기는 유지하면서 제1 포토레지스트 패턴(106a)과 접하는 제2 포토레지스트막(110)으로 가교층(112)이 형성된다. 특히, 가교층(112)은 제1 포토레지스트 패턴(106a)으로 부터 빠져나온 PAG가 함유되기 때문에 증류수(DI water) 및 현상액으로 제거하기가 어렵다. 하지만, 산소(O2) 가스를 사용한 건식식각 공정을 실시하면 가교층(112)을 용이하게 제거할 수 있다. Referring to FIG. 1D, a baking process is performed to form a crosslinking layer 112 for a sacrificial film on an interface between the first photoresist pattern 106a and the second photoresist film 110. Specifically, when the baking process is performed, the photo acid generator (PAG) exits from the first photoresist pattern 106a. When the PAG is pulled out, the first photoresist pattern 106a has a characteristic that it is difficult to remove by the developer. In addition, protons are released from the first photoresist pattern 106a. The protons react with the second photoresist film 110 to form a crosslinking layer 112. That is, the crosslinking layer 112 is formed of the second photoresist film 110 in contact with the first photoresist pattern 106a while maintaining the size of the first photoresist pattern 106a. In particular, since the crosslinking layer 112 contains PAG that has escaped from the first photoresist pattern 106a, it is difficult to remove the distilled water and the developer. However, when the dry etching process using oxygen (O 2 ) gas is performed, the crosslinked layer 112 may be easily removed.

도 1e를 참조하면, 제2 포토레지스트막(도 1d의 110)을 제거한다. 제2 포토레지스트막(도 1d의 110)의 제거 공정은 습식 식각 공정으로 실시하며, 바람직하게는, 증류수(DI water)를 식각액으로 사용한다. 증류수를 사용하면 가교층(112)은 제거되지 않고 제2 포토레지스트막(도 1d의 110)만 선택적으로 제거할 수 있다.Referring to FIG. 1E, the second photoresist film 110 (in FIG. 1D) is removed. The removal process of the second photoresist film 110 (in FIG. 1D) is performed by a wet etching process, and preferably, distilled water (DI water) is used as an etching solution. When distilled water is used, only the second photoresist film 110 (in FIG. 1D) may be selectively removed without removing the crosslinking layer 112.

도 1f를 참조하면, 가교층(112)이 모두 덮이도록 제1 하드 마스크막(104)의상부에 제3 포토레지스트막(114)을 형성한다. 바람직하게는, 제3 포토레지스트막(114)은 실리콘(silicon; Si)이 함유된 포토레지스트막으로 형성한다.Referring to FIG. 1F, a third photoresist film 114 is formed on the first hard mask film 104 to cover all of the crosslinking layers 112. Preferably, the third photoresist film 114 is formed of a photoresist film containing silicon (Si).

도 1g를 참조하면, 제2 포토레지스트막(114)에 노광영역(114a)을 형성하기 위한 노광공정을 실시한다. 노광공정은 가교층(112)의 상부에 노광영역(114a)을 형성하기 위한 개구부 패턴을 가지는 레티클(116)을 로딩(loading)한 후, 광원을 조사한다. 그러면, 레티클(116)의 개구부 패턴에 따라 제3 포토레지스트막(114)에 입사된 광원에 의하여 가교층(112) 상부의 제3 포토레지스트막(114)에 노광영역(114a)이 형성된다. 이때, 제1 포토레지스트 패턴(106a) 및 가교층(112)이 형성되지 않은 영역(W)에 패드(pad)용 마스크 패턴을 형성할 수 있도록 레티클(16)의 패턴을 형성할 수도 있다. Referring to FIG. 1G, an exposure process for forming an exposure area 114a in the second photoresist film 114 is performed. The exposure process loads the reticle 116 having an opening pattern for forming the exposure area 114a on the crosslinking layer 112, and then irradiates a light source. Then, the exposure area 114a is formed in the third photoresist film 114 on the crosslinked layer 112 by the light source incident on the third photoresist film 114 according to the opening pattern of the reticle 116. In this case, the pattern of the reticle 16 may be formed to form a pad mask pattern in a region W where the first photoresist pattern 106a and the crosslinking layer 112 are not formed.

도 1h를 참조하면, 노광영역(도 1g의 114a)을 제거하기 위한 현상공정을 실시한다. 현상공정은 현상액(developer)을 사용하는 일종의 습식 식각 공정이다. 현상 공정을 수행함으로써 노광영역(도 1g의 114a)이 제거된 영역으로 가교층(112)이 노출되며, 제3 포토레지스트 패턴(114b) 중 패드용 제3 포토레지스트 패턴(114b)의 폭에 따라 제1 하드 마스크막(104)의 일부도 노출될 수 있다.Referring to Fig. 1H, a developing step for removing the exposure area (114a in Fig. 1G) is performed. The developing process is a kind of wet etching process using a developer. The crosslinking layer 112 is exposed to a region where the exposure area (114a in FIG. 1G) is removed by the development process, and the width of the third photoresist pattern 114b for the pad of the third photoresist pattern 114b is changed. A portion of the first hard mask layer 104 may also be exposed.

도 1i를 참조하면, 가교층(112)은 상술한 바와 같이 제1 포토레지스트 패턴(106a)으로부터 빠져나온 PAG를 포함하기 때문에 현상액으로 제거하기가 어렵다. 하지만, 산소(O2) 가스를 사용한 건식식각 공정을 실시하면 가교층(112)을 용이하게 제거할 수 있다. 이로 인해, 제1 하드 마스크막(104)의 상부에 폭이 서로 다른 제1 패턴(1P;), 제2 패턴(2P) 및 제3 패턴(P3)을 형성할 수 있다. 플래시 소자를 예를 들면, 제1 패턴(1P)은 워드라인(word line)용, 제2 패턴(2P)은 셀렉트 라인(select line)용, 제3 패턴(3P)은 패드(pad)용 마스크 패턴으로 사용할 수 있다. Referring to FIG. 1I, since the crosslinking layer 112 includes PAG exiting from the first photoresist pattern 106a as described above, it is difficult to remove the developer layer. However, when the dry etching process using oxygen (O 2 ) gas is performed, the crosslinked layer 112 may be easily removed. Therefore, the first pattern 1P; the second pattern 2P, and the third pattern P3 having different widths may be formed on the first hard mask film 104. For example, the first pattern 1P is used for a word line, the second pattern 2P is used for a select line, and the third pattern 3P is used for a pad. Can be used as a pattern.

도 1j를 참조하면, 제1 포토레지스트 패턴(106a) 및 제3 포토레지스트 패턴(114b)에 따라 식각 공정을 실시하여 제1 하드 마스크 패턴(104a)을 형성한다.Referring to FIG. 1J, an etching process is performed on the first photoresist pattern 106a and the third photoresist pattern 114b to form the first hard mask pattern 104a.

도 1k를 참조하면, 제1 포토레지스트 패턴(도 1j의 106a), 제3 포토레지스트 패턴(도 1j의 114b) 및 제1 하드 마스크 패턴(104a)에 따라 식각 공정을 실시하여 식각 대상 패턴(102a)을 형성한다. 식각 대상 패턴(102a)은 제1 폭으로 형성된 제1 패턴(1P; 예컨대, 워드라인), 제1 폭보다 넓은 제2 폭으로 형성된 제2 패턴(2P; 예컨대, 셀렉트 라인), 그리고 제2 폭보다 넓은 제3 폭으로 형성된 제3 패턴(3P; 예컨대; 패드)을 포함할 수 있다. Referring to FIG. 1K, an etching target pattern 102a may be etched according to the first photoresist pattern 106a of FIG. 1J, the third photoresist pattern 114b of FIG. 1J, and the first hard mask pattern 104a. ). The etching target pattern 102a may include a first pattern 1P (eg, a word line) having a first width, a second pattern 2P (eg, a select line) having a second width larger than the first width, and a second width. It may include a third pattern (3P; for example, pad) formed in a wider third width.

상술한 바와 같이, 가교층(도 1d의 112)을 사용하여 노광 장비의 한계 해상도보다 조밀한 패턴을 형성할 수 있으며, 서로 다른 폭(width)을 갖는 다수개의 패턴들을 동시에 형성할 수 있다.As described above, the crosslinking layer (112 of FIG. 1D) may be used to form a pattern that is denser than the limit resolution of the exposure equipment, and a plurality of patterns having different widths may be simultaneously formed.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, the present invention will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.

도 1a 내지 도 1k는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위한 단면도이다.1A to 1K are cross-sectional views illustrating a method for forming a fine pattern of a semiconductor device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 반도체 기판 102 : 식각 대상막100 semiconductor substrate 102 etching target film

102a : 식각 대상 패턴 104 : 제1 하드 마스크막102a: Etch target pattern 104: First hard mask film

104a : 제1 하드 마스크 패턴 106 : 제1 포토레지스트막104a: first hard mask pattern 106: first photoresist film

106a : 제1 포토레지스트 패턴 108 : 제2 하드 마스크 패턴106a: first photoresist pattern 108: second hard mask pattern

110 : 제2 포토레지스트막 112 : 가교층110: second photoresist film 112: crosslinked layer

114 : 제3 포토레지스트막 114a : 노광영역114: third photoresist film 114a: exposure region

114b : 제3 포토레지스트 패턴 116 : 레티클114b: third photoresist pattern 116: reticle

Claims (13)

반도체 기판 상에 식각 대상막 및 하드 마스크막을 순차적으로 형성하는 단계;Sequentially forming an etching target layer and a hard mask layer on the semiconductor substrate; 상기 하드 마스크막의 상부에 상기 하드 마스크막의 일부를 노출하는 제1 포토레지스트 패턴들을 형성하는 단계;Forming first photoresist patterns on the hard mask layer to expose a portion of the hard mask layer; 상기 제1 포토레지스트 패턴들 각각의 일부를 가교층으로 변형시키는 단계;Transforming a portion of each of the first photoresist patterns into a crosslinking layer; 상기 가교층 및 상기 노출된 하드 마스크막의 상부에 제2 포토레지스트막을 형성하는 단계;Forming a second photoresist film on the crosslinked layer and the exposed hard mask film; 상기 가교층의 상부가 노출되도록 상기 제2 포토레지스트막의 일부를 제거하여 제2 포토레지스트 패턴들을 형성하는 단계;Removing second portions of the second photoresist film to expose second portions of the crosslinking layer to form second photoresist patterns; 건식 식각공정으로 상기 가교층을 모두 제거하여 상기 제1 포토레지스트 패턴들과 상기 제2 포토레지스트 패턴들 사이의 상기 하드 마스크막의 일부를 노출시키는 단계; 및Removing all of the crosslinking layers by a dry etching process to expose a portion of the hard mask layer between the first photoresist patterns and the second photoresist patterns; And 상기 제1 및 제2 포토레지스트 패턴들을 식각 마스크로 하는 식각 공정을 실시하여 상기 노출된 하드 마스크막 및 상기 식각 대상막을 순차적으로 제거하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.And sequentially removing the exposed hard mask layer and the etch target layer by performing an etching process using the first and second photoresist patterns as an etch mask. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.Claim 2 has been abandoned due to the setting registration fee. 제 1 항에 있어서, 상기 가교층을 형성하는 단계는,The method of claim 1, wherein the forming of the crosslinking layer, 상기 제1 포토레지스트 패턴들 및 상기 하드 마스크막의 상부에 제3 포토레지스트막을 형성하는 단계;Forming a third photoresist layer on the first photoresist patterns and the hard mask layer; 상기 제1 포토레지스트 패턴들과 상기 제3 포토레지스트막의 경계면에 상기 가교층을 형성하기 위해 베이킹 공정을 실시하는 단계; 및Performing a baking process to form the crosslinking layer on an interface between the first photoresist patterns and the third photoresist film; And 상기 제3 포토레지스트막을 제거하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.Removing the third photoresist film; and forming a fine pattern of the semiconductor device. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.Claim 3 was abandoned when the setup registration fee was paid. 제 2 항에 있어서,The method of claim 2, 상기 제1 포토레지스트 패턴들은 실리콘(silicon; Si)이 함유된 포토레지스트막으로 형성하는 반도체 소자의 미세 패턴 형성 방법.The method of claim 1, wherein the first photoresist patterns are formed of a photoresist film containing silicon (Si). 청구항 4은(는) 설정등록료 납부시 포기되었습니다.Claim 4 was abandoned when the registration fee was paid. 제 2 항에 있어서,The method of claim 2, 상기 제3 포토레지스트막은 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink)용 물질로 형성하는 반도체 소자의 미세 패턴 형성 방법.The third photoresist film is a fine pattern formation method of a semiconductor device formed of a material for Resolution Enhancement Lithography Assisted by Chemical Shrink (RELACS). 청구항 5은(는) 설정등록료 납부시 포기되었습니다.Claim 5 was abandoned upon payment of a set-up fee. 제 2 항에 있어서,The method of claim 2, 상기 가교층은 상기 제1 포토레지스트 패턴들로부터 빠져나오는 프로톤(proton)이 상기 제3 포토레지스트막과 반응하여 형성되는 반도체 소자의 미세 패턴 형성 방법.The crosslinking layer is a method of forming a fine pattern of a semiconductor device is formed by the reaction of the proton (proton) from the first photoresist pattern with the third photoresist film. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.Claim 6 was abandoned when the registration fee was paid. 제 2 항에 있어서,The method of claim 2, 상기 베이킹 공정은 상기 제1 포토레지스트 패턴들이 증류수(DI water)보다 현상액(developer)에 의해 더 빠르게 식각되도록 하는 반도체 소자의 미세 패턴 형성 방법.The baking process may allow the first photoresist patterns to be etched faster by a developer than distilled water. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.Claim 7 was abandoned upon payment of a set-up fee. 제 2 항에 있어서,The method of claim 2, 상기 베이킹 공정은 상기 제1 포토레지스트 패턴들의 PAG(Photo Acid Generator; 광산발생제)를 제거하는 반도체 소자의 미세 패턴 형성 방법.The baking process is a method of forming a fine pattern of a semiconductor device to remove the photo acid generator (PAG) of the first photoresist patterns. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.Claim 8 was abandoned when the registration fee was paid. 제 1 항에 있어서,The method of claim 1, 상기 건식 식각공정은 산소(O2) 가스를 사용하여 실시하는 반도체 소자의 미세 패턴 형성 방법.The dry etching process is a method of forming a fine pattern of a semiconductor device using oxygen (O 2 ) gas. 반도체 기판의 상부에 식각 대상막 및 하드 마스크막을 순차적으로 형성하는 단계;Sequentially forming an etching target layer and a hard mask layer on the semiconductor substrate; 상기 하드 마스크막의 상부에 다양한 폭을 갖는 제1 포토레지스트 패턴들을 형성하는 단계;Forming first photoresist patterns having various widths on the hard mask layer; 상기 제1 포토레지스트 패턴들 각각의 일부를 가교층으로 변형시키는 단계;Transforming a portion of each of the first photoresist patterns into a crosslinking layer; 상기 가교층이 형성된 상기 제1 포토레지스트 패턴들의 사이에 제2 포토레지스트 패턴들을 형성하는 단계;Forming second photoresist patterns between the first photoresist patterns on which the crosslinking layer is formed; 산소(O2) 가스를 사용하는 건식 식각 공정을 수행하여 상기 가교층을 제거하고 상기 제1 및 제2 포토레지스트 패턴들을 잔류시키는 단계; 및Performing a dry etching process using an oxygen (O 2 ) gas to remove the crosslinked layer and to retain the first and second photoresist patterns; And 상기 제1 및 제2 포토레지스트 패턴들을 식각 마스크로 사용한 식각 공정을 수행하여 상기 하드 마스크막 및 상기 식각 대상막을 순차적으로 패터닝하여 폭이 서로 다른 패턴들을 동시에 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.Performing a etch process using the first and second photoresist patterns as an etch mask to sequentially pattern the hard mask layer and the etch target layer to simultaneously form patterns having different widths; Forming method. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.Claim 10 was abandoned upon payment of a setup registration fee. 제 9 항에 있어서, 상기 제2 포토레지스트 패턴들을 형성하는 단계는,The method of claim 9, wherein the forming of the second photoresist patterns comprises: 상기 제1 포토레지스트 패턴들 및 상기 하드 마스크막의 상부에 제2 포토레지스트막을 형성하는 단계;Forming a second photoresist film on the first photoresist patterns and the hard mask film; 상기 제2 포토레지스트막에 노광영역을 형성하기 위한 노광공정을 실시하는 단계; 및Performing an exposure process for forming an exposure area in said second photoresist film; And 상기 노광영역을 제거하기 위한 현상공정을 실시하는 단계를 더 포함하는 반도체 소자의 미세 패턴 형성 방법.And performing a developing process for removing the exposure area. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.Claim 11 was abandoned upon payment of a setup registration fee. 제 9 항에 있어서, 상기 가교층을 형성하는 단계는,The method of claim 9, wherein the forming of the crosslinking layer, 상기 제1 포토레지스트 패턴들 및 상기 하드 마스크막의 상부에 제3 포토레지스트막을 형성하는 단계;Forming a third photoresist layer on the first photoresist patterns and the hard mask layer; 베이킹 공정을 수행하여 상기 제1 포토레지스트 패턴들과 상기 제3 포토레지스트막의 경계면에 상기 가교층을 형성하는 단계; 및Performing a baking process to form the crosslinking layer on an interface between the first photoresist patterns and the third photoresist film; And 상기 제3 포토레지스트막을 제거하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.Removing the third photoresist film; and forming a fine pattern of the semiconductor device. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.Claim 12 was abandoned upon payment of a registration fee. 제 11 항에 있어서,The method of claim 11, 상기 제3 포토레지스트막은 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink)용 물질로 형성하는 반도체 소자의 미세 패턴 형성 방법.The third photoresist film is a fine pattern formation method of a semiconductor device formed of a material for Resolution Enhancement Lithography Assisted by Chemical Shrink (RELACS). 청구항 13은(는) 설정등록료 납부시 포기되었습니다.Claim 13 was abandoned upon payment of a registration fee. 제 9 항에 있어서,The method of claim 9, 상기 제2 포토레지스트 패턴들은 워드라인(word line)용 패턴, 셀렉트 라인(select line)용 패턴 및 패드(pad)용 패턴을 포함하는 반도체 소자의 미세 패턴 형성 방법.The second photoresist patterns may include a pattern for a word line, a pattern for a select line, and a pattern for a pad.
KR1020080133110A 2008-12-24 2008-12-24 Method of forming micro patterns in semiconductor device KR101080908B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080133110A KR101080908B1 (en) 2008-12-24 2008-12-24 Method of forming micro patterns in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080133110A KR101080908B1 (en) 2008-12-24 2008-12-24 Method of forming micro patterns in semiconductor device

Publications (2)

Publication Number Publication Date
KR20100074622A KR20100074622A (en) 2010-07-02
KR101080908B1 true KR101080908B1 (en) 2011-11-09

Family

ID=42637118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080133110A KR101080908B1 (en) 2008-12-24 2008-12-24 Method of forming micro patterns in semiconductor device

Country Status (1)

Country Link
KR (1) KR101080908B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101444993B1 (en) * 2011-12-22 2014-09-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Selective bias compensation for patterning steps in cmos processes

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234279A (en) 2002-02-08 2003-08-22 Sony Corp Forming method of resist pattern, manufacturing method of semiconductor device and forming device for resist pattern

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234279A (en) 2002-02-08 2003-08-22 Sony Corp Forming method of resist pattern, manufacturing method of semiconductor device and forming device for resist pattern

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101444993B1 (en) * 2011-12-22 2014-09-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Selective bias compensation for patterning steps in cmos processes

Also Published As

Publication number Publication date
KR20100074622A (en) 2010-07-02

Similar Documents

Publication Publication Date Title
JP4890524B2 (en) Lithographic pattern forming method
US8012675B2 (en) Method of patterning target layer on substrate
KR100843553B1 (en) Patterning Method Of Organic materials Of Organic Electric Device and Organic Thin Film Transistor and Organic Electronic Emitting Device
JP2009218574A (en) Method of forming pattern, and method and device for manufacturing semiconductor device
US8721905B2 (en) Method for forming minute pattern and method for forming minute pattern mask
JP2004247399A (en) Method for manufacturing semiconductor device
KR20110112727A (en) Method of fabricating a pattern in semiconductor device using double patterning technology
KR101080908B1 (en) Method of forming micro patterns in semiconductor device
JP2009016789A (en) Method for forming fine pattern of semiconductor element
US20090061635A1 (en) Method for forming micro-patterns
JP2011238795A (en) Pattern forming method
KR100972674B1 (en) Method of forming patterns in semiconductor device
JP2010156819A (en) Semiconductor device manufacturing method
US20040152329A1 (en) Method for manufacturing semiconductor electronic devices
US8138059B2 (en) Semiconductor device manufacturing method
KR20130006736A (en) Mathod for fabricating mask for forming contact hole of semiconductor device
KR100827488B1 (en) Method for forming a metal line pattern of the semiconductor device
US9455154B2 (en) Methods for fabricating guide patterns and methods for fabricating integrated circuits using such guide patterns
KR100989481B1 (en) A method for forming a metal line of semiconductor device
JP2008135649A (en) Method for manufacturing semiconductor device
KR101001483B1 (en) Method of forming a pattern of a semi conductor
US7595145B2 (en) Method of forming pattern of semiconductor device
KR20110108712A (en) Method for fabricating contact hole in semiconductor device
JP2006186020A (en) Method of manufacturing semiconductor device
KR100976664B1 (en) Method of forming a pattern of a semi conductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee