JP2003234279A - Forming method of resist pattern, manufacturing method of semiconductor device and forming device for resist pattern - Google Patents

Forming method of resist pattern, manufacturing method of semiconductor device and forming device for resist pattern

Info

Publication number
JP2003234279A
JP2003234279A JP2002031920A JP2002031920A JP2003234279A JP 2003234279 A JP2003234279 A JP 2003234279A JP 2002031920 A JP2002031920 A JP 2002031920A JP 2002031920 A JP2002031920 A JP 2002031920A JP 2003234279 A JP2003234279 A JP 2003234279A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
pattern
resist
step
forming
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002031920A
Other languages
Japanese (ja)
Inventor
Atsushi Someya
篤志 染矢
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide a forming method of a resist pattern, a manufacturing method of a semiconductor device and a forming device for the resist pattern, which are capable of forming a fine pattern by comparatively simple and inexpensive equipment, and further, excellent in a dimensional accuracy and productivity and the less production of a substandard article.
SOLUTION: In steps S1-S4, a resist layer 4a of an initial pattern is formed on the surface of a substrate 2. Next, the size L1 of the initial pattern on the resist layer 4a is measured in a step S5. Next, in a step S6, an amount ΔL of deviation between the size information of the measured initial pattern and an objective size is operated. Next, in a step S7, a treatment condition is operated from a relative formula between the amount ΔL of deviation and the treatment condition in a pattern size changing process S9 for changing the size of the initial pattern, which is effected in a successive process. Next, the size of the initial pattern is changed under a treatment condition operated in an optimum condition operating process S7. This method is an improved RELACS method and/or an improved Thermal Flow method.
COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、たとえば半導体プロセス技術において、比較的に簡易且つ低コストの設備で微細パターンを形成することができ、しかも、寸法精度に優れて規格外れが少ない生産性に優れたレジストパターンの形成方法、半導体装置の製造方法およびレジストパターンの形成装置に関する。 BACKGROUND OF THE INVENTION [0001] [Technical Field of the Invention The present invention is, for example, in semiconductor process technology, it is possible to form a fine pattern with a simple and low-cost equipment relatively, moreover, dimensional accuracy the method of forming a resist pattern excellent in off-specification less productivity and excellent relates forming device manufacturing method and resist pattern of a semiconductor device. 【0002】 【従来の技術】たとえば半導体プロセス技術において、 [0002] In the example semiconductor process technology,
さらなる微細加工の実現に向けてのリソグラフィ技術のアプローチとして、露光装置の短波長化、高NA化が一般的である。 As an approach lithography technology for the realization of further fine processing, shortening the wavelength of the exposure apparatus, high NA are common. しかしながら、これらは、新たな設備投資や、大幅なプロセス変更を伴うため、現実的には容易ではない。 However, these are new capital investment and, since with significant process changes is not easy in practice. 【0003】そこで、少ない投資と、小さなプロセス変更で、微細加工を行うための試みが盛んに行われている。 [0003] Therefore, less investment and, in a small process changes, attempt to perform the fine processing has been actively conducted. 例として、露光装置の照明系に工夫を凝らす変形照明技術(輪帯照明、4極照明など)や、レティクルに工夫を施す位相シフトマスク技術などが挙げられる。 As an example, the illumination system modified illumination technique congeal devised (annular illumination, quadrupole illumination, etc.) of the exposure apparatus, such as a phase shift mask technology can be cited devising the reticle. また、レジストプロセス側の工夫としては、たとえば特開平10−73927号公報などに示すRELACS(Re As the device of the resist process side, for example shown like in JP-A-10-73927 discloses RELACS (Re
solution Enhancement Lithography Assisted by Chemi solution Enhancement Lithography Assisted by Chemi
cal Shrink)法、特開平11−119443号公報に示すThermal Flow法などに代表されるパターンシュリンク技術が盛んに検討されている。 cal Shrink) method, the pattern shrink technology typified by Thermal Flow method shown in JP-A-11-119443 has been extensively studied. 【0004】ところで、このような微細化に伴い、そのプロセス技術も益々重要になってきている。 [0004] By the way, such miniaturization, has become more and more important also its process technology. リソグラフィ工程での重要な項目としては、「寸法」と「合わせズレ」であり、これらは、製品の製造歩留まりに大きな影響を与える。 An important item in the lithography process, is the "size" and "misalignment", these have a significant effect on the production yield of the product. 寸法においては、一般に最小寸法の約1/ In size, about 1 in general the smallest dimension /
10以下の厳密な制御が要求される。 10 following strict control is required. たとえば100n For example, 100n
mのパターンの場合には、100±10nm程度以下に制御されなければならない。 If m patterns must be controlled below about 100 ± 10 nm. 【0005】したがって、前述したパターンシュリンク技術の内のRELACS法においても、通常のリソグラフィ作業と同様に、工程の最終段階で、各種検査(寸法測定など)により規格判定を行い、規格に合ったものだけを次工程(エッチング、イオン注入、CVD、金属膜成長)に送る。 [0005] Accordingly, what also in RELACS method of pattern shrinkage techniques described above, that similar to the conventional lithography work, at the final stage of the process, carried out specification determined by various tests (such as size measurement), meet the standards send only the next step (etching, ion implantation, CVD, metal film growth). 【0006】 【発明が解決しようとする課題】ところが、従来のパターンシュリンク技術においては、たとえばRELACS [0006] The object of the invention is to be Solved However, in the conventional pattern shrink technology, for example RELACS
の処理条件は、予め求めておいた条件をいったん導入してしまえば、通常、変更することなく同一条件で処理し続ける。 Processing conditions of, once he has introduced a condition that has been determined in advance, usually, continue to process under the same conditions without modification. そのため、たとえば基板下地層における反射率の変化、レジスト材料の感度変化、露光装置の露光量制御精度の変化などの経時的あるいは突発的な変化により、RELACSの処理前に、寸法変動が引き起こされることがある。 Therefore, for example, the change in reflectance in the substrate underlying layer, change in sensitivity of the resist material, the time or sudden changes such as the exposure amount control accuracy of changes in the exposure apparatus, the pretreatment RELACS, the dimensional variation is caused there is. この寸法変動に基づく寸法ズレは、そのままの状態で、次工程であるRELACS処理に引き継がれることから、最終的なリソグラフィ後の仕上がり寸法が、目的とする寸法からずれた寸法になり、規格外れが多くなるという課題がある。 Dimensional deviation based on the dimensional variation is intact, since it is taken over by the RELACS process the next step, the finished dimensions after the final lithography, become dimensions deviating from the dimensions of interest, off-specification is there is a problem that many made. 【0007】本発明は、このような実状に鑑みてなされ、比較的に簡易且つ低コストの設備で微細パターンを形成することができ、しかも、寸法精度に優れて規格外れが少ない生産性に優れたレジストパターンの形成方法、半導体装置の製造方法およびレジストパターンの形成装置を提供することを目的とする。 [0007] The present invention has been made in view of such circumstances, it is possible to form a fine pattern with a simple and low-cost equipment relatively, moreover, excellent in productivity off-specification is less excellent in dimensional accuracy a method for forming a resist pattern, and to provide a forming device manufacturing method and resist pattern of a semiconductor device. 【0008】 【課題を解決するための手段】上記目的を達成するために、本発明に係るレジストパターンの形成方法は、被加工基板の表面に初期パターンのレジスト層を形成する初期パターン形成工程と、前記レジスト層の初期パターンの寸法を計測する計測工程と、測定された初期パターンの寸法情報と、目標寸法とのズレ量を算出するズレ量算出工程と、前記ズレ量と、後工程で行われる前記初期パターンの寸法を変化させるためのパターン寸法変更工程における処理条件との関係式から、前記処理条件を算出する最適条件算出工程と、前記最適条件算出工程で算出された処理条件で、前記初期パターンの寸法を変化させるパターン寸法変更工程とを有する。 [0008] To achieve the above object, according to an aspect of, the resist pattern forming method according to the present invention, the initial pattern forming step of forming a resist layer of the initial pattern on the surface of the substrate to be processed , the resist layer and the measurement step of measuring the size of the initial pattern of the dimensional information of the measured initial pattern, the shift amount calculation step of calculating a shift amount of the target dimension, and the shift amount, the row in a later step the relational expression between the processing conditions in the pattern size change step for changing the size of the initial pattern dividing, the optimum condition calculation step of calculating the processing conditions, the processing conditions the calculated in the optimum condition calculation step, the and a pattern size change step of changing the size of the initial pattern. 本発明において、 In the present invention,
前記レジスト層は、単層でも多層でも良い。 The resist layer may be a multilayer either a single layer. また、被加工基板としては、特に限定されず、半導体ウエハ、半導体回路が形成される表示装置用基板などであっても良い。 As the substrate to be processed is not particularly limited, a semiconductor wafer, it may be a display device substrate on which a semiconductor circuit is formed. また、被加工基板の表面には、下地層が形成してあっても良い。 The surface of the substrate to be processed, may be each other in the underlying layer is formed. 【0009】本発明に係るレジストパターンの形成方法では、露光装置の短波長化や、高NA化や、変形照明技術(輪帯照明、4極照明など)や、位相シフトマスク技術などを必ずしも必要とはしないで、パターンシュリンク技術を用いて、初期パターンの寸法を変化させ、微細パターンを得ることができる。 [0009] In the resist pattern forming method according to the present invention, and shortening the wavelength of the exposure apparatus, a higher NA and, modified illumination technique (annular illumination, etc. quadrupole illumination) and, like necessarily a phase shift mask technology without the using pattern shrink technology, changing the size of the initial pattern, it is possible to obtain a fine pattern. このため、比較的に簡易且つ低コストの設備で微細パターンを形成することができる。 Therefore, it is possible to form a fine pattern with a simple and low-cost equipment relatively. ただし、本発明の方法に加えて、これらの微細パターン技術を組み合わせることもできる。 However, in addition to the method of the present invention, it is also possible to combine these fine pattern technology. 【0010】また、本発明の方法によれば、最適条件算出工程で算出された処理条件で、前記初期パターンの寸法を変化させて微細パターンを得る。 Further, according to the method of the present invention, the process condition calculated by the optimum condition calculation step, to obtain a fine pattern by changing the dimensions of the initial pattern. すなわち、本発明では、何らかの条件により初期パターンの寸法変動が生じたとしても、その寸法変動を考慮に入れた条件で、初期パターンの寸法を変化させる。 That is, in the present invention, even if the dimensional variation of the initial pattern is caused by some conditions, the condition that takes into account its dimensions change, to change the size of the initial pattern. このため、最終的に得られる微細パターンの寸法は、目的とする寸法にかなり近づくことになる。 Therefore, the dimensions of the finally obtained fine pattern will approach considerably the dimensions of interest. したがって、本発明の方法は、寸法精度に優れ、得られるパターン寸法の規格外れが少なくなり、生産性に優れている。 Accordingly, the method of the present invention is excellent in dimensional accuracy, off-specification of the obtained pattern size is reduced, the productivity is excellent. 【0011】好ましくは、前記パターン寸法変更工程が、前記初期パターンのレジスト層の表面にパターン寸法変更剤を塗布する工程と、塗布されたパターン寸法変更剤を前記レジスト層と共に加熱処理または光照射処理する工程とを含む。 [0011] Preferably, the pattern size changing step, heat treatment or light irradiation treatment and a step of applying a pattern size change agent to the surface of the resist layer of the initial pattern, the applied pattern size modifier together with the resist layer and a step of. 好ましくは、前記パターン寸法変更剤が、酸の存在により架橋反応を生じる材料を含む。 Preferably, the pattern size change agent comprises a material which causes a crosslinking reaction in the presence of an acid. 好ましくは、前記初期パターンのレジスト層の少なくとも表面が、加熱処理または光照射処理により酸を発生する材質で構成してある。 Preferably, at least the surface of the resist layer of the initial pattern, are composed of a material that generates an acid by heat treatment or light irradiation treatment. このような工程を含むプロセスを、たとえばRELACS法と称される。 The process including these steps, for example, referred to as the RELACS technique. 本発明の方法は、RELACS法の利点を生かした上に、寸法精度の向上を図ることができる。 The method of the present invention, on which taking advantage of the RELACS technique, it is possible to improve the dimensional accuracy. 【0012】好ましくは、前記パターン寸法変更工程が、前記初期パターンのレジスト層を加熱処理してリフローさせる工程を含む。 [0012] Preferably, the pattern size changing step comprises the step of reflow by heating the resist layer of the initial pattern. このような工程を含むプロセスが、たとえばThermal Flow法と称される。 Process including such a step is, for example, referred to as Thermal Flow method. 本発明の方法は、Thermal Flow法の利点を生かした上に、寸法精度の向上を図ることができる。 The method of the present invention, on which taking advantage of Thermal Flow method, it is possible to improve the dimensional accuracy. 【0013】好ましくは、前記処理条件が、加熱温度、 [0013] Preferably, the processing conditions, heating temperature,
加熱時間、光照射エネルギー強度、光照射時間のいずれか1つ以上のパラメータである。 Heating time, irradiation energy intensity, is any one or more parameters of the light irradiation time. これらのパラメータが、初期パターンの寸法変化の度合を決定する。 These parameters, determines the degree of dimensional change in the initial pattern. 【0014】好ましくは、前記関係式が一次関数である。 [0014] Preferably, the relational expression is a linear function. RELACS法およびThermal Flow法などでは、加熱温度、加熱時間、光照射エネルギー強度、光照射時間などのパラメータと、パターン寸法とは、微小寸法範囲に於いて、実験的にも一次関数の関係にあるからである。 In such RELACS method and Thermal Flow method, heating temperature, heating time, irradiation energy intensity, and parameters such as light exposure time and the pattern dimension, in the small size range, a relationship of a linear function in experimental it is from. 【0015】本発明の半導体装置の製造方法は、上記いずれかに記載のレジストパターンの形成方法によりレジストパターンを形成した後、前記レジストパターンをマスクとして、被加工基板の表面をエッチング加工またはイオン注入することを特徴とする。 [0015] The method of manufacturing a semiconductor device of the present invention, after forming a resist pattern by the resist pattern forming method of any of the above-described, wherein the resist pattern as a mask, the surface of the substrate to be processed etching or ion implantation characterized in that it. 【0016】あるいは、前記レジストパターンをマスクとして、被加工基板の表面に、微細パターンを堆積させる。 [0016] Alternatively, the resist pattern as a mask, the surface of the substrate to be processed is deposited a fine pattern. あるいは、前記レジストパターンをマスクとして、 Alternatively, the resist pattern as a mask,
被加工基板の表面から、微細パターンを成長させる。 From the surface of the substrate to be processed, to grow fine pattern. 【0017】本発明の半導体装置の製造方法によれば、 According to the manufacturing method of the semiconductor device of the present invention,
本発明のレジストパターンの形成方法の利点を生かして、半導体装置を製造することができる。 By taking advantage of the method for forming a resist pattern of the present invention, it is possible to manufacture a semiconductor device. 【0018】本発明に係るレジストパターンの形成装置は、被加工基板の表面に初期パターンのレジスト層を形成する初期パターン形成手段と、前記レジスト層の初期パターンの寸法を計測する計測手段と、測定された初期パターンの寸法情報と、目標寸法とのズレ量を算出するズレ量算出手段と、前記ズレ量と、後工程で行われる前記初期パターンの寸法を変化させるためのパターン寸法変更工程における処理条件との関係式から、前記処理条件を算出する最適条件算出手段と、前記最適条件算出手段で算出された処理条件で、前記初期パターンの寸法を変化させるパターン寸法変更手段とを有する。 The forming apparatus of a resist pattern according to the present invention, the initial pattern forming means for forming a resist layer of the initial pattern on the surface of the substrate to be processed, a measuring means for measuring the dimensions of the initial pattern of the resist layer, measured and measurement information for the initial patterns, the processing in the pattern size change step for changing a shift amount calculating means for calculating a shift amount, and the shift amount, the size of the initial pattern to be performed in a later step of the target dimension the relational expression of the condition, has a optimum condition calculating means for calculating the processing conditions, the processing conditions are calculated in the optimum condition calculation means, and a pattern size change means for changing the size of the initial pattern. 【0019】好ましくは、前記初期パターン形成手段が、レジスト塗布手段と、前記レジスト塗布手段で塗布されたレジストの表面を初期パターンで露光する露光手段とを有する。 [0019] Preferably, the initial pattern forming means has a resist coating unit, an exposure means for the resist coated resist surface of the coating means is exposed in the initial pattern. 露光手段としては、特に限定されず、露光装置などが例示される。 The exposure unit is not particularly limited, and the exposure apparatus is illustrated. 【0020】前記計測手段としては、特に限定されず、 [0020] As the measurement means is not particularly limited,
たとえば測長SEM(測長用走査型電子顕微鏡)が例示される。 For example measuring SEM (length-measuring scanning electron microscope) and the like. 【0021】好ましくは、前記パターン寸法変更手段が、前記初期パターンのレジスト層の表面にパターン寸法変更剤を塗布する塗布手段と、塗布されたパターン寸法変更剤を前記レジスト層と共に加熱処理または光照射処理する加熱処理手段または光照射手段とを含む。 [0021] Preferably, the pattern size changing means, the heat treatment or light irradiation and application means for applying a pattern size change agent to the surface of the resist layer of the initial pattern, the applied pattern size modifier together with the resist layer and a heat treatment means or the light irradiating means for processing. 前記光照射手段は、たとえば一括露光装置などであっても良い。 The light irradiation unit, for example may be an one-shot exposure apparatus. 【0022】本発明では、前記パターン寸法変更手段が、前記初期パターンのレジスト層を加熱処理してリフローさせる加熱手段を含んでも良い。 [0022] In the present invention, the pattern size changing means may comprise a heating means to reflow by heating the resist layer of the initial pattern. 【0023】本発明に係るレジストパターンの形成装置によれば、本発明に係るレジストパターンの形成方法を容易に実施することができる。 According to the forming apparatus of a resist pattern according to the present invention, it is possible to carry out the method for forming a resist pattern according to the present invention easily. 【0024】 【発明の実施の形態】以下、本発明を、図面に示す実施形態に基づき説明する。 [0024] PREFERRED EMBODIMENTS Hereinafter, the present invention will be described based on embodiments shown in drawings. 図1(A)〜図1(D)は本発明の一実施形態に係る半導体装置の製造方法の一例を示す要部断面図、図2は図1(D)の続きの工程を示す要部断面図、図3はレジストパターンの加工装置の一構成例を示す概略図、図4は図1および図2に示す工程を実施するためのフローチャート図、図5はRELACS剤の加熱温度とパターン寸法との関係を示すグラフ、図6はRELA Figure 1 (A) ~ FIG 1 (D) is a fragmentary sectional view showing an example of a method of manufacturing a semiconductor device according to an embodiment of the present invention, FIG 2 is a main part showing a continuation of the process of FIG. 1 (D) sectional view, FIG. 3 is a schematic diagram showing an example of the configuration of a processing apparatus of the resist pattern, Figure 4 is a flow chart diagram for carrying out the steps shown in FIGS. 1 and 2, FIG. 5 is a heating temperature and pattern size of RELACS agent graph showing the relationship between, 6 RELA
CS剤の加熱時間とパターン寸法との関係を示すグラフ、 Graph showing the relationship between the heating time and the pattern size of the CS agent,
図7(A)〜図7(C)は本発明の他の実施形態に係る半導体装置の製造方法の一例を示す要部断面図、図8は図7に示す工程を実施するためのフローチャート図、図9はパターンのリフローのための加熱温度とパターン寸法との関係を示すグラフ、図10はパターンのリフローのための加熱時間とパターン寸法との関係を示すグラフである。 Figure 7 (A) ~ FIG 7 (C) are fragmentary cross-sectional view showing an example of a method of manufacturing a semiconductor device according to another embodiment of the present invention, FIG 8 is a flow chart diagram for carrying out the steps shown in FIG. 7 9 is a graph showing the relationship between heating temperature and the pattern size for reflow pattern, FIG. 10 is a graph showing the relationship between the heating time and the pattern dimension for reflow pattern. 【0025】 第1実施形態 本発明の一実施形態に係る半導体装置の製造方法では、 [0025] In the method of manufacturing a semiconductor device according to an embodiment of the first embodiment the present invention,
いわゆるRELACS法を利用して、微細パターン幅のレジスト開口部を形成し、その微細パターン幅のレジスト開口部を利用して、微細パターン幅のエッチング領域、イオン注入領域、析出領域、あるいは成長領域を形成する。 By using a so-called RELACS technique, a resist opening portion of the fine pattern width, by using the resist opening of the fine pattern width, the etching area of ​​the fine pattern width, the ion implantation region, the precipitation region or growth region, Form. 以下、詳細に説明する。 It will be described in detail below. 【0026】本実施形態の方法では、図1(A)に示すように、被加工基板としての半導体基板2を準備する。 [0026] In the method of the present embodiment, as shown in FIG. 1 (A), a semiconductor substrate 2 as a substrate to be processed.
半導体基板2は、たとえばシリコンウエハなどで構成され、その表面に不純物拡散領域が形成してあっても良く、または絶縁層、導電層などのパターン加工すべき下地層などが形成してあっても良い。 The semiconductor substrate 2 is constituted by for example a silicon wafer, etc., may be each other by impurity diffusion region formed on the surface, or the insulating layer, even if such patterning to be the underlying layer such as a conductive layer each other to form good. 【0027】次に、本実施形態の方法では、図4に示すステップS1および図1(A)に示すように、半導体基板2の表面に、レジストを塗布してレジスト層4を形成する。 Next, the method of the present embodiment, as shown in FIG. And step S1 shown in FIG. 4 1 (A), the surface of the semiconductor substrate 2, a resist is applied to form a resist layer 4. 本発明では、レジスト層4の材質は、特に限定されないが、本実施形態では、RELACS法を用いるために、加熱処理または光照射処理により酸を発生するレジストで構成してある。 In the present invention, the material of the resist layer 4 is not particularly limited, in the present embodiment, in order to use the RELACS technique, are constituted by a resist which generates an acid by heat treatment or light irradiation treatment. 具体的には、ノボラック樹脂とナフトキノンジアジド系感光剤の混合物を主成分とするレジスト、あるいは酸を発生する機構を有する化学増幅型レジストを用いることが好ましい。 Specifically, it is preferable to use a chemically amplified resist having a resist or mechanism capable of generating an acid, a major component of a mixture of novolak resin and naphthoquinonediazide photosensitive agent. レジスト層4の塗布厚さは、特に限定されないが、たとえば0.3〜1.0 Coating thickness of the resist layer 4 is not particularly limited, for example, 0.3 to 1.0
μm程度である。 It is about μm. 【0028】次に、図4に示すステップS2に示すように、レジスト層4の表面に、図1(B)に示す初期パターンのレジストパターン4aを得るための露光を行う。 Next, as shown in step S2 shown in FIG. 4, the surface of the resist layer 4 performs exposure for obtaining a resist pattern 4a of the initial pattern shown in FIG. 1 (B).
露光は、露光装置を用いて行い、その光源としては、特に限定されず、g線、i線、または、Deep−UV、 Exposure is performed using the exposure apparatus, examples of the light source is not particularly limited, g-line, i-line, or, Deep-UV,
KrFエキシマ、ArFエキシマ、EB(電子線)、X KrF excimer, ArF excimer, EB (electron beam), X
−rayなど、レジスト層4の感度波長に対応した光源を用いる。 Such -ray, using a light source corresponding to the sensitivity wavelength of the resist layer 4. 【0029】次に、図4に示すステップS3では、レジスト層4の加熱処理、たとえばPEB(露光後加熱)を行い(たとえば、PEB温度:50〜130℃)、レジスト層4の解像度を向上させる。 Next, at step S3 shown in FIG. 4, heat treatment of the resist layer 4, for example, performs a PEB (post exposure baking) (e.g., PEB Temperature: 50 to 130 ° C.), to improve the resolution of the resist layer 4 . 或いは化学増幅型レジストの場合、発生した酸が溶解抑止剤(基)に作用して、分解させアルカリ可溶にする。 Or in the case of a chemically amplified resist, by acting on the generated acid is the dissolution inhibitor (group), to alkali-soluble by decomposition. その後、図4に示すステップS4にて、現像を行い、図1(B)に示す初期パターンのレジストパターン4aを得る。 Then, at step S4 shown in FIG. 4, and developed to obtain a resist pattern 4a of the initial pattern shown in FIG. 1 (B). この加熱処理および現像処理は、たとえば図3に示すコータデベロッパ(初期パターン形成手段を兼ねる)20により行う。 The heat treatment and development treatment is carried out by a coater developer (also serving as a initial pattern forming means) 20 shown in FIG. 3, for example.
現像に際しては、たとえばTMAH(テトラメチルアンモニウムハイドロオキサイド)などの約0.05〜3.0 In development, for example about such as TMAH (tetramethylammonium hydroxide) from 0.05 to 3.0
wt%のアルカリ水浴液を用いることができる。 It can be used wt% of an alkaline bath solution. 【0030】現像処理された半導体基板2は、次に図3 The semiconductor substrate 2 subjected to the development processing, then 3
に示す測長SEM22に移され、図4に示すステップS Transferred to measurement SEM22 shown in step S shown in FIG. 4
5にて、レジストパターン4aにおける寸法測定が行われる。 At 5, the dimension measured in the resist pattern 4a is carried out. 本実施形態では、図1(B)に示すように、レジストパターン4a間のライン間寸法L1がシュリンクすべき重要な寸法であるので、その寸法L1を測長SEM In the present embodiment, as shown in FIG. 1 (B), since the line between dimension L1 between the resist pattern 4a is an important dimension to be shrink, measuring its dimensions L1 SEM
22(計測手段)で測定する。 Measured at 22 (measuring means). なお、その他の寸法、たとえばパターン幅などを同時に測定しても良い。 The other dimensions, for example may be measured such as a pattern width at the same time. 【0031】図3に示す測長SEM22は、ネットワーク26により、ホストコンピュータ24およびコータデベロッパ20に接続してある。 The measurement SEM22 shown in FIG. 3, the network 26, is connected to the host computer 24 and coater developer 20. ネットワーク26は、単なるケーブルであっても良く、これらの装置間で信号の送受信が行えるものであれば何でも良い。 Network 26 may be a simple cable, may be any as far as it allows transmission and reception of signals between these devices. 測長SEM2 Measurement SEM2
2で測定された測定データは、ホストコンピュータ24 Measurement data measured by 2, the host computer 24
(ズレ量算出手段および最適条件算出手段を含む)に送られ、そこで、図4に示すステップS6およびS7の処理が行われる。 Sent to (including the deviation amount calculating means, and the optimum condition calculating means), where the processing of steps S6 and S7 shown in FIG. 4 is performed. 【0032】ステップS6では、測長SEM22で測定した、たとえば図1(B)に示す寸法L1が、この段階での目標寸法とのズレ量を計算する。 [0032] In step S6, as measured by the length measurement SEM22, for example, the dimension L1 shown in FIG. 1 (B), it calculates the amount of deviation between the target dimensions at this stage. この計算は、図3 This calculation, FIG. 3
に示すホストコンピュータ24により行われる。 Performed by the host computer 24 shown in. 【0033】次に、図4に示すステップS7では、ステップS6にて計算したズレ量に基づき、後工程で行われる前記初期パターンの寸法を変化させるためのパターン寸法変更工程における処理条件との関係式から、処理条件を算出する。 [0033] Next, step S7 shown in FIG. 4, based on the shift amount calculated in step S6, the relationship between the processing conditions in the pattern size change step for changing the size of the initial pattern to be performed in a later step from equation to calculate the processing conditions. 本実施形態では、パターン寸法変更工程は、図4に示すステップS8のRELACS剤塗布工程の後にステップS9で行われるRELACS法における加熱処理である。 In the present embodiment, the pattern size change process is a heat treatment in RELACS process carried out at step S9 after the RELACS coating step of step S8 shown in FIG. 【0034】RELACS法では、図1(C)に示すように、初期パターンのレジストパターン4aが形成された半導体基板2の表面に、RELACS剤(パターン寸法変更剤)を塗布し、RELACS剤層6を形成する。 [0034] In RELACS technique, as shown in FIG. 1 (C), the resist pattern 4a is formed surface of the semiconductor substrate 2 of the initial pattern is applied RELACS agent (pattern size modifier), RELACS agent layer 6 to form.
RELACS剤の塗布は、図3に示すコータデベロッパ20により行われる。 Application of RELACS agent is carried out by a coater developer 20 shown in FIG. その塗布方法は、均一に塗布可能であれば、特に限定されるものではなく、スプレーによる塗布、回転塗布、あるいはRELACS溶液中に浸漬(ディッピング)することにより塗布することも可能である。 Its application method is applied uniformly possible, is not particularly limited, application by spraying, it is also possible to apply by spin coating, or dipping the RELACS solution (dipping). 【0035】RELACS剤は、酸の存在により架橋反応を生じるものであり、たとえば水溶性樹脂の1種類、 The RELACS agents are those that produce a crosslinking reaction in the presence of an acid, for example one water-soluble resin,
または水溶性樹脂の2種類以上の混合物、あるいは水溶性樹脂の2種類以上による共重合物を主成分とするものなどで構成される。 Or configured a mixture of two or more water-soluble resin, or a copolymer with two or more water-soluble resins such as in those based. なお、RELACS剤は、レジスト層4を溶解しないものであることが好ましい。 Incidentally, RELACS agent is preferably one which does not dissolve the resist layer 4. 【0036】水溶性樹脂としては、たとえばポリアクリル酸、ポリビニルアセタール、ポリビニルピロリドン、 Examples of the water-soluble resin, such as polyacrylic acid, polyvinyl acetal, polyvinyl pyrrolidone,
ポリビニルアルコール、ポリエチレンイミン、ポリエチレンオキシド、スチレン−無水マレイン酸共重合体、ポリビニルアミン、ポリアリルアミン、オキサゾリン基含有水溶性樹脂、水溶性メラミン樹脂、水溶性尿素樹脂、 Polyvinyl alcohol, polyethylene imine, polyethylene oxide, styrene - maleic anhydride copolymer, polyvinyl amine, polyallylamine, oxazoline group-containing water-soluble resin, water-soluble melamine resins, water soluble urea resins,
アルキッド樹脂、スルホンアミドのうちの1種類、またはこれらの2種類以上の混合物、或いはこれらの塩を主成分とするものが用いられる。 Alkyd resins, one kind of the sulfonamide or a mixture of two or more of these, or those mainly composed of these salts are used. 【0037】あるいは、RELACS剤は、水溶性架橋剤の1種類または水溶性架橋剤の2種類以上の混合物を主成分とし、酸の存在により架橋反応を生じるものであってもよい。 [0037] Alternatively, RELACS agent, one kind or a mixture of two or more water-soluble crosslinking agent of the water-soluble crosslinking agent as a main component, the presence of an acid may be one cause crosslinking reaction. 水溶性架橋剤としては、メラミン誘導体、 The water-soluble cross-linking agent, melamine derivatives,
尿素誘導体、ベンゾグアナミン、グリコールウリルのうちの1種類またはこれらの2種類以上の混合物を主成分とするものなどが用いられる。 Urea derivatives, benzoguanamine, and those with one or mainly of a mixture of two or more of these of glycoluril used. 【0038】図1(C)に示すように、RELACS剤層6を形成した後に、図4に示すステップS9にて加熱処理を行えば、図1(D)に示すように、レジストパターン4aから発生される酸の拡散が促進される。 [0038] As shown in FIG. 1 (C), after forming the RELACS agent layer 6, by performing heat treatment at the step S9 shown in FIG. 4, as shown in FIG. 1 (D), the resist pattern 4a diffusion of the generated acid is promoted. その結果、酸は、RELACS剤層6中へ拡散して供給され、 As a result, acid is fed to diffuse into RELACS adhesive layer 6,
これらの層の界面において、架橋反応を発生させ、所定厚みの架橋反応層8が形成される。 At the interface of these layers, the crosslinking reaction is generated, the crosslinking reaction layer 8 having a predetermined thickness is formed. 【0039】その後、水あるいはTMAH等のアルカリ水溶液の現像液を用いて、架橋していないRELACS [0039] Thereafter, water or with a developer of an alkaline aqueous solution such as TMAH, uncrosslinked RELACS
層6を現像剥離すれば、図2に示すように、図1(B) If developing peeling layer 6, as shown in FIG. 2, and FIG. 1 (B)
に示す寸法L1に比較してシュリンクされたライン間寸法L2を持つ最終パターンのレジストパターン10が得られる。 Final pattern resist pattern 10 having a line between dimension L2 which is shrunk in comparison to the dimensions L1 shown in obtained. このレジストパターン10の開口部を通して、 Through the opening of the resist pattern 10,
エッチング、イオン注入、蒸着処理、金属膜成長などのパターン加工を行うことで、露光装置の露光波長などにより限定される線幅以下の微細幅のパターン加工を行うことができる。 Etching, ion implantation, deposition process, by performing patterning of a metal film growth, it is possible to perform patterning of a line width less fine width is limited due to the exposure wavelength of the exposure apparatus. 【0040】本実施形態では、図4に示すステップS9 [0040] In the present embodiment, the step S9 shown in FIG. 4
において行われる加熱処理(Bake)の温度/時間は、例えば85℃〜150℃/60〜150secであり、用いるレジスト材料および/またはRELACS剤の種類、必要とする架橋反応層8の厚みなどにより、最適条件に設定される。 The temperature / time heat treatment (Bake) to be performed in, for example, 85 ℃ ~150 ℃ / 60~150sec, the type of resist material and / or RELACS agents used, such as by the thickness of the cross-linking reaction layer 8 in need, It is set to the optimum conditions. 【0041】しかも本実施形態では、このいったん設定された加熱処理の最適な温度および/または時間を、図4に示すステップS6にて計算されたズレ量ΔLに基づき、ステップS7にて最適条件を変化させ、その条件に基づき、ステップS9にて加熱処理する。 [0041] Moreover in this embodiment, the optimum temperature and / or time of the once set heat treatment, based on the calculated deviation amount ΔL step S6 shown in FIG. 4, the optimum condition at step S7 changing, based on the conditions, the heat treatment in step S9. 変更された最適条件のデータは、図3に示すネットワーク26を通してホストコンピュータ24からコータデベロッパ20に送信され、その変更された最適条件で加熱処理が成される。 Data of the changed optimum conditions, transmitted from the host computer 24 through the network 26 shown in FIG. 3 to the coater developer 20, heat treatment is performed at the changed optimum. たとえば図5に示すように、RELACS剤層6を形成した後に行われる加熱処理の温度T1と、最終的にシュリンクされて得られる寸法L2とは、微小寸法範囲において、一次関数的な関係にあり、加熱温度を高くするほど、寸法L2がシュリンクする傾向にある。 For example, as shown in FIG. 5, the temperature T1 of the heat treatment performed after forming the RELACS agent layer 6, the dimension L2 obtained finally shrink, in small size range, located in the primary functional relationship , the higher the heating temperature, there is a tendency that dimension L2 is shrunk. すなわち、L2=a×T1+bの関係にある。 That is, a relationship of L2 = a × T1 + b. なお、aおよびbは係数であり、図5において、aは、グラフの傾きを示し、約−3nm/°Cである。 Incidentally, a and b are coefficients, in FIG. 5, a denotes the gradient of the graph is about -3 nm / ° C. 【0042】そこで、いったん設定された加熱処理の初期最適温度をTintとし、ステップS6にて求められたズレ量をΔLとすると、最終的に得られる寸法L2を目標寸法とするためには、変更後の最適温度T1は、次に示す関係式(1)から求められる。 [0042] Thus, once set the initial optimum temperature of heat treatment and Tint, when the shift amount obtained at step S6 and [Delta] L, the finally obtained dimension L2 to target dimensions, change optimum temperature T1 of the latter is determined from the following equation (1). 【0043】T1=Tint−ΔL/a …(1) すなわち、ΔL=−10nm(ステップS6での目標寸法よりも10nm細い)であるとすると、変更後の最適温度T1は、初期最適温度Tintよりも、ΔL/a=約3.3°C下げた温度になる。 [0043] T1 = Tint-ΔL / a ... (1) That is, if as a [Delta] L = -10 nm (10 nm thinner than the desired size in step S6), and the optimum temperature T1 after the change, from the initial optimum temperature Tint also, the [Delta] L / a = about 3.3 ° C lower temperatures. 【0044】その変更後の最適温度T1でステップS9 [0044] step S9 at the optimum temperature T1 after the change
における加熱処理を行うことで、図2に示す架橋反応層8の厚みが調節され、最終的に得られる寸法L2を、所望の目的寸法に限りなく近づけることができる。 Heat treatment by performing at, is adjusted the thickness of the cross-linking reaction layer 8 shown in FIG. 2, the finally obtained dimension L2, can be close as possible to the desired purpose dimensions. 【0045】なお、図6に示すように、ステップS9にて行われる加熱処理の時間と、最終的に得られる寸法L [0045] Incidentally, as shown in FIG. 6, the time and the heat treatment performed in step S9, the finally obtained dimension L
2との関係は、図5に示す関係と同様な関係にある。 Relationship and 2, are in a similar relationship to the relationship shown in FIG. そこで、いったん設定された加熱処理の初期最適加熱時間をtintとし、図6に示すグラフの傾きをa'とし、ステップS6にて求められたズレ量をΔLとすると、最終的に得られる寸法L2を目標寸法とするためには、変更後の最適加熱時間t1は、次に示す関係式(2)から求められる。 Therefore, once the set heat treatment tint initial optimum heating time, the slope of the graph shown in FIG. 6 and a ', when the shift amount obtained at step S6 and [Delta] L, the finally obtained dimension L2 to target dimensions and optimum heating time t1 after the change is determined from the following equation (2). 【0046】t1=tint−ΔL/a' …(2) したがって、その変更後の最適加熱時間t1でステップS9における加熱処理を行うことで、図2に示す架橋反応層8の厚みが調節され、最終的に得られる寸法L2 [0046] t1 = tint-ΔL / a '... (2) Therefore, by performing the heat treatment in the step S9 at which the changed optimum heating time t1, is adjusted the thickness of the cross-linking reaction layer 8 shown in FIG. 2, finally obtained dimension L2
を、所望の目的寸法に限りなく近づけることができる。 A, it is possible to close as possible to the desired target size. 【0047】なお、図5および図6に示す関係は、たとえば図3に示すホストコンピュータ24のデータベースに記憶してあり、そのデータベースに基づき、ホストコンピュータ24は、上記の関係式(1)および/または(2)から、変更後の最適条件(温度T1、時間t1) [0047] Note that the relationship shown in FIGS. 5 and 6, for example Yes stored in the database of the host computer 24 shown in FIG. 3, based on the database, the host computer 24, the above relation (1) and / or (2), the changed optimum conditions (temperature T1, time t1)
を求める。 The seek. その変更後の最適条件は、コータデベロッパ20に送信され、コータデベロッパ20では、その変更後の最適条件で、加熱処理を行う。 Optimal conditions after the change, is sent to the coater developer 20, the coater developer 20, in optimum conditions after the change, heat treatment is performed. この意味で、コータデベロッパ20は、本発明のパターン寸法変更手段に相当する。 In this sense, coater developer 20 corresponds to the pattern size changing means of the present invention. 【0048】図4に示すように、ステップS9にて、前述した加熱処理および現像処理を行い、図2に示すレジストパターン10を得た後には、図4に示すステップS [0048] As shown in FIG. 4, in step S9, subjected to heat treatment and development treatment described above, after obtaining the resist pattern 10 shown in FIG. 2, step S shown in FIG. 4
10にて、図2に示す実際の寸法L2を、たとえば図3 At 10, the actual dimension L2 shown in FIG. 2, for example 3
に示す測長SEM22により測定する。 It is measured by the length measuring SEM22 shown in. その寸法L2が規格範囲内であれば、ステップS11にて、合わせズレを測定する。 If the within dimension L2 is the standard range, in step S11, measuring the misalignment. 合わせズレが規格範囲内であれば、ステップS12にて外観検査を行い、外観に異常がなければ、 Within misalignment standard range, it performs a visual inspection at step S12, if no abnormality on the surface,
ステップS13にて次工程に移る。 In step S13 proceeds to the next step. 次工程としては、前述したように、図2に示すレジストパターン10の開口部を通して、イオン注入する工程、エッチングする工程、蒸着する工程、金属膜成長させる工程などがある。 The next step, as described above, through the opening of the resist pattern 10 shown in FIG. 2, the step of ion implantation, etching, depositing, and the like step of the metal film growth.
これらの工程により、半導体基板2の表面に高精度な微細パターンの形成が可能になる。 By these steps, the formation of high-precision fine pattern becomes possible on the surface of the semiconductor substrate 2. なお、ステップ10, In addition, step 10,
11,12において規格外れとなった場合には、ステップS14にて、図2に示すレジストパターン10を全て剥離し、ステップS1以降の工程を繰り返す。 When became off-specification in 11 and 12, at step S14, stripped of all the resist pattern 10 shown in FIG. 2, are repeated after Step S1 steps. 【0049】本実施形態に係る方法では、露光装置の短波長化や、高NA化や、変形照明技術(輪帯照明、4極照明など)や、位相シフトマスク技術などを必ずしも必要とはしないで、RELACS技術を用いて、初期パターンの寸法を変化させ、微細パターンを得ることができる。 [0049] In the method according to the present embodiment, and shortening the wavelength of the exposure apparatus, and higher NA, modified illumination technique (annular illumination, quadrupole illumination, etc.) or not etc. necessarily require a phase shift mask technology in using RELACS technique, alter the size of the initial pattern, it is possible to obtain a fine pattern. このため、比較的に簡易且つ低コストの設備で微細パターンを形成することができる。 Therefore, it is possible to form a fine pattern with a simple and low-cost equipment relatively. 【0050】また、本実施形態の方法によれば、図4に示すステップS7で算出された処理条件(温度、時間) [0050] Further, according to the method of this embodiment, the processing calculated in step S7 shown in FIG. 4 conditions (temperature, time)
で、初期パターンのレジストパターン4aの寸法を変化させて微細パターンを得る。 In to give a fine pattern by changing the dimensions of the resist pattern 4a of the initial pattern. すなわち、本実施形態では、何らかの条件によりパターン4aの寸法変動が生じたとしても、その寸法変動を考慮に入れた条件で、パターン4aの寸法を変化させて、最終パターンのレジストパターン10を得る。 That is, in this embodiment, even if the dimensional variations of the pattern 4a is caused by some conditions, the condition that takes into account its dimensions change, by changing the dimension of the pattern 4a, a resist pattern 10 of the final pattern. このため、最終的に得られる微細パターンの寸法L2は、目的とする寸法にかなり近づくことになる。 Therefore, the dimension L2 of the finally obtained fine pattern will approach considerably the dimensions of interest. したがって、本実施形態の方法は、寸法精度に優れ、図4に示すステップS10,S11,S12 Accordingly, the method of the present embodiment is excellent in dimensional accuracy, step S10, S11, S12 shown in FIG. 4
における規格外れが少なくなり、生産性に優れている。 Off-specification is reduced, it is excellent in productivity in. 【0051】なお、図4に示すステップS5,S6,S [0051] Incidentally, the step S5 shown in FIG. 4, S6, S
7,S9が、本実施形態の最も重要なポイントであり、 7, S9 is the most important point of this embodiment,
これらのステップは、各半導体基板2毎に行うことが好ましいが、所定枚数処理した後の半導体基板2毎にのみ行うようにしても良い。 These steps are preferably carried out for each of the semiconductor substrate 2 may be performed only for each semiconductor substrate 2 after the predetermined number of processing. 【0052】また、上述した実施形態において、ステップS7にて求めた変更後の最適条件は、加熱温度および/または加熱時間であるが、その他の条件であっても良い。 [0052] Further, in the above-mentioned embodiment, the optimal condition after the change determined in step S7 is the heating temperature and / or heating time may be other conditions. たとえばステップS9にて加熱処理の代わりに光照射処理(たとえば全面露光)を行い、図1(D)に示す架橋反応層8を形成することもあり、その場合の条件は、全面露光のための照射エネルギー強度、照射時間などになる。 For example performs light irradiation treatment instead of the heat treatment (e.g., flood exposure) at step S9, also possible to form the cross-linking reaction layer 8 shown in FIG. 1 (D), in that case conditions, for the entire surface exposure irradiation energy intensity, become such as irradiation time. 【0053】さらに、上述したRELACS法では、通常のレジスト材料を用いて、図1(B)に示すレジストパターン4aを形成した後、そのレジストパターン4a [0053] Further, in the above-described RELACS technique, using conventional resist material, after forming a resist pattern 4a shown in FIG. 1 (B), the resist pattern 4a
を酸性液体または酸性気体により表面処理を施しても良い。 It may be subjected to surface treatment with an acidic liquid or acidic gases. その表面処理により、レジストパターン4aの少なくとも表面で酸を発生するからである。 By the surface treatment, because of generating an acid in at least the surface of the resist pattern 4a. 【0054】 第2実施形態 本実施形態の方法は、本発明の方法を、いわゆるTherma [0054] The method of the second embodiment the present embodiment, the method of the present invention, a so-called Therma
l Flow法に適用した例であり、微細パターン幅のレジスト開口部を形成し、その微細パターン幅のレジスト開口部を利用して、微細パターン幅のエッチング領域、イオン注入領域、析出領域、あるいは成長領域を形成する。 An example applied to l Flow method, to form a resist opening portion of the fine pattern width, by using the resist opening of the fine pattern width, the etching area of ​​the fine pattern width, the ion implanted region, deposition region or growth, to form a region.
以下、詳細に説明する。 It will be described in detail below. ただし、以下の説明では、前記第1実施形態の説明と重複する部分の説明は省略する。 However, in the following description, description of parts overlapping with the description of the first embodiment is omitted. 【0055】本実施形態の方法では、図7(A)に示すように、被加工基板としての半導体基板2を準備する。 [0055] In the method of the present embodiment, as shown in FIG. 7 (A), a semiconductor substrate 2 as a substrate to be processed.
半導体基板2は、図1(A)に示す半導体基板と同じものである。 The semiconductor substrate 2 is the same as the semiconductor substrate shown in FIG. 1 (A). 【0056】次に、本実施形態の方法では、図8に示すステップS21および図7(A)に示すように、半導体基板2の表面に、レジストを塗布してレジスト層30を形成する。 Next, the method of the present embodiment, as shown in step S21 and FIG. 7 shows in FIG. 8 (A), the surface of the semiconductor substrate 2, a resist is applied to form a resist layer 30. 本発明では、レジスト層30の材質は、特に限定されないが、本実施形態では、Thermal Flow法を用いるために、熱処理により積極的に変形させることができるものであることが好ましい。 In the present invention, the material of the resist layer 30 is not particularly limited, in the present embodiment, in order to use the Thermal Flow method, it is preferable that it is possible to actively deformed by heat treatment. 具体的には、ナフトキノンジアジドなどのキノンジアジド系感光剤、アルカリ可溶性樹脂および溶媒から成る、フォトレジスト塗布組成物などが用いられる。 Specifically, the quinonediazide type photosensitive substance such as naphthoquinone diazide, an alkali-soluble resin and solvent, the photoresist coating composition and the like are used. 【0057】次に、図8に示すステップS22に示すように、レジスト層30の表面に、図7(B)に示す初期パターンのレジストパターン30を得るための露光を行う。 Next, as shown in step S22 shown in FIG. 8, the surface of the resist layer 30 performs exposure for obtaining a resist pattern 30 of the initial pattern shown in Figure 7 (B). 露光は、露光装置を用いて行い、その光源としては、特に限定されず、g線、i線、または、Deep− Exposure is performed using the exposure apparatus, examples of the light source is not particularly limited, g-line, i-line, or, Deep-
UV、KrFエキシマ、ArFエキシマ、EB(電子線)、X−rayなど、レジスト層30の感度波長に対応した光源を用いる。 UV, KrF excimer, ArF excimer, EB (electron beam), such as X-ray, using a light source corresponding to the sensitivity wavelength of the resist layer 30. 【0058】次に、図8に示すステップS23では、レジスト層30の加熱処理、たとえばPEB(露光後加熱)を行い、レジスト層30の解像度を向上させる。 Next, in step S23 shown in FIG. 8, heat treatment of the resist layer 30, for example, performs a PEB (post exposure baking), to improve the resolution of the resist layer 30. その後、図8に示すステップS24にて、現像を行い、図7(B)に示す初期パターンのレジストパターン30を得る。 Thereafter, at step S24 shown in FIG. 8, and developed to obtain a resist pattern 30 of the initial pattern shown in Figure 7 (B). この加熱処理および現像処理は、たとえば図3に示すコータデベロッパ20により行う。 The heat treatment and development treatment is carried out by a coater developer 20 shown in FIG. 3, for example. 【0059】現像処理された半導体基板2は、次に図3 [0059] The semiconductor substrate 2 subjected to the development processing, then 3
に示す測長SEM22に移され、図8に示すステップS Transferred to measurement SEM22 shown in step S shown in FIG. 8
25にて、レジストパターン30における寸法測定が行われる。 At 25, the dimension measured in the resist pattern 30 is performed. 本実施形態では、図7(B)に示すように、レジストパターン30間の開口部32のパターン寸法L3 In the present embodiment, FIG. 7 (B), the pattern dimension L3 of the opening 32 between the resist pattern 30
がシュリンクすべき重要な寸法であるので、その寸法L Since There is an important dimension should shrink, the size L
3を測長SEM22(計測手段)で測定する。 3 is measured by the length measuring SEM22 (measuring means). なお、その他の寸法、たとえばパターン幅などを同時に測定しても良い。 The other dimensions, for example may be measured such as a pattern width at the same time. 【0060】ステップS26では、測長SEM22で測定した、たとえば図7(B)に示す寸法L3が、この段階での目標寸法とのズレ量を計算する。 [0060] At step S26, it was measured by measuring SEM22, for example, the dimension L3 shown in FIG. 7 (B), calculates the amount of deviation between the target dimensions at this stage. この計算は、図3に示すホストコンピュータ24により行われる。 This calculation is performed by the host computer 24 shown in FIG. 【0061】次に、図8に示すステップS27では、ステップS26にて計算したズレ量に基づき、後工程で行われる初期パターンの寸法を変化させるためのパターン寸法変更工程における処理条件との関係式から、処理条件を算出する。 Next, in step S27 shown in FIG. 8, based on the shift amount calculated in Step S26, the relational expression between the processing conditions in the pattern size change step for changing the size of the initial pattern to be performed in a later step from, to calculate the processing conditions. 本実施形態では、パターン寸法変更工程は、図8に示すステップS28で行われるThermal Flow In the present embodiment, the pattern size change process, Thermal Flow performed in step S28 shown in FIG. 8
法における加熱処理である。 A heat treatment in the law. 【0062】Thermal Flow法では、図8に示すステップS28にて加熱処理を行えば、図7(C)に示すように、レジストパターン層30が熱により変形し、図7 [0062] In the Thermal Flow method, by performing the heat treatment at step S28 shown in FIG. 8, as shown in FIG. 7 (C), the resist pattern layer 30 is deformed by heat, 7
(B)に示す寸法L3に比較してシュリンクされたパターン寸法L4を持つ最終パターンのレジストパターン3 Final pattern the resist pattern 3 with shrink pattern dimension L4 as compared to the dimensions L3 shown in (B)
0aが得られる。 0a is obtained. このレジストパターン30aの縮径された開口部32aを通して、エッチング、イオン注入、 Through reduced diameter opening 32a of the resist pattern 30a, etching, ion implantation,
蒸着処理、金属膜成長などのパターン加工を行うことで、露光装置の露光波長などにより限定される限界寸法以下の微細限界寸法のパターン加工を行うことができる。 Deposition process, by performing patterning of a metal film growth, it is possible to perform patterning of critical dimensions less fine critical dimension to be limited due to the exposure wavelength of the exposure apparatus. 【0063】本実施形態では、図28に示すステップS [0063] In the present embodiment, the step S shown in FIG. 28
28において行われる加熱処理(Bake)の温度/時間は、レジストパターン30aの変形が生じるように決定される。 Heat treatment temperature / time (Bake) to be performed in 28 variations of the resist pattern 30a is determined to occur. すなわち、レジストパターンを構成するレジスト材料の軟化開始温度を超えなければ、熱変形を生じさせることができない。 That is, unless, can not produce thermal deformation beyond the initial softening temperature of the resist material constituting the resist pattern. 通常は、レジスト材料の軟化開始温度から10〜30℃、特に15〜25℃高い温度で熱処理して変形させるのが、変形の制御性の観点から最も好ましい。 Typically, 10 to 30 ° C. from the initial softening temperature of the resist material, to deform by heat-treating at particular 15-25 ° C. higher temperatures, most preferable from the viewpoint of controllability of the deformation. 具体的には、用いるレジスト材料の種類、必要とするレジストパターンの変形量などにより、加熱温度および/または加熱時間は、初期最適条件に設定される。 Specifically, the type of resist material used, the deformation amount of the desired resist pattern, the heating temperature and / or the heating time is set to an initial optimum. 【0064】しかも本実施形態では、このいったん設定された加熱処理の初期の最適な温度および/または時間を、図8に示すステップS26にて計算されたズレ量Δ [0064] Moreover in this embodiment, the initial optimum temperature and / or time of the once set heat treatment, the deviation amount calculated in step S26 shown in FIG. 8 delta
Lに基づき、ステップS27にて最適条件を変化させ、 Based L, and changing the optimum conditions at step S27,
その条件に基づき、ステップS28にて加熱処理する。 Based on the condition, to heat treatment at step S28.
変更された最適条件のデータは、図3に示すネットワーク26を通してホストコンピュータ24からコータデベロッパ20に送信され、その変更された最適条件で加熱処理が成される。 Data of the changed optimum conditions, transmitted from the host computer 24 through the network 26 shown in FIG. 3 to the coater developer 20, heat treatment is performed at the changed optimum. たとえば図9に示すように、ステップS28における加熱処理の温度T2と、最終的にシュリンクされて得られる寸法L4とは、微小寸法範囲において、一次関数的な関係にあり、加熱温度を高くするほど、寸法L4がシュリンクする傾向にある。 For example, as shown in FIG. 9, the temperature T2 of the heat treatment in step S28, the dimension L4 obtained finally shrink, in small size range, located in the linear function relationship, the higher the heating temperature , there is a tendency that dimension L4 to shrink. すなわち、 That is,
L4=a×T2+bの関係にある。 L4 = the relation of a × T2 + b. なお、aおよびbは係数であり、図9において、aは、グラフの傾きを示し、約−17.4nm/°Cである。 Incidentally, a and b are coefficients, in FIG. 9, a denotes the gradient of the graph is about -17.4nm / ° C. 【0065】そこで、いったん設定された加熱処理の初期最適温度をTintとし、ステップS26にて求められたズレ量をΔLとすると、最終的に得られる寸法L4を目標寸法とするためには、変更後の最適温度T2は、次に示す関係式(3)から求められる。 [0065] Thus, once set the initial optimum temperature of heat treatment and Tint, when the shift amount obtained at step S26 and [Delta] L, the finally obtained dimension L4 to target dimensions, change optimum temperature T2 after is determined from the following equation (3). 【0066】T2=Tint−ΔL/a …(3) その変更後の最適温度T2でステップS28における加熱処理を行うことで、レジストパターン30の変形量が調節され、最終的に得られる寸法L4を、所望の目的寸法に限りなく近づけることができる。 [0066] T2 = Tint-ΔL / a ... (3) By performing the heat treatment in step S28 at the optimum temperature T2 after the change, resist deformation of the pattern 30 is adjusted, the finally obtained dimension L4 , it is possible to close as possible to the desired target size. 【0067】なお、図10に示すように、ステップS2 [0067] Incidentally, as shown in FIG. 10, step S2
8にて行われる加熱処理の時間と、最終的に得られる寸法L4との関係は、図9に示す関係と同様な関係にある。 Time and heat treatment performed at 8, the relationship between the finally obtained dimension L4, are in a similar relationship with the relationship shown in FIG. そこで、いったん設定された加熱処理の初期最適加熱時間をtintとし、図10に示すグラフの傾きをa' Therefore, once the set heat treatment initial optimum cooking time and t int, the slope of the graph shown in FIG. 10 a '
とし、ステップS26にて求められたズレ量をΔLとすると、最終的に得られる寸法L4を目標寸法とするためには、変更後の最適加熱時間t2は、次に示す関係式(4)から求められる。 And then, when the shift amount obtained at step S26 and [Delta] L, the finally obtained dimension L4 to target dimensions, the optimum heating time t2 after the change, the following equation (4) Desired. 【0068】t2=tint−ΔL/a' …(4) したがって、その変更後の最適加熱時間t2でステップS28における加熱処理を行うことで、レジストパターン30からパターン30aに変化する変化量が調節され、最終的に得られる寸法L4を、所望の目的寸法に限りなく近づけることができる。 [0068] t2 = tint-ΔL / a '... (4) Therefore, by performing the heat treatment in the step S28 at which the changed optimum heating time t2, the amount of change varies from the resist pattern 30 in the pattern 30a is adjusted the finally obtained dimension L4, can be close as possible to the desired purpose dimensions. 【0069】なお、図9および図10に示す関係は、たとえば図3に示すホストコンピュータ24のデータベースに記憶してあり、そのデータベースに基づき、ホストコンピュータ24は、上記の関係式(3)および/または(4)から、変更後の最適条件(温度T2、時間t [0069] Note that the relationship shown in FIGS. 9 and 10, for example Yes stored in the database of the host computer 24 shown in FIG. 3, based on the database, the host computer 24, the above relation (3) and / or (4), the changed optimum conditions (temperature T2, the time t
2)を求める。 Seek 2). その変更後の最適条件は、コータデベロッパ20に送信され、コータデベロッパ20では、その変更後の最適条件で、加熱処理を行う。 Optimal conditions after the change, is sent to the coater developer 20, the coater developer 20, in optimum conditions after the change, heat treatment is performed. この意味で、コータデベロッパ20は、本発明のパターン寸法変更手段に相当する。 In this sense, coater developer 20 corresponds to the pattern size changing means of the present invention. 【0070】図8に示すように、ステップS28にて、 [0070] As shown in FIG. 8, in step S28,
前述した加熱処理および現像処理を行い、図7(C)に示すレジストパターン30aを得た後には、図8に示すステップS29にて、図7(C)に示す実際の寸法L4 Performs the above-described heat treatment and development treatment, Figure 7 after obtaining the resist pattern 30a shown in (C), at step S29 shown in FIG. 8, the actual dimensions shown in FIG. 7 (C) L4
を、たとえば図3に示す測長SEM22により測定する。 The, for example, it is measured by measuring SEM22 shown in FIG. その寸法L4が規格範囲内であれば、ステップS3 If the dimension L4 is within a standard range, step S3
0にて、合わせズレを測定する。 At 0, to measure the misalignment. 合わせズレが規格範囲内であれば、ステップS31にて外観検査を行い、外観に異常がなければ、ステップS32にて次工程に移る。 Within misalignment standard range, it performs a visual inspection at step S31, if no abnormality on the surface, proceeds at step S32 in the next step.
次工程としては、前述したように、レジストパターン3 The next step, as described above, the resist pattern 3
0aの開口部32aを通して、イオン注入する工程、エッチングする工程、蒸着する工程、金属膜成長させる工程などがある。 Through the opening 32a of 0a, the step of ion implantation, etching, depositing, and the like step of the metal film growth. これらの工程により、半導体基板2の表面に高精度な微細パターンの形成が可能になる。 By these steps, the formation of high-precision fine pattern becomes possible on the surface of the semiconductor substrate 2. なお、 It should be noted that,
ステップ29,30,31において規格外れとなった場合には、ステップS33にて、図7(C)に示すレジストパターン30aを全て剥離し、ステップS21以降の工程を繰り返す。 When it became off-specification in step 29, 30 and 31, at step S33, all of the resist was removed pattern 30a shown in FIG. 7 (C), and repeats the step S21 and subsequent steps. 【0071】本実施形態に係る方法では、露光装置の短波長化や、高NA化や、変形照明技術(輪帯照明、4極照明など)や、位相シフトマスク技術などを必ずしも必要とはしないで、Thermal Flow技術を用いて、初期パターンの寸法を変化させ、微細パターンを得ることができる。 [0071] In the method according to the present embodiment, and shortening the wavelength of the exposure apparatus, and higher NA, modified illumination technique (annular illumination, quadrupole illumination, etc.) or not etc. necessarily require a phase shift mask technology in, using the Thermal Flow technology, changing the size of the initial pattern, it is possible to obtain a fine pattern. このため、比較的に簡易且つ低コストの設備で微細パターンを形成することができる。 Therefore, it is possible to form a fine pattern with a simple and low-cost equipment relatively. 【0072】また、本実施形態の方法によれば、図8に示すステップS27で算出された処理条件(温度、時間)で、初期パターンのレジストパターン30の寸法を変化させて微細パターンを得る。 [0072] Further, according to the method of the present embodiment, in the calculated process conditions in step S27 shown in FIG. 8 (temperature, time), to obtain a fine pattern by changing the dimensions of the resist pattern 30 of the initial pattern. すなわち、本実施形態では、何らかの条件によりパターン30の寸法変動が生じたとしても、その寸法変動を考慮に入れた条件で、パターン30の寸法を変化させて、最終パターンのレジストパターン30aを得る。 That is, in this embodiment, even if the dimensional variations of the pattern 30 is caused by some conditions, the condition that takes into account its dimensions change, by changing the dimensions of the pattern 30, a resist pattern 30a of the final pattern. このため、最終的に得られる微細パターンの寸法L4は、目的とする寸法にかなり近づくことになる。 Therefore, the dimension L4 of the finally obtained fine pattern will approach considerably the dimensions of interest. したがって、本実施形態の方法は、寸法精度に優れ、図8に示すステップS29,S30,S Accordingly, the method of the present embodiment is excellent in dimensional accuracy, step S29 shown in FIG. 8, S30, S
31における規格外れが少なくなり、生産性に優れている。 Off-specification is reduced in 31, it is excellent in productivity. 【0073】なお、図8に示すステップS25,S2 [0073] Incidentally, the step S25 shown in FIG. 8, S2
6,S27,S28が、本実施形態の最も重要なポイントであり、これらのステップは、各半導体基板2毎に行うことが好ましいが、所定枚数処理した後の半導体基板2毎にのみ行うようにしても良い。 6, S27, S28 is the most important point of the present embodiment, these steps are preferably carried out for each of the semiconductor substrate 2, so as to perform only every semiconductor substrate 2 after the predetermined number of processing and it may be. 【0074】なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。 [0074] The present invention is not limited to the above embodiments and may be variously modified within the scope of the present invention. 【0075】 【発明の効果】以上説明してきたように、本発明によれば、比較的に簡易且つ低コストの設備で微細パターンを形成することができ、しかも、寸法精度に優れて規格外れが少ない生産性に優れたレジストパターンの形成方法、半導体装置の製造方法およびレジストパターンの形成装置を提供することができる。 [0075] As has been described in the foregoing, according to the present invention, it is possible to form a fine pattern with a simple and low-cost equipment relatively, moreover, is off-specification excellent dimensional accuracy a method for forming a resist pattern excellent in low productivity, it is possible to provide a forming device manufacturing method and resist pattern of a semiconductor device.

【図面の簡単な説明】 【図1】 図1(A)〜図1(D)は本発明の一実施形態に係る半導体装置の製造方法の一例を示す要部断面図である。 BRIEF DESCRIPTION OF THE DRAWINGS FIG 1] FIG 1 (A) ~ FIG 1 (D) is a fragmentary cross-sectional view showing an example of a method of manufacturing a semiconductor device according to an embodiment of the present invention. 【図2】 図2は図1(D)の続きの工程を示す要部断面図である。 Figure 2 is a fragmentary cross-sectional view showing a continuation of the process of FIG. 1 (D). 【図3】 図3はレジストパターンの加工装置の一構成例を示す概略図である。 Figure 3 is a schematic diagram showing an example of the configuration of a processing apparatus of the resist pattern. 【図4】 図4は図1および図2に示す工程を実施するためのフローチャート図である。 Figure 4 is a flow chart diagram for carrying out the steps shown in FIGS. 【図5】 図5はRELACS剤の加熱温度とパターン寸法との関係を示すグラフである。 Figure 5 is a graph showing the relationship between heating temperature and the pattern size of the RELACS agent. 【図6】 図6はRELACS剤の加熱時間とパターン寸法との関係を示すグラフである。 Figure 6 is a graph showing the relationship between the heating time and the pattern dimension RELACS agent. 【図7】 図7(A)〜図7(C)は本発明の他の実施形態に係る半導体装置の製造方法の一例を示す要部断面図である。 [7] FIG. 7 (A) ~ FIG 7 (C) is a fragmentary cross-sectional view showing an example of a method of manufacturing a semiconductor device according to another embodiment of the present invention. 【図8】 図8は図7に示す工程を実施するためのフローチャート図である。 Figure 8 is a flow chart diagram for carrying out the steps shown in FIG. 【図9】 図9はパターンのリフローのための加熱温度とパターン寸法との関係を示すグラフである。 Figure 9 is a graph showing the relationship between heating temperature and the pattern size for reflow pattern. 【図10】 図10はパターンのリフローのための加熱時間とパターン寸法との関係を示すグラフである。 Figure 10 is a graph showing the relationship between the heating time and the pattern dimension for reflow pattern. 【符号の説明】 2… 半導体基板(被加工基板) 4,30… レジスト層4a,30a… レジストパターン6… RELACS剤層8… 架橋反応層10… レジストパターン20… コータデベロッパ(レジスト塗布手段、初期パターン形成手段、パターン寸法変更手段) 22… 測長SEM(計測手段) 24… ホストコンピュータ(ズレ量算出手段、最適条件算出手段) 32,32a… 開口部 [Reference Numerals] 2 ... semiconductor substrate (substrate to be processed) 4,30 ... resist layer 4a, 30a ... resist pattern 6 ... RELACS agent layer 8 ... crosslinking reaction layer 10 ... resist pattern 20 ... Coater developer (resist coating unit, the initial patterning means, the pattern size change means) 22 ... measuring SEM (measuring means) 24 ... host computer (deviation amount calculating means, the optimum condition calculating means) 32, 32a ... opening

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 被加工基板の表面に初期パターンのレジスト層を形成する初期パターン形成工程と、 前記レジスト層の初期パターンの寸法を計測する計測工程と、 測定された初期パターンの寸法情報と、目標寸法とのズレ量を算出するズレ量算出工程と、 前記ズレ量と、後工程で行われる前記初期パターンの寸法を変化させるためのパターン寸法変更工程における処理条件との関係式から、前記処理条件を算出する最適条件算出工程と、 前記最適条件算出工程で算出された処理条件で、前記初期パターンの寸法を変化させるパターン寸法変更工程とを有するレジストパターンの形成方法。 An initial pattern forming step of forming a resist layer of the initial pattern to the claimed is: 1. A surface of the substrate to be processed, a measuring step of measuring the size of the initial pattern of the resist layer, measured initial and measurement information for the pattern, the shift amount calculation step of calculating a shift amount of the target dimension, the processing conditions in the pattern size change step for changing said shift amount, the size of the initial pattern to be performed in a later step from equation, the optimum condition calculation step of calculating the processing conditions, the optimum condition calculation step process condition calculated by the method of forming a resist pattern having said initial pattern pattern size changing step of changing the size of the. 【請求項2】 前記パターン寸法変更工程が、前記初期パターンのレジスト層の表面にパターン寸法変更剤を塗布する工程と、塗布されたパターン寸法変更剤を前記レジスト層と共に加熱処理または光照射処理する工程とを含むことを特徴とする請求項1に記載のレジストパターンの形成方法。 Wherein said pattern size changing step comprises the steps of applying a resist layer pattern size change agent to the surface of the initial pattern, heat treatment or light irradiation treatment the coated pattern size modifier together with the resist layer the resist pattern forming process according to claim 1, characterized in that it comprises a step. 【請求項3】 前記パターン寸法変更剤が、酸の存在により架橋反応を生じる材料を含むことを特徴とする請求項2に記載のレジストパターンの形成方法。 Wherein the pattern size change agent, method of forming a resist pattern according to claim 2, characterized in that it comprises a material which causes a crosslinking reaction in the presence of an acid. 【請求項4】 前記初期パターンのレジスト層の少なくとも表面が、加熱処理または光照射処理により酸を発生する材質で構成してある請求項3に記載のレジストパターンの形成方法。 Wherein at least the surface of the resist layer of the initial pattern, the resist pattern forming method of claim 3 that is composed of a material that generates an acid by heat treatment or light irradiation treatment. 【請求項5】 前記パターン寸法変更工程が、前記初期パターンのレジスト層を加熱処理してリフローさせる工程を含むことを特徴とする請求項1に記載のレジストパターンの形成方法。 Wherein said pattern size changing step, the resist pattern forming method according to claim 1, characterized in that it comprises a step of reflow by heating the resist layer of the initial pattern. 【請求項6】 前記処理条件が、加熱温度、加熱時間、 Wherein said processing conditions, heating temperature, heating time,
    光照射エネルギー強度、光照射時間のいずれか1つ以上のパラメータである請求項1〜5のいずれかに記載のレジストパターンの形成方法。 Irradiation energy intensity, method of forming a resist pattern according to claim 1 which is any one or more parameters of the light irradiation time. 【請求項7】 前記関係式が一次関数である請求項1〜 7. The method of claim 1 wherein the relationship is a linear function
    6のいずれかに記載のレジストパターンの形成方法。 Method of forming a resist pattern according to 6 either. 【請求項8】 前記請求項1〜7のいずれかに記載のレジストパターンの形成方法によりレジストパターンを形成した後、 前記レジストパターンをマスクとして、被加工基板の表面をエッチング加工またはイオン注入することを特徴とする半導体装置の製造方法。 8. After forming a resist pattern by the resist pattern forming method according to any of the claims 1-7, wherein the resist pattern as a mask, the surface of the substrate to be processed is etched or ion implantation the method of manufacturing a semiconductor device according to claim. 【請求項9】 前記請求項1〜7のいずれかに記載のレジストパターンの形成方法によりレジストパターンを形成した後、 前記レジストパターンをマスクとして、被加工基板の表面に、微細パターンを堆積させることを特徴とする半導体装置の製造方法。 9. After forming a resist pattern by the resist pattern forming method according to any one of the claims 1 to 7, the resist pattern as a mask, the surface of the substrate to be processed, depositing a fine pattern the method of manufacturing a semiconductor device according to claim. 【請求項10】 前記請求項1〜7のいずれかに記載のレジストパターンの形成方法によりレジストパターンを形成した後、 前記レジストパターンをマスクとして、被加工基板の表面から、微細パターンを成長させることを特徴とする半導体装置の製造方法。 10. After forming a resist pattern by the resist pattern forming method according to any one of the claims 1 to 7, as a mask the resist pattern, that from the surface of the substrate to be processed, to grow a fine pattern the method of manufacturing a semiconductor device according to claim. 【請求項11】 被加工基板の表面に初期パターンのレジスト層を形成する初期パターン形成手段と、 前記レジスト層の初期パターンの寸法を計測する計測手段と、 測定された初期パターンの寸法情報と、目標寸法とのズレ量を算出するズレ量算出手段と、 前記ズレ量と、後工程で行われる前記初期パターンの寸法を変化させるためのパターン寸法変更工程における処理条件との関係式から、前記処理条件を算出する最適条件算出手段と、 前記最適条件算出手段で算出された処理条件で、前記初期パターンの寸法を変化させるパターン寸法変更手段とを有するレジストパターンの形成装置。 11. A initial pattern forming means for forming a resist layer of the initial pattern on the surface of the substrate to be processed, a measuring means for measuring the dimensions of the initial pattern of the resist layer, and the size information of the measured initial pattern, a deviation amount calculating means for calculating a shift amount of the target dimension, the relationship between the processing conditions in the pattern size change step for changing said shift amount, the size of the initial pattern to be performed in a subsequent step, the processing and the optimum condition calculating means for calculating a condition, the optimum processing condition calculated by the condition calculating means, a resist pattern forming apparatus and a pattern size change means for changing the size of the initial pattern. 【請求項12】 前記初期パターン形成手段が、レジスト塗布手段と、前記レジスト塗布手段で塗布されたレジストの表面を初期パターンで露光する露光手段とを有する請求項11に記載のレジストパターン形成装置。 12. The initial pattern forming means, a resist coating unit, the resist pattern forming apparatus according to claim 11 having an exposing unit for exposing the resist coated resist surface of the coating means in the initial pattern. 【請求項13】 前記計測手段が測長SEMである請求項11または12に記載のレジストパターン形成装置。 Wherein said measuring means a resist pattern forming apparatus according to claim 11 or 12, which is a length measuring SEM. 【請求項14】 前記パターン寸法変更手段が、 前記初期パターンのレジスト層の表面にパターン寸法変更剤を塗布する塗布手段と、 塗布されたパターン寸法変更剤を前記レジスト層と共に加熱処理または光照射処理する加熱処理手段または光照射手段とを含むことを特徴とする請求項11〜13のいずれかに記載のレジストパターンの形成装置。 14. The pattern size change means, a coating means for applying a pattern size change agent to the surface of the resist layer of the initial pattern, heat treatment or light irradiation treatment the coated pattern size modifier together with the resist layer a resist pattern forming apparatus according to any one of claims 11 to 13 include a heat treatment means or the light irradiating means, characterized in that. 【請求項15】 前記パターン寸法変更手段が、 前記初期パターンのレジスト層を加熱処理してリフローさせる加熱手段を含むことを特徴とする請求項11〜1 15. The pattern size changing means, according to claim characterized in that it comprises a heating means to reflow by heating the resist layer of the initial pattern 11-1
    3のいずれかに記載のレジストパターンの形成装置。 Forming apparatus of the resist pattern according to any one of the three.
JP2002031920A 2002-02-08 2002-02-08 Forming method of resist pattern, manufacturing method of semiconductor device and forming device for resist pattern Pending JP2003234279A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002031920A JP2003234279A (en) 2002-02-08 2002-02-08 Forming method of resist pattern, manufacturing method of semiconductor device and forming device for resist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002031920A JP2003234279A (en) 2002-02-08 2002-02-08 Forming method of resist pattern, manufacturing method of semiconductor device and forming device for resist pattern

Publications (1)

Publication Number Publication Date
JP2003234279A true true JP2003234279A (en) 2003-08-22

Family

ID=27775188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002031920A Pending JP2003234279A (en) 2002-02-08 2002-02-08 Forming method of resist pattern, manufacturing method of semiconductor device and forming device for resist pattern

Country Status (1)

Country Link
JP (1) JP2003234279A (en)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009104178A (en) * 2009-01-28 2009-05-14 Panasonic Corp Pattern forming method
KR100949892B1 (en) 2007-01-08 2010-03-25 주식회사 하이닉스반도체 Method of Forming Fine Pattern of Semiconductor Device
JP2010267879A (en) * 2009-05-15 2010-11-25 Tokyo Electron Ltd Slimming processing method for resist pattern
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US8039399B2 (en) 2008-10-09 2011-10-18 Micron Technology, Inc. Methods of forming patterns utilizing lithography and spacers
KR101080908B1 (en) 2008-12-24 2011-11-09 주식회사 하이닉스반도체 Method of forming micro patterns in semiconductor device
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8409457B2 (en) 2008-08-29 2013-04-02 Micron Technology, Inc. Methods of forming a photoresist-comprising pattern on a substrate
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US9196673B2 (en) 2012-07-26 2015-11-24 Micron Technology, Inc. Methods of forming capacitors
US9224798B2 (en) 2008-01-08 2015-12-29 Micron Technology, Inc. Capacitor forming methods
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761457B2 (en) 2006-07-10 2017-09-12 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US9305782B2 (en) 2006-07-10 2016-04-05 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
KR100949892B1 (en) 2007-01-08 2010-03-25 주식회사 하이닉스반도체 Method of Forming Fine Pattern of Semiconductor Device
US9224798B2 (en) 2008-01-08 2015-12-29 Micron Technology, Inc. Capacitor forming methods
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US8901700B2 (en) 2008-05-05 2014-12-02 Micron Technology, Inc. Semiconductor structures
US8629527B2 (en) 2008-05-05 2014-01-14 Micron Technology, Inc. Semiconductor structures
US8409457B2 (en) 2008-08-29 2013-04-02 Micron Technology, Inc. Methods of forming a photoresist-comprising pattern on a substrate
US8039399B2 (en) 2008-10-09 2011-10-18 Micron Technology, Inc. Methods of forming patterns utilizing lithography and spacers
US8703570B2 (en) 2008-12-04 2014-04-22 Micron Technology, Inc. Methods of fabricating substrates
US9653315B2 (en) 2008-12-04 2017-05-16 Micron Technology, Inc. Methods of fabricating substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8603884B2 (en) 2008-12-04 2013-12-10 Micron Technology, Inc. Methods of fabricating substrates
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
KR101080908B1 (en) 2008-12-24 2011-11-09 주식회사 하이닉스반도체 Method of forming micro patterns in semiconductor device
JP2009104178A (en) * 2009-01-28 2009-05-14 Panasonic Corp Pattern forming method
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US8563228B2 (en) 2009-03-23 2013-10-22 Micron Technology, Inc. Methods of forming patterns on substrates
JP2010267879A (en) * 2009-05-15 2010-11-25 Tokyo Electron Ltd Slimming processing method for resist pattern
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
US9153458B2 (en) 2011-05-05 2015-10-06 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8846517B2 (en) 2012-07-06 2014-09-30 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9196673B2 (en) 2012-07-26 2015-11-24 Micron Technology, Inc. Methods of forming capacitors

Similar Documents

Publication Publication Date Title
US5580700A (en) Metal ion reduction in bottom anti-reflective coatings for use in semiconductor device formation
US5330881A (en) Microlithographic method for producing thick, vertically-walled photoresist patterns
US4908298A (en) Method of creating patterned multilayer films for use in production of semiconductor circuits and systems
US5670298A (en) Method of forming a metal pattern in manufacturing a semiconductor device
US6846618B2 (en) Process for improving critical dimension uniformity
US5304511A (en) Production method of T-shaped gate electrode in semiconductor device
US20060160028A1 (en) Method of forming fine patterns of a semiconductor device
US5858620A (en) Semiconductor device and method for manufacturing the same
US5759755A (en) Semiconductor substrate containing anti-reflective layer
US4906552A (en) Two layer dye photoresist process for sub-half micrometer resolution photolithography
US5830624A (en) Method for forming resist patterns comprising two photoresist layers and an intermediate layer
US20040029047A1 (en) Micropattern forming material, micropattern forming method and method for manufacturing semiconductor device
US6703169B2 (en) Method of preparing optically imaged high performance photomasks
US6713236B2 (en) Lithography method for preventing lithographic exposure of peripheral region of semiconductor wafer
US20050130068A1 (en) Pattern forming method and method for manufacturing a semiconductor device
US20030054642A1 (en) Production method of semiconductor device and production system of semiconductor device
JP2000066366A (en) Photomask and its production
US6376157B1 (en) Method of manufacturing a semiconductor device, chemical solution to form fine pattern, and semiconductor device
US20090011374A1 (en) Method and material for forming high etch resistant double exposure patterns
US20020064958A1 (en) Exposure method
US6015650A (en) Method for forming micro patterns of semiconductor devices
US5925578A (en) Method for forming fine patterns of a semiconductor device
US5427649A (en) Method for forming a pattern by silylation
KR20030089063A (en) Forming method of photoresist pattern
JP2004086203A (en) Fine pattern forming material and method for manufacturing electronic device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040204

A521 Written amendment

Effective date: 20040204

Free format text: JAPANESE INTERMEDIATE CODE: A821

RD03 Notification of appointment of power of attorney

Effective date: 20040326

Free format text: JAPANESE INTERMEDIATE CODE: A7423