KR20090098682A - 관통 콘덴서 및 관통 콘덴서의 실장 구조 - Google Patents
관통 콘덴서 및 관통 콘덴서의 실장 구조 Download PDFInfo
- Publication number
- KR20090098682A KR20090098682A KR1020090016157A KR20090016157A KR20090098682A KR 20090098682 A KR20090098682 A KR 20090098682A KR 1020090016157 A KR1020090016157 A KR 1020090016157A KR 20090016157 A KR20090016157 A KR 20090016157A KR 20090098682 A KR20090098682 A KR 20090098682A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- capacitor
- terminal electrode
- face
- ground terminal
- Prior art date
Links
- 230000000149 penetrating effect Effects 0.000 title 2
- 239000003990 capacitor Substances 0.000 claims abstract description 159
- 239000004020 conductor Substances 0.000 claims description 32
- 239000012212 insulator Substances 0.000 claims description 25
- 238000003475 lamination Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 5
- 238000010030 laminating Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052755 nonmetal Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002843 nonmetals Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/35—Feed-through capacitors or anti-noise capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09772—Conductors directly under a component but not electrically connected to the component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 관통 콘덴서로서, 복수의 절연체층을 적층하여 이루어지는 대략 직방체형의 콘덴서 소체와, 콘덴서 소체 내에 배치된 신호용 내부 전극과, 콘덴서 소체 내에 배치되고, 신호용 내부 전극과 대향하는 접지용 내부 전극과, 신호용 내부 전극에 접속된 신호용 단자 전극과, 접지용 내부 전극에 접속된 접지용 단자 전극을 구비하고 있다. 신호용 단자 전극은, 콘덴서 소체의 긴변 방향에서의 제 1 및 제 2 단면에 각각 형성되어 있다. 접지용 단자 전극은, 콘덴서 소체의 긴변 방향을 따라서 신장하는 제 1 내지 제 4 측면의 어느 것인가 적어도 1개의 측면에 형성되어 있다. 또한, 접지용 단자 전극은, 제 1 단면 및 제 2 단면의 어느 것인가 적어도 한쪽의 단면 근처에 형성되어 있다.
관통 콘덴서, 절연체층, 등가 직렬 인덕턴스(ESL), 배선 밀도, 도전성 페이스트, 도체 배선
Description
본 발명은 관통 콘덴서, 및, 상기 관통 콘덴서의 실장 구조에 관한 것이다.
관통 콘덴서로서, 유전체층과 내부 전극이 교대로 적층된 콘덴서 소체와, 상기 콘덴서 소체의 표면에 형성된 단자 전극을 구비한 것이 알려져 있다(예를 들면,일본 공개특허공보 제(평)01-206615호 참조).
이러한 관통 콘덴서의 저임피던스화를 도모하기 위해서는, 등가 직렬 인덕턴스(ESL)를 낮게 할 필요가 있다. 특히, 고주파 동작을 달성하기 위해서는, ESL을 충분히 낮게 유지하는 것이 필요하게 되어 있다. 그러나, 일본 공개특허공보 제(평)01-206615호에 기재된 관통 콘덴서에서는, ESL을 낮게 하기 위한 검토는 이루어지고 있지 않다.
그런데, 최근, 제품의 소형화가 진행되고 있고, 이에 따라 회로 기판에 있어서의 배선 밀도의 향상이 요망되고 있다. 그러나, 일본 공개특허공보 제(평)01-206615호에 기재된 관통 콘덴서에서는, 상기 관통 콘덴서를 회로 기판에 탑재하면, 그 만큼 배선 스페이스가 줄어든다. 이 때문에, 배선 밀도가 저하되어 버릴 우려가 있다.
그래서, 본 발명에서는, 회로 기판에 탑재한 경우에 있어서의 배선 밀도의 저하를 억제할 수 있고, 또한 ESL의 저하를 도모할 수 있는 관통 콘덴서 및 그 실장 구조를 제공하는 것을 과제로 한다.
본 발명은 관통 콘덴서로서, 복수의 절연체층을 적층하여 이루어지는 대략 직방체형의 콘덴서 소체와, 콘덴서 소체 내에 배치되고, 서로 대향하는 신호용 내부 전극 및 접지용 내부 전극과, 콘덴서 소체의 긴변 방향에서의 제 1 및 제 2 단면에 각각 형성되고, 신호용 내부 전극에 접속된 신호용 단자 전극과, 콘덴서 소체 의 긴변 방향을 따라서 신장하는 제 1 내지 제 4 측면의 어느 것인가 적어도 1개의 측면에 형성되고, 접지용 내부 전극에 접속된 접지용 단자 전극을 구비하고, 접지용 단자 전극은, 제 1 단면 및 제 2 단면의 어느 것인가 적어도 한쪽의 단면 근처에 형성되어 있다.
본 발명에 따른 관통 콘덴서에서는, 콘덴서 소체의 제 1 및 제 2 단면에 신호용 단자 전극이 형성되고, 콘덴서 소체의 제 1 내지 제 4 측면 중 어느 것인가 적어도 1개의 측면에 접지용 단자 전극이 형성되어 있다. 접지용 단자 전극은, 제 1 및 제 2 단면의 어느 것인가 적어도 한쪽의 단면 근처에 형성되어 있기 때문에, 접지용 단자 전극과 신호용 단자 전극이 가깝게 위치한다. 이로써, 관통 콘덴서의 ESL을 저하시킬 수 있다.
제 1 내지 제 4 측면의 중앙부는 단자 전극이 형성되지 않은 영역이 된다. 이로써, 관통 콘덴서를 회로 기판에 탑재한 경우에는, 관통 콘덴서의 중앙부의 아래를 배선 스페이스로서 이용할 수 있다. 이 결과, 관통 콘덴서(C1)의 탑재시에 생길 수 있는 배선 밀도의 저하를 억제할 수 있다.
바람직하게는, 제 1 내지 제 4 측면 중 적어도 1개의 측면에는, 접지용 단자 전극이 제 1 단면 근처 및 제 2 단면 근처에 각각 형성되고, 접지용 단자 전극이 형성된 측면에 수직인 방향으로부터 보았을 때, 상기 측면에 각각 형성된 접지용 단자 전극 간의 거리는, 제 1 단면 근처에 형성된 접지용 단자 전극과 제 1 단면 사이의 거리, 및, 제 2 단면 근처에 형성된 접지용 단자 전극과 제 2 단면 사이의 거리보다도 길다.
이 경우, 접지용 단자 전극과 신호용 단자 전극이 한층 더 가깝게 위치하기 때문에, 관통 콘덴서의 ESL을 더욱 저하시킬 수 있다. 접지용 단자 전극간의 거리도 비교적 길고, 관통 콘덴서의 중앙부에서의 단자 전극이 형성되지 않은 영역이 한층 더 넓다. 이로써, 관통 콘덴서를 회로 기판에 탑재한 경우에는, 관통 콘덴서의 아래에 보다 넓은 배선 스페이스를 확보할 수 있고, 관통 콘덴서의 아래에 보다 많은 배선을 통과시킬 수 있다.
바람직하게는, 제 1 측면에는, 제 1 단면 근처에 접지용 단자 전극이 형성되고, 제 1 측면과 대향하는 제 2 측면에는, 제 2 단면 근처에 접지용 단자 전극이 형성되고, 제 1 및 제 2 측면의 대향 방향으로부터 보았을 때, 제 1 측면에 형성된 접지용 단자 전극과 제 2 측면에 형성된 접지용 단자 전극 사이의 거리는, 제 1 측면의 제 1 단면 근처에 형성된 접지용 단자 전극과 제 1 단면 사이의 거리, 및, 제 2 측면의 제 2 단면 근처에 형성된 접지용 단자 전극과 제 2 단면 사이의 거리보다도 길다.
이 경우, 접지용 단자 전극과 신호용 단자 전극이 한층 더 가깝게 위치하기 때문에, 관통 콘덴서의 ESL을 더욱 저하시킬 수 있다. 접지용 단자 전극간의 거리도 비교적 길고, 관통 콘덴서의 중앙부에서의 단자 전극이 형성되지 않은 영역이 한층 더 넓다. 이로써, 관통 콘덴서를 회로 기판에 탑재한 경우에는, 관통 콘덴서의 아래에 보다 넓은 배선 스페이스를 확보할 수 있고, 배선 밀도의 저하를 더욱 확실하게 억제할 수 있다.
바람직하게는, 접지용 내부 전극 및 접지용 단자 전극을 복수 구비하고 있 고, 복수의 접지용 내부 전극 중 적어도 2개의 접지용 내부 전극은, 복수의 접지용 단자 전극 중 접속되는 접지용 단자 전극이 다르다.
이 경우, 관통 콘덴서는, 병렬 접속된 정전 용량 성분의 형성 영역을 적어도 2개 갖는다. 이들의 형성 영역은 병렬 접속된다. 이들의 형성 영역의 정전 용량치가 다르도록 설계하면, 광대역에 걸쳐 임피던스가 낮게 설정된 관통 콘덴서를 얻을 수 있다.
바람직하게는, 신호용 내부 전극을 복수 구비하고 있고, 복수의 신호용 내부 전극 중 적어도 하나의 신호용 내부 전극과, 복수의 접지용 내부 전극 중 적어도 하나의 접지용 내부 전극은, 동일 층에 배치되어 있다.
이 경우, 신호용 내부 전극과 접지용 내부 전극이 동일 층에 배치되기 때문에, 그 만큼, 내부 전극의 적층수를 줄일 수 있다. 이 결과, 관통 콘덴서를 저배화(低背化)할 수 있다.
본 발명은 상기 관통 콘덴서와, 표면에 도체 배선이 형성된 회로 기판을 구비하고, 관통 콘덴서는, 상기 관통 콘덴서의 긴변 방향과 도체 배선이 신장하는 방향이 교차하도록, 도체 배선 상에 배치되어 있다.
본 발명에 따른 관통 콘덴서의 실장 구조에서는, 상기 관통 콘덴서를 긴변 방향과 도체 배선이 신장하는 방향이 교차하도록 회로 기판에 실장한 경우, 관통 콘덴서의 신호용 단자 전극 및 접지용 단자 전극과 도체 배선의 사이에 단락(short)을 발생시키지 않고서, 관통 콘덴서의 아래에 도체 배선을 뻗어가게 할 수 있다. 따라서, 관통 콘덴서의 설치 스페이스를 배선 스페이스로서 이용할 수 있고, 관통 콘덴서의 탑재에 의한 배선 밀도의 저하를 억제할 수 있다.
바람직하게는, 상기 관통 콘덴서에서는, 제 1 내지 제 4 측면 중 적어도 1개의 측면에, 접지용 단자 전극이 제 1 단면 근처 및 제 2 단면 근처에 각각 형성되어 있고, 절연체층의 적층 방향으로부터 보았을 때에, 관통 콘덴서에 있어서 제 1 단면 근처에 형성된 접지용 단자 전극과 제 2 단면 근처에 형성된 접지용 단자 전극의 사이에 위치하는 영역이, 도체 배선 상에 배치되어 있다.
이 경우, 관통 콘덴서의 신호용 단자 전극 및 접지용 단자 전극과 도체 배선 사이에 단락이 발생할 확률을 더욱 낮게 할 수 있다.
본 발명은, 단지 예시적으로만 제공되어서, 본 발명을 제한하는 것으로서 간주되지는 않는 첨부 도면들과 이하 제공된 상세한 설명으로부터 더 잘 이해될 것이다.
본 발명의 적용성의 추가적 범위는 이하 제공된 상세한 설명으로부터 명백해질 것이다. 그러나, 본 발명의 취지 및 범위 내에서 다양한 변경들 및 수정들이 본 상세한 설명으로부터 당업자들에게 명백할 것이므로, 본 발명의 양호한 실시예들을 나타내면서, 상세한 설명 및 특정예들이 단지 예시적으로만 주어짐을 이해해야 한다.
이하, 첨부 도면을 참조하여, 본 발명의 적합한 실시형태에 관해서 상세하게 설명한다. 설명에 있어서, 동일 요소 또는 동일 기능을 갖는 요소에는, 동일 부호를 사용하기로 하고, 중복하는 설명은 생략한다.
(제 1 실시형태)
도 1은 제 1 실시형태에 따른 관통 콘덴서의 사시도이다. 도 2는 제 1 실시형태에 따른 관통 콘덴서가 구비하는 콘덴서 소체의 분해 사시도이다. 도 3은 제 1 실시형태에 따른 관통 콘덴서의 단면도이다. 도 4는 제 1 실시형태에 따른 관통 콘덴서 및 상기 관통 콘덴서가 실장된 회로 기판의 상면도이다. 도 4에서는 도면을 보기 쉽게 하기 위해서, 관통 콘덴서와 회로 기판의 납땜 부분에 대하여 기재를 생략하고 있다.
도 1에 도시하는 바와 같이, 본 실시형태에 따른 관통 콘덴서(C1)는, 콘덴서 소체(1)와, 제 1 및 제 2 신호용 단자 전극(11, 12)과, 제 1 내지 제 4 접지용 단자 전극(13 내지 16)을 구비하고 있다.
콘덴서 소체(1)는 대략 직방체형이고, 제 1 및 제 2 단면(2, 3)과, 제 1 및 제 2 측면(4, 5)과, 제 3 및 제 4 측면(6, 7)을 갖고 있다. 제 1 및 제 2 단면(2, 3)은, 긴변 방향에 직교하고 또한 서로 대향하고 있다. 제 1 및 제 2 측면(4, 5)은, 긴변 방향으로 신장하는 것과 함께 제 1 및 제 2 단면(2, 3)간을 연결하고 또한 서로 대향하고 있다. 제 3 및 제 4 측면(6, 7)은, 긴변 방향으로 신장하는 것과 함께 제 1 및 제 2 단면(2, 3)간을 연결하고 또한 서로 대향하고 있다. 제 3 측면(6) 또는 제 4 측면(7)은 콘덴서 소체(1)에 있어서의 주면(主面)이고, 다른 부품(예를 들면, 회로 기판이나 전자부품 등)에 대한 실장면이 된다.
콘덴서 소체(1)는, 도 2에 도시하는 바와 같이, 복수의 절연체층(9)을 갖고 있다. 콘덴서 소체(1)는, 복수의 절연체층(9)이 제 3 및 제 4 측면(6, 7)이 대향 하는 방향으로 적층됨으로써 구성되어 있고, 유전 특성을 갖고 있다. 각 절연체층(9)은, 예를 들면 유전체 세라믹(BaTiO3계, Ba(Ti, Zr)O3계, 또는(Ba, Ca) TiO3계 등의 유전체 세라믹)을 포함하는 세라믹 그린시트의 소결체로 구성된다. 실제의 관통 콘덴서(C1)에서는, 각 절연체층(9)은, 서로의 사이의 경계를 시인할 수 없을 정도로 일체화되어 있다.
제 1 신호용 단자 전극(11)은, 콘덴서 소체(1)의 제 1 단면(2)에 배치되어 있다. 제 1 신호용 단자 전극(11)은, 제 1 단면(2)의 전면(全面)을 덮도록, 제 1 내지 제 4 측면(4 내지 7)의 단부(제 1 단면(2)측의 단부)에 걸쳐서 형성되어 있다. 제 2 신호용 단자 전극(12)은, 콘덴서 소체(1)의 제 2 단면(3)에 배치되어 있다. 제 2 신호용 단자 전극(12)은, 제 2 단면(3)의 전면을 덮도록, 제 1 내지 제 4 측면(4 내지 7)의 단부(제 2 단면(3)측의 단부)에 걸쳐서 형성되어 있다. 제 1 신호용 단자 전극(11)과 제 2 신호용 단자 전극(12)은, 제 1 및 제 2 단면(2, 3)의 대향 방향(긴변 방향)에서 대향하고 있다.
제 1 접지용 단자 전극(13)은, 콘덴서 소체(1)의 제 1 측면(4)에 배치되어 있다. 제 1 접지용 단자 전극(13)은, 제 1 측면(4)의 일부를 제 3 및 제 4 측면(6, 7)의 대향 방향을 따라서 덮도록, 제 3 및 제 4 측면(6, 7)에 걸쳐서 형성되어 있다. 제 1 접지용 단자 전극(13)은, 제 1 측면(4) 상에 있어서, 제 1 단면(2) 근처에 위치하고 있다.
제 2 접지용 단자 전극(14)은, 콘덴서 소체(1)의 제 1 측면(4)에 배치되어 있다. 제 2 접지용 단자 전극(14)은, 제 1 측면(4)의 일부를 제 3 및 제 4 측 면(6, 7)의 대향 방향을 따라서 덮도록, 제 3 및 제 4 측면(6, 7)에 걸쳐서 형성되어 있다. 제 2 접지용 단자 전극(14)은, 제 1 측면(4) 상에 있어서, 제 2 단면(3) 근처에 위치하고 있다.
제 3 접지용 단자 전극(15)은, 콘덴서 소체(1)의 제 2 측면(5)에 배치되어 있다. 제 3 접지용 단자 전극(15)은, 제 2 측면(5)의 일부를 제 3 및 제 4 측면(6, 7)의 대향 방향을 따라서 덮도록, 제 3 및 제 4 측면(6, 7)에 걸쳐서 형성되어 있다. 제 3 접지용 단자 전극(15)은, 제 2 측면(5) 상에 있어서, 제 1 단면(2) 근처에 위치하고 있다. 제 3 접지용 단자 전극(15)은, 제 1 접지용 단자 전극(13)과 제 1 및 제 2 측면(4, 5)의 대향 방향에서 대향하고 있다.
제 4 접지용 단자 전극(16)은, 콘덴서 소체(1)의 제 2 측면(5)에 배치되어 있다. 제 4 접지용 단자 전극(16)은, 제 2 측면(5)의 일부를 제 3 및 제 4 측면(6, 7)의 대향 방향을 따라서 덮도록, 제 3 및 제 4 측면(6, 7)에 걸쳐서 형성되어 있다. 제 4 접지용 단자 전극(16)은, 제 2 측면(5) 상에 있어서, 제 2 단면(3) 근처에 위치하고 있다. 제 4 접지용 단자 전극(16)은, 제 2 단자 전극(14)과 제 1 및 제 2 측면(4, 5)의 대향 방향에서 대향하고 있다.
도 4로부터도 알 수 있는 것처럼, 제 1 접지용 단자 전극(13)과 제 2 접지용 단자 전극(14) 사이의 거리는, 제 1 접지용 단자 전극(13)과 제 1 단면(2) 사이의 거리보다도 길다. 제 1 접지용 단자 전극(13)과 제 2 접지용 단자 전극(14) 사이의 거리는, 제 2 접지용 단자 전극(14)과 제 2 단면(3) 사이의 거리보다도 길다. 제 3 접지용 단자 전극(15)과 제 4 접지용 단자 전극(16) 사이의 거리는, 제 3 접 지용 단자 전극(15)과 제 1 단면(2) 사이의 거리보다도 길다. 제 3 접지용 단자 전극(15)과 제 4 접지용 단자 전극(16) 사이의 거리는, 제 4 접지용 단자 전극(16)과 제 2 단면(3) 사이의 거리보다도 길다.
제 1 및 제 2 신호용 단자 전극(11, 12)과 제 1 내지 제 4 접지용 단자 전극(13 내지 16)은, 예를 들면 도전성 금속분말 및 글래스 프릿(glass frit)을 포함하는 도전성 페이스트를 콘덴서 소체(1)의 외측 표면에 부여하고, 소결함으로써 형성된다. 필요에 따라서, 소결된 제 1 및 제 2 신호용 단자 전극(11, 12)과 제 1 내지 제 4 접지용 단자 전극(13 내지 16) 위에 도금층이 형성되는 경우도 있다.
관통 콘덴서(C1)는, 도 2 및 도 3에 도시하는 바와 같이, 복수(본 실시형태에서는 2개)의 신호용 내부 전극(20)과 복수(본 실시형태에서는 2개)의 접지용 내부 전극(24)을 구비하고 있다. 신호용 내부 전극(20)과 접지용 내부 전극(24)은, 제 3 및 제 4 측면(6, 7)의 대향 방향에 있어서 다른 위치(층)에 배치되어 있다. 즉, 신호용 내부 전극(20)과 접지용 내부 전극(24)은, 콘덴서 소체(1) 내에 있어서, 신호용 내부 전극(20), 접지용 내부 전극(24), 신호용 내부 전극(20), 접지용 내부 전극(24)의 순으로, 제 3 및 제 4 측면(6, 7)의 대향 방향으로 간격을 갖고 배치되어 있다. 신호용 내부 전극(20)과 접지용 내부 전극(24)은, 콘덴서 소체(1) 내에 배치되어 있다.
신호용 내부 전극(20) 및 접지용 내부 전극(24)은, 적층형의 전기 소자의 내부 전극으로서 통상 사용되는 도전성 재료(예를 들면, 비(卑)금속인 Ni 등)로 이루어진다. 신호용 내부 전극(20) 및 접지용 내부 전극(24)은, 상기 도전성 재료를 포함하는 도전성 페이스트의 소결체로서 구성된다.
신호용 내부 전극(20)은, 대략 직사각형상을 보이고 있고, 주전극부(21)와 인출부(22, 23)를 갖고 있다. 주전극부(21)와 인출부(22, 23)는, 일체적으로 형성되어 있다. 인출부(22)는, 주전극부(21)의 제 1 단면(2)측의 가장자리로부터, 제 1 단면(2)에 끝이 노출되도록 신장하고 있다. 인출부(23)는, 주전극부(21)의 제 2 단면(3)측의 가장자리로부터, 제 2 단면(3)에 끝이 노출되도록 신장하고 있다.
상술한 제 1 신호용 단자 전극(11)은, 인출부(22)의 제 1 단면(2)에 노출한 부분을 전부 덮도록 형성되어 있고, 인출부(22)는 제 1 신호용 단자 전극(11)에 물리적 또한 전기적으로 접속된다. 제 2 신호용 단자 전극(12)은, 인출부(23)의 제 2 단면(3)에 노출한 부분을 전부 덮도록 형성되어 있고, 인출부(23)는 제 2 신호용 단자 전극(12)에 물리적 또한 전기적으로 접속된다. 이들에 의해, 신호용 내부 전극(20)은 제 1 및 제 2 신호용 단자 전극(11, 12)에 접속된다.
접지용 내부 전극(24)은, 대략 직사각형상의 주전극부(25)와, 인출부(26 내지 29)를 갖고 있다. 주전극부(25)와 인출부(26 내지 29)는, 일체적으로 형성되어 있다. 인출부(26, 27)는, 주전극부(25)의 제 1 측면(4)측의 가장자리로부터, 제 1 측면(4)에 끝이 노출되도록 신장하고 있다. 인출부(26)는 제 1 단면(2) 근처에 위치하고, 인출부(27)는 제 2 단면(3) 근처에 위치하고 있다. 인출부(28, 29)는, 주전극부(25)의 제 2 측면(5)측의 가장자리로부터, 제 2 측면(5)에 끝이 노출되도록 신장하고 있다. 인출부(28)는 제 1 단면(2) 근처에 위치하고, 인출부(29)는 제 2 단면(3) 근처에 위치하고 있다.
상술한 제 1 접지용 단자 전극(13)은, 인출부(26)의 제 1 측면(4)에 노출한 부분을 전부 덮도록 형성되어 있고, 인출부(26)는 제 1 접지용 단자 전극(13)에 물리적 또한 전기적으로 접속된다. 제 2 접지용 단자 전극(14)은, 인출부(27)의 제 1 측면(4)에 노출한 부분을 전부 덮도록 형성되어 있고, 인출부(27)는 제 2 접지용 단자 전극(14)에 물리적 또한 전기적으로 접속된다. 제 3 접지용 단자 전극(15)은 인출부(28)의 제 2 측면(5)에 노출한 부분을 전부 덮도록 형성되어 있고, 인출부(28)는 제 3 접지용 단자 전극(15)에 물리적 또한 전기적으로 접속된다. 제 4 접지용 단자 전극(16)은, 인출부(29)의 제 2 측면(5)에 노출한 부분을 전부 덮도록 형성되어 있고, 인출부(29)는 제 4 접지용 단자 전극(16)에 물리적 또한 전기적으로 접속된다. 이들에 의해, 접지용 내부 전극(24)은, 제 1 내지 제 4 접지용 단자 전극(13 내지 16)에 접속된다.
신호용 내부 전극(20)의 주전극부(21)와, 접지용 내부 전극(24)의 주전극부(25)는, 콘덴서 소체(1)의 일부인 적어도 하나의 절연체층(9)을 끼우고 절연체층(9)의 적층 방향으로 서로 대향하는 영역을 포함하고 있다. 즉, 신호용 내부 전극(20)과 접지용 내부 전극(24)은, 제 3 및 제 4 측면(6, 7)의 대향 방향에서 보아 서로 겹치는 영역을 갖고 있다. 따라서, 절연체층(9) 중, 신호용 내부 전극(20)의 주전극부(21)와 접지용 내부 전극(24)의 주전극부(25)와 겹치는 부분은, 정전 용량 성분을 실질적으로 발생시키는 영역이 된다.
상술한 구성을 갖는 관통 콘덴서(C1)는, 도 4에 도시되는 바와 같은 회로 기판(B1)에 탑재된다. 회로 기판(B1)은, 표면에 도체 배선(30 내지 37)이 형성된 회 로 기판이고, 관통 콘덴서(C1) 외에 반도체 소자(E1 내지 E3)가 탑재되어 있다. 반도체 소자(E1, E2)는 도체 배선(30)으로 접속되고, 반도체 소자(E2, E3)는 도체 배선(31 내지 33)으로 접속되어 있다. 반도체 소자(E1)와 관통 콘덴서(C1)의 제 1 신호용 단자 전극(11)은 도체 배선(34)으로 접속되고, 반도체 소자 (E3)와 관통 콘덴서(C1)의 제 2 신호용 단자 전극(12)은 도체 배선(35)으로 접속되어 있다. 관통 콘덴서(C1)의 제 1 및 제 3 접지용 단자 전극(13, 15)은 도체 배선(36)에 접속되고, 관통 콘덴서(C1)의 제 2 및 제 4 접지용 단자 전극(14, 16)은 도체 배선(37)에 접속되어 있다. 도체 배선(30, 34, 35)은 전원 라인이고, 도체 배선(36, 37)은 그라운드(ground) 라인이다. 도체 배선(31 내지 33)은, 반도체 소자(E2, E3)간의 신호 전송 라인이고, 서로 이웃하는 것과 함께 일부가 같은 방향으로 신장하고 있다.
관통 콘덴서(C1)는, 제 1 및 제 2 단면(2, 3)의 대향 방향(긴변 방향)이 도체 배선(31 내지 33)이 신장하는 방향과 교차하도록, 도체 배선(31 내지 33) 상에 배치되어 있다. 제 3 및 제 4 측면(6, 7)의 대향 방향에서 보았을 때, 도체 배선(31 내지 33)은, 관통 콘덴서(C1)의 제 1 및 제 2 접지용 단자 전극(13, 14)의 사이를 지나는 것과 함께, 관통 콘덴서(C1)의 제 3 및 제 4 접지용 단자 전극(15, 16)의 사이를 통과하고 있다.
이상과 같이, 본 실시형태에 따르면, 콘덴서 소체(1)의 제 1 및 제 2 단면(2, 3)에 제 1 및 제 2 신호용 단자 전극(11, 12)이 형성되고, 콘덴서 소체(1)의 제 1 내지 제 4 측면(4 내지 7)에 제 1 내지 제 4 접지용 단자 전극(13 내지 16)이 형성되어 있다. 제 1 및 제 3 접지용 단자 전극(13, 15)은 제 1 단면(2) 근처 에 형성되고, 제 2 및 제 4 접지용 단자 전극(14, 16)은 제 2 단면(3) 근처에 형성되어 있기 때문에, 제 1 내지 제 4 접지용 단자 전극(13 내지 16)과 제 1 및 제 2 신호용 단자 전극(11, 12)은 가깝게 위치하고 있다. 따라서, 관통 콘덴서(C1)의 ESL을 저하시킬 수 있다.
제 1 내지 제 4 측면(4 내지 7)의 중앙부는 접지용 단자 전극이 형성되지 않은 영역이 된다. 따라서, 관통 콘덴서(C1)를 회로 기판(B1)에 탑재한 경우에는, 관통 콘덴서(C1)의 중앙부의 아래를 배선 스페이스로서 이용할 수 있어, 관통 콘덴서(C1)의 탑재시에 생길 수 있는 배선 밀도의 저하를 억제할 수 있다.
본 실시형태에 따르면, 제 1 접지용 단자 전극(13)과 제 2 접지용 단자 전극(14) 사이의 거리는, 제 1 접지용 단자 전극(13)과 제 1 단면(2) 사이의 거리, 및, 제 2 접지용 단자 전극(14)과 제 2 단면(3) 사이의 거리보다도 길다. 제 3 접지용 단자 전극(15)과 제 4 접지용 단자 전극(16) 사이의 거리는, 제 3 접지용 단자 전극(15)과 제 1 단면(2) 사이의 거리, 및, 제 4 접지용 단자 전극(16)과 제 2 단면(3) 사이의 거리보다도 길다. 이로써, 제 1 내지 제 4 접지용 단자 전극(13 내지 16)과 제 1 및 제 2 신호용 단자 전극(11, 12)이 한층 더 가깝게 위치하기 때문에, 관통 콘덴서(C1)의 ESL을 더욱 저하시킬 수 있다.
제 1 접지용 단자 전극(13)과 제 2 접지용 단자 전극(14)의 간격, 및, 제 3 접지용 단자 전극(15)과 제 4 접지용 단자 전극(16)의 간격이 한층 더 넓기 때문에, 관통 콘덴서(C1)의 중앙부에 있어서의 접지용 단자 전극이 형성되지 않은 영역도 더욱 넓다. 따라서, 이 관통 콘덴서(C1)를 회로 기판(B1)에 탑재한 경우에는, 관통 콘덴서(C1)의 아래에 보다 넓은 배선 스페이스를 확보할 수 있고, 관통 콘덴서(C1)의 아래에 보다 많은 배선을 뻗어가게 할 수 있다.
(제 2 실시형태)
다음에, 제 2 실시형태에 따른 관통 콘덴서에 관해서 설명한다. 제 2 실시형태에 따른 관통 콘덴서는, 신호용 내부 전극 및 접지용 내부 전극의 형상 및 배치가 제 1 실시형태에 따른 관통 콘덴서(C1)와 상위한다. 도 5는 제 2 실시형태에 따른 관통 콘덴서가 구비하는 콘덴서 소체의 분해 사시도이다.
제 2 실시형태에 따른 관통 콘덴서는, 도시는 생략하지만, 제 1 실시형태에 따른 관통 콘덴서(C1)와 동일하게, 콘덴서 소체(1)와, 제 1 및 제 2 신호용 단자 전극(11, 12)과, 제 1 내지 제 4 접지용 단자 전극(13 내지 16)을 구비하고 있다. 제 2 실시형태에 따른 관통 콘덴서도, 제 1 실시형태에 따른 관통 콘덴서(C1)와 마찬가지로, 도 4에 도시한 회로 기판(B1)에 실장할 수 있다.
도 5에 도시하는 바와 같이, 제 2 실시형태에 따른 관통 콘덴서는, 복수(본 실시형태에서는 2개)의 제 1 신호용 내부 전극(50)과, 복수(본 실시형태에서는 2개)의 제 2 신호용 내부 전극(60)과, 복수(본 실시형태에서는 2개)의 제 1 접지용 내부 전극(54)과, 복수(본 실시형태에서는 2개)의 제 2 접지용 내부 전극(57)과, 복수(본 실시형태에서는 2개)의 제 3 접지용 내부 전극(64)과, 복수(본 실시형태에서는 2개)의 제 4 접지용 내부 전극(67)을 구비하고 있다. 제 1 및 제 2 신호용 내부 전극(50, 60)과 제 1 내지 제 4 접지용 내부 전극(54, 57, 64, 67)은, 콘덴서 소체(1) 내에 배치되어 있다.
제 1 신호용 내부 전극(50)과 제 2 신호용 내부 전극(60)은, 제 3 및 제 4 측면(6, 7)의 대향 방향에서 다른 위치(층)에 배치되어 있다. 제 1 신호용 내부 전극(50)과 제 1 및 제 2 접지용 내부 전극(54, 57)은, 제 3 및 제 4 측면(6, 7)의 대향 방향에서 각각 동일한 위치(층)에 배치되어 있다. 제 2 신호용 내부 전극(60)과 제 3 및 제 4 접지용 내부 전극(64, 67)은, 제 3 및 제 4 측면(6, 7)의 대향 방향에서 각각 동일한 위치(층)에 배치되어 있다.
제 1 및 제 2 신호용 내부 전극(50, 60)과 제 1 내지 제 4 접지용 내부 전극(54, 57, 64, 67)은, 적층형의 전기 소자의 내부 전극으로서 통상 사용되는 도전성 재료(예를 들면, 비(卑)금속인 Ni 등)로 이루어진다. 제 1 및 제 2 신호용 내부 전극(50, 60)과 제 1 내지 제 4 접지용 내부 전극(54, 57, 64, 67)은, 상기 도전성 재료를 포함하는 도전성 페이스트의 소결체로서 구성된다.
제 1 신호용 내부 전극(50)은, 크랭크 형상을 보이고 있고, 주전극부(51)와 인출부(52, 53)를 갖고 있다. 주전극부(51)와 인출부(52, 53)는, 일체적으로 형성되어 있다. 인출부(52)는, 주전극부(51)의 제 1 단면(2)측의 가장자리로부터, 제 1 단면(2)에 끝이 노출되도록 신장하고 있다. 인출부(53)는, 주전극부(51)의 제 2 단면(3)측의 가장자리로부터, 제 2 단면(3)에 끝이 노출되도록 신장하고 있다.
제 2 신호용 내부 전극(60)은, 크랭크 형상을 보이고 있고, 주전극부(61)와 인출부(62, 63)를 갖고 있다. 주전극부(61)와 인출부(62, 63)는, 일체적으로 형성되어 있다. 인출부(62)는, 주전극부(61)의 제 1 단면(2)측의 가장자리로부터, 제 1 단면(2)에 끝이 노출되도록 신장하고 있다. 인출부(63)는, 주전극부(61)의 제 2 단면(3)측의 가장자리로부터, 제 2 단면(3)에 끝이 노출되도록 신장하고 있다.
제 1 신호용 단자 전극(11)은, 인출부(52, 62)의 제 1 단면(2)에 노출한 부분을 전부 덮도록 형성되어 있고, 인출부(52, 62)는 제 1 신호용 단자 전극(11)에 물리적 또한 전기적으로 접속된다. 제 2 신호용 단자 전극(12)은, 인출부(53, 63)의 제 2 단면(3)에 노출한 부분을 전부 덮도록 형성되어 있고, 인출부(53, 63)는 제 2 신호용 단자 전극(12)에 물리적 또한 전기적으로 접속된다. 이들에 의해, 제 1 및 제 2 신호용 내부 전극(50, 60)은, 제 1 및 제 2 신호용 단자 전극(11, 12)에 접속된다.
제 1 접지용 내부 전극(54)은, 제 1 신호용 내부 전극(50)과 제 1 측면(4)의 사이에 위치하고 있다. 제 1 접지용 내부 전극(54)은, 대략 직사각형상의 주전극부(55)와, 인출부(56)를 갖고 있다. 주전극부(55)와 인출부(56)는, 일체적으로 형성되어 있다. 인출부(56)는, 주전극부(55)의 제 1 측면(4)측의 가장자리로부터, 제 1 측면(4)에 끝이 노출되도록 신장하고 있다. 인출부(56)는 제 1 단면(2) 근처에 위치하고 있다.
제 2 접지용 내부 전극(57)은, 제 1 신호용 내부 전극(50)과 제 2 측면(5)의 사이에 위치하고 있다. 제 2 접지용 내부 전극(57)은, 대략 직사각형상의 주전극부(58)와, 인출부(59)를 갖고 있다. 주전극부(58)와 인출부(59)는, 일체적으로 형성되어 있다. 인출부(59)는, 주전극부(58)의 제 2 측면(5)측의 가장자리로부터, 제 2 측면(5)에 끝이 노출되도록 신장하고 있다. 인출부(59)는 제 2 단면(3) 근처에 위치하고 있다.
제 3 접지용 내부 전극(64)은, 제 2 신호용 내부 전극(60)과 제 2 측면(5)의 사이에 위치하고 있다. 제 3 접지용 내부 전극(64)은, 대략 직사각형상의 주전극부(65)와, 인출부(66)를 갖고 있다. 주전극부(65)와 인출부(66)는, 일체적으로 형성되어 있다. 인출부(66)는, 주전극부(65)의 제 2 측면(5)측의 가장자리로부터, 제 2 측면(5)에 끝이 노출되도록 신장하고 있다. 인출부(66)는 제 1 단면(2) 근처에 위치하고 있다.
제 4 접지용 내부 전극(67)은, 제 2 신호용 내부 전극(60)과 제 1 측면(4)의 사이에 위치하고 있다. 제 4 접지용 내부 전극(67)은, 대략 직사각형상의 주전극부(68)와, 인출부(69)를 갖고 있다. 주전극부(68)와 인출부(69)는, 일체적으로 형성되어 있다. 인출부(69)는, 주전극부(68)의 제 1 측면(4)측의 가장자리로부터, 제 1 측면(4)에 끝이 노출되도록 신장하고 있다. 인출부(69)는 제 2 단면(3) 근처에 위치하고 있다.
제 1 접지용 단자 전극(13)은, 인출부(56)의 제 1 측면(4)에 노출한 부분을 전부 덮도록 형성되어 있고, 인출부(56)는 제 1 접지용 단자 전극(13)에 물리적 또한 전기적으로 접속된다. 제 2 접지용 단자 전극(14)은, 인출부(69)의 제 1 측면(4)에 노출한 부분을 전부 덮도록 형성되어 있고, 인출부(69)는 제 2 접지용 단자 전극(14)에 물리적 또한 전기적으로 접속된다. 제 3 접지용 단자 전극(15)은, 인출부(66)의 제 2 측면(5)에 노출한 부분을 전부 덮도록 형성되어 있고, 인출부(66)는 제 3 접지용 단자 전극(15)에 물리적 또한 전기적으로 접속된다. 제 4 접지용 단자 전극(16)은, 인출부(59)의 제 2 측면(5)에 노출한 부분을 전부 덮도록 형성되어 있고, 인출부(59)는 제 4 접지용 단자 전극(16)에 물리적 또한 전기적으로 접속된다. 이들에 의해, 제 1 접지용 내부 전극(54)은 제 1 접지용 단자 전극(13)에, 제 2 접지용 내부 전극(57)은 제 4 접지용 단자 전극(16)에, 제 3 접지용 내부 전극(64)은 제 3 접지용 단자 전극(15)에, 제 4 접지용 내부 전극(67)은 제 2 접지용 단자 전극(14)에, 각각 접속된다.
제 1 신호용 내부 전극(50)의 주전극부(51)와, 제 3 및 제 4 접지용 내부 전극(64, 67)의 주전극부(65, 68)는, 콘덴서 소체(1)의 일부인 적어도 하나의 절연체층(9)을 끼우고 절연체층(9)의 적층 방향으로 서로 대향하는 영역을 포함하고 있다. 즉, 제 1 신호용 내부 전극(50)과 제 3 및 제 4 접지용 내부 전극(64, 67)은, 제 3 및 제 4 측면(6, 7)의 대향 방향에서 보아 서로 겹치는 영역을 각각 갖고 있다. 따라서, 절연체층(9) 중, 제 1 신호용 내부 전극(50)의 주전극부(51)와 제 3 접지용 내부 전극(64)의 주전극부(65)에 겹치는 부분, 및, 제 1 신호용 내부 전극(50)의 주전극부(51)와 제 4 접지용 내부 전극(67)의 주전극부(68)에 겹치는 부분은, 각각 정전 용량 성분을 실질적으로 발생시키는 영역이 된다.
제 2 신호용 내부 전극(60)의 주전극부(61)와, 제 1 및 제 2 접지용 내부 전극(54, 57)의 주전극부(55, 58)는, 콘덴서 소체(1)의 일부인 적어도 하나의 절연체층(9)을 끼우고 절연체층(9)의 적층 방향으로 서로 대향하는 영역을 포함하고 있다. 즉, 제 2 신호용 내부 전극(60)과 제 1 및 제 2 접지용 내부 전극(54, 57)은, 제 3 및 제 4 측면(6, 7)의 대향 방향에서 보아 서로 겹치는 영역을 갖고 있다. 따라서, 절연체층(9) 중, 제 2 신호용 내부 전극(60)의 주전극부(61)와 제 1 접지 용 내부 전극(54)의 주전극부(55)에 겹치는 부분, 및, 제 2 신호용 내부 전극(60)의 주전극부(61)와 제 2 접지용 내부 전극(57)의 주전극부(58)에 겹치는 부분은, 각각 정전 용량 성분을 실질적으로 발생시키는 영역이 된다.
제 2 실시형태에 따른 관통 콘덴서에서는, 절연체층(9) 중, 주전극부(51)와 주전극부(65)에 겹치는 부분, 주전극부(51)와 주전극부(68)에 겹치는 부분, 주전극부(61)와 주전극부(55)에 겹치는 부분, 및, 주전극부(61)와 주전극부(58)에 겹치는 부분이, 정전 용량 성분을 실질적으로 발생시키는 영역이 된다. 따라서, 제 2 실시형태에 따른 관통 콘덴서는, 정전 용량 성분을 실질적으로 발생시키는 영역을 4종류 갖게 된다.
이상의 구성을 갖는 제 2 실시형태에 따른 관통 콘덴서에 의하면, 제 1 실시형태의 관통 콘덴서(C1)와 같은 이유로, 관통 콘덴서의 ESL을 저하시킬 수 있다. 또한, 제 2 실시형태에 따른 관통 콘덴서를 회로 기판(B1)에 탑재하였을 때에 발생할 수 있는 배선 밀도의 저하를 억제할 수 있다.
제 2 실시형태에 따른 관통 콘덴서는, 정전 용량 성분을 실질적으로 발생시키는 영역을 4종류 갖고, 이들 4종류의 영역은 병렬 접속되어 있다. 따라서, 이들 4종류의 영역의 사이즈나 형상을 조정하고, 정전 용량치가 다르도록 설계하면, 광대역에 걸쳐 임피던스가 낮은 관통 콘덴서를 얻을 수 있다.
(제 3 실시형태)
다음에, 제 3 실시형태에 따른 관통 콘덴서에 관해서 설명한다. 제 3 실시형태에 따른 관통 콘덴서는, 신호용 내부 전극 및 접지용 내부 전극의 형상 및 배 치가 제 1 및 제 2 실시형태에 따른 관통 콘덴서와 상이하다. 도 6은 제 3 실시형태에 따른 관통 콘덴서가 구비하는 콘덴서 소체의 분해 사시도이다.
제 3 실시형태에 따른 관통 콘덴서는, 도시는 생략하지만, 제 1 실시형태에 따른 관통 콘덴서(C1)와 동일하게, 콘덴서 소체(1)와, 제 1 및 제 2 신호용 단자 전극(11, 12)과, 제 1 내지 제 4 접지용 단자 전극(13 내지 16)을 구비하고 있다. 제 3 실시형태에 따른 관통 콘덴서도, 제 1 실시형태에 따른 관통 콘덴서(C1)와 마찬가지로, 도 4에 도시한 회로 기판(B1)에 실장할 수 있다.
도 6에 도시하는 바와 같이, 제 3 실시형태에 따른 관통 콘덴서는, 복수(본 실시형태에서는 2개)의 제 1 신호용 내부 전극(70)과, 복수(본 실시형태에서는 2개)의 제 2 신호용 내부 전극(80)과, 복수(본 실시형태에서는 2개)의 제 1 접지용 내부 전극(74)과, 복수(본 실시형태에서는 2개)의 제 2 접지용 내부 전극(84)을 구비하고 있다. 제 1 및 제 2 신호용 내부 전극(70, 80)과 제 1 및 제 2 접지용 내부 전극(74, 84)은, 콘덴서 소체(1) 내에 배치되어 있다.
제 1 신호용 내부 전극(70)과 제 2 신호용 내부 전극(80)은, 제 3 및 제 4 측면(6, 7)의 대향 방향에서 다른 위치(층)에 배치되어 있다. 제 1 신호용 내부 전극(70)과 제 1 접지용 내부 전극(74)은, 제 3 및 제 4 측면(6, 7)의 대향 방향에서 각각 동일한 위치(층)에 배치되어 있다. 제 2 신호용 내부 전극(80)과 제 2 접지용 내부 전극(84)은, 제 3 및 제 4 측면(6, 7)의 대향 방향에서 각각 동일한 위치(층)에 배치되어 있다.
제 1 및 제 2 신호용 내부 전극(70, 80)과 제 1 및 제 2 접지용 내부 전 극(74, 84)은, 적층형의 전기 소자의 내부 전극으로서 통상 사용되는 도전성 재료(예를 들면, 비금속인 Ni 등)로 이루어진다. 제 1 및 제 2 신호용 내부 전극(70, 80)과 제 1 및 제 2 접지용 내부 전극(74, 84)은, 상기 도전성 재료를 포함하는 도전성 페이스트의 소결체로서 구성된다.
제 1 신호용 내부 전극(70)은, 대략 직사각형상을 보이고 있고, 주전극부(71)와 인출부(72, 73)를 갖고 있다. 주전극부(71)와 인출부(72, 73)는, 일체적으로 형성되어 있다. 인출부(72)는, 주전극부(71)의 제 1 단면(2)측의 가장자리로부터, 제 1 단면(2)에 끝이 노출되도록 신장하고 있다. 인출부(73)는, 주전극부(71)의 제 2 단면(3)측의 가장자리로부터, 제 2 단면(3)에 끝이 노출하도록 신장하고 있다.
제 2 신호용 내부 전극(80)은, 대략 직사각형상을 보이고 있고, 주전극부(81)와 인출부(82, 83)를 갖고 있다. 주전극부(81)와 인출부(82, 83)는, 일체적으로 형성되어 있다. 인출부(82)는, 주전극부(81)의 제 1 단면(2)측의 가장자리로부터, 제 1 단면(2)에 끝이 노출되도록 신장하고 있다. 인출부(83)는, 주전극부(81)의 제 2 단면(3)측의 가장자리로부터, 제 2 단면(3)에 끝이 노출되도록 신장하고 있다.
제 1 신호용 단자 전극(11)은, 인출부(72, 82)의 제 1 단면(2)에 노출한 부분을 전부 덮도록 형성되어 있고, 인출부(72, 82)는 제 1 신호용 단자 전극(11)에 물리적 또한 전기적으로 접속된다. 제 2 신호용 단자 전극(12)은, 인출부(73, 83)의 제 2 단면(3)에 노출한 부분을 전부 덮도록 형성되어 있고, 인출부(73, 83)는 제 2 신호용 단자 전극(12)에 물리적 또한 전기적으로 접속된다. 이들에 의해, 제 1 및 제 2 신호용 내부 전극(70, 80)은, 제 1 및 제 2 신호용 단자 전극(11, 12)에 접속된다.
제 1 접지용 내부 전극(74)은, 제 1 신호용 내부 전극(70)과 제 1 측면(4)의 사이에 위치하고 있다. 제 1 접지용 내부 전극(74)은, 대략 직사각형상의 주전극부(75)와, 인출부(76, 77)를 갖고 있다. 주전극부(75)와 인출부(76, 77)는, 일체적으로 형성되어 있다. 인출부(76, 77)는, 주전극부(75)의 제 1 측면(4)측의 가장자리로부터, 제 1 측면(4)에 끝이 노출되도록 신장하고 있다. 인출부(76)는 제 1 단면(2) 근처에 위치하고, 인출부(77)는 제 2 단면(3) 근처에 위치하고 있다.
제 2 접지용 내부 전극(84)은, 제 2 신호용 내부 전극(80)과 제 2 측면(5)의 사이에 위치하고 있다. 제 2 접지용 내부 전극(84)은, 대략 직사각형상의 주전극부(85)와, 인출부(86, 87)를 갖고 있다. 주전극부(85)와 인출부(86, 87)는, 일체적으로 형성되어 있다. 인출부(86, 87)는, 주전극부(85)의 제 2 측면(5)측의 가장자리로부터, 제 2 측면(5)에 끝이 노출되도록 신장하고 있다. 인출부(86)는 제 1 단면(2) 근처에 위치하고, 인출부(87)는 제 2 단면(3) 근처에 위치하고 있다.
제 1 접지용 단자 전극(13)은, 인출부(76)의 제 1 측면(4)에 노출한 부분을 전부 덮도록 형성되어 있고, 인출부(76)는 제 1 접지용 단자 전극(13)에 물리적 또한 전기적으로 접속된다. 제 2 접지용 단자 전극(14)은, 인출부(77)의 제 1 측면(4)에 노출한 부분을 전부 덮도록 형성되어 있고, 인출부(77)는 제 2 접지용 단자 전극(14)에 물리적 또한 전기적으로 접속된다. 제 3 접지용 단자 전극(15)은, 인출부(86)의 제 2 측면(5)에 노출된 부분을 전부 덮도록 형성되어 있고, 인출부(86)는 제 3 접지용 단자 전극(15)에 물리적 또한 전기적으로 접속된다. 제 4 접지용 단자 전극(16)은, 인출부(87)의 제 2 측면(5)에 노출한 부분을 전부 덮도록 형성되어 있고, 인출부(87)는 제 4 접지용 단자 전극(16)에 물리적 또한 전기적으로 접속된다. 이들에 의해, 제 1 접지용 내부 전극(74)은 제 1 및 제 2 접지용 단자 전극(13, 14)에, 제 2 접지용 내부 전극(84)은 제 3 및 제 4 접지용 단자 전극(15, 16)에, 각각 접속된다.
제 1 신호용 내부 전극(70)의 주전극부(71)와, 제 2 접지용 내부 전극(84)의 주전극부(85)는, 콘덴서 소체(1)의 일부인 적어도 하나의 절연체층(9)을 끼우고 절연체층(9)의 적층 방향으로 서로 대향하는 영역을 포함하고 있다. 즉, 제 1 신호용 내부 전극(70)과 제 2 접지용 내부 전극(84)은, 제 3 및 제 4 측면(6, 7)의 대향 방향에서 보아 서로 겹치는 영역을 갖고 있다. 따라서, 절연체층(9) 중, 제 1 신호용 내부 전극(70)의 주전극부(71)와 제 2 접지용 내부 전극(84)의 주전극부(85)와 겹치는 부분은, 각각 정전 용량 성분을 실질적으로 발생시키는 영역이 된다.
제 2 신호용 내부 전극(80)의 주전극부(81)와, 제 1 접지용 내부 전극(74)의 주전극부(75)는, 콘덴서 소체(1)의 일부인 적어도 하나의 절연체층(9)을 끼우고 절연체층(9)의 적층 방향으로 서로 대향하는 영역을 포함하고 있다. 즉, 제 2 신호용 내부 전극(80)과 제 1 접지용 내부 전극(74)은, 제 3 및 제 4 측면(6, 7)의 대향 방향에서 보아 서로 겹치는 영역을 갖고 있다. 따라서, 절연체층(9) 중, 제 2 신호용 내부 전극(80)의 주전극부(81)와 제 1 접지용 내부 전극(74)의 주전극부(75)와 겹치는 부분은, 각각 정전 용량 성분을 실질적으로 발생시키는 영역이 된다.
제 3 실시형태에 따른 관통 콘덴서에서는, 절연체층(9) 중, 주전극부(71)와 주전극부(85)에 겹치는 부분, 및, 주전극부(81)와 주전극부(75)에 겹치는 부분이, 정전 용량 성분을 실질적으로 발생시키는 영역이 된다. 따라서, 제 3 실시형태에 따른 관통 콘덴서는, 정전 용량 성분을 실질적으로 발생시키는 영역을 2종류 갖게 된다.
제 3 실시형태에 따른 관통 콘덴서에 의하면, 제 1 실시형태에 따른 관통 콘덴서(C1)와 같은 이유로, 관통 콘덴서의 ESL을 저하시킬 수 있다. 또한, 제 3 실시형태에 따른 관통 콘덴서에 탑재하였을 때에 생길 수 있는 배선 밀도의 저하를 억제할 수 있다.
제 3 실시형태에 따른 관통 콘덴서는, 정전 용량 성분을 실질적으로 발생시키는 영역을 2종류 갖고, 이들 2종류의 영역은 병렬 접속되어 있다. 따라서, 이들 2종류의 영역의 사이즈나 형상을 조정하고, 정전 용량치가 다르도록 설계하면, 광대역에 걸쳐 임피던스가 낮은 관통 콘덴서를 얻을 수 있다.
이상, 본 발명의 적합한 실시형태에 관해서 설명하여 왔지만, 본 발명은 반드시 상술한 실시형태에 한정되지 않으며, 그 요지를 일탈하지 않는 범위에서 다양한 변경이 가능하다.
예를 들면, 각종 신호용 내부 전극 및 접지용 내부 전극의 형상이나 수량, 인출부의 형성 위치 등은, 상기 실시형태에 한정되지 않는다. 상술한 실시형태에서는 4개의 접지용 단자 전극(13 내지 16)을 구비하고 있지만, 접지용 단자 전극의 수는 이것에 한정되지 않고, 4개의 접지용 단자 전극(13 내지 16)의 어느 것인가 적어도 하나를 구비하는 것이라도 좋다. 예를 들면, 제 1 및 제 2 접지용 단자 전극(13, 14)만을 구비하여도 좋고, 제 1 및 제 4 접지용 단자 전극(13, 16)만을 구비하여도 좋다.
전술된 본 발명으로부터, 본 발명이 다수의 방식들로 변경될 수 있슴이 명백할 것이다. 그런 변경들은 본 발명의 취지 및 범위 내에 속하는 것으로서 간주되어야 하고, 당업자들에게 명백할 것처럼, 모든 그런 수정들은 첨부된 청구범위의 범위 내에 포함되고자 한다.
도 1은 제 1 실시형태에 따른 관통 콘덴서의 사시도.
도 2는 제 1 실시형태에 따른 관통 콘덴서가 구비하는 콘덴서 소체의 분해 사시도.
도 3은 제 1 실시형태에 따른 관통 콘덴서의 단면도.
도 4는 제 1 실시형태에 따른 관통 콘덴서 및 상기 관통 콘덴서가 실장된 회로 기판의 상면도.
도 5는 제 2 실시형태에 따른 관통 콘덴서가 구비하는 콘덴서 소체의 분해 사시도.
도 6은 제 3 실시형태에 따른 관통 콘덴서가 구비하는 콘덴서 소체의 분해 사시도.
Claims (7)
- 복수의 절연체층을 적층하여 이루어지는 대략 직방체형의 콘덴서 소체와,상기 콘덴서 소체 내에 배치되고, 서로 대향하는 신호용 내부 전극 및 접지용 내부 전극과,상기 콘덴서 소체의 긴변 방향에서의 제 1 및 제 2 단면에 각각 형성되고, 상기 신호용 내부 전극에 접속된 신호용 단자 전극과,상기 콘덴서 소체의 긴변 방향을 따라서 신장하는 제 1 내지 제 4 측면의 어느 것인가 적어도 1개의 측면에 형성되고, 상기 접지용 내부 전극에 접속된 접지용 단자 전극을 구비하고,상기 접지용 단자 전극은, 상기 제 1 단면 및 상기 제 2 단면의 어느 것인가 적어도 한쪽의 단면 근처에 형성되어 있는, 관통 콘덴서.
- 제 1 항에 있어서,상기 제 1 내지 제 4 측면 중 적어도 1개의 측면에는, 상기 접지용 단자 전극이 상기 제 1 단면 근처 및 상기 제 2 단면 근처에 각각 형성되고,상기 접지용 단자 전극이 형성된 측면에 수직인 방향으로부터 보았을 때, 상기 측면에 각각 형성된 상기 접지용 단자 전극 사이의 거리는, 상기 제 1 단면 근처에 형성된 상기 접지용 단자 전극과 상기 제 1 단면 사이의 거리, 및, 상기 제 2 단면 근처에 형성된 상기 접지용 단자 전극과 상기 제 2 단면 사이의 거리보다도 긴, 관통 콘덴서.
- 제 1 항 또는 제 2 항에 있어서,상기 제 1 측면에는, 상기 제 1 단면 근처에 상기 접지용 단자 전극이 형성되고,상기 제 1 측면과 대향하는 상기 제 2 측면에는, 상기 제 2 단면 근처에 상기 접지용 단자 전극이 형성되고,상기 제 1 및 제 2 측면의 대향 방향으로부터 보았을 때, 상기 제 1 측면에 형성된 상기 접지용 단자 전극과 상기 제 2 측면에 형성된 상기 접지용 단자 전극 사이의 거리는, 상기 제 1 측면의 상기 제 1 단면 근처에 형성된 상기 접지용 단자 전극과 상기 제 1 단면 사이의 거리, 및, 상기 제 2 측면의 상기 제 2 단면 근처에 형성된 상기 접지용 단자 전극과 상기 제 2 단면 사이의 거리보다도 긴, 관통 콘덴서.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 접지용 내부 전극 및 상기 접지용 단자 전극을 복수 구비하고 있고,복수의 상기 접지용 내부 전극 중 적어도 2개의 접지용 내부 전극은, 복수의 상기 접지용 단자 전극 중 접속되는 접지용 단자 전극이 다른, 관통 콘덴서.
- 제 4 항에 있어서,상기 신호용 내부 전극을 복수 구비하고 있고,복수의 상기 신호용 내부 전극 중 적어도 하나의 신호용 내부 전극과, 복수의 상기 접지용 내부 전극 중 적어도 하나의 접지용 내부 전극은, 동일 층에 배치되어 있는, 관통 콘덴서.
- 관통 콘덴서의 실장 구조에 있어서,제 1 항 내지 제 5 항 중 어느 한 항에 기재된 관통 콘덴서와,표면에 도체 배선이 형성된 회로 기판을 구비하고,상기 관통 콘덴서는, 상기 관통 콘덴서의 긴변 방향과 상기 도체 배선이 신장하는 방향이 교차하도록, 상기 도체 배선 상에 배치되어 있는, 관통 콘덴서의 실장 구조.
- 제 6 항에 있어서,상기 관통 콘덴서에서는, 상기 제 1 내지 제 4 측면 중 적어도 1개의 측면에, 상기 접지용 단자 전극이 상기 제 1 단면 근처 및 상기 제 2 단면 근처에 각각 형성되어 있고,상기 절연체층의 적층 방향으로부터 보았을 때에, 상기 관통 콘덴서에 있어서 상기 제 1 단면 근처에 형성된 상기 접지용 단자 전극과 상기 제 2 단면 근처에 형성된 상기 접지용 단자 전극과의 사이에 위치하는 영역이, 상기 도체 배선 상에 배치되어 있는, 관통 콘덴서의 실장 구조.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008066411A JP5042892B2 (ja) | 2008-03-14 | 2008-03-14 | 貫通コンデンサ |
| JPJP-P-2008-066411 | 2008-03-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090098682A true KR20090098682A (ko) | 2009-09-17 |
| KR101051621B1 KR101051621B1 (ko) | 2011-07-26 |
Family
ID=41061769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090016157A KR101051621B1 (ko) | 2008-03-14 | 2009-02-26 | 관통 콘덴서 및 관통 콘덴서의 실장 구조 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8018711B2 (ko) |
| JP (1) | JP5042892B2 (ko) |
| KR (1) | KR101051621B1 (ko) |
| CN (1) | CN101533713B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5120426B2 (ja) | 2010-08-11 | 2013-01-16 | Ｔｄｋ株式会社 | 積層型貫通コンデンサ及び積層型貫通コンデンサの実装構造 |
| JP5223910B2 (ja) * | 2010-11-15 | 2013-06-26 | Ｔｄｋ株式会社 | 貫通コンデンサ |
| JP6363444B2 (ja) * | 2014-09-17 | 2018-07-25 | 京セラ株式会社 | 積層型コンデンサ |
| CN107940288A (zh) * | 2017-12-07 | 2018-04-20 | 江门黑氪光电科技有限公司 | 一种使用多层电路板的防水led灯带 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3444436A (en) * | 1967-04-26 | 1969-05-13 | Erie Technological Prod Inc | Mounted capacitor with spaced terminal feet |
| JPS58191661A (ja) * | 1982-05-06 | 1983-11-08 | Akebono Brake Ind Co Ltd | ブレ−キ液圧制御弁 |
| JPS59180464A (ja) * | 1983-03-31 | 1984-10-13 | Fujitsu Ltd | エネルギ量監視回路 |
| JPH01206615A (ja) | 1988-02-15 | 1989-08-18 | Murata Mfg Co Ltd | 積層型貫通コンデンサ |
| JPH0373422A (ja) * | 1989-05-18 | 1991-03-28 | Nec Corp | 光ディスク装置の和信号処理回路 |
| JP3233302B2 (ja) * | 1992-12-10 | 2001-11-26 | ティーディーケイ株式会社 | 貫通形積層セラミックコンデンサ |
| JP3481069B2 (ja) * | 1997-02-26 | 2003-12-22 | 日本特殊陶業株式会社 | トリミングコンデンサ付積層回路 |
| JPH11102839A (ja) * | 1997-09-26 | 1999-04-13 | Murata Mfg Co Ltd | 電子部品 |
| JP4296866B2 (ja) * | 2003-07-10 | 2009-07-15 | 株式会社村田製作所 | 積層貫通型コンデンサおよび積層貫通型コンデンサアレイ |
| JP4287807B2 (ja) * | 2004-11-18 | 2009-07-01 | Ｔｄｋ株式会社 | 積層型コンデンサ |
| JP4293625B2 (ja) | 2006-07-13 | 2009-07-08 | Ｔｄｋ株式会社 | 貫通型積層コンデンサ |
| JP4335237B2 (ja) | 2006-07-21 | 2009-09-30 | Ｔｄｋ株式会社 | 貫通型積層コンデンサ |
| JP4293561B2 (ja) | 2006-08-21 | 2009-07-08 | Ｔｄｋ株式会社 | 積層型貫通コンデンサアレイの実装構造 |
-
2008
- 2008-03-14 JP JP2008066411A patent/JP5042892B2/ja active Active
-
2009
- 2009-01-30 US US12/362,986 patent/US8018711B2/en active Active
- 2009-02-26 KR KR1020090016157A patent/KR101051621B1/ko active IP Right Grant
- 2009-03-13 CN CN200910127044XA patent/CN101533713B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8018711B2 (en) | 2011-09-13 |
| CN101533713B (zh) | 2011-09-28 |
| KR101051621B1 (ko) | 2011-07-26 |
| CN101533713A (zh) | 2009-09-16 |
| JP2009224502A (ja) | 2009-10-01 |
| JP5042892B2 (ja) | 2012-10-03 |
| US20090229871A1 (en) | 2009-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8179210B2 (en) | Electrical multilayer component with shielding and resistance structures | |
| US10102971B2 (en) | Multilayer capacitor with an overcurrent protection device | |
| KR101020528B1 (ko) | 적층 콘덴서 | |
| KR20100076972A (ko) | 전기 다층 구성요소 | |
| US10622146B2 (en) | Multilayer capacitor and electronic component device | |
| KR101504002B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
| JP2004516676A (ja) | 電気的な多層半導体および該素子を備えている障害防止回路 | |
| US8068330B2 (en) | Multilayer capacitor | |
| KR102662852B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| JP5120426B2 (ja) | 積層型貫通コンデンサ及び積層型貫通コンデンサの実装構造 | |
| KR101051621B1 (ko) | 관통 콘덴서 및 관통 콘덴서의 실장 구조 | |
| JP4483904B2 (ja) | 貫通型積層コンデンサ | |
| US8107216B2 (en) | Multilayer capacitor | |
| JP2021015962A (ja) | 積層型キャパシタ及びその実装基板 | |
| US8098477B2 (en) | Feedthrough multilayer capacitor with capacitance components connected in parallel | |
| US10128043B2 (en) | Chip-type electronic component | |
| JP4412386B2 (ja) | 貫通型積層コンデンサ | |
| JP2017139403A (ja) | 積層貫通コンデンサ及び電子部品装置 | |
| JP5929524B2 (ja) | 積層コンデンサ | |
| JP2010124010A (ja) | 貫通コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140626 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150618 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160617 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170616 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180628 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190627 Year of fee payment: 9 |