KR20090088461A - 전기 장치 및 이러한 장치를 제조하기 위한 방법 - Google Patents

전기 장치 및 이러한 장치를 제조하기 위한 방법 Download PDF

Info

Publication number
KR20090088461A
KR20090088461A KR1020097016425A KR20097016425A KR20090088461A KR 20090088461 A KR20090088461 A KR 20090088461A KR 1020097016425 A KR1020097016425 A KR 1020097016425A KR 20097016425 A KR20097016425 A KR 20097016425A KR 20090088461 A KR20090088461 A KR 20090088461A
Authority
KR
South Korea
Prior art keywords
stack
conductive
ptc
assembly
conductive surface
Prior art date
Application number
KR1020097016425A
Other languages
English (en)
Other versions
KR101063994B1 (ko
Inventor
스콧 헤더톤
웨인 몬토야
토마스 브루기어
랜디 데어링
제임스 토쓰
다니엘 에이. 챈들러
매튜 피. 갈라
Original Assignee
타이코 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이코 일렉트로닉스 코포레이션 filed Critical 타이코 일렉트로닉스 코포레이션
Publication of KR20090088461A publication Critical patent/KR20090088461A/ko
Application granted granted Critical
Publication of KR101063994B1 publication Critical patent/KR101063994B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C13/00—Resistors not provided for elsewhere
    • H01C13/02—Structural combinations of resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/027—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient consisting of conducting or semi-conducting material dispersed in a non-conductive organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49107—Fuse making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y10T29/49798—Dividing sequentially from leading end, e.g., by cutting or breaking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Thermistors And Varistors (AREA)

Abstract

본 발명은 중합식 조립체가 제공되고 그 후 개별 장치(2)로 세분되는 복합 중합체 회로 보호 장치를 제조하기 위한 방법이다. 조립체는 각각이 적어도 하나의 도전성 표면을 갖는 적층 중합체 요소를 구비한 제1 및 제2 적층물(7, 8)을 제공하고, 하나의 적층물 상의 적어도 하나의 도전성 표면 상에 패턴을 제공하고, 적어도 하나의 적층물의 적어도 하나의 도전성 표면이 스택의 외부 도전성 표면(3)을 구비하고, 상기 스택(1)에 적층물을 원하는 형상으로 고정시키고, 제1 적층물의 도전성 표면과 제2 적층물의 도전성 표면 사이에 복수의 전기 연결부(31, 51)를 형성함으로써 형성된다. 적층 중합체 요소는 PTC 도전성 중합체 부품일 수 있고, 이 방법에 의해 형성된 개별 장치는 PTC 거동을 나타낸다. 추가 전기 부품은 장치 또는 조립체의 표면에 직접 부착될 수 있다.
전기 연결부, 스택, 개별 장치, 중합체, PTC, 전기 장치, 패턴

Description

전기 장치 및 이러한 장치를 제조하기 위한 방법 {ELECTRICAL DEVICES AND PROCESS FOR MAKING SUCH DEVICES}
본 발명은 전기 장치, 조립체 및 이러한 장치와 조립체를 제조하는 방법에 관한 것이다.
양의 온도 계수(PTC)를 가진 도전성 중합체 조성물(conductive polymer composition)을 구비한 회로 보호 장치가 공지되어 있다. 기판, 예를 들어 인쇄 회로 보드 위로 표면 장착하기 위해 의도되는 장치는 미국 특허 제5,831,510호(장 등), 제5,852,397호(찬 등), 제5,864,281호(장 등) 및 국제 공보 제94/01876(레이켐 코포레이션), 제95/08176호(레이켐 코포레이션)에 개시되어 있고, 개시내용은 본 명세서에 참조로 병합된다. 이러한 회로 보호 장치는 일반적으로 제1 및 제2 적층 전극, 전극 사이에 개재된 적층 PTC 저항 요소, 제2 전극으로 PTC 요소의 동일면에 고정되지만 그로부터 분리된 제3 (잔류) 적층 도전성 부재, 및 PTC 요소의 구멍을 관통하고 제3 도전성 부재와 제1 전극을 연결하는 크로스 도전체(cross-conductor)를 포함한다. 이는 장치의 동일 측면으로부터 양 전극으로의 연결을 허용하여, 장치는 도선에 대한 필요없이 상부 위의 제1 전극으로 인쇄 회로 보드 상 에 플랫 연결될 수 있다. 저항 요소는 바람직하게는 PTC 도전성 중합체로 구성된 적층 요소를 포함한다. 바람직하게 장치는 추가 도전성 부재 및 추가 크로스 도전체를 포함하여, 장치는 대칭적이고 회로 보드 상에 한쪽 방향 위에 위치될 수 있다.
이러한 장치의 두 개가 적층된 형상으로 함께 물리적으로 고정될 때, 복합 장치가 형성될 수 있다. 이러한 복합 장치는 보드 상에 단일 장치와 동일하게 작은 "푸트-프린트(foot-print)"를 갖고, 즉, 작은 면적을 점유하지만, 단일 장치를 사용함으로써 편리하게 생성될 수 있는 낮은 저항을 갖는다. 더욱이, 이러한 복합 장치의 전력 소실(power dissipation)은 장치 단독의 전력 소실과 사실상 상이하지 않다. 결과적으로, 복합 장치는 소정의 유지 전류에 대해 낮은 저항을 갖고, 여기서 "유지 전류(hold current)"는 트립이 야기되지 않는 장치를 관통될 수 있는 가장 큰 전류이다.
국제 특허 공보 제WO99/53505호(레이켐 코포레이션; 1999년 10월 21일자로 공개)에서 설명된 바와 같이, 각각의 개시내용은 본 명세서에 참조로 병합되고, 복합 장치는 개별 장치를 분류하고 그 후 분류된 장치를 복합 장치로 조립함으로써 준비될 수 있다. 이러한 처리는 각각의 개별 장치의 저항이 판독되는 것이 요구될 수 있어서 지루해 질 수 있다. 본 발명에 따르면, 개별 복합 장치가 분할될 수 있는 다층 조립체를 준비하는 것이 가능하다는 것을 발견했다. 이러한 조립체는 다수의 복합 장치의 준비를 동시에 허용한다. 더욱이, 본 명세서에 설명된 처리가 조립체의 조립 전 또는 후에 조립체의 개별 층을 패턴화를 허용하기 때문에, 다양하게 상이한 장치가 동일한 개시 층에서 준비될 수 있다. 더욱이, 층의 조성물은 용이하게 변경될 수 있고, 결합된 기능을 가진 장치의 간단한 축적(build-up)을 허용한다. 층 사이의 다양한 상호연결 설계는 간단히 실행될 수 있고, 다중 외부 전기 접점을 가진 장치는 기본 제조 공정을 변경하지 않고 제조될 수 있다. 또한, 이러한 모든 것은 본 명세서에 개시된 공정에 의해 저가로 대량 생산될 수 있는 넓은 범위의 상이한 장치에 추가된다.
본 발명은 x와 y양 방향(여기서, x와 y는 적층 PTC 요소의 평면 방향에 대응됨)을 따라 세분화시킴으로써 복합 장치로 세분화 될 때 복수의 장치를 양산하는 조립체에서 다양한 작동 단계가 수행될 수 있는 방법 및 공정을 제공한다. 이런 방식으로 장치를 준비하는 능력은 본 발명에 대해 개별 장치가 개별적으로 조립되 는 것이 필요하지 않고 효율을 증가시켜서 제조 공정 비용을 감소시키기 때문에 예를 들어 국제 특허 공보 제WO99/53505호에 설명된 다른 방법에 대해 상당한 개선책이다. 마지막으로, 본 명세서에 설명된 복합 장치를 형성하도록 재료의 층을 결합하는 방법은 기본 제조 공정을 변화시킬 필요없이 다양한 장치를 형성하기에 극히 단순하지만 적합한 방법을 허용한다.
본 발명의 제1 태양에서 복합 중합체 회로 보호 장치를 제조하기 위한 방법이 제공되고, 상기 방법은 (1) 중합식 조립체를 제공하는 단계와, (2) 스택을 각각이 적어도 하나의 전기 연결부를 포함하는 개별 장치로 세분화하는 단계와,
상기 중합식 조립체를 제공하는 단계는 (a) 각각이 적어도 하나의 도전성 표면을 갖는 적층 중합체 요소를 구비한 제1 및 제2 적층물을 제공하는 단계와, (b) 하나의 적층물 위의 적어도 하나의 도전성 표면에 도전성 재료 패턴을 제공하는 단계와, (c) 적어도 하나의 적층물의 적어도 하나의 도전성 표면이 스택의 외부 도전성 표면을 구비하고, 상기 스택에 적층물을 원하는 형상으로 고정시키는 단계와, (d) 제1 적층물의 도전성 표면과 제2 적층물의 도전성 표면 사이에 복수의 전기 연결부를 형성하는 단계를 포함한다.
제2 태양에서 본 발명은 중합식 조립체를 제공하고, 상기 조립체는 (a) 패턴이 있는 적어도 하나의 도전성 표면을 구비한 적층 중합체 요소를 포함하는 제1 적층물과, (b) 패턴이 있는 적어도 하나의 도전성 표면을 구비한 적층 중합체 요소를 포함하고 스택이 제1 및 제2 외부 도전성 표면을 갖도록 스택의 제1 적층물에 고정 되는 제2 적층물과, (c) 제1과 제2 외부 도전성 표면 사이에 제1 및 제2 적층물을 횡단하는 복수의 횡방향 도전성 부재를 포함한다.
본 발명의 조립체나 공정을 사용하여, 장치는 원하는 최종 형상보다 큰 저항 요소에 대해 적절한 형상의 도전성 표면의 형태로 전극 전구체를 형성하고 또한 원하는 최종 형상보다 큰 복수의 저항 요소의 스택을 형성하고 그 후 스택을 개별 장치로 세분화함으로써 형성될 수 있다. 적절한 형상의 전극은 도전성 표면 중 임의 하나 또는 임의 조합의 원하지 않은 부분을 제거함으로써 형성될 수 있다. 제거는 예를 들어, 밀링, 스탬핑 또는 에칭에 의해 수행될 수 있다. 이와 달리, 전극 전구체는 화학 증착, 전착, 스퍼터링 등에 의해 PTC 저항 요소 표면 중 임의 하나 또는 임의 조합으로 도전성 재료를 패턴화함으로써 형성될 수 있다. 도전성 재료는 또한 접착제 또는 타이 층의 사용에 의해 PTC 저항 요소의 면에 부착될 수 있다. 복수의 저항 요소의 도전성 표면의 원하는 조합 사이의 전기 상호연결은 스택이 개별 장치로 세분되기 전에 수행될 수 있다. 이와 달리, 원하는 전극 또는 접점 사이의 몇몇 또는 모든 전기 연결부는 스택이 복합 장치로 세분된 후에 형성될 수 있다. 전기 상호연결은 전부는 아니지만 몇몇 스택의 도전성 표면 또는 장치의 전극 사이에 연결이 형성되도록 고안될 수 있다.
따라서, 제3 태양에서, 본 발명은 예를 들어 본 발명의 제1 태양의 처리 또는 제2 태양의 조립체를 사용하여 형성될 수 있는 복합 장치를 제공하고, 복합 장치는 (1) 제1 및 제2 외부 적층 전극과, (2) 제3 및 제4 내부 적층 전극과, (3) 각각이 (ⅰ) PTC 거동을 나타내고 (ⅱ) PTC 도전성 중합체로 구성된 적층 요소를 포 함하는 제1 및 제2 적층 PTC 저항 요소와, (4) (ⅰ) 제1 PTC 저항 요소의 제1 면에 고정되고 (ⅱ) 제1 외부 전극으로부터 이격된 제5 외부 적층 도전성 부재와, (5) (ⅰ) 제2 PTC 저항 요소의 제2 면에 고정되고 (ⅱ) 제2 외부 전극으로부터 이격된 제6 외부 적층 도전성 부재와, (6) (ⅰ) 제1 PTC 저항 요소의 제2 면에 고정되고 (ⅱ) 제3 내부 전극으로부터 이격된 제7 내부 적층 도전성 부재와, (7) (ⅰ) 제2 PTC 저항 요소의 제1 면에 고정되고 (ⅱ) 제4 내부 전극으로부터 이격된 제8 내부 적층 도전성 부재와, (8) 제1 적층 PTC 요소의 제1 외부 전극과 제2 적층 PTC 요소의 제2 외부 전극 사이에서 연장하는 제1 구멍과, (9) 제1 적층 PTC 요소의 제5 외부 적층 도전성 부재와 제2 적층 PTC 요소의 제6 외부 적층 도전성 부재 사이에서 연장하는 제2 구멍과, (10) (a) 제1 구멍 내에 놓이고, (b) 제1 적층 PTC 요소의 제1 외부 전극과 제2 적층 PTC 요소의 제2 외부 전극 사이에서 연장하고, (c) 제1 PTC 요소, 제2 PTC 요소 및 제3 적층 요소에 고정되고, (d) 제1 외부 적층 전극, 제7 내부 적층 도전성 부재, 제8 내부 적층 도전성 부재, 제2 외부 적층 전극에 물리적 및 전기적으로 연결되지만 제3 또는 제4 내부 전극에 연결되지 않는 제1 횡방향 도전성 부재와, (11) (a) 제2 구멍 내에 놓이고, (b) 제5 외부 적층 도전성 부재와 제6 외부 적층 도전성 부재 사이에서 연장하고, (c) 제1 PTC 요소, 제2 PTC 요소 및 제3 적층 중합체 층에 고정되고, (d) 제5 외부 적층 도전성 부재, 제3 내부 전극, 제4 내부 전극, 제6 외부 적층 도전성 부재에 물리적 및 전기적으로 연결되지만 제1 또는 제2 외부 전극에 연결되지 않는 제2 횡방향 도전성 부재를 포함하고, 상기 제1 저항 요소는 제1 외부 전극이 고정되는 제1 면과 제3 내부 전극이 고 정되는 대향 제2 면을 갖고, 상기 제2 저항 요소는 제2 외부 전극이 고정되는 제1 면과 제4 내부 전극이 고정되는 대향 제2 면을 갖는다.
제4 태양에서, 본 발명은 전기 부품이 부착되는 복합 장치를 제조하기 위한 본 발명의 제1 태양에 따르는 방법을 제공한다. 이러한 부품은 개별 장치로 세분되기 전에 조립체에 또는 세분된 후에 장치에 부착될 수 있다.
제5 태양에서, 본 발명은 적어도 외부 도전성 표면의 적어도 일부에 추가 도전성 층을 구비한 복합 장치를 제조하기 위한 본 발명의 일 태양에 따른 방법을 제공한다. 이 추가적인 도전성 층은 전기 부품의 부착을 위해 전기 연결 패드 또는 재연결가능한 접촉 패드를 형성하는데 사용될 수 있다. 더욱이, 본 발명은 본 발명의 제4 및 제5 태양의 방법에 의해 형성된 장치를 포함한다.
본 발명은 중합식 조립체를 제공하는 단계와, 조립체를 개별 장치로 세분화하는 단계를 포함하는 복합 중합체 회로 보호 장치를 제조하기 위한 방법을 제공한다.
이하 설명되고 청구되고 도면에 도시된 바와 같이, 본 발명은 다수의 특징부를 병합한다. 이러한 특징부가 특정 조합의 일부 또는 임의 문맥에 개시된 경우, 임의 수의 이러한 특징부의 조합을 포함해서 다른 문맥 및 다른 조합에도 사용될 수 있다.
PTC 및 저항 요소
본 발명의 조립체 및 장치는 일반적으로 양의 온도 계수(PTC) 거동을 나타내는, 즉, 비교적 작은 온도 범위에 대해 온도에 따라 저항의 급격한 증가를 나타내는 PTC 조성물을 구비한 적어도 하나의 적층 중합체 요소 또는 저항 요소를 포함한다. "PTC"라는 용어는 적어도 2.5의 R14 수치 및/또는 적어도 10의 R100 수치를 갖는 조성물 또는 장치를 의미하는데 사용되고, 조성물 또는 장치는 적어도 6의 R30의 수치를 가져야 하고, 여기서 R14는 14℃ 범위의 시작과 끝에서의 저항의 비율이고, R100은 100℃ 범위의 시작과 끝에서의 저항의 비율이고, R30은 30℃ 범위의 시작과 끝에서 저항의 비율이다.
본 발명에 사용되는 PTC 조성물은 바람직하게는 결정질 중합체 성분과, 중합체 성분에 분산되고 예를 들어 카본 블랙 또는 금속과 같은 도전성 충전재를 포함하는 미립자 충전재 성분을 포함하는 도전성 중합체이다. 충전재 성분은 비도전성 충전재를 함유할 수 있고, 이는 도전성 중합체의 전기적 특성뿐 아니라 그의 물리적 특성을 변화시킨다. 조성물은 또한 하나 이상의 다른 성분, 예를 들어, 산화방지제, 교차결합제, 커플링제, 내염제 및 엘라스토머를 함유할 수 있다. PTC 조성물은 바람직하게는 23℃에서 50ohm-cm 이하, 특히 10ohm-cm 이하, 보다 특히 5ohm-cm 이하의 저항을 갖는다. 본 발명에 사용하기 위한 적절한 도전성 중합체는 예를 들어, 미국 특허 제4,237,441호(반 코니넨버그 등), 제4,304,987호(반 코니넨버그 등), 제4,514,620호(쳉 등), 제4,534,889호(반 코니넨버그 등), 제4,545,926호(파우츠 등), 제4,724,417호(아우 등), 제4,774,024호(딥 등), 제4,935,156호(반 코니 넨버그 등), 제5,049,850호(에반스 등), 제5,378,407호(챈들러 등), 제5,451,919호(츄 등), 제5,582,770호(츄 등), 제5,747,147호(바르텐버그 등), 제5,801,612호(챈들러 등) 및 미국 제6,358,438호(이소자키 등)에 개시된다. 각각의 이러한 특허의 개시내용은 본 명세서에 참조로 병합된다.
이와 달리, PTC 조성물은 세라믹 재료일 수 있다.
적층 요소
본 발명의 장치는 바람직하게는 적층 요소인 PTC 저항 요소를 포함하고 그 중 적어도 하나가 PTC 재료로 구성된 하나 이상의 도전성 중합체 부재로 구성될 수 있다. 하나 이상의 도전성 중합체 부재가 있는 경우, 전류는 바람직하게는 예를 들어 각각의 조성물이 전체 장치를 따라 연장하는 층의 형태로 있는 경우와 같이 상이한 조성물을 통해 연속해서 흐른다. 단일 PTC 조성물이 있는 경우, PTC 요소의 원하는 두께는 단일 단계로 편리하게 준비될 수 있는 것보다 더 크고, 원하는 두께의 PTC 요소는 함께 결합시킴으로써, 예를 들어 두 개 이상의 층, 예를 들어, PTC 조성물의 용융 압출된 층을 열과 압력에 의해 적층시킴으로써 준비될 수 있다. 하나 이상의 PTC 조성물이 있는 경우, PTC 요소는 보통 상이한 조성물의 요소를 결합, 예를 들어, 열과 압력에 의해 적층시킴으로서 준비된다.
본 발명의 조립체는 제1 및 제2 적층물을 포함하고 추가 적층물을 포함할 수 있다. 제1 및 제2 적층물은 바람직하게는 각각 예를 들어, 후술되는 바와 같이 금속 호일 전극의 형태로 적어도 하나의 도전성 표면을 갖는 적층 중합체 요소를 포함한다. 본 명세서에서, 각각의 적층물은 층으로 언급된다. 제1 및 제2 적층물의 적층 요소는 동일한 PTC 조성물을 포함할 수 있거나 그 층은 상이한 PTC 조성물을 포함할 수 있다. 예를 들어, 상이한 저항을 갖는 PTC 조성물이 사용될 수 있고, 하나의 층이 히터로 작용하고 제2 층이 과전류 보호 장치로 작용하도록 상호연결 설계가 고안될 수 있다. 층은 또한 상이한 절환 온도(즉, 장치가 저 저항에서 고 저항 상태로 절환하는 온도)의 PTC 조성물을 포함할 수 있다. 예를 들어, 이러한 장치는 하나의 층이 저온 범위에서 가장 민감하고 제2 층이 고온 범위에서 가장 민감하여 두 개의 층진 PTC 온도 센서를 생성하기에 유용할 수 있다. 더욱이, 하나 이상의 적층물은 제로 온도 계수 저항(ZTC) 조성물 또는 음의 온도 계수 저항(NTC) 조성물을 포함할 수 있다.
각각의 적층물이 도전성 층을 포함하는 것은 필요하지 않다. 예를 들어, 복합 장치에서 적층 요소용으로 사용될 수 있는 다른 조성물은 폴리에스테르와 같은 유전체 재료 또는 FR4 에폭시와 같은 충전식 유전체 재료를 포함한다. 이는 장치에 여분의 강성을 장치에 제공하는 절연층으로 작용할 수 있거나, 또는 그 재료는 장치의 패키징 및 장착에 협조하도록 선택될 수 있다. 더욱이, 적층 요소는 복합물의 층 사이 또는 표면 실장된 장치용의 복합물의 층과 기판 사이에 열 전달에 협조하도록 비교적 높은 열 도전성을 갖는 조성물을 포함할 수 있다. 역으로, 적층 요소는 층 사이 또는 층과 기판 사이에 열 절연체로 작용하는 비교적 낮은 열 도전성을 갖는 조성물을 포함할 수 있다. 장치가 과전압에 반응하는 용량을 갖는 것이 요구될 때, 복합물의 층은 보통 절연성이지만 임의 전압 임계 수준에 도달하는 경우 도전성이 되는 재료를 포함할 수 있다. 이러한 조성물은 중합 모체(ploymeric matrix)에 분산된 배리스터 입자(varistor particle)를 포함한다. 본 발명의 다양한 실시예용으로 사용할 수 있는 다른 조성물은 내염제, 인트메스캔츠(intumescants), 및 특정 주파수 범위의 방사능을 이용하여 장치의 가열을 허용하는 극초단파 흡수 재료를 포함한다.
복합 장치를 준비하는 데 사용되는 조립체를 포함하는 적층 요소의 두께는 상이할 수 있다. 예를 들어, 매우 박형인 적층 요소가 극히 저 저항을 제공하도록 하나의 층으로 사용될 수 있고, 더 두꺼운 적층 요소가 기계적 강도를 제공하도록 제2 층으로 사용될 수 있다.
전극 및 도전성 표면
본 발명의 공정에 의해 형성된 특히 유용한 장치는 적어도 두 개의 금속 호일 전극을 포함하고, 중합체 요소는 그들 사이에 개재된다. 특히 유용한 장치는 각각이 두 개의 금속 호일 전극을 갖는 n 중합체 PTC 요소와 복합 장치를 형성하도록 교번식 패턴으로 PTC 요소 사이에 개재된 (n-l) 접착층을 포함하는 스택(stack)을 포함하고, PTC 요소는 스택의 상부와 바닥부 부품을 포함한다. 이 장치는 PTC 요소가 평행하게 연결되도록 전극들을 전기적으로 연결시켜, 20℃에서 낮은 저항, 일반적으로 10ohm 이하, 바람직하게는 5ohm 이하, 더 바람직하게는 1ohm 이하, 특히 0.5ohm 이하, 가능하다면 더 낮은 저항, 예를 들어, 0.05ohm 이하를 갖는 복합 장치를 가져온다. 특히 적절한 호일 전극은 미세거칠기(microrough) 금속 호일 전극이고, 특히, 미국 특허 제4,689,475호(마티히센) 및 제4,800,253호(클라이너 등) 및 국제 특허 공보 제WO95/34081호(레이켐 코포레이션, 1995년 12월 14일에 공개 됨)에 개시되어 있고, 각각의 개시내용은 본 명세서에 참조로 병합된다. 전극은 원하는 열효과 생성하도록 그리고 원하는 기능을 부여하는 복합 장치의 층 사이에 다양한 상호연결 지점에 대해 전기 접점을 제공하도록 그리고 장치를 인쇄 회로 보드, 소켓, 클립, 또는 다른 적절한 적용물 위로 장착하기 위한 전기 접점을 제공하도록 변경될 수 있다. 다중 내부와 외부 접점을 병합하는 복합 장치의 예는 도16 내지 도20, 도22 및 도23에 도시된다.
유사한 형태의 금속 호일은 중합식 조립체의 적층물의 도전성 표면을 형성하도록 사용될 수 있다. 이와 달리, 도전성 표면은 도전성 잉크, 스퍼터링되거나 또는 이와 달리 도포된 금속층, 금속 메쉬 또는 다른 적절한 층으로부터 형성될 수 있다. 특히, 바람직한 도전성 표면은 예를 들어, 패턴화용으로 에칭되거나 및/또는 용이하게 땜납될 수 있는 표면이다. 적층물의 도전성 표면은 25℃에서 그것이 부착되는 중합체 요소의 저항보다 적어도 100배 낮은 저항을 25℃에서 갖는다.
패턴은 소정의 적층물의 양 측면에서 동일할 수 있거나 또는 상이할 수 있다. 추가 패턴은 본 공정의 임의 지점, 예를 들어 일단 적층된 조립체가 형성되거나 또는 부착물이 적층된 조립체가 완성되기 전에 내부 도전성 표면에 형성될 때 적층물의 외부 도전성 표면 상에 생성될 수 있다.
구멍 및 크로스 도전체
"구멍(aperture)"이라는 용어는 본 명세서에서 장치 평면에 대해 직각에서 볼 때 개구를 나타내는데 사용되고,
(a) 폐쇄된 단면, 예를 들어, 원, 타원 또는 일반적으로 다각형상을 갖거나,
(b) 오목한 단면을 갖고, "오목한 단면"이라는 용어는 (ⅰ) 예를 들어, 사분치 원, 반원 또는 개방 단부식 슬롯과 같은 단면의 최대 폭의 적어도 0.15배, 바람직하게는 적어도 0.5배, 특히 적어도 1.2배의 깊이를 갖고, 및/또는 (ⅱ) 단면의 대향 엣지가 서로 평행한 경우 적어도 일 부분을 갖는 개방 단면을 나타내는 것으로 사용된다.
본 발명이 복수의 전기 장치로 분할될 수 있는 조립체를 포함하기 때문에, 구멍은 보통 폐쇄 단부식이지만, 분할의 하나 이상의 라인이 폐쇄 단부의 구멍을 관통하면, 그 후 그 결과적 장치의 구멍은 개방 단부를 갖는다. 몇몇 실시예의 경우, 개방 단면은 구멍을 관통하는 크로스 도전체가 장치의 사용 또는 설치 중에 손상되거나 제거되지 않은 것을 보증하기 위해 상술된 바와 같이 오목한 단면인 것이 바람직하지만, 다른 실시예의 경우, 크로스 도전체가 장치의 횡방향 편평한 면 상의 도금인 것이 바람직하다. 이러한 장치를 제조하기 위해, 복수의 장치로 분할되는 조립체는 복수의 신장된 장방형 구멍, 예를 들어, 슬롯을 갖고, 각각은 그 위에 금속 도금된다. 그 후, 조립체는 각각의 도금된 구멍이 다수의 장치에 편평한 횡방향 도전성 부재를 제공하도록 분할된다.
조립체의 구멍은 장치 구성과 전류-운반 능력을 수용하도록 상이한 크기 및/또는 형상을 가질 수 있다.
구멍은 원형 구멍일 수 있고, 이는 많은 경우에 만족스럽다. 그러나, 만약 조립체가 분할의 적어도 하나의 라인에 의해 횡단되는 구멍을 포함하면, 신장형 구멍은 분할 라인의 적은 정확성을 요구하기 때문에 바람직할 수 있다.
구멍이 분할 라인에 의해 횡단되지 않는 경우, 필요한 전류 운반 용량을 갖는 크로스 도전체에 대해 편리한 만큼 작아질 수 있다. 일반적으로 단일 크로스 도전체는 장치의 대향 측면에 제1 전극으로 전기 연결을 하는데 요구되는 것이다. 그러나, 두 개 이상의 크로스 도전체가 동일한 연결을 하는데 사용될 수 있다. 크로스 도전체의 크기와 수, 및 이에 따른 그의 열용량은 회로 보호 장치가 트립하는 속도에 영향을 가질 수 있다. 일반적으로 구멍과 크로스 도전체는 조립체의 모든 층에 걸쳐 연장될 수 있다. 이와 달리, 구멍과 크로스 도전체는 상이한 기능의 장치를 형성하기 위해 조립체의 단지 몇몇 층에 걸쳐 연장될 수 있다.
구멍은 크로스 도전체가 위치되기 전에 형성될 수 있거나 또는 크로스 도전체의 위치 설정과 구멍의 형성이 동시에 수행될 수 있다. 바람직한 절차는 예를 들어, 드릴링, 슬라이싱, 라우팅 또는 다른 임의의 적절한 기술에 의해 구멍을 형성하고, 그 후 도금 또는 다른 코팅 또는 구멍의 내면을 충전시키는 것이다. 도금은 비전열 도금 또는 전해 도금 또는 두 개의 조합에 의해 수행될 수 있다. 도금은 단일층 또는 다층일 수 있고, 특정 땜납으로 금속의 혼합 또는 단일 금속으로 구성될 수 있다. 도금은 종종 조립체의 다른 노출된 도전성 표면에 형성된다. 만약 이러한 도금이 바람직하지 않으면, 그 후 다른 노출된 도전성 표면은 마스크되거나 이와 달리 감도를 줄일 수 있고(desensitize), 또는 원하지 않은 도금은 선택적으로 제거될 수 있다. 본 발명은 도금이 크로스 도전체뿐만 아니라 장치의 적층 도전성 부재의 적어도 일부체 형성될 가능성을 포함한다.
절연 회로 보드를 통하는 도전성 비아를 형성하기 위해 사용되는 도금 기술 이 본 발명에 사용될 수 있다.
크로스 도전체를 제공하기 위한 다른 기술이 성형가능 또는 액체 도전성 조성물을 형성된 구멍에 위치시키는 것이고, 만약 원하거나 필요하다면 원하는 특성의 크로스 도전체를 생산하도록 그것이 구멍내에 있으면서 그 조성물을 처리하는 것이다. 조성물은 원하면 조성물이 고착되지 않도록 조립체의 적어도 일부를 선처리한 후에 예를 들어, 스크린에 의해 구멍 또는 전체 조립체에 선택적으로 공급될 수 있다. 예를 들어, 땜납과 같은 용융된 도전성 조성물은 원하면 웨이브 땜납 기술을 사용하여 이 방식으로 사용될 수 있다.
크로스 도전체는 또한 성형된 부재, 예를 들어 리벳과 같은 튜브 또는 금속 로드에 의해 구비될 수 있다. 이러한 성형된 부재가 사용되는 경우, 그것이 장치에 위치될 때 구멍을 형성할 수 있다.
크로스 도전체는 구멍을 부분적으로 또는 완전히 충전시킬 수 있다. 구멍이 부분적으로 충전되는 경우, 장치가 다른 전기 부품에 연결되는 공정 중에, 특히 땜납 공정에 의해 (완전히 충전되는 것을 포함해서) 더 충전될 수 있다. 이는 구멍 안과 그 주위에 추가 땜납을 제공함으로써, 특히 구멍 안과 그 주위에 땜납의 도포를 포함함으로써 촉진될 수 있다. 보통 크로스 도전체의 적어도 일부는 장치가 다른 전기 부품에 연결되기 전에 위치된다. 그러나, 본 발명은 예를 들어 땜납 공정동안 땜납의 모세관 작용에 의해서와 같이, 크로스 도전체가 이러한 연결 공정 중에 형성되는 가능성을 포함한다.
크로스 도전체는 전부는 아니지만 몇몇 층, 즉, 몇몇 적층물을 함께 전기적 으로 연결하도록 고안될 수 있다. 이러한 크로스 도전체는 도15에 도시된다. 이러한 크로스 도전체를 형성하는 방법은 크로스 도전체에 대한 원하는 크기보다 큰 구멍을 형성하는 단계와, 절연 물질로 구멍을 충전하는 단계와, 절연 물질 내에 내부 구멍을 형성하는 단계와, 도전성을 갖도록 내부 구멍을 도금하는 단계를 포함한다. 이 방법은 크로스 도전체로부터 내부 전극을 절연시키지만, 외부 전극이 전기적으로 연결되게 한다.
크로스 도전체가 아닌 커넥터
전극과 PTC 저항 요소의 다양한 면 위의 임의 잔류 부재 사이에 전기 연결은 바람직하게는 상술된 바와 같이 크로스 도전체를 관통한다. 그러나, 장치의 다른 부품, 예를 들어 장치의 층의 조합 또는 층의 단부 주위에 연장되는 U자형 부재에 접합되지 않더라도 제자리에 유지되는 임의 종류의 커넥터일 수 있다.
잔류 적층 도전성 부재
본 발명 장치의 바람직한 실시예는 제2 전극으로 PTC 요소의 동일 면에 고정되지만 그로부터 분리되는 추가 (잔류) 도전성 부재를 포함한다. 다른 전극에 전기 통로를 제공하도록 존재될 수 있는 크로스 도전체 또는 다른 커넥터를 구비한 잔류 적층 도전성 부재는 적층 도전성 부재의 일부를 제거하여 형성되고, 적층 도전성 부재의 잔류부는 전극이다. 잔류 적층 도전성 부재는 적층 요소의 내부 및 외부 면 모두에 존재할 수 있다. 잔류 적층 도전성 부재의 형상 및 잔류 부재와 전극 사이의 간극의 형상은 제조의 용이성 및 장치의 원하는 특성에 적절하게 변경될 수 있다. 잔류 도전성 부재는 장방형 간극에 의해 전극으로부터 분리된 장방형 장치의 일 단부에 적당히 작은 직사각형이다. 이와 달리, 잔류 부재는 폐쇄된 단면의 간극에 의해 전극으로부터 분리된 아일랜드(island)일 수 있다. 장치는 또한 도12 및 도13에 도시된 바와 같이 잔류 적층 도전성 부재없이 고안될 수 있다.
추가 적층 요소
장치의 제1 및 제2 적층 PTC 저항 요소 및 조립체의 제1 및 제2 적층물은 그들 사이에 제3 적층 요소를 사용하여 하나의 스택에 함께 물리적으로 고정될 수 있다. 제3 적층 요소는 충전재가 특정 열적 또는 기계적 특성을 달성하도록 추가될 수 있는 전기적으로 비도전성 접착제, 예를 들어 고온 용융된 접착제 또는 경화성 접합 재료를 포함할 수 있다. 제3 적층 요소는 또한 에폭시, 아크릴레이트, 알릴(allyls), 우레탄, 페놀, 에스테르, 알키드 수지류 등과 같은 경화성 단량체 유기 또는 무기 시스템을 포함할 수 있다. 만약 적층 요소가 전기 절연체로 작용하는 것이 바람직하면, 저항은 적어도 106ohm-cm, 특히 적어도 109ohm-cm인 것이 바람직하다. 몇몇 실시예의 경우, 제3 적층 요소는 도전성 재료를 포함하는 것이 바람직할 수 있다. 이러한 실시예의 경우, 제3 적층 요소는 층들을 물리적으로 또한 전기적으로 함께 연결하도록 작용한다. 도전성 제3 적층 요소를 병합시킨 복합 장치 구성이 도15에 도시된다. 다른 실시예의 경우, 제3 요소는 일방향으로만 전기적으로 도전성이 있는 도전성 재료를 포함하는 것이 바람직할 수 있다.(도14참조) 제3 적층 요소는 또한 복합 장치의 층들 사이에 열 전달을 용이하게 하기 위해 다른 기능, 예를 들어, 열적 도전성 층을 제공할 수 있다.
이와 달리, 장치는 장치의 요소를 함께 고정시키기 위해 분리된 적층식 층을 포함하지 않게 고안될 수 있다. 예를 들어, 장치는 적층 요소(26)가 제거되어 도8에 도시된 것과 유사하게 형성될 수 있다. 크로스 도전체(32, 52)는 평행하게 층들과 함께 전기적으로 연결되고 층들을 함께 물리적으로 고정시키도록 의존될 수 있다. 도21은 복합 장치가 층들 사이의 분리 적층 요소를 필요로 하지 않는 경우의 다른 예를 도시한다.
장치
간단한 장치로, 도5에 도시된 바와 같이, 두 개의 외부 전극, 두 개의 내부 전극, 두 개의 크로스 도전체 또는 다른 커넥터 및 네 개의 잔류 도전성 부재가 있다. 이러한 구성은 장치가 상부에서 바닥부까지 대칭적이고, 자동화된 장비 또는 다른 것에 의한 설치를 용이하게 한다.
특히, 본 발명의 바람직한 회로 보호 장치는 23℃에서 1ohm 이하의 저항, 바람직하게는 0.5ohm 이하의 저항, 더 바람직하게는 0.3ohm 이하의 저항, 특히 0.1ohm 이하의 저항을 갖고, 제1 및 제2 적층 PTC 저항 요소를 포함하고, 각각은 (a) 23℃에서 50ohm-cm이하의 저항, 바람직하게는 10ohm-cm이하의 저항, 특히 5ohm-cm이하의 저항을 갖는 도전성 중합체로 구성되고, 이는 PTC 거동을 나타내고, (b) 제1 면과 제2 면을 갖는다. 제1 외부 금속 호일 전극은 제1 PTC 요소의 제1 면과 접촉하고, 제2 외부 금속 호일 전극은 제2 PTC 요소의 제1 면과 접촉한다. 제3 및 제4 내부 금속 호일 전극은 각각 제1 및 제2 PTC 요소의 제2 면과 접촉한다. 장치는 바람직하게는 제5 및 제6 잔류 외부 금속 호일 도전성 부재를 갖고, 제5 잔류 외부 금속 호일 도전성 부재는 제1 PTC 요소의 제1 면과 접촉하고 제1 외부 전극으로부터 이격되고, 제6 잔류 외부 금속 호일 도전성 부재는 제2 PTC 요소의 제1 면과 접촉하고 제2 외부 전극으로부터 이격된다. 일반적으로, 제7 및 제8 잔류 내부 호일 도전성 부재가 있고, 제7은 제1 PTC 요소의 제2 면과 접촉하고 제3 내부 전극으로부터 이격되고, 제8은 제2 PTC 요소의 제2 면과 접촉하고 제4 내부 전극으로부터 이격된다. 장치는 또한 하나 이상의 추가 적층 중합체 요소를 포함하고, 이는 도전성 또는 절연성일 수 있다. 바람직하게는 추가 요소 중 하나는 절연성이 있는 제3 적층 중합체 요소이고, 제1과 제2 PTC 요소 사이에 놓이고, PTC 요소의 내부면 또는 그의 내부 전극 또는 내부 도전성 부재를 포함할 수 있는 PTC 요소의 노출된 내부 표면에 고정된다. PTC 요소, 전극 및 잔류 도전성 부재는 두 개의 구멍을 한정하고, 제1 구멍은 제1 외부 전극, 제7 및 제8 내부 잔류 도전성 부재와 제2 외부 전극 사이에서 연장되고, 제2 구멍은 제5 자류 외부 도정성 부재, 제3 및 제4 내부 전극과 제6 잔류 외부 도전성 부재 사이에서 연장되고, 존재한다면 제1 및 제2 PTC 요소와 제3 적층 중합체 층을 관통한다. 더욱이, 장치는 금속으로 구성된 제1 및 제2 횡방향 도전성 부재를 포함한다. 제1 횡방향 도전성 부재는 제1 구멍 내에 놓이고, 제1 및 제2 외부 전극과 제7 및 제8 내부 잔류 도전성 부재에 물리적 및 전기적으로 연결된다. 제2 횡방향 도전성 부재는 제2 구멍 내에 놓이고, 제5 및 제6 외부 잔류 도전성 부재와 제3 및 제4 내부 전극에 물리적 및 전기적으로 연결된다
장치의 다른 실시예는 잔류(또는 추가적이라고도 함) 도전성 부재를 포함하 지 않을 수 있다.
본 발명의 장치는 임의의 적절한 크기일 수 있다. 그러나, 적용예에 대한 중요한 장점은 장치를 가능한 작도록 하는 것이다. 바람직한 장치는 최대 12mm의 최대 크기를 갖고, 바람직하게는 최대 7mm, 및/또는 최대 60mm2의 표면적, 바람직하게는 최대 40mm2, 특히 최대 30mm2를 갖는다. 표면적은 예를 들어 최대 15mm2보다 훨씬 적을 수 있다.
공정
본 명세서에 개시된 방법은 적층물의 큰 스택 상에 모든 또는 대부분의 공정 단계를 수행하고 그 후 적층물을 복수의 개별적 복합 장치로 분할함으로써 매우 경제적으로 장치를 준비하는 것이 가능하게 할 수 있다. 스택의 분할은 임의, 몇몇 또는 모든 도전성 표면을 관통하거나 또는 임의, 몇몇 또는 모든 크로스 도전체를 관통하는 라인을 따라 수행될 수 있다. 절연라인 또는 설계 라인(delineation line)이라고도 하는 이러한 분할 라인(line of division)은 특정 형상, 예를 들어, 직선형, 만곡형 또는 각진형의 장치를 제조하기에 적합한 임의 형상일 수 있다. 유사하게, "기능적" 라인은 예를 들어, 전극과 잔류 부재 사이의 간극은 또한 임의의 적절한 형상일 수 있다. 분할 전의 처리 단계는 일반적으로 임의 편리한 순서로 수행될 수 있다. 예를 들어, 스택을 조합하기 전에 내부 도전성 표면을 패턴화하고 조립 후에 외부 도전성 표면을 패턴화시키는 것이 종종 편리하다. 그러나, 조립 전에 내부 및 외부 도전성 표면을 패턴화시키는 것이 가능하다. 도전성 표면 의 패턴화는 최종 장치의 원하는 기능에 따라 스택에서 다른 도전성 표면의 것과 상이하거나 또는 동일할 수 있다. 예를 들어, 도5, 도6, 도8, 도9, 도11 및 도12는 외부 전극의 미러 화상인 내부 전극을 갖는 장치를 도시한다. 도10 및 도18 내지 도20은 외부 전극과 상이하게 패턴화된 내부 전극을 갖는 장치를 도시한다. 종종, 예를 들어 에칭, 스탬핑 또는 밀링에 의해 도전성 재료를 제거함으로써 도전성 표면을 패턴화하는 것이 유용하다. 이와 달리, 패턴은 예를 들어, 스크린 프린팅, 스퍼터링 또는 증착과 같은 추가 처리에 의해 형성될 수 있다. 몇몇 실시예의 경우, 제품에 물리적 응력에 균형을 맞추기 위해 적층식 층의 대향 측면으로부터 교번식으로 엇갈려진 스트립에서 도전성 재료의 스트립을 제거하는 것이 유용하다. 그 결과적 패턴은 장치의 잔류 부재로부터 제2 전극을 분리하고, 다른것에서 하나의 장치를 분리하고, 조립체를 개별 장치로 세분하기 위한 설계를 제공하고, 개별 적층물 또는 조립된 스택의 방향성을 허용하고, 또한 마킹을 제공하기에 적절한 간극 또는 리세스를 포함할 수 있다.
크로스 도전체, 즉, 전기 연결부는 적층물이 스택 안에 형성되기 전 또는 후에 형성될 수 있다. 만약, 스택의 모든 층을 횡단하지 않는 크로스 도전체를 형성하는 것이 바람직하면, 원하는 적층식 층만을 위해 그들을 형성하고 그 후 스택을 조립하는 것이 편리할 수 있다. 이와 달리, 블라인드 비아 처리를 사용하면, 그 연결은 스택이 조립된 후 형성될 수 있다. 스택의 조립은 예를 들어, 몇몇 적층물이 준비되어 함께 고정되는 단계에서 수행될 수 있고, 몇몇 다른 처리 단계는 부분적으로 구성된 스택(예를 들어, 크로스 도전체의 형성 및 도포) 위에서 수행되고, 그 후 다른 적층물은 그 조립을 완성하기 위해 이 부분적으로 구성된 스택에 고정될 수 있다. 복합 장치로의 스택의 세분화는 쏘, 전단기, 블레이드, 와이어, 워터제트, 스냅핑 장치, 레이저 또는 이들의 조합을 사용함으로써 쏘잉, 시어링(shearing), 다이싱, 펀칭 및 스냅핑과 같은 다양한 기술을 사용하여 수행될 수 있다. 단일 적층물로부터 장치를 제조하기 위한 몇몇 바람직한 처리는 미국 특허 제5,864,281호에 개시된다. 이러한 처리는 본 명세서에 설명된 바와 같은 적층물의 스택의 세분화를 위해 적용될 수 있다. 이와 달리, 예를 들어, 적층물을 스택에 고정시키고 크로스 도전체에 의해 복수의 전기 연결부를 형성하는 공정에서의 몇몇 단계가 동시에 수행될 수 있다.
후속 처리 단계 중에 꼬임 또는 비틀림을 최소화하기 위해, 적어도 하나의 적층물의 주변부 둘레에 패턴을 도포하는 것이 바람직할 수 있다. 이 바람직한 패턴은 외부 층에 대한 도전성 표면의 외부 엣지 사이에 전기적 연속성이 있도록 적층물의 주변부 둘레에 예를 들어, "W" 또는 "Z" 형상의 교번식 대각선 형상으로 각각의 적층물의 적어도 하나의 도전성 표면으로부터 도전성 재료를 선택적으로 제거하는 단계를 포함하는 처리에 의해 형성된다.
일부 또는 모든 외부 도전성 표면은 미국 특허 제5,831,510호에 개시된 바와 같이 예를 들어, 땜납 마스크 또는 마킹 재료와 같은 절연 층으로 덮일 수 있다.
외부 부품
개별 장치로 분리하기 전에 본 발명의 조립체에 또는 본 발명의 장치에 직접 수동 또는 능동 전기 부품을 전기적으로 연결하는 것이 종종 유용한다. 이러한 조 건하에, 다층 구조물은 회로 보드로 작용하고, 크로스 도전체는 장치의 내부 요소 및/또는 부품에 연결을 허용하게 위치된다. 하나의 바람직한 실시예로, 도전성 중합체 조성물이 두 개의 금속 호일 전극 사이에 위치되는 단일 PTC 적층물은 두 개의 절연 적층물 사이에 위치될 수 있고, 각각은 하나 이상의 개별 층 또는 필름, 예를 들어, 에폭시 프리-프레그(pre-preg)를 포함할 수 있다. 호일 형태의 금속층, 잉크, 또는 다른 층이 층들 사이와 하나의 외부 도전성 표면으로부터 다른 외부 표면 및/또는 크로스 도전체에 의한 외부 도전성 표면까지의 전기 연결을 제공하기 위해 절연 층에 부착될 수 있다. 사용되는 크로스 도전체의 타입에 따라, 부품은 도전성 중합체층으로부터 절연될 수 있다.
장치로 부품의 전기 연결은 연결 패드 또는 접촉 패드에 의해 형성된다. 연결은 "하드 와이어(hard-wired)", 즉, 비교적 영구 연결, 예를 들어, 땜납되거나 용융된 전기 도선일 수 있고, 또는 제거가능한 예를 들어, 접촉 핀, 스프링, 와이어 또는 다른 요소를 통해 재연결가능할 수 있다. 영구 전기 연결 패드는 일반적으로 땜납하기에 적절한 재료, 예를 들어 구리 위로 도금된 Sn/Pb 땜납을 포함할 수 있다. 재연결가능한 접촉 패드는 일반적으로 우수한 전기 접촉을 방해하고 또는 사용시 저하시킬 수 있는 저항층을 생성시키지 않는 재료로 코팅되거나 또는 그로부터 형성된다. 적절한 재료는 금(바람직하게는 경화 금), 팔라듐, 팔라듐 니켈 합금 및 종래 커넥터용으로 사용되는 다른 재료를 포함한다. 이러한 재료는 종래 인쇄 회로 기판 기술을 사용하여 도포된다. 종종 영구 전기 연결 패드를 장치 또는 조립체의 하나의 외부 표면에 위치시키고 재연결가능한 접촉 패드를 대향 외부 표면에 위치시키는 것이 바람직하지만, 양쪽 타입은 열 및/또는 형상 조건에 따라 동일 측면 또는 양쪽 측면에 있을 수 있다. 조립체 또는 장치에 영구히 부착된 전기 부품을 포함하고 재연결가능한 접촉 패드를 포함하는 조립체 또는 장치가 예를 들어, 장치가 전지 충전 시스템과 같은 시스템에 부착되는 경우 적절하다.
부품은 전기적으로 수동, 예를 들어, 레지스터, 캐퍼시터, 또는 써미스터이거나 또는 전기적으로 능동, 예를 들어, 제어 집적 회로, 필드 이펙트 트랜지스터 또는 분로 조절기(shunt regulator) 집적 회로일 수 있다.
부착된 부품에 대한 추가 지지물을 제공하기 위해, 내부 지지물, 피어스(piers), 비교적 강성 재료의 구조적 요소, 예를 들어, 에폭시는 다층 조립체 내, 연결 패드 또는 접촉 패드 아래에 위치될 수 있다.
표면 위에 직접 위치된 전기 부품을 포함하는 장치는 인식 레지스터, 써미스터 또는 제어 칩 및/또는 외부 충전/연결 접점 또는 도선과 같은 추가적 분리된 부품이 존재하는 것이 필요한 휴대용 또는 포켓용 전자기기(예를 들어, 휴대폰, 컴퓨터, 개인용 디지털 어시스턴스(PDAs))에 대한 전지 팩용으로 특히 유용하다. 이러한 부품 또는 접점을 장치 위로 집적함으로써, 공간 필요성, 조립의 난이성, 및 제품 복잡성이 감소된다.
본 발명은 첨부된 도면으로 설명되고, 부품의 두께 및 구멍과 같은 특징부는 그들을 더욱 명확하게 하기 위해 일정한 비율로 도시되지 않는다. 도1은 두 개의 적층 요소(7, 8)를 갖는 스택(1)의 단면 사시도이고, 각각의 요소는 패턴화된 외부 도전성 표면(3, 3')을 각각 갖고 패턴화된 내부 도전성 표면(5, 5')을 각각 갖는 다. 요소(7, 8)는 절연 적층 요소(6)와 서로에 고정된다. 관형 크로스 도전체(11)는 도시된 바와 같이 스택을 관통해 연장된다.
도2는 본 발명의 공정에 따른 구조 하의 스택의 분해도이다. 각각이 패턴화된 내부 도전성 표면(5, 5')을 각각 갖고 비패턴화된 외부 도전성 표면(3, 3')을 각각 갖는 두 개의 적층 요소(7, 8)는 적층 요소(6)가 적층 요소(7, 8)에 개재되어 스택에 포함된다. 정합 홀(4, registration hole)은 스택의 요소를 특정하게 방향을 정하고, 서로에 대해 그들을 정렬하고, 외부 표면의 패턴닝과 구멍의 형성과 같은 후속 처리를 위해 스택을 위치시키도록 사용된다.
도3은 스택의 단면의 패턴화된 외부 도전성 표면(3)의 평면도이다. C는 복합 장치로 스택의 세분화가 발생되는 경우를 표시한다. 도4는 도3의 라인 Ⅳ-Ⅳ을 따른 단면도이다. 스택은 각각이 내부 도전성 표면(5, 5')와 외부 도전성 표면(3, 3')를 구비한 적층 요소(7, 8)와 도면번호(7, 8) 사이에 개재된 적층 요소(6)를 포함한다. 스택은 각각의 구멍(및 스택의 다른 노출된 외부 표면 위의 도금(12))에 관형 크로스 도전체(11)를 제공하도록 도금된다. 도시된 바와 같은 스택은 관형 크로스 도전체를 통해 세분화되고, 반원형 단면을 가진 크로스 도전체를 형성한다.
도5는 스택을 세분화하여 형성된 복합 장치(2)의 사시도이다. 각각이 외부 전극(14, 14'), 외부 잔류 도전성 부재(36, 36'), 내부 전극(16, 16') 및 내부 잔류 도전성 부재(38, 38')를 각각 갖는 두 개의 적층 PTC 요소(17, 18)는 적층 요소(26)와 함께 고정된다. 제1 횡방향 부재(31) 및 제2 횡방향 부재(51)는 노출된 표면이 구리로 도금되고 그 후 횡방향 부재(31) 상의 제1 도금(32)과 횡방향 부 재(51) 상에 제2 도금(52)를 형성하도록 땜납으로 도포되는 도포 처리에 의해 형성된 중공 튜브이다. 유전체 코팅(55)은 전기 연결을 형성하기를 원하는 경우를 제외하고 장치의 외부 표면을 덮는다. 도금(12)은 외부 전극의 노출된 부분에 도포된다. 파선 라인은 전극 재료가 없는 유전체 코팅(55) 아래의 부분을 나타낸다.
도6은 절연 기판(9) 상의 트레이스(41, 43)에 땜납된 도5에서와 같은 복합 장치(2)의 단면을 도시한다.
도7은 도8 내지 도11, 도14 및 도21에서 라인 Ⅷ-Ⅷ를 따르는 단면이 도시된 다양한 복합 장치의 평면도이다. 파선 라인은 유전체 층(55) 아래에 위치된 부분을 나타내고, 여기서 전극 재료는 존재하지 않는다. 도8 내지 도11, 도14 및 도21의 단면도의 경우, 유전체 층(55)이 도시되지 않는 것을 이해해야 한다. 도8 및 도9는 평행하게 연결된 PTC 요소에 대한 두 개의 형상을 도시한다. 도8에 도시된 장치의 경우, 그것이 절환된 상태에 있을 때, 고 저항 상태, 적층 요소(26)는 전위가 하나의 외부 전극(14)과 하나의 외부 잔류 도전성 부재(36)에 인가될 때 그것을 가로질러 전위 하강을 갖지 않는다. 그러나, 도9에 도시된 장치의 경우, 그 절환된 상태에 있을 때, 적층 요소(26)는 동일한 외부 전기 연결의 경우 그것을 가로질러 전위 하강을 갖는다. 도10은 내부 잔류 도전성 부재없이 도8에 도시된 장치의 변형을 도시한다. 도11은 도면번호(17, 18) 사이에 적층 요소(26)와 도면 번호(18, 19) 사이에 적층 요소(26')를 구비하여 세 개의 적층 요소(17, 18 및 19)를 평행하게 연결하여 형성된 복합 장치를 도시한다. 도시된 장치의 버전은 내부 전극(16, 16', 16'', 16''') 및 내부 잔류 도전성 부재(38, 38', 38'', 38''')을 갖 는다.
도12는 잔류 도전성 부재가 없는 장치의 평면도이고, ⅩⅢ-ⅩⅢ를 따른 단면도가 도13에 도시된다. 파선 라인은 전극 재료가 존재하지 않는 경우 외부 유전체 층(55) 아래 위치된 구역을 나타낸다. 유전체 층(55)은 도13에 도시된다.
도14는 본 발명의 공정에 의해 형성된 복합 장치이고, 여기서 크로스 도전체는 스택의 모든 층을 완전히 관통해 연장되지 않는다. 여기에 도시된 바와 같이 장치를 형성하기 위해, 크로스 도전체(59)는 스택의 각 적층 요소이 외부와 내부 도전성 표면 사이에만 연장되고, 그 후 적층 요소는 z방향으로만 전도하는 이방성의 도전성 물질(57)을 사용하여 함께 고정되고, 여기서 z는 복합 장치의 바닥부로부터 상부로의 방향을 나타낸다. 도전성 물질(57)은 내부 잔류 도전성 부재(38, 38') 사이와 도면번호(38, 38')가 도면번호(16, 16')보다 짧지 않은 내부 전극(6, 16') 사이의 전기 연결을 제공한다.
도15는 적층 요소(17, 18)가 연속으로 연결된 복합 장치를 도시한다. 적층 요소는 도전성 재료(61)를 사용해서 스택에 함께 고정된다. 크로스 도전체는 몇몇 도전성 표면에 연결되지만 모든 것에 연결되지는 않는 스택에 형성된다. 이러한 크로스 도전체를 형성하기 위해, 크로스 도전체의 원하는 크기보다 더 큰 구멍이 스택을 통해 형성된다. 그 후 구멍은 절연 물질(63)로 충전되고, 두 개의 더 작은 구멍(65, 67)은 절연체(63)로 충전된 체적 내에 형성된다. 구멍(65, 67)과 노출된 외부 전극은 도금(32, 52)된다.
도16은 두 개의 장치를 포함하고 세 개의 외부 전기 연결 지점을 갖는 복합 장치의 평면도를 도시한다. 두 개의 장치(77, 79)에 대한 전기 연결의 다아어그램이 도17에 도시된다.
도18은 도16의 ⅩⅤⅢ-ⅩⅤⅢ 라인을 따르는 단면도를 도시한다. 크로스 도전체(52)는 내부 잔류 부재(38, 38')와 전기 접촉한다. 간극은 내부 전극(16, 16')으로부터 잔류 부재(38, 38')를 분리한다. 추가 도전성 부재(46')가 또한 존재한다.
도19는 도16의 ⅩⅠⅩ-ⅩⅠⅩ 라인을 따르는 단면도를 도시한다. 크로스 도전체(72)는 내부 잔류 부재(38, 38')와 전기 접촉한다. 간극은 내부 전극(16, 16')으로부터 잔류 부재(38, 38')를 분리한다. 추가 도전성 부재(46)가 또한 존재한다.
도20은 도16의 ⅩⅩ-ⅩⅩ 라인을 따르는 단면도를 도시한다.
도21은 단지 하나의 내부 도전성 표면을 갖는 스택으로부터 형성된, 단지 하나의 내부 전극(16)을 갖는 복합 장치를 도시한다. 적층 요소(17)는 적층 요소(76)와 결합된다. 적층 요소는 접합부를 형성하도록 함께 압착될 수 있어서 제3 적층 요소는 적층 요소를 함께 고정시키는데 필요하지 않는다. 예를 들어, 17은 PTC 요소를 포함할 수 있고 76은 접착 특성을 가진 유전체 물질을 포함할 수 있다.
도22는 하나 이상의 다른 크로스 도전체가 손상되거나 또는 개방 회로를 형성한다면 여분의 전류 반송 용량 및 여분의 경고함을 제공하는 다중 크로스 도전체를 갖는 복합 장치의 평면도이다. 파선 라인은 전극 재료가 없는 구역을 나타내고, 점선 원은 추가 크로스 도전체의 구역을 나타낸다.
도23은 도22의 ⅩⅩⅢ-ⅩⅩⅢ를 따르는 단면도이다(유전체 층(55)은 도시되지 않음). 제3 구멍(81)은 금속 도금(82)을 갖고 내부 전극(16, 16') 사이의 추가 전극 연결을 형성한다. 전극 재료가 존재하지 않는 외부 전극(14, 14') 주위의 구역이 있다는 것을 이해하라.
도24는 세 개의 에칭된 도전성 적층식 층(107, 108, 109)이 접착층의 형태로 비도전성 적층식 층(106', 106'')에 의해 차례로 부착된 스택(1)의 분해도이다. 추가 비도전성 층(106, 106')은 각각 금속 호일 층(110, 111)을 에칭된 적층식 층(107, 109)에 연결시킨다. 그 결과적 스택은 도25에 도시된 바와 같이 개별 장치(2)로 분할될 수 있다. 에칭 및/또는 다른 처리 단계에 따르면, 금속 호일 층(110, 111)은 회로 보드 또는 다른 기판에 연결하기 위한 패드로서 각각 노출된 접착 표면(116, 116')에 유지된다. 각각의 장치에 제1 도금(32)을 구비한 제1 횡방향 부재(31)와 제2 도금(52)을 구비한 제2 횡방향 부재(51)가 존재한다.
도26은 단일의 에칭되고 드릴가공된 도전성 적층식 층(117)이 두 개의 비도전성 적층식 층(116, 116') 사이에 개재된 스택(1)의 분해도이다. 접착제, 예를 들어 에폭시 프레 프레그일수 있는 각각의 비도전성 적층식 층은 하나 이상의 분리 층을 포함할 수 있다. 적층 금속 호일 층(120, 121)은 비도전성 적층식 층(116, 116')에 부착되고 스택의 외부 층을 형성한다. 층이 열과 압력에 의해 함께 적층될 때 접착제는 도전성 적층물(117)의 구멍을 충진한다. 다음 처리에서, 도27에 도시된 개별 장치(2)는 스택(1)으로부터 분리될 수 있다. 금속 호일 층(120)으로부터 형성된 전기 연결 패드(122)는 하나 이상의 전기 부품, 예를 들어 실리콘 장 치를 장치의 표면에 부착하는데 사용된다. 부품의 부착은 국제 공보 제WO 00/59094호(2000년 10월 5일 공개됨)에 개시되고, 그 개시내용은 본 명세서에 참고로 병합된다. 금속 호일 층(121)으로부터 형성된 전기 연결 패드(123)는 장치를 회로 보드 또는 다른 기판에 부착하는데 사용된다. 제1 및 제2 횡방향 부재(31, 51) 각각은 층(32, 52)으로 도포된다. "절연된" 횡방향 부재 또는 바어어(124)가 또한 존재한다. 이는 다른 홀이 드릴가공되고 도금된 접착제 충진 구멍으로부터 형성된다.
도28은 단일 에칭되고 드릴가공된 도전성 적층식 층(117)이 도27의 장치와 유사한 방식으로 두 개의 비도전성 적층식 층(116,116') 사이에 개재된 장치의 사시도이다. 장치의 외부 표면 상에 적층 금속 호일 층(120)의 상부에 도포된 예를 들어, 경화 금 층인 접촉 패드(125)가 위치된다. 대향 외부 표면에 금속 호일 층(121)으로부터 형성되고 땜납 도포된 복수의 전기 연결(땜납) 패드(123)가 위치된다. 땜납 패드(123) 및/또는 접촉 패드(125)에 연결된 세 개의 절연된 횡방향 부재(124)와 도전성 중합체 적층물(117)의 일 표면에 연결된 두 개의 횡방향 부재(31)가 존재한다.
도29a 내지 도29d는 예5에서 설명된 타입의 장치를 포함하는 개별 층의 평면도이다. 도29a는 세 개의 절연된 횡방향 부재(124), 두 개의 횡방향 부재(31) 및 네 개의 접촉 패드(125)가 위치된 장치의 상부 표면을 도시한다. 표면의 잔류부는 유전체(땜납 마스크)에 의해 덮인다. 도29b는 (도시되지 않은) 도전성 중합체 층(17) 위로 부착된 내부 전극(16)의 표면을 도시한다. 이 장치에서, 지지부를 제 공하기 위해 접촉 패드(125) 아래 위치된 에폭시 피어스(126)가 존재한다. 도29c는 내부 전극(16)으로부터 도전성 중합체 층(17)의 대향 표면에 부착된 제2 내부 전극(16')의 표면을 도시한다. 도29d는 12개의 주석 도금된 땜납 패드(123)을 구비한 장치의 바닥면을 도시한다.
본 발명은 다음의 예에 의해 도시된다.
예1
도1 및 도2에 따른 스택은 다음의 방법에 의해 준비된다. 각각이 약 0.264mm(0.0104인치)의 두께를 갖는 두 개의 적층물은 약 0.0356mm(0.0014인치)의 두께를 갖는 전착된 니켈/구리 호일을 도전성 중합체의 0.193mm(0.0076인치) 두께 시트의 양 측면에 부착하여 준비된다. 도전성 중합체는 고밀도 폴리에틸렌(케브론사로부터 이용가능한 케브론 티엠 9659) 부피의 약 60%와 카본 블랙(콜롬비안 케미컬사로부터 이용가능한 레이븐 티엠 430) 부피의 약 40%을 혼합하고, 그 후 시트로 압축성형하고 연속 처리로 적층함으로써 준비된다. 적층된 시트는 0.30m X 0.41m(12인치 X 16인치)의 개별 적층물로 절단된다. 적층물은 4.5MeV 전자 빔을 사용하여 4.5 Mrad로 조사된다.
각각의 적층물은 적층물의 평면에 공지된 x-y 방향으로 적층물을 정합시키는(register) 홀 또는 슬롯을 제공하도록 그 주연부 둘레에 비대칭 패턴으로 드릴가공된다. 이러한 정합 홀과 슬롯은 스택을 형성할 때 서로에 대해 플라크(plaque)를 정렬시키고, 이미징, 땜납 마스킹 및 도금 작업을 위한 툴링의 후속 정렬용으로 사용된다. 변형된 아크릴 접착제(듀퐁사로부터 이용가능한 파이놀럭스 티엠 엘에프오)의 0.0762mm(0.003인치) 두께 층은 정렬용으로 적합한 정합 홀로 또한 드릴가공된다.
각각의 두 개의 적층물의 호일 층의 일면은 표면이 에칭 레지스트로 먼저 코팅되고 그 후 원하는 패턴으로 이미지화되는 에칭 기술을 사용하여 패턴화된다. 에칭 레지스트는 현상되고 에칭은 레지스트가 벗겨지기 전에 큐프릭 클로라이드(cupric chloride)를 사용하여 에칭이 완성된다. 이러한 동일한 호일 층은 잔류 도전성 부재와 개별 장치의 주연부를 한정하도록 패턴화된다. 더욱이, 적층물 상의 금속 호일의 외부 엣지는 도2에 도시된 바와 같이 주변부 둘레의 교차 대각선 패턴을 제공하도록 에칭된다. 전기 연속성을 제공하는 경로는 Sn/Pb의 후속 전해질 도금 중에 이용된다.
스택은 그 패턴 패칭식 에칭된 측면이 내향으로 대향하고 접착 층이 그 사이에 개재된 두 개의 적층물을 위치시킴으로써 형성된다. 고정부는 층식 적층물을 정렬하는데 이용되고 스택은 그 층이 적층된 구조물 안으로 영구히 부착되도록 압력 하에 가열된다. 형성된 스택의 두께는 대략 0.61mm(0.024인치)이다.
0.94mm(0.037인치)의 직경을 갖는 구멍은 구멍을 형성하도록 전체 스택을 통해 드릴가공된다. 스택은 플라즈마 에칭으로 처리된다. 구멍은 다음에 콜로이드 흑연으로 코팅되고 스택은 구리로 전해 도금된다.
그 후 스택의 외부 금속 호일 층은 에칭에 의해 패턴화된다. 정합 홀은 에칭된 패턴이 이전에 에칭된 내부 층과 적절하게 정렬하는 것을 보증하는데 사용된다. 엣지 주위의 교번식 대각선 패턴은 상술된 바와 같이 에칭된다.
솔더마스크(타무라 카켄 씨오. 엘티디.사로부터 이용가능한 피네델 디에스알 2200 C-7)는 스택의 외부 금속 호일 층에 도포되고, 점성 경화되고(tack-cured), 그 후 스택의 제2 외부 금속 호일 층이 도포되고, 점성 경화된다. 솔더마스크는 다음에 이미지화되고 현상된다. 마스크는 개별 부분을 식별하도록 도포되고, 그 후 패널은 마스크를 완전히 경화하도록 가열된다. SnPb 땜납 판은 장치를 회로 보드에 부착할 때 사용하기 위해 땜납 패드 구역에 놓는다.
조립체는 먼저 조립체를 전단기 또는 쏘를 이용하여 조립체를 스트립으로 분리하고, 그 후 스트립이 우선 절연라인에서 도전성 중합체의 조각(fracture)을 형성하도록 만곡되고 다음에 절연라인을 따라 전단변형되는 2단계 처리를 사용하여 기계적 스냅핑으로 스트립을 개별 장치로 세분함으로써 도5에 도시된 바와 같은 장치를 형성하도록 분할된다. 형성된 장치는 약 4.5mm X 3.4mm X 0.7mm(0.179인치 X 0.133인치 X 0.029인치)의 크기와 약 0.031ohm의 저항을 갖는다. 땜납 재유동(reflow)에 의해 인쇄 회로 보드 위의 설치 뒤에, 장치는 약 0.050ohm의 저항을 갖는다.
예2
도24에 따른 스택은 다음의 방법에 의해 준비된다. 세 개의 적층물은 준비되고, 조사되고 예1과 같은 정합 홀로 드릴가공된다. 예1의 변형된 아크릴 접착제의 네 개의 층, 및 일측상에 그레이 옥사이드(gray-oxide) 처리된 1oz. 구리 호일(0.034mm(0.00135인치) 두께)이 정렬하기에 적합한 정합 홀로 드릴가공된다. 예1의 에칭 기술을 사용하여, 모든 세 개의 적층물 상의 양쪽 호일 전극의 외부면은 잔류 도전성 부재와 개별 장치의 주연부를 형성하고 패널의 주연부 상의 교번식 대각선 패턴을 형성하도록 패턴화된다.
스택은 바닥부(처리된 측 위) 상의 구리 호일의 일층을 위치시켜 형성되고, 패턴 매칭식 에칭된 측면이 고정부에서 방향지어지고 각각의 층 사이에 접착 층이 개재된 세 개이 적층물, 하나의 접착 층이 뒤따르고, 최상층 적층물 위에 접착 층 및 그 후 상부(처리된 측 아래)에 구리 호일층이 위치되는 것이 뒤따른다. 고정부는 층식 적층물을 정렬하는데 사용되고, 스택은 층들을 적층된 구조물에 영구히 부착하도록 압력하에 가열된다. 결과적인 스택의 두께는 약 1.19mm(0.047인치)이다. 0.94mm(0.037인치)의 직경을 가진 홀은 구멍을 형성하도록 전체 스택에 걸쳐 드릴가공된다. 스택은 플라즈마 에칭으로 처리되고, 구멍은 콜로이드 흑연으로 코팅되고, 스택은 구리로 전해 도금된다.
다음에 스택의 외부 금속 호일 층은 적절한 정렬을 보증하도록 정합 홀을 사용하여 에칭함으로써 패턴화된다. 엣지 주위의 교번식 대각선 패턴은 상술된 바와 같이 에칭된다.
마스트 및 땜납은 예1에서와 같이 도포된다. 다음에, 스택된 조립체는 예1의 절차를 사용하여 도25에 도시된 바와 같은 장치를 형성하도록 분할된다. 형성된 장치는 약 4.5mm X 3.4mm X 1.2mm(0.179인치 X 0.133인치 X 0.047인치)의 크기와 약 0.018ohm의 저항을 갖는다. 땜납 재유동에 의해 인쇄 회로 보드 위의 설치 뒤에, 장치는 약 0.029ohm의 저항을 갖는다.
예3
도26에 따른 스택된 조립체는 다음의 방법으로 준비된다. 약 0.198mm(0.0078인치)의 두께를 갖는 적층물은 도전성 중합체의 0.127mm(0.005인치) 두께 시트의 양쪽 주 측면에 약 0.0356mm(0.0014인치)의 두께를 가진 전착된 니켈/구리 호일을 부착시킴으로써 준비된다. 도전성 중합체는 예1에서와 같이 약52.5% 에틸렌/부틸 아크릴 공중합체(이퀴스타사에서 제조된 EBA705)와, 고밀도 폴리에틸렌(이퀴스타사에서 제조된 페트로틴 LB832) 부피의 약 10.5%와 카본 블랙(레이븐 티엠 430) 부피의 37%를 혼합하고, 시트로 압출성형하고 연속 처리로 적층함으로써 준비된다. 적층된 시트는 0.10m X 0.41m(4인치 X 16인치)의 개별 적층물로 절단된다.
적층물은 예1과 같이 정합 홀로 드릴가공되고 홀은 적층물에 구멍을 형성하도록 1.27mm(0.050인치)의 직경을 갖는다. 에폭시 프리 프레그의 0.038mm(0.0015인치) 두께 층의 네 개의 층(아론사로부터 이용가능한 44N 다중필름) 및 예2와 같이 처리된 1oz 구리 호일의 두 개의 층은 정렬하기에 적합한 정합 홀로 또한 드릴가공된다.
적층물 상의 양쪽 호일 전극의 외부면은 잔류 도전성 부재와 또한 후속 절연처를 위해 정합 기준 표시로 작용하는 추가 에칭된 특징부를 형성하도록 예1에서 설명된 바와 같은 에칭 기술을 사용하여 패턴화된다.
스택은 바닥부(처리된 측 위) 상에 구리 호일의 하나의 층을 위치시켜 형성되고, 두 개의 프리 프레그 층(도26의 단일층으로 도시됨), 적층식 층, 두 개의 프리 프레그 층, 그 후 상부(처리된 측 아래)에 위치된 구리 호일 층이 뒤따른다. 고정부는 층을 정렬하도록 사용되고, 스택은 층을 적층된 구조물로 영구히 부착하고 적층물의 구멍을 완전히 충전하기 위해 에폭시를 가압하도록 압력 하에 가열된다. 형성된 스택의 두께는 약 0.61mm(0.024인치)이다.
0.94mm(0.037인치)와 0.57mm(0.023인치)의 직경을 갖는 홀은 구멍을 형성하도록 전체 스택에 걸쳐 드릴가공되고, 0.57mm(0.023인치)의 직경을 가진 홀은 에폭시 충전된 구멍에 중심 맞춰지는 구멍을 형성하도록 전체 스택에 걸쳐 드릴가공되고, 후자의 구멍은 에폭시에 의해 적층물의 전극으로부터 절연된다. 스택은 플라즈마 에칭으로 처리되고, 구멍은 콜로이드 흑연으로 코팅되고, 스택은 구리로 전해 도금된다.
다음에 스택의 외부 금속 호일 층은 에칭에 의해 패턴화된다. 정합 홀은 에칭된 패턴이 이전에 에칭된 내부 층과 적절하게 정렬하는 것을 보증하는데 사용된다.
도27에 도시된 바와 같은 장치를 형성하기 위해, 조립체는 일반향으로 패널의 길이를 슬라이싱하고 그 후 패널을 90도로 회전시켜 패널의 폭을 일방향으로 다이싱하고, 쏘 위치 표시로서 적층물 상에 에칭된 기준 특징물을 이용하여 쏘에 의해 분할된다. 형성된 장치는 약 4.5mm X 13.77mm X 0.61mm(0.177인치 X 0.542인치 X 0.024인치)의 크기를 갖는다.
이러한 개별 장치는 상기 중합체 융점 온도 위(>130℃)로 장치를 가열하기 위해 벨트 용광로에서 가열처리되고, 실온으로 냉각되고, 그 후 코발트 방사원을 사용하여 7Mrad로 조사된다.
결과적인 장치는 도전성 중합체 적층물과 절연된 비아를 따라 측정할 때 >1X106ohm, 및 도전성 중합체 적층물을 따라 측정할 때 약 0.028ohm의 저항을 갖는다. 땜납 재유동에 의해 인쇄 회로 보드 또는 니켈 도선 위로 설치한 후, 장치는 도전성 중합체 적층물과 절연된 비아를 따라 측정할 때 1X106ohm, 및 도전성 중합체 적층물을 따라 측정할 때 약 0.042ohm의 저항을 갖는다. 장치는 장치 위로 직접 전기 부품의 부착용으로 적절하고, 구멍 및 횡방향 도전성 부재는 여분의 전기 연결에 따라 부착된 전기 부품, 예를 들어, 회로 보드 요소가 전기적으로 연결되거나 또는 도전성 중합체 적층물로부터 전기적으로 절연되도록 위치된다.
예4
조립체는 지시된 것을 제외하고 예3의 절차를 일반적으로 따라서 준비된다. 사용되는 전착된 니켈/구리 호일은 약 0.0432mm(0.0017인치)의 전체 두께를 갖는다. 각 개별 적층물 위 호일의 최외각 표면은 진동 연마 스크러빙기로 마찰되고, 니켈/구리 호일로부터 최외각 니켈 도금을 제거하도록 에칭제에 침지되는 것이 뒤따르고, 순수 구리 표면을 남긴다. 그 후, 이러한 외부 표면은 도1에서와 같이 포토 레지스트/이미징/현상/에칭/스트립핑 기술을 사용하여 패턴화되고, 절연 후에 장치 엣지에 하나 이상의 노출된 전극을 제거하거나 또는 절연 처리로부터 장치의 코너에 전극 버즈(burrs)를 최소화하기 위해 에칭-후방 특징부 및 잔류 전극 구조물, 장치의 전극 특징부를 형성한다. 다음에 외부 표면은 마찰되고 개선된 접착용으로 구리 패널 표면을 표면 처리하는 일련의 화학 전해조(맥더미드 잉크.사로부터 이용가능한 다중본드)로 처리된다.
0.57mm(0.023인치)의 직경을 갖는 홀은 구멍을 형성하기 위해 전체 스택에 걸쳐 드릴가공되고, 0.57mm(0.023인치)의 직경을 가진 추가 홀은 1.24mm(0.049인치) 직경 에폭시 충전된 구멍에 중심 맞춰진 구멍을 형성하기 위해 전체 스택에 절쳐 드릴가공되고, 후자 구멍은 에폭시에 의해 적층물의 전극으로부터 완전히 절연된다. 스택은 플라즈마 에칭으로 처리된다. 그 후, 구멍은 콜로이드 흑연으로 코팅되고, 스택은 구리로 전해 도금된다.
그 후, 스택의 외부 금속 호일 층은 패널의 일측면에서 (도선 또는 전기 부품의 부착을 위한) 땜납 패드로 사용될 수 있고 패널의 타측면에서 (표면 접촉 전기 연결부를 위한) 접촉 패드로 사용될 수 있는 특징부의 조합을 형성하기 위해 상술된 포토 레지스트/이미징/현상/에칭/스트립핑 기술을 사용하여 패턴화된다. 또한 후속 절연 처리를 위한 정합 기준 표시로 작용하는 특징부가 형성된다. 접촉 패드는 패드 표면의 후속 전기도금을 위해 0.25mm 폭 트레이스로 함께 모선연결(bus)된다.
예1에서와 같이 액체 광이미지식 솔더마스크 재료는 실크 스크린 처리를 사용하여 패널의 양측면에 도포된다. 이러한 솔더마스크 층은 땜납 패드와 접촉 패드를 노출시키지 않는 도판제작(artwork)을 사용하여 양측면에 광이미지화된다. 패널은 현상되고 땜납 패드와 접촉 패드에 금속만을 노출시키도록 벗겨진다. 패널은 솔더마스크를 완전히 경화시키도록 4시간 동안 102 내지 115℃(215 내지 240 화씨)로 구워진다.
레지스트는 땜납 패드를 가진 패널의 측면에 도포되고, 패널의 타측면의 접촉 패드는 레지스트가 벗겨진 후 강성 금 다음에 니켈로 전기도금된다. 레지스트는 금 접촉 패드를 가진 패널의 측면에 도포되고, 타측면 상의 땜납 패드는 레지스트가 벗겨진 후 침지 주석 도금된다.
조립체는 일방향으로 패널의 길이를 다중 절단하고, 패널을 90℃ 회전시키고, 그 후 일반향으로 패널의 폭을 다중 절단하여 쏘 위치 표시로 적층물 위에 에칭된 정렬 기준 특징부와 웨이퍼 쏘를 사용하여 도28에 도시된 바와 같은 장치를 형성하도록 분할된다. 형성된 장치는 약 28 X 7.6 X 0.61mm(1.102 X 0.299 X 0.024인치)의 크기를 갖는다. 각각의 장치는 5개의 관통 구멍 도금된 비아(두 개의 비아는 PTC 적층물에 연결되고 세 개의 비아는 절연되고 땜납 및/또는 접촉 패드에만 연결됨), 일측면의 외부 면에 네 개의 금 도금된 접촉 패드(도28 및 도29a와 동일), 및 타측면의 외부 면에 총 12개의 주석 도금된 땜납 패드(도29d와 동일)를 갖는다.
이러한 장치는 예3에서와 같이 열처리되고 조사된다. 결과적인 장치는 도전성 중합체 적층물과 절연된 비아를 따라 측정할 때 >1X106ohm, 및 도전성 중합체 적층물을 따라 측정할 때 약 0.021ohm의 저항을 갖는다. 땜납 재유동에 의해 니켈 도선의 설치 후, 장치는 도전성 중합체 적층물과 절연된 비아를 따라 측정할 때 1X106ohm, 및 도전성 중합체 적층물을 따라 측정할 때 약 0.028ohm의 저항을 갖는다.
예5
조립체는 후술되는 것을 제외하고 예4의 방법을 따라 준비된다. 적층물은 적층물에 구멍을 형성하기 위해 0.457mm(0.018인치)의 직경을 가진 홀과 1.24mm(0.049인치)의 직경을 가진 홀로 적층 고정부와 매칭되는 정합 홀로 드릴가공된다.
조립체는 약 28 X 7.6 X 0.61mm(1.102 X 0.299 X 0.024인치)의 크기를 갖는 장치를 형성하도록 분할된다. 도4의 장치와 같이, 각각의 장치는 5개의 관통 구멍 도금된 비아(두 개의 비아는 PTC 적층물에 연결되고 세 개의 비아는 절연되고 땜납 및/또는 접촉 패드에만 연결됨), 일측면의 외부 면에 네 개의 금 도금된 접촉 패드, 및 타측면의 외부 면에 총 12개의 주석 도금된 땜납 패드를 갖는다. 더욱이, 각각의 접촉 패드 아래에 각각의 접촉 패드 위에 예상되는 접촉 강압 지점 주위로 밀집된 네 개의 에폭시 충전된 0.457mm(0.018인치) 구멍이 있다(도29b에 도시됨).
이러한 장치는 예4에서와 같이 열처리되고 조사된다. 결과적인 장치는 도전성 중합체 적층물과 절연된 비아를 따라 측정할 때 >1X106ohm, 및 도전성 중합체 적층물을 따라 측정할 때 약 0.019ohm의 저항을 갖는다. 땜납 재유동에 의해 니켈 도선의 설치 후, 장치는 도전성 중합체 적층물과 절연된 비아를 따라 측정할 때 >1X106ohm, 및 도전성 중합체 적층물을 따라 측정할 때 약 0.028ohm의 저항을 갖는다.
본 발명은 첨부된 도면으로 설명되고, 여기서 도1은 본 발명의 제1 태양에서 형성된 스택의 단면 사시도이고, 이는 복수의 개별 복합 장치로 세분될 수 있다.
도2는 내부 도전성 표면 위에 패턴화된 스택의 분해도이다.
도3은 스택의 단면의 상부 평면도이다.
도4는 도3의 선 Ⅳ-Ⅳ을 따라 스택 단면의 단면도이다.
도5는 본 발명의 복합 장치의 사시도이다.
도6은 보드에 평행한 인쇄 회로 보드에 장착된 복합 장치의 단면도이다.
도7은 도8, 도9, 도10, 도11, 도14 및 도21에 더 도시된 복합 장치의 평면도이다.
도8, 도9 및 도10은 두 개의 요소가 평행하게 연결된 복합 장치의 도7의 Ⅷ-Ⅷ선을 따른 단면도이다.
도11은 세 개의 요소가 평행하게 연결된 복합 장치의 도7의 Ⅷ-Ⅷ선을 따른 단면도이다.
도12는 도13에 도시된 바와 같이 잔류 도전성 부재가 없고 두 개의 요소가 평행하게 연결된 다른 복합 장치의 평면도이다.
도13은 도12의 ⅩⅢ-ⅩⅢ선을 따른 단면도이다.
도14는 두 개의 요소가 평행하게 연결된 다른 복합 장치의 도7의 Ⅷ-Ⅷ선을 따른 단면도이다.
도15는 두 개의 요소가 연속해서 연결된 복합 장치의 단면도이다.
도16은 두 개 이상의 외부 전기 접점을 가진 복합 장치의 평면도이다.
도17은 도16, 도18 내지 도20의 복합 장치를 형성하기 위해 함께 연결된 개별 장치의 상호연결 설계의 전기 다이어그램이다.
도18, 도19 및 도20은 도16에서 각각 ⅩⅤⅢ-ⅩⅤⅢ선, ⅩⅠⅩ-ⅩⅠⅩ선 및 ⅩⅩ-ⅩⅩ선을 따른 단면도이다.
도21은 두 개의 외부 전극과 하나의 내부 전극을 가진 복합 장치의 단면도이다.
도22는 복합 장치의 층 사이에 다중 전기 연결부를 가진 복합 장치의 평면도이다.
도23은 도22의 ⅩⅩⅢ-ⅩⅩⅢ을 따른 단면도이다.
도24 및 도26은 복수의 개별 복합 장치로 세분화될 수 있고 조립체를 형성하는 본 발명의 스택의 분해도이다.
도25 및 도27은 도24 및 도26 각각의 스택으로부터 형성된 본 발명 장치의 사시도이다.
도28은 접촉 패드를 구비한 복합 장치의 사시도이다.
도29a 내지 도29d는 도28의 복합 장치를 포함하는 층의 평면도이다.

Claims (5)

  1. (1) 중합식 조립체를 제공하는 단계와,
    (2) 조립체를 (ⅰ) 적어도 하나의 전기 연결부와, (ⅱ) 적어도 하나의 전기 부품을 구비한 개별 장치로 세분화하는 단계를 포함하고,
    상기 중합식 조립체를 제공하는 단계는
    (a) 각각이 적어도 하나의 도전성 표면을 갖는 적층 중합체 요소를 구비한 제1 및 제2 적층물을 제공하는 단계와,
    (b) 하나의 적층물 위의 적어도 하나의 도전성 표면에 도전성 재료 패턴을 제공하는 단계와,
    (c) 적어도 하나의 적층물의 적어도 하나의 도전성 표면이 스택의 외부 도전성 표면을 구비하고, 상기 스택에 적층물을 원하는 형상으로 고정시키는 단계와,
    (d) 제1 적층물의 도전성 표면과 제2 적층물의 도전성 표면 사이에 복수의 전기 연결부를 형성하는 단계와,
    (e) 복수의 전기 부품을 스택의 외부 도전성 표면에 부착하는 단계를 포함하는 복합 중합체 회로 보호 장치를 제조하기 위한 방법.
  2. 제1항에 있어서, 상기 조립체는 두 개의 외부 도전성 표면을 포함하고, 전기 부품은 양쪽 외부 도전성 표면에 부착되는 복합 중합체 회로 보호 장치를 제조하기 위한 방법.
  3. 제1항에 있어서, 상기 전기 부품은 영구 전기 연결 패드에 부착되고, 바람직하게는 상기 전기 연결 패드는 땜납가능한 재료를 포함하는 복합 중합체 회로 보호 장치를 제조하기 위한 방법.
  4. 제1항에 있어서, 상기 전기 부품은 재연결가능한 접촉 패드에 부착되고, 바람직하게는 상기 재연결가능한 접촉 패드는 금, 팔라듐 또는 팔라듐 니켈 합금을 포함하는 복합 중합체 회로 보호 장치를 제조하기 위한 방법.
  5. 제1항에 있어서, 전기 연결 패드 또는 재연결가능한 접촉 패드를 형성하도록 적어도 하나의 외부 도전성 표면의 적어도 일부에 추가 도전성 층이 추가되는 복합 중합체 회로 보호 장치를 제조하기 위한 방법.
KR1020097016425A 2001-12-12 2002-12-10 전기 장치 및 이러한 장치를 제조하기 위한 방법 KR101063994B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/017,670 US6854176B2 (en) 1999-09-14 2001-12-12 Process for manufacturing a composite polymeric circuit protection device
US10/017,670 2001-12-12
PCT/US2002/039392 WO2003050827A1 (en) 2001-12-12 2002-12-10 Electrical devices and process for making such devices

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020047008986A Division KR100945329B1 (ko) 2001-12-12 2002-12-10 전기 장치 및 이러한 장치를 제조하기 위한 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020107021275A Division KR20100117682A (ko) 2001-12-12 2002-12-10 전기 장치 및 이러한 장치를 제조하기 위한 방법

Publications (2)

Publication Number Publication Date
KR20090088461A true KR20090088461A (ko) 2009-08-19
KR101063994B1 KR101063994B1 (ko) 2011-09-08

Family

ID=21783913

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020097016425A KR101063994B1 (ko) 2001-12-12 2002-12-10 전기 장치 및 이러한 장치를 제조하기 위한 방법
KR1020107021275A KR20100117682A (ko) 2001-12-12 2002-12-10 전기 장치 및 이러한 장치를 제조하기 위한 방법
KR1020047008986A KR100945329B1 (ko) 2001-12-12 2002-12-10 전기 장치 및 이러한 장치를 제조하기 위한 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020107021275A KR20100117682A (ko) 2001-12-12 2002-12-10 전기 장치 및 이러한 장치를 제조하기 위한 방법
KR1020047008986A KR100945329B1 (ko) 2001-12-12 2002-12-10 전기 장치 및 이러한 장치를 제조하기 위한 방법

Country Status (6)

Country Link
US (1) US6854176B2 (ko)
EP (1) EP1454329A1 (ko)
JP (1) JP2005513763A (ko)
KR (3) KR101063994B1 (ko)
CN (1) CN1625788B (ko)
WO (1) WO2003050827A1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180719B2 (en) * 2000-08-28 2007-02-20 Littelfuse, Inc. Integrated overvoltage and overcurrent device
TW539229U (en) * 2002-06-06 2003-06-21 Protectronics Technology Corp Surface mountable laminated thermistor device
TW529772U (en) * 2002-06-06 2003-04-21 Protectronics Technology Corp Surface mountable laminated circuit protection device
JP3860515B2 (ja) * 2002-07-24 2006-12-20 ローム株式会社 チップ抵抗器
US7038896B2 (en) * 2002-12-13 2006-05-02 Texas Instruments Incorporated Solid state motor protector
TW200412601A (en) * 2003-01-08 2004-07-16 Polytronics Technology Corp Over-current protection device and fabrication method
WO2004084270A2 (en) * 2003-03-14 2004-09-30 Bourns, Inc. Multi-layer polymeric electronic device and method of manufacturing same
TWI279815B (en) * 2003-06-10 2007-04-21 Inpaq Technology Co Ltd Recoverable over-current protection device and method of making the same
TWI254503B (en) * 2003-11-05 2006-05-01 Polytronics Technology Corp Over-current protection apparatus and manufacturing method thereof
JP2005259823A (ja) * 2004-03-09 2005-09-22 Tdk Corp 有機ｐｔｃサーミスタ及びその製造方法
TWI251076B (en) * 2004-04-16 2006-03-11 Polytronics Technology Corp Temperature sensor
US20060132277A1 (en) * 2004-12-22 2006-06-22 Tyco Electronics Corporation Electrical devices and process for making such devices
WO2006080805A1 (en) * 2005-01-27 2006-08-03 Ls Cable Ltd. Surface-mounting type thermistor having multi layers and method for manufacturing the same
TWI469465B (zh) * 2005-03-28 2015-01-11 太可電子公司 一種可表面安裝之電路保護裝置及其製造方法和具有可表面安裝之電路保護裝置之電路
WO2007014302A2 (en) * 2005-07-29 2007-02-01 Tyco Electronics Corporation Circuit protection device having thermally coupled mov overvoltage element and pptc overcurrent element
JP2009507656A (ja) * 2005-09-09 2009-02-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ マイクロシステムの製造方法、当該マイクロシステム、当該マクロシステムを有するホイルの積層体、当該マイクロシステムを有するエレクトロニクス素子、及び該エレクトロニクス素子の使用
JP2009507655A (ja) * 2005-09-09 2009-02-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ マイクロシステムの製造方法、当該マイクロシステム、当該マクロシステムを有するホイルの積層体、当該マイクロシステムを有するエレクトロニクス素子、及び該エレクトロニクス素子の使用
TWI427646B (zh) * 2006-04-14 2014-02-21 Bourns Inc 具表面可裝設配置之傳導聚合物電子裝置及其製造方法
US8441109B2 (en) * 2007-01-25 2013-05-14 Alpha And Omega Semiconductor Ltd. Structure and method for self protection of power device with expanded voltage ranges
US20090027821A1 (en) * 2007-07-26 2009-01-29 Littelfuse, Inc. Integrated thermistor and metallic element device and method
US20090108980A1 (en) * 2007-10-09 2009-04-30 Littelfuse, Inc. Fuse providing overcurrent and thermal protection
GB2477336B (en) * 2010-01-29 2011-12-07 Gkn Aerospace Services Ltd Dielectric component with electrical connection
US10955920B2 (en) * 2010-03-18 2021-03-23 Chris Argiro Stacked, very high-density PCB configuration in a mobile device which allows for significantly reducing the size of the main board so as to make space for other components
US20120307467A1 (en) * 2011-06-03 2012-12-06 Navarro Luis A Oxygen-Barrier Packaged Surface Mount Device
TWI423292B (zh) * 2011-06-10 2014-01-11 Polytronics Technology Corp 過電流保護元件
KR101895104B1 (ko) * 2011-06-17 2018-09-04 타이코 일렉트로닉스 저팬 지.케이. Ｐｔｃ 디바이스
US20130021704A1 (en) * 2011-07-20 2013-01-24 Polytronics Technology Corp. Over-current and over-temperature protection device
TWI562718B (en) * 2012-06-05 2016-12-11 Ind Tech Res Inst Emi shielding device and manufacturing method thereof
WO2014012161A1 (en) * 2012-07-17 2014-01-23 Her Majesty The Queen In Right Of Canada As Represented By The Minister Of Natural Resources Method and composite for preparing heat exchangers for corrosive environments
CN103635023B (zh) * 2012-08-27 2016-08-24 富葵精密组件(深圳)有限公司 电路板的制作方法
US20140353230A1 (en) * 2013-06-03 2014-12-04 Mann+Hummel Gmbh Filter with heating medium and filter element of a filter
US10679965B2 (en) * 2015-02-04 2020-06-09 Zowie Technology Corporation Semiconductor package structure with preferred heat dissipating efficacy without formation of short circuit
TWI680473B (zh) * 2017-01-13 2019-12-21 日商利特弗日本合同公司 機器及防止機器不良的方法
CN108538799B (zh) * 2017-03-02 2024-02-27 弗莱克斯有限公司 互连部件和互连组件
CN111511129B (zh) * 2020-04-15 2021-06-04 深圳市景旺电子股份有限公司 一种不对称板的制作方法
TWI819643B (zh) * 2022-06-07 2023-10-21 聚鼎科技股份有限公司 電路保護元件

Family Cites Families (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2482316A (en) * 1945-05-26 1949-09-20 Amalgamated Wireless Australas Lamella resistance unit
US3221145A (en) 1963-09-06 1965-11-30 Armstrong Cork Co Laminated heating sheet
US3351882A (en) 1964-10-09 1967-11-07 Polyelectric Corp Plastic resistance elements and methods for making same
US3435399A (en) * 1966-04-19 1969-03-25 Gen Electric Thermistor device and method of producing said device
US3497859A (en) * 1968-05-28 1970-02-24 Stackpole Carbon Co Electrical resistors for printed circuits
US3775725A (en) 1970-04-30 1973-11-27 Hokuriku Elect Ind Printed resistor
US3648364A (en) * 1970-04-30 1972-03-14 Hokuriku Elect Ind Method of making a printed resistor
US3835434A (en) * 1973-06-04 1974-09-10 Sprague Electric Co Ptc resistor package
US4330703A (en) * 1975-08-04 1982-05-18 Raychem Corporation Layered self-regulating heating article
JPS5441102B2 (ko) * 1975-03-04 1979-12-06
US4560498A (en) 1975-08-04 1985-12-24 Raychem Corporation Positive temperature coefficient of resistance compositions
US4534889A (en) * 1976-10-15 1985-08-13 Raychem Corporation PTC Compositions and devices comprising them
US4388607A (en) * 1976-12-16 1983-06-14 Raychem Corporation Conductive polymer compositions, and to devices comprising such compositions
US4200970A (en) * 1977-04-14 1980-05-06 Milton Schonberger Method of adjusting resistance of a thermistor
US4304987A (en) 1978-09-18 1981-12-08 Raychem Corporation Electrical devices comprising conductive polymer compositions
US4315237A (en) * 1978-12-01 1982-02-09 Raychem Corporation PTC Devices comprising oxygen barrier layers
US4238812A (en) 1978-12-01 1980-12-09 Raychem Corporation Circuit protection devices comprising PTC elements
US4237441A (en) 1978-12-01 1980-12-02 Raychem Corporation Low resistivity PTC compositions
US4255698A (en) * 1979-01-26 1981-03-10 Raychem Corporation Protection of batteries
US4327351A (en) * 1979-05-21 1982-04-27 Raychem Corporation Laminates comprising an electrode and a conductive polymer layer
US4445026A (en) * 1979-05-21 1984-04-24 Raychem Corporation Electrical devices comprising PTC conductive polymer elements
US4272471A (en) * 1979-05-21 1981-06-09 Raychem Corporation Method for forming laminates comprising an electrode and a conductive polymer layer
US4371860A (en) * 1979-06-18 1983-02-01 General Electric Company Solderable varistor
US5049850A (en) * 1980-04-21 1991-09-17 Raychem Corporation Electrically conductive device having improved properties under electrical stress
US4317027A (en) * 1980-04-21 1982-02-23 Raychem Corporation Circuit protection devices
US4475138A (en) * 1980-04-21 1984-10-02 Raychem Corporation Circuit protection devices comprising PTC element
US4352083A (en) * 1980-04-21 1982-09-28 Raychem Corporation Circuit protection devices
US4545926A (en) * 1980-04-21 1985-10-08 Raychem Corporation Conductive polymer compositions and devices
US4591700A (en) * 1980-05-19 1986-05-27 Raychem Corporation PTC compositions
US4350283A (en) 1980-07-01 1982-09-21 Beckman Instruments, Inc. Centrifugal elutriator rotor
US4845838A (en) * 1981-04-02 1989-07-11 Raychem Corporation Method of making a PTC conductive polymer electrical device
US4426633A (en) * 1981-04-15 1984-01-17 Raychem Corporation Devices containing PTC conductive polymer compositions
US4935156A (en) * 1981-09-09 1990-06-19 Raychem Corporation Conductive polymer compositions
DE3204207C2 (de) 1982-02-08 1985-05-23 Siemens AG, 1000 Berlin und 8000 München Elektrischer Widerstand mit einem keramischen PTC-Körper und Verfahren zu seiner Herstellung
US4486738A (en) 1982-02-16 1984-12-04 General Electric Ceramics, Inc. High reliability electrical components
EP0092428B1 (en) * 1982-04-20 1990-04-04 Fujitsu Limited A method for producing a piezoelectric resonator
US4463407A (en) * 1982-09-27 1984-07-31 Northern Telecom Limited Surface mounted electronic components having pre-applied solder
JPS59185801U (ja) * 1983-05-26 1984-12-10 アルプス電気株式会社 チツプ抵抗
US4434416A (en) * 1983-06-22 1984-02-28 Milton Schonberger Thermistors, and a method of their fabrication
US4514620A (en) * 1983-09-22 1985-04-30 Raychem Corporation Conductive polymers exhibiting PTC characteristics
US4593181A (en) * 1984-02-06 1986-06-03 Raychem Corporation Heating element having deformed buss bars
US4780598A (en) * 1984-07-10 1988-10-25 Raychem Corporation Composite circuit protection devices
JPH0316251Y2 (ko) * 1985-03-04 1991-04-08
US4774024A (en) * 1985-03-14 1988-09-27 Raychem Corporation Conductive polymer compositions
US4724417A (en) * 1985-03-14 1988-02-09 Raychem Corporation Electrical devices comprising cross-linked conductive polymers
US4605471A (en) * 1985-06-27 1986-08-12 Ncr Corporation Method of manufacturing printed circuit boards
US4689475A (en) * 1985-10-15 1987-08-25 Raychem Corporation Electrical devices containing conductive polymers
US4861966A (en) * 1985-10-15 1989-08-29 Raychem Corporation Method and apparatus for electrically heating diesel fuel utilizing a PTC polymer heating element
US4757298A (en) * 1986-01-29 1988-07-12 Alps Electric Co., Ltd. Ceramic substrates for tip electronic parts
GB8604519D0 (en) * 1986-02-24 1986-04-03 Raychem Sa Nv Electrical devices
JPH0690962B2 (ja) * 1986-03-31 1994-11-14 日本メクトロン株式会社 Ｐｔｃ素子の製造法
DE3761236D1 (de) 1986-04-23 1990-01-25 Siemens Ag Elektrisches bauelement mit hoher festigkeit bei beanspruchung durch temperaturwechsel und durch stossstroeme, insbesondere ein varistor.
US4777718A (en) * 1986-06-30 1988-10-18 Motorola, Inc. Method of forming and connecting a resistive layer on a pc board
US4786888A (en) 1986-09-20 1988-11-22 Murata Manufacturing Co., Ltd. Thermistor and method of producing the same
US4706060A (en) 1986-09-26 1987-11-10 General Electric Company Surface mount varistor
JPS6420601A (en) 1987-07-16 1989-01-24 Jgc Corp Composit chip varister
US4924074A (en) * 1987-09-30 1990-05-08 Raychem Corporation Electrical device comprising conductive polymers
US4907340A (en) * 1987-09-30 1990-03-13 Raychem Corporation Electrical device comprising conductive polymers
US5166658A (en) * 1987-09-30 1992-11-24 Raychem Corporation Electrical device comprising conductive polymers
US5097492A (en) * 1987-10-30 1992-03-17 Four Pi Systems Corporation Automated laminography system for inspection of electronics
US4925205A (en) * 1987-11-03 1990-05-15 Guardian Hitch, Inc. Tamper resistant trailer hitch
JPH01143203A (ja) * 1987-11-27 1989-06-05 Murata Mfg Co Ltd 有機正特性サーミスタ
US4788523A (en) 1987-12-10 1988-11-29 United States Of America Viad chip resistor
NL8800156A (nl) 1988-01-25 1989-08-16 Philips Nv Chipweerstand en werkwijze voor het vervaardigen van een chipweerstand.
JP2664091B2 (ja) * 1988-02-05 1997-10-15 レイケム・リミテッド 積層ポリマーシート
EP0327860A1 (de) * 1988-02-10 1989-08-16 Siemens Aktiengesellschaft Elektrisches Bauelement in Chip-Bauweise und Verfahren zu seiner Herstellung
US4811164A (en) * 1988-03-28 1989-03-07 American Telephone And Telegraph Company, At&T Bell Laboratories Monolithic capacitor-varistor
NL8800853A (nl) * 1988-04-05 1989-11-01 Philips Nv Chipweerstand en werkwijze voor het vervaardigen van een chipweerstand.
JPH0616442B2 (ja) 1988-04-06 1994-03-02 株式会社村田製作所 有機正特性サーミスタ
US4882466A (en) 1988-05-03 1989-11-21 Raychem Corporation Electrical devices comprising conductive polymers
US4873508A (en) * 1988-06-06 1989-10-10 Therm-O-Disc, Incorporated Variable resistance thermal protector and method of making same
US5057811A (en) * 1988-12-22 1991-10-15 Texas Instruments Incorporated Electrothermal sensor
JPH02181475A (ja) * 1989-01-06 1990-07-16 Mitsubishi Electric Corp 太陽電池セル及びその製造方法
US4937551A (en) * 1989-02-02 1990-06-26 Therm-O-Disc, Incorporated PTC thermal protector device
US5015824A (en) * 1989-02-06 1991-05-14 Thermacon, Inc. Apparatus for heating a mirror or the like
US4904850A (en) * 1989-03-17 1990-02-27 Raychem Corporation Laminar electrical heaters
AU637370B2 (en) * 1989-05-18 1993-05-27 Fujikura Ltd. Ptc thermistor and manufacturing method for the same
US4993142A (en) * 1989-06-19 1991-02-19 Dale Electronics, Inc. Method of making a thermistor
JPH0774328B2 (ja) * 1989-09-05 1995-08-09 千住金属工業株式会社 電子部品の仮固定用粘着剤
US5247277A (en) * 1990-02-14 1993-09-21 Raychem Corporation Electrical devices
US5210516A (en) * 1990-02-22 1993-05-11 Murata Manufacturing Co., Ltd. Ptc thermistor and ptc thermistor producing method, and resistor with a ptc thermistor
DE69117374T2 (de) * 1990-07-25 1996-08-01 Matsushita Electric Ind Co Ltd SiC-Dünnschichtthermistor und Verfahren und Herstellungsverfahren.
US5089801A (en) * 1990-09-28 1992-02-18 Raychem Corporation Self-regulating ptc devices having shaped laminar conductive terminals
US5382938A (en) * 1990-10-30 1995-01-17 Asea Brown Boveri Ab PTC element
JPH04167501A (ja) * 1990-10-31 1992-06-15 Daito Tsushinki Kk Ｐｔｃ素子
US5142263A (en) * 1991-02-13 1992-08-25 Electromer Corporation Surface mount device with overvoltage protection feature
EP0509582B1 (en) 1991-04-16 1996-09-04 Koninklijke Philips Electronics N.V. SMD-resistor
US5196136A (en) * 1991-06-20 1993-03-23 E. I. Du Pont De Nemours And Company Cleaning composition of hydrocarbon component, surfactant and multibasic ester additive
JPH0521207A (ja) * 1991-07-12 1993-01-29 Daito Tsushinki Kk Ｐｔｃ素子
DE4126913A1 (de) 1991-08-14 1993-02-18 Siemens Ag Verfahren zum beloten und montieren von leiterplatten mit bauelementen
US5303115A (en) * 1992-01-27 1994-04-12 Raychem Corporation PTC circuit protection device comprising mechanical stress riser
US5166656A (en) * 1992-02-28 1992-11-24 Avx Corporation Thin film surface mount fuses
US5833354A (en) * 1992-04-10 1998-11-10 Mag Instrument, Inc. Flashlight and bulb holder therefor
US5378407A (en) * 1992-06-05 1995-01-03 Raychem Corporation Conductive polymer composition
US5852397A (en) * 1992-07-09 1998-12-22 Raychem Corporation Electrical devices
US5488348A (en) * 1993-03-09 1996-01-30 Murata Manufacturing Co., Ltd. PTC thermistor
US5347258A (en) * 1993-04-07 1994-09-13 Zycon Corporation Annular resistor coupled with printed circuit board through-hole
US5451919A (en) * 1993-06-29 1995-09-19 Raychem Corporation Electrical device comprising a conductive polymer composition
AU692471B2 (en) * 1993-09-15 1998-06-11 Raychem Corporation Electrical assembly comprising a ptc resistive element
US5451921A (en) * 1993-10-04 1995-09-19 Raychem Corporation Electrical devices
US5907273A (en) * 1993-11-24 1999-05-25 Rochester Gauges, Inc. Linear positioning indicator
US5847436A (en) * 1994-03-18 1998-12-08 Kabushiki Kaisha Tokai Rika Denki Seisakusho Bipolar transistor having integrated thermistor shunt
EP0760157B1 (en) * 1994-05-16 1998-08-26 Raychem Corporation Electrical devices comprising a ptc resistive element
US5582770A (en) 1994-06-08 1996-12-10 Raychem Corporation Conductive polymer composition
DE69513656T2 (de) * 1994-06-08 2000-07-13 Raychem Corp Leitfähige polymere enthaltende elektrische vorrichtungen
WO1995034084A1 (en) * 1994-06-09 1995-12-14 Raychem Corporation Electrical devices
KR19980703168A (ko) * 1995-03-22 1998-10-15 유안차오 전도성 중합체 조성물 및 소자
KR100392572B1 (ko) * 1995-03-22 2003-10-17 레이켐 코포레이션 전기소자
EP0784859B1 (en) * 1995-08-07 2006-06-14 BC Components Holdings B.V. Multiplet ptc resistor
US5801612A (en) * 1995-08-24 1998-09-01 Raychem Corporation Electrical device
JPH09162004A (ja) * 1995-12-13 1997-06-20 Murata Mfg Co Ltd 正特性サーミスタ素子
US5907272A (en) * 1996-01-22 1999-05-25 Littelfuse, Inc. Surface mountable electrical device comprising a PTC element and a fusible link
CN1212072A (zh) * 1996-01-22 1999-03-24 保险丝公司 含有ptc元件的表面可固定电气装置
EP0955643B1 (en) * 1996-12-26 2005-10-05 Matsushita Electric Industrial Co., Ltd Ptc thermistor and method for manufacturing the same
US5818676A (en) * 1997-05-16 1998-10-06 Yazaki Corporation Multiple element PTC overcurrent protection device
US6104587A (en) * 1997-07-25 2000-08-15 Banich; Ann Electrical device comprising a conductive polymer
US6020808A (en) * 1997-09-03 2000-02-01 Bourns Multifuse (Hong Kong) Ltd. Multilayer conductive polymer positive temperature coefficent device
US6172591B1 (en) * 1998-03-05 2001-01-09 Bourns, Inc. Multilayer conductive polymer device and method of manufacturing same
US6236302B1 (en) * 1998-03-05 2001-05-22 Bourns, Inc. Multilayer conductive polymer device and method of manufacturing same
US6242997B1 (en) * 1998-03-05 2001-06-05 Bourns, Inc. Conductive polymer device and method of manufacturing same
US6606023B2 (en) * 1998-04-14 2003-08-12 Tyco Electronics Corporation Electrical devices
US6331763B1 (en) * 1998-04-15 2001-12-18 Tyco Electronics Corporation Devices and methods for protection of rechargeable elements
US6640420B1 (en) * 1999-09-14 2003-11-04 Tyco Electronics Corporation Process for manufacturing a composite polymeric circuit protection device
US6429533B1 (en) * 1999-11-23 2002-08-06 Bourns Inc. Conductive polymer device and method of manufacturing same
US6297722B1 (en) * 2000-09-15 2001-10-02 Fuzetec Technology Co., Ltd. Surface mountable electrical device
TW507220B (en) * 2001-03-13 2002-10-21 Protectronics Technology Corp Surface mountable polymeric circuit protection device and its manufacturing process
US6686827B2 (en) * 2001-03-28 2004-02-03 Protectronics Technology Corporation Surface mountable laminated circuit protection device and method of making the same

Also Published As

Publication number Publication date
EP1454329A1 (en) 2004-09-08
JP2005513763A (ja) 2005-05-12
KR20100117682A (ko) 2010-11-03
KR20040064739A (ko) 2004-07-19
US6854176B2 (en) 2005-02-15
CN1625788B (zh) 2010-06-09
WO2003050827A1 (en) 2003-06-19
KR101063994B1 (ko) 2011-09-08
US20020162214A1 (en) 2002-11-07
KR100945329B1 (ko) 2010-03-08
CN1625788A (zh) 2005-06-08

Similar Documents

Publication Publication Date Title
KR101063994B1 (ko) 전기 장치 및 이러한 장치를 제조하기 위한 방법
JP5210480B2 (ja) 電気デバイス及びそのようなデバイスを製造する方法
US5852397A (en) Electrical devices
EP2309520B1 (en) Electrical circuit with a surface-mounted protection device and a method for producing the same
KR100327876B1 (ko) Ptc저항소자를포함하는전기어셈블리
WO1999053505A1 (en) Electrical devices
US20060132277A1 (en) Electrical devices and process for making such devices
TWI275107B (en) Electrical devices and process for making such devices

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100825

Effective date: 20110723

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140821

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150821

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160825

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170825

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180823

Year of fee payment: 8