KR20090088266A - 반도체 패키지 제조용 몰드 금형 - Google Patents

반도체 패키지 제조용 몰드 금형 Download PDF

Info

Publication number
KR20090088266A
KR20090088266A KR1020080013695A KR20080013695A KR20090088266A KR 20090088266 A KR20090088266 A KR 20090088266A KR 1020080013695 A KR1020080013695 A KR 1020080013695A KR 20080013695 A KR20080013695 A KR 20080013695A KR 20090088266 A KR20090088266 A KR 20090088266A
Authority
KR
South Korea
Prior art keywords
mold
surface pressure
support
semiconductor package
height
Prior art date
Application number
KR1020080013695A
Other languages
English (en)
Inventor
황유경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080013695A priority Critical patent/KR20090088266A/ko
Publication of KR20090088266A publication Critical patent/KR20090088266A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 발명에 따른 반도체 패키지 제조용 몰드 금형은, 상부 금형 및 하부 금형을 포함하는 반도체 패키지 제조용 몰드 금형으로서, 상기 하부 금형은, 중앙부에 홈을 갖는 몸체부; 상기 몸체부에 구비된 홈의 양 측면에 돌출되도록 배치된 면압부; 상기 몸체부의 가장자리 부분에 돌출되도록 배치된 제1지지부; 및 상기 몸체부의 상기 면압부 및 제1지지부 사이 부분에 돌출되도록 배치되고 상기 제1지지부보다 낮은 높이를 갖는 적어도 하나 이상의 제2지지부를 포함한다.

Description

반도체 패키지 제조용 몰드 금형{Mold for fabricating of semiconductor package}
본 발명은 반도체 패키지 제조용 몰드 금형에 관한 것으로서, 보다 상세하게는, 몰딩 공정에서 발생하는 반도체 칩의 크랙을 방지할 수 있는 반도체 패키지 제조용 몰드 금형에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다.
예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
상기 패키지의 소형화를 이룬 한 예로, 볼 그리드 어레이(Ball Grid Array : 이하 BGA) 패키지를 들 수 있다.
상기 BGA 패키지는 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히, 외부와의 전기적 접속 수단, 즉, 인쇄회로기판(Printed Circuit Board : 이하, PCB)에의 실장 수단으로서, 솔더 볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다는 잇점이 있다.
아울러, 최근에는 반도체 칩의 고집적화에 따른 신호/파워 입출력핀의 미세피치를 이루고, 실장 면적을 줄이면서 솔더볼에 의해 외부회로와의 전기적 연결이 이루어져 신호 전달 경로를 줄일 수 있는 장점을 가진 FBGA(Fine pitch ball grid array) 패키지가 많이 사용되고 있다.
한편, 상기 FBGA 패키지의 봉지부를 형성하기 위한 몰딩 공정은, 상부 및 하부 금형으로 이루어진 몰드 장치 내에 금속와이어 형성 공정이 완료된 반도체 칩이 부착된 기판을 배치시키고, 상부 및 하부 금형 내부로 몰딩제를 주입하는 방법으로 수행된다.
그러나, 상기 봉지부 형성 공정 중, 하부 금형의 구조적인 문제로 반도체 칩에 크랙이 발생한다.
도 1은 종래 FBGA 패키지의 몰딩 공정 및 그의 문제점을 설명하기 위한 단면도이다.
도시된 바와 같이, 우선, FBGA 패키지의 봉지부(130)를 형성하기 위한 몰딩 공정은, 금속와이어(120) 연결 공정이 완료된 반도체 칩(100)이 부착된 기판(110)을 하부 금형(140)에 로딩시킨다.
그런 다음, 상기 하부 금형(140) 상에 반도체 칩(100)을 포함한 기판(110)의 상부에 상부 금형(150)을 배치시킨 후, 상기 하부 및 상부 금형(140, 150)의 일측을 통해 기판(110)의 상부 및 캐버티(112) 부분으로 몰딩제를 주입하는 방법으로 진행된다.
상기 하부 금형(140)은 몰딩부의 형성을 위하여 중앙부에 홈(H)이 구비된 몸체부(142)로 이루어진다.
상기 하부 금형(140)의 상기 홈(H)의 측면에는 몰딩제를 구성하는 레진(Resin)이 측면으로 흘러나가는 레진 플레시(Resin flash) 현상을 방지하기 위하여 약 10㎛ 높이로 돌출된 형태를 갖는 1쌍의 면압부(144)가 존재한다.
그러나, 상기 몰딩 공정시, 상기 면압부(144)의 돌출된 형태로 인해 상기 기판(110)의 가장자리와 하부 금형(140) 간의 단차가 발생하고, 상기 주입되는 몰딩제에 의해 상기 반도체 칩(100) 및 기판(110)에 압력이 가해져, 상기 기판(110)의 가장자리 부분이 하부 금형(140) 방향으로 휘어지는 벤딩(Bending) 현상이 발생한다.
따라서, 상기 돌출된 구조의 면압부에 의해 발생하는 벤딩 현상으로 상기 기판의 가장자리 부분에는 반도체 칩 및 기판의 항복 응력(Yield strength)을 넘어서는 과도한 스트레스가 발생하여 반도체 칩에 크랙(C)이 발생한다.
본 발명은 몰딩 공정에서 발생하는 반도체 칩의 크랙을 방지할 수 있는 반도체 패키지 제조용 몰드 금형을 제공한다.
본 발명에 따른 반도체 패키지 제조용 몰드 금형은, 상부 금형 및 하부 금형 을 포함하는 반도체 패키지 제조용 몰드 금형으로서, 상기 하부 금형은, 중앙부에 홈을 갖는 몸체부; 상기 몸체부에 구비된 홈의 양 측면에 돌출되도록 배치된 면압부; 상기 몸체부의 가장자리 부분에 돌출되도록 배치된 제1지지부; 및 상기 몸체부의 상기 면압부 및 제1지지부 사이 부분에 돌출되도록 배치되고 상기 제1지지부보다 낮은 높이를 갖는 적어도 하나 이상의 제2지지부를 포함한다.
상기 면압부와 제1지지부는 동일한 높이를 갖는다.
상기 제2지지부는 상기 제1지지부의 절반 높이를 갖는다.
상기 제2지지부는 상기 면압부 및 제1지지부의 중앙에 배치된다.
본 발명은 FBGA 패키지를 형성하기 위한 하부 금형에 지지부를 형성함으로써 몰딩 공정시 발생하는 항복 응력에 의한 스트레스를 방지하여 벤딩 현상을 최소화함과 아울러 면압부에 의한 몰딩제 유출을 방지하여 몰딩 공정시 크랙과 같은 불량의 발생을 방지할 수 있고 수율을 향상시킬 수 있다.
본 발명은 반도체 패키지를 형성하기 위한 몰딩 공정용 몰드 금형 중 하부 금형에 돌출되는 형태의 지지부를 형성하여 종래 기판의 가장자리 부분이 휘어지는 벤딩 현상으로 인해 반도체 패키지에 크랙이 발생하는 것을 방지한다.
자세하게, 본 발명은 FBGA 반도체 패키지를 형성하기 위한 몰드 금형 중 하부 금형의 상면 가장자리 부분에 상기 몰딩 공정시 기판의 가장자리 부분이 휘어지는 벤딩 현상을 방지하기 위하여 제1지지부를 형성한다.
그리고, 상기 하부 금형 상면의 상기 면압부와 상기 제1지지부의 사이 부분에 상기 면압부의 클램핑을 강화시킴과 아울러 벤딩 현상을 최소화할 수 있도록 상기 제1지지부보다 낮은 높이를 갖는 제2지지부를 형성한다.
따라서, FBGA의 몰딩부 형성시, 상기 지지부에 의해 항복 응력에 의한 스트레스를 방지하여 벤딩 현상을 최소화함과 아울러 면압부에 의한 몰딩제 유출을 방지함으로써 몰딩 공정시 크랙과 같은 불량의 발생을 방지할 수 있고 수율을 향상시킬 수 있다.
이하에서는, 본 발명의 실시예에 따른 반도체 패키지 제조용 몰드 금형을 상세히 설명하도록 한다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 반도체 패키지 제조용 몰드 금형을 도시한 단면도이다.
도시된 바와 같이, 본 발명에 따른 반도체 패키지 제조용 몰드 금형은 FBGA 패키지용 몰드 금형으로서 상부 금형(250) 및 하부 금형(240)으로 이루어진다.
도 2a를 참조하면, 상기 상부 금형(250)은 종래 FBGA 패키지를 형성하기 위한 몰딩 공정에 사용되는 상부 금형과 동일한 구조를 가지며 제1몸체부(252)를 포함하여 이루어진다.
도 2b를 참조하면, 상기 하부 금형(240)은 FBGA 패키지의 캐버티 부분을 가로지르는 금속와이어를 밀봉하기 위한 몰딩부가 형성되도록 중앙부에 홈(H)을 갖는 몸체부(242)를 포함하여 이루어진다.
상기 몸체부(242)의 상면으로 상기 몸체부(242)에 구비된 상기 홈(H)의 양 측면에는 몰딩 공정시 몰딩제를 구성하는 레진(Resin)이 측면으로 흘러나가는 레진 플레시(Resin flash) 현상을 방지하기 위하여 약 10㎛의 높이(b)로 돌출된 형태를 갖는 면압부(244)가 배치된다.
상기 몸체부(242)의 상면으로 상기 몸체부(242)의 가장자리 부분에는 상기 몰딩 공정시 가장자리 부분이 상기 하부 금형(240) 방향으로 휘어지는 벤딩(Bending) 현상을 방지하기 위하여 돌출된 형태를 갖는 제1지지부(246)가 배치된다. 상기 제1지지부(246)의 상기 면압부(244)의 높이(b)와 동일한 높이, 즉, 약 10㎛ 높이를 갖는다.
상기 몸체부(242)의 상면으로 상기 면압부(244)와 상기 제1지지부(246)의 사이 부분에는 몰딩 공정시 상기 면압부(244)와 상기 제1지지부(246)의 사이 부분이 휘어져 상기 면압부(244)의 외측으로 유체 상태의 몰딩제가 빠져나가는 것을 방지하기 위하여 적어도 하나 이상의 제2지지부(248)가 배치된다.
상기 제2지지부(248)는 상기 면압부(244)와 상기 제1지지부(246)의 중앙 부분에 배치되며, 상기 제2지지부(248)는 상기 면압부(244) 및 제1지지부(246)보다 낮은 높이, 바람직하게, 약 8㎛의 높이(a)를 갖는다. 상기 제2지지부(248)는 기판의 휨에 의한 반도체 칩의 크랙이 발생하지 않는다며 상기 제1지지부(146)의 절반 높이, 즉, 약 5㎛의 높이를 갖는다.
상기 제2지지부(248)의 높이(a)가 상기 면압부(244) 및 제1지지부(246)의 높이(b)보다 낮은 것은 상기 몰딩 공정시 상기 면압부(244)와 상기 제1지지부(246) 사이 부분에서 기판이 미세하게 휘어짐으로써 상기 면압부(244)가 상기 기판에 밀 착되어 클램핑(Clamping) 강도가 증가되도록 하여 유체 상태의 몰딩제가 유출되는 것을 방지하기 위함이다.
또한, 상기 제2지지부(248)의 높이(a)가 상기 면압부(244) 및 제1지지부(246)의 높이(b)보다 낮음에 따라 기판의 벤딩 현상을 최소화할 수 있다.
상기 제2지지부(248)의 높이(a)가 상기 면압부(244) 및 제1지지부(246)와 동일한 높이를 갖거나 높은 높이를 가지면 상기 면압부(244)의 클램핑 강도가 약해져 몰딩제가 외측으로 유출된다.
상기 몰딩 공정시, 몰딩제가 과도하게 유출되면 몰딩 공정 후 고체화된 몰딩제가 몰딩 공정 이후의 공정 진행시 몰드 금형의 내부에 잔류하게 되어 반도체 패키지에 크랙을 유발시키거나 금형의 파손을 유발한다.
이상에서와 같이, 본 발명은 FBGA 반도체 패키지를 형성하기 위한 몰드 금형 중 하부 금형의 상면 가장자리 부분에 상기 몰딩 공정시 기판의 가장자리 부분이 휘어지는 벤딩 현상을 방지하기 위하여 제1지지부를 형성한다.
그리고, 상기 하부 금형 상면의 상기 면압부와 상기 제1지지부의 사이 부분에 상기 면압부의 클램핑을 강화시킴과 아울러 벤딩 현상을 최소화할 수 있도록 상기 제1지지부보다 낮은 높이를 갖는 제2지지부를 형성한다.
따라서, FBGA의 몰딩부 형성시, 상기 지지부에 의해 항복 응력에 의한 스트레스를 방지하여 벤딩 현상을 최소화함과 아울러 면압부에 의한 몰딩제 유출을 방지함으로써 몰딩 공정시 크랙과 같은 불량의 발생을 방지할 수 있고 수율을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 종래 FBGA 패키지의 몰딩 공정 및 그의 문제점을 설명하기 위한 단면도.
도 2a 내지 도 2b는 본 발명에 따른 몰드 금형을 도시한 단면도.

Claims (4)

  1. 상부 금형 및 하부 금형을 포함하는 반도체 패키지 제조용 몰드 금형으로서,
    상기 하부 금형은,
    중앙부에 홈을 갖는 몸체부;
    상기 몸체부에 구비된 홈의 양 측면에 돌출되도록 배치된 면압부;
    상기 몸체부의 가장자리 부분에 돌출되도록 배치된 제1지지부; 및
    상기 몸체부의 상기 면압부 및 제1지지부 사이 부분에 돌출되도록 배치되고 상기 제1지지부 보다 낮은 높이를 갖는 적어도 하나 이상의 제2지지부;
    를 포함하는 것을 특징으로 하는 반도체 패키지 제조용 몰드 금형.
  2. 제 1 항에 있어서,
    상기 면압부와 제1지지부는 동일한 높이를 갖는 것을 특징으로 하는 반도체 패키지 제조용 몰드 금형.
  3. 제 1 항에 있어서,
    상기 제2지지부는 상기 제1지지부의 절반 높이를 갖는 것을 특징으로 하는 반도체 패키지 제조용 몰드 금형.
  4. 제 1 항에 있어서,
    상기 제2지지부는 상기 면압부 및 제1지지부의 중앙에 배치된 것을 특징으로 하는 반도체 패키지 제조용 몰드 금형.
KR1020080013695A 2008-02-14 2008-02-14 반도체 패키지 제조용 몰드 금형 KR20090088266A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080013695A KR20090088266A (ko) 2008-02-14 2008-02-14 반도체 패키지 제조용 몰드 금형

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080013695A KR20090088266A (ko) 2008-02-14 2008-02-14 반도체 패키지 제조용 몰드 금형

Publications (1)

Publication Number Publication Date
KR20090088266A true KR20090088266A (ko) 2009-08-19

Family

ID=41207017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080013695A KR20090088266A (ko) 2008-02-14 2008-02-14 반도체 패키지 제조용 몰드 금형

Country Status (1)

Country Link
KR (1) KR20090088266A (ko)

Similar Documents

Publication Publication Date Title
KR100703830B1 (ko) 수지밀봉형 반도체장치의 제조방법
JP3619773B2 (ja) 半導体装置の製造方法
JP2000323623A (ja) 半導体装置
US20120306064A1 (en) Chip package
KR20050052424A (ko) 반도체 장치의 제조방법
KR100652405B1 (ko) 수지누설을 억제할 수 있는 반도체 패키지 몰드 금형 및이를 이용한 반도체 패키지 제조방법
JP5767294B2 (ja) 半導体装置
KR100829613B1 (ko) 반도체 칩 패키지 및 그 제조 방법
JP2010165777A (ja) 半導体装置及びその製造方法
JP2006073600A (ja) 半導体装置およびその製造方法
CN2901576Y (zh) 球栅阵列封装结构
JP2006286829A (ja) 半導体装置およびその製造方法
KR20090088266A (ko) 반도체 패키지 제조용 몰드 금형
JP5420737B2 (ja) 半導体装置の製造方法
KR100818530B1 (ko) 반도체 패키지 금형 및 반도체 칩 패키지의 제조 방법
KR101020612B1 (ko) 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지제조 방법
JP2006313801A (ja) 配線基板およびモールド金型
JP5587464B2 (ja) 半導体装置の製造方法
KR20080114022A (ko) 반도체 패키지 제조 방법
US7348660B2 (en) Semiconductor package based on lead-on-chip architecture, the fabrication thereof and a leadframe for implementing in a semiconductor package
JP2006222239A (ja) 半導体装置およびその製造方法
KR100242249B1 (ko) 패키지성형금형구조 및 반도체패키지
KR20090022770A (ko) 반도체 패키지 제조용 스트립 레벨 기판
KR20090009979U (ko) 반도체 패키지 제조용 몰드 장치
JP2006351607A (ja) 回路基板及びその製造方法、並びに半導体パッケージの製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination