KR20090085969A - 웨이퍼의 가공 방법 및 이를 위한 장치 - Google Patents

웨이퍼의 가공 방법 및 이를 위한 장치 Download PDF

Info

Publication number
KR20090085969A
KR20090085969A KR1020080011946A KR20080011946A KR20090085969A KR 20090085969 A KR20090085969 A KR 20090085969A KR 1020080011946 A KR1020080011946 A KR 1020080011946A KR 20080011946 A KR20080011946 A KR 20080011946A KR 20090085969 A KR20090085969 A KR 20090085969A
Authority
KR
South Korea
Prior art keywords
wafer
unit
processing
semiconductor element
edge
Prior art date
Application number
KR1020080011946A
Other languages
English (en)
Other versions
KR100945604B1 (ko
Inventor
이동헌
송재진
최정규
이종홍
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR1020080011946A priority Critical patent/KR100945604B1/ko
Publication of KR20090085969A publication Critical patent/KR20090085969A/ko
Application granted granted Critical
Publication of KR100945604B1 publication Critical patent/KR100945604B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers

Abstract

본 발명은 웨이퍼의 가공 방법 및 이를 위한 장치에 관한 것으로, 해결하고자 하는 기술적 과제는 웨이퍼의 백그라인딩시 테두리의 치핑(chipping), 크랙(crack) 및 손상(damage) 현상을 방지하는데 있다.
이를 위해 본 발명은 내측에 다수의 반도체 소자가 형성되고, 외측에 테두리가 형성된 웨이퍼를 로딩하는 웨이퍼 로딩 단계와, 웨이퍼중 반도체 소자와 테두리 사이의 영역을 가공하는 웨이퍼 가공 단계와, 웨이퍼중 반도체 소자가 형성된 면에 테이프를 접착하는 웨이퍼 테이핑 단계와, 웨이퍼중 반도체 소자가 형성된 면의 반대면을 그라인딩하여 제거하는 웨이퍼 백그라인딩 단계와, 웨이퍼를 클리닝하는 웨이퍼 클리닝 단계와, 웨이퍼를 언로딩하는 웨이퍼 언로딩 단계로 이루어진 웨이퍼의 가공 방법 및 이를 위한 장치를 개시한다.

Description

웨이퍼의 가공 방법 및 이를 위한 장치{PROCESSING METHOD OF WAFER AND DEVICE THEREFOR}
본 발명은 웨이퍼의 가공 방법 및 이를 위한 장치에 관한 것이다.
일반적으로 잉곳(ingot)으로부터 절단된 웨이퍼는 테두리가 둥글게 연마되는 에지 그라인딩(edge grinding) 공정을 거치게 된다. 이러한 에지 그라인딩 공정은 반도체 소자의 제조 공정시 웨이퍼의 깨짐 현상 등을 줄이는 역할을 한다.
한편, 반도체 소자의 제조 공정 완료 후에는 반도체 패키지의 두께를 더욱 얇게 하기 위해 상기 웨이퍼의 불필요한 영역인 후면을 그라인딩하여 제거한다. 즉, 웨이퍼에서 실제로 반도체 소자가 형성되는 영역은 전체 두께중 표면 근처이기 때문에, 나머지 불필요한 영역을 최대한 제거함으로써, 반도체 패키지의 두께가 최소화되도록 한다.
도 1을 참조하면 종래 기술에 따른 웨이퍼의 가공 방법이 도시되어 있다.
도시된 바와 같이 백그라인딩 전의 웨이퍼(1')는 에지 그라인딩에 의해 테두리(2')가 대략 둥근 형태를 한다. 이러한 웨이퍼(1')중 반도체 소자(3')는 표면에만 형성되어 있으므로, 후면을 일정 두께만큼 백그라인딩하여 두께가 얇아지도록 한다. 이러한 백그라인딩은 대략 80~300㎛ 정도를 그라인딩 휠(4')로 연마하여 이루어진다. 도면중 미설명 부호 5'는 반도체 소자(3')를 보호하기 위한 테이프이다.
그런데, 상기 백그라인딩 공정을 진행함에 따라 상기 웨이퍼의 테두리는 점차 날카로운 형태를 하게 된다. 따라서, 상기 날카로운 부분을 통해 웨이퍼의 치핑(chipping), 크랙(crack) 및 파손(damage) 현상이 발생하기 쉬워진다. 또한, 이와 같은 치핑, 크랙 및 파손 현상은 웨이퍼의 테두리에서 웨이퍼의 내측 영역으로 전달 및 전파되기 쉽다. 즉, 웨이퍼의 백그라인딩 공정시 테두리에서 발생하는 파손 현상으로 웨이퍼의 전체가 파손되는 경우도 있다. 다르게 표현하면, 에지 그라인딩으로 둥근 형태를 하는 웨이퍼의 테두리는 반도체 소자 제조 공정중 웨이퍼의 테두리 손상을 방지하는 역할을 하지만, 웨이퍼의 백그라인딩 공정중에는 상기 웨이퍼의 테두리가 날카로운 형태가 되어 오히려 웨이퍼를 손상시키는 원인이 되고 있다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 웨이퍼의 테두리 내측 영역에 미리 요홈을 형성하여 둠으로써, 백그라인딩중 웨이퍼 테두리의 치핑, 크랙 및 손상 현상이 발생한다고 해도 이러한 현상이 웨이퍼의 내측 영역으로 전달 및 전파되지 않도록 한 웨이퍼의 가공 방법 및 이를 위한 장치를 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 웨이퍼의 가공 방법은 내측에 다수의 반도체 소자가 형성되고, 외측에 테두리가 형성된 웨이퍼를 로딩하는 웨이퍼 로딩 단계; 상기 웨이퍼중 반도체 소자와 테두리 사이의 영역을 가공하는 웨이퍼 가공 단계; 상기 웨이퍼중 반도체 소자가 형성된 면에 테이프를 접착하는 웨이퍼 테이핑 단계; 상기 웨이퍼중 반도체 소자가 형성된 면의 반대면을 그라인딩하여 제거하는 웨이퍼 백그라인딩 단계; 상기 웨이퍼를 클리닝하는 웨이퍼 클리닝 단계; 및, 상기 웨이퍼를 언로딩하는 웨이퍼 언로딩 단계를 포함한다.
상기 웨이퍼 가공 단계는 상기 웨이퍼중 반도체 소자와 테두리 사이의 영역에 요홈을 형성하여 이루어질 수 있다.
상기 웨이퍼 가공 단계는 상기 웨이퍼중 반도체 소자의 외측에 존재하는 테두리를 수직 방향으로 절단 및 제거하여 이루어질 수 있다.
상기 웨이퍼 가공 단계는 레이저빔, 이온빔, 워터젯 및 다이아몬드휠 중에서 선택된 어느 하나로 수행될 수 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 웨이퍼의 가공 장치는 내측에 다수의 반도체 소자가 형성되고, 외측에 테두리가 형성된 웨이퍼를 로딩하는 웨이퍼 로딩부; 상기 웨이퍼 로딩부의 일측에 설치되어, 상기 웨이퍼중 반도체 소자와 테두리 사이의 영역에 가공 영역을 형성하는 웨이퍼 가공부; 상기 웨이퍼 가공부의 일측에 설치되어, 상기 웨이퍼중 반도체 소자가 형성된 면에 테이프를 접착하는 웨이퍼 테이핑부; 상기 웨이퍼 로딩부, 상기 웨이퍼 가공부 및 상기 웨이퍼 테이핑부 사이에 설치되어, 상기 웨이퍼를 순차 이송하는 제1이송부; 상기 웨이퍼 테이핑부의 일측에 설치되어, 상기 웨이퍼중 반도체 소자가 형성된 면의 반대면인 후면을 그라인딩하는 웨이퍼 백그라인딩부; 상기 웨이퍼 백그라인딩부의 일측에 설치되어, 상기 웨이퍼를 클리닝하는 웨이퍼 클리닝부; 상기 웨이퍼 클리닝부의 일측에 설치되어, 상기 웨이퍼를 언로딩하는 웨이퍼 언로딩부; 및, 상기 웨이퍼 백그라인딩부 및 상기 웨이퍼 클리닝부 사이에 설치되어, 상기 웨이퍼를 순차 이송하는 제2이송부를 포함한다.
상기 웨이퍼 가공부는 하부에서 웨이퍼를 지지하는 웨이퍼 지지부가 구비되고, 상부에서 웨이퍼중 반도체 소자와 테두리 사이의 영역에 요홈을 형성하거나, 테두리를 절단하는 웨이퍼 가공 툴이 구비될 수 있다.
상기 웨이퍼 가공 툴은 레이저빔, 이온빔, 워터젯 및 다이아몬드휠 중에서 선택된 어느 하나일 수 있다.
상기 웨이퍼 테이핑부는 하부에서 제1이송부에 의해 이송된 웨이퍼를 지지하 는 웨이퍼 지지부가 구비되고, 상부에서 반도체 소자가 형성된 면에 테이프를 부착하는 테이프 부착 툴이 구비될 수 있다.
상기 웨이퍼 테이핑부와 상기 제2이송부 사이에 설치되어, 웨이퍼 테이핑부로부터 제1이송부에 의해 웨이퍼가 이송되어 대기하거나, 웨이퍼 클리닝부로부터 제2이송부에 의해 웨이퍼가 이송되어 대기하는 제1대기부가 구비되고, 상기 제2이송부와 상기 웨이퍼 백그라인딩부 사이에 설치되어, 제1대기부로부터 제2이송부에 의해 웨이퍼가 이송되어 대기하는 제2대기부가 구비되며, 상기 웨이퍼 클리닝부로부터 이송되어 제1대기부 위에 대기되는 웨이퍼는 제1이송부에 의해 웨이퍼 언로딩부로 전달될 수 있다.
상기 웨이퍼 그라인딩부는 회전축을 중심으로 회전하는 회전 다이; 상기 회전 다이 위에 설치되어 웨이퍼를 대기시키거나 백그라인딩되도록 하는 다수의 지지 다이; 및, 상기 다수의 지지 다이중 적어도 하나의 지지 다이와 대응하는 상부에 설치되어 웨이퍼를 백그라인딩하는 백그라인딩 툴을 포함하여 이루어질 수 있다.
상술한 바와 같이, 본 발명에 따른 웨이퍼의 가공 방법 및 이를 위한 장치는 웨이퍼중 반도체 소자의 외측과 테두리 사이에 미리 요홈을 가공해 놓거나 또는 테두리를 수직 방향으로 절단하여 제거해 놓음으로써, 백그라인딩 공정중 웨이퍼 둘레의 치핑, 크랙 및 손상 현상을 방지할 수 있게 된다.
또한, 본 발명은 웨이퍼 테두리의 손상 현상이 방지됨으로써, 이러한 손상에 의해 웨이퍼의 내부 영역 즉, 반도체 소자까지 파손되는 현상도 방지할 수 있게 된 다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 2는 본 발명에 따른 웨이퍼의 가공 방법을 도시한 순서도이다. 또한, 도 3a 및 도 3b는 본 발명에 따른 웨이퍼의 가공 방법을 도시한 부분 단면도이다.
도 2에 도시된 바와 같이 본 발명에 따른 웨이퍼의 가공 방법은 웨이퍼 로딩 단계(S1), 웨이퍼 가공 단계(S2), 웨이퍼 테이핑 단계(S3), 웨이퍼 백그라인딩 단계(S4), 웨이퍼 클리닝 단계(S5) 및 웨이퍼 언로딩 단계(S6)를 포함한다.
상기 웨이퍼 로딩 단계(S1)는 내측에 다수의 반도체 소자(3)가 형성되고, 외측에 둥근 형태의 테두리(2)가 형성된 웨이퍼(1)를 구비하여 이루어진다. 물론, 이러한 웨이퍼(1)는 도시되지 않은 웨이퍼 카셋트에 담겨진 형태로 제공될 수 있다.
상기 웨이퍼 가공 단계(S2)는 상기 웨이퍼(1)중 반도체 소자(3)와 테두리(2) 사이의 영역을 가공하여 이루어진다. 이러한 웨이퍼(1)의 가공은 웨이퍼(1)중에서 반도체 소자(3)와 테두리(2) 사이에 일정 깊이의 요홈(1a)을 형성하거나, 또는 웨이퍼(1)중에서 반도체 소자(3)의 외측인 테두리(2)를 수직 방향으로 평평하게 절단한 절단면(1b)을 형성하는 두가지 방법이 가능하다. 더불어, 상기와 같은 수직 방향의 요홈(1a) 또는 수직 방향의 평평한 절단면(1b)은 레이저빔, 이온빔, 워터젯, 다이아몬드휠 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.
상기 웨이퍼 테이핑 단계(S3)는 상기 웨이퍼(1)중에서 반도체 소자(3)가 형성된 면에 테이프(5)를 접착하여 이루어진다. 즉, 웨이퍼(1)의 백그라인딩 공정에서 상기 반도체 소자(3)가 형성된 면이 외부의 물리적, 기계적 충격으로부터 보호될 수 있도록 상기 반도체 소자(3)가 형성된 면에 일정 두께의 테이프(5)를 부착한다. 이러한 테이프의 부착은 수작업 또는 자동화가 가능하다.
상기 웨이퍼 백그라인딩 단계(S4)는 상기 웨이퍼(1)중에서 반도체 소자(3)가 형성된 면의 반대면을 일정 두께로 백그라인딩하여 이루어진다.
일례로, 도 3a에 도시된 바와 같이 웨이퍼(1) 중에서 반도체 소자(3)와 테두리(2) 사이에 일정 깊이의 요홈(1a)이 형성된 웨이퍼(1)를 백그라인딩할 수 있다. 웨이퍼(1)의 후면을 그라인딩 휠(4)로 일정 두께만큼 백그라인딩하는데, 이때 수직 방향의 요홈(1a)에 의해 웨이퍼(1)의 테두리(2)가 자연스럽게 제거된다. 물론, 상기 요홈(1a)은 반도체 소자(3)가 형성된 면과 수직을 이룸으로써, 웨이퍼(1)의 둘레가 둥근 모양이 아닌 평평한 모양이 된다. 따라서, 웨이퍼(1)의 둘레에 날카로운 부분이 없기 때문에 치핑, 크랙 및 손상 현상이 발생하지 않게 된다.
다른례로, 도 3b에 도시된 바와 같이 웨이퍼(1) 중에서 반도체 소자(3)와 테두리(2) 사이에 수직 방향으로 평평한 절단면(1b)이 형성된 웨이퍼(1)를 백그라인딩할 수 있다. 웨이퍼(1)의 후면을 그라인딩 휠(4)로 일정 두께만큼 그라인딩하는데, 이때 상기 웨이퍼(1)의 둘레는 이미 평평한 절단면(1b)을 이루기 때문에 날카 로운 영역이 형성되지 않는다. 따라서, 웨이퍼(1)의 둘레에 날카로운 부분이 없기 때문에 치핑, 크랙 및 손상 현상이 발생하지 않게 된다.
상기 웨이퍼 클리닝 단계(S5)는 백그라인딩이 완료된 웨이퍼(1)에서 각종 오염물을 클리닝하여 이루어진다. 이러한 클리닝은 통상의 탈이온수를 웨이퍼(1)에 뿌려서 수행될 수 있으나, 이러한 방법으로 본 발명을 한정하는 것은 아니다. 여기서 ,상기 테이프의 클리닝은 수작업 또는 자동화가 가능하다.
상기 웨이퍼 언로딩 단계(S6)는 백그라인딩 및 클리닝이 완료된 웨이퍼(1)를 언로딩하여 이루어진다. 물론, 상기 웨이퍼(1)는 카셋트에 담겨진 형태로 언로딩될 수 있다.
이와 같이 하여 본 발명에 따른 웨이퍼(1)의 가공 방법은 백그라인딩 이전에 웨이퍼(1)의 테두리(2)에 일정 깊이의 요홈(1a) 또는 평평한 절단면(1b)을 미리 형성하여 놓음으로써, 웨이퍼(1)의 백그라인딩 공정중 테두리(2)에 날카로운 영역이 형성되지 않도록 한다. 따라서, 날카로운 영역에 의한 치핑, 크랙 및 파손 현상이 방지될 뿐만 아니라, 이러한 현상이 웨이퍼(1)의 내측으로 전달되는 현상도 방지된다.
도 4a 및 도 4b는 본 발명에 따른 웨이퍼 가공 장치를 도시한 사시도 및 평면도이다. 도 5는 본 발명에 따른 웨이퍼 가공 장치에서 웨이퍼의 이송 경로를 도시한 모식도이다.
도시된 바와 같이 본 발명에 따른 웨이퍼 가공 장치(100)는 웨이퍼 로딩 부(110), 웨이퍼 가공부(120), 웨이퍼 테이핑부(130), 제1이송부(150), 웨이퍼 백그라인딩부(160), 웨이퍼 클리닝부(170), 웨이퍼 언로딩부(180) 및 제2이송부(190)를 포함한다.
상기 웨이퍼 로딩부(110)는 내측에 다수의 반도체 소자가 형성되고, 외측에 테두리가 형성된 웨이퍼를 로딩한다. 이러한 상기 웨이퍼는 통상 웨이퍼 카셋트(111)에 수납된 형태로 상기 웨이퍼 로딩부(110)에 안착될 수 있다. 여기서, 상기 웨이퍼, 반도체 소자 및 테두리 등은 이미 위에서 상세히 설명하였으므로, 설명을 생략하기로 한다.
상기 웨이퍼 가공부(120)는 상기 웨이퍼중 반도체 소자와 테두리 사이의 영역에 가공 영역을 형성한다. 일례로, 상기 웨이퍼 가공부(120)는 웨이퍼 지지부(121)와, 웨이퍼 가공 툴(122)로 이루어질 수 있다. 상기 웨이퍼 지지부(121)는 웨이퍼의 하면을 지지한다. 또한, 상기 웨이퍼 가공부(120)는 웨이퍼의 상면 즉, 반도체 소자와 테두리 사이의 영역에 요홈을 형성하거나, 또는 테두리를 절단하여 절단면을 형성한다. 여기서도 상기 요홈 및 절단면은 이미 위에서 설명하였으므로 설명을 생략한다. 상기와 같은 웨이퍼 가공 툴(122)에 의해 웨이퍼의 상면에는 평면에서 보았을 때 대략 원형의 수직 요홈 또는 원형의 수직 절단면이 형성될 수 있다. 여기서, 상기 웨이퍼 가공 툴(122)은 레이저빔, 이온빔, 워터젯, 다이아몬드휠 및 그 등가물 중에서 선택된 어느 하나일 수 있으며, 그 종류를 한정하는 것은 아니다. 더불어, 상기와 같은 웨이퍼 가공 툴(122)은 당업자가 본 명세서를 읽어보면 실시할 수 있을 정도이므로, 더 이상의 기구적 구조 및 동작 원리에 대한 설명은 생략하도록 한다.
상기 웨이퍼 테이핑부(130)는 상기 웨이퍼중 반도체 소자가 형성된 면에 테이프(5)를 접착한다. 마찬가지로 상기 테이프(5) 역시 위에서 설명하였으므로, 설명을 생략한다. 일례로, 상기 웨이퍼 테이핑부(130)는 웨이퍼 지지부(131)와 테이프 부착 툴(132)로 이루어질 수 있다. 상기 웨이퍼 지지부(131)는 웨이퍼의 하면을 지지한다. 또한, 상기 테이프 부착 툴(132)은 웨이퍼의 상면 즉, 반도체 소자가 형성된 면에 접착성이 있는 테이프(5)를 부착하는 역할을 한다. 여기서, 상기와 같은 웨이퍼 테이핑부(130)는 당업자가 본 명세서를 읽어보면 실시할 수 있을 정도이므로, 더 이상의 기구적 구조 및 동작 원리에 대한 설명은 생략한다.
상기 제1이송부(150)는 상기 웨이퍼 로딩부(110), 상기 웨이퍼 가공부(120) 및 상기 웨이퍼 테이핑부(130)의 사이에 설치되어 있다. 즉, 상기 제1이송부(150)는 상기 웨이퍼 로딩부(110)와 상기 웨이퍼 테이핑부(130)의 사이에 위치된 동시에, 상기 웨이퍼 가공부(120)와 평행을 이룬다. 이러한 웨이퍼 로딩부(110)는 웨이퍼를 픽업하여 이송시킬 수 있는 통상의 로봇 또는 그 등가물로 구현될 수 있으며, 여기서 그 종류를 한정하는 것은 아니다. 더불어, 상기와 같은 제1이송부(150) 역시 당업자가 본 명세서를 읽어보면 실시할 수 있을 정도이므로, 더 이상의 기구적 구조 및 동작 원리에 대한 설명은 생략한다.
상기와 같이 테이핑이 완료된 웨이퍼는 제1대기부(141)와 제2대기부(142)로 순차 이송된다. 물론, 상기 웨이퍼 테이핑부(130)로부터 제1대기부(141)로는 제1이송부(150)에 의해 웨이퍼가 이송된다. 이때, 상기 제1이송부(150)에 의해 웨이퍼는 대략 180°회전된 상태로 웨이퍼 테이핑부(130)에서 제1대기부(141)로 이송된다. 즉, 상기 제1이송부(150)는 관절이 있는 통상의 로봇 구조이기 때문에 상기 웨이퍼를 대략 180°회전시켜 이송시킬 수 있다. 한편 상기 제1대기부(141) 위의 웨이퍼는 다시 제2이송부(190)에 의해 제2대기부(142)로 이송된다. 마찬가지로 상기 제2이송부(190) 역시 통상의 로봇 또는 그 등가물로 구현될 수 있으며, 여기서 그 종류를 한정하는 것은 아니다. 상기 제1이송부(150)와 상기 제2이송부(190)는 평행한 위치에 설치되어 있으며, 상기 제2이송부(190)는 상기 웨이퍼 백그라인딩부(160)와도 평행을 이룬다. 마찬가지로, 상기와 같은 제2이송부(190) 역시 당업자가 본 명세서를 읽어보면 실시할 수 있을 정도이므로, 더 이상의 기구적 구조 및 동작 원리에 대한 설명은 생략한다.
상기 웨이퍼 백그라인딩부(160)는 상기 웨이퍼중 반도체 소자가 형성된 면의 반대면인 후면을 그라인딩하여 제거한다. 이러한 백그라인딩부(160)는 회전 다이(160a), 지지 다이(161~164) 및 백그라인딩 툴(165,166)로 이루어져 있다. 상기 회전 다이(160a)는 회전축을 중심으로 소정 방향으로 회전한다. 상기 지지 다이(161~164)는 상기 회전 다이(160a) 위에 4개가 설치되어 있으며, 웨이퍼를 일정시간 대기시키거나 백그라인딩되도록 하는 역할을 한다. 즉, 상기 지지 다이는 제1지지 다이(161), 제2지지 다이(162), 제3지지 다이(163) 및 제4지지 다이(164)가 시계 방향으로 소정 간격 이격되어 형성되어 있다. 더불어, 상기 제2지지 다이(162) 및 제3지지 다이(163) 위에는 제1백그라인딩 툴(165) 및 제2백그라인딩 툴(165)이 설치되어 있다. 더불어, 상기 제1,2백그라인딩 툴(165,166)에는 당연히 그라인딩 휠이 장착되어 있다.
먼저, 제2이송부(150)가 제2대기부(142)로부터 웨이퍼를 픽업하여 상기 제1지지 다이(161)에 안착시킨다. 그러면, 상기 회전 다이(160a)는 대략 90°회전한다. 이어서, 상부에 설치된 제1백그라인딩 툴(165)이 하강하여 웨이퍼의 후면을 일정 두께만큼 그라인딩한다. 상기와 같은 방식으로 회전부가 90° 더 회전하면 이제는 제2백그라인딩 툴(166)이 하강하여 웨이퍼의 나머지 후면을 백그라인딩하여 제거한다. 이어서, 상기 회전부가 90°더 회전하면 제2이송부(190)가 웨이퍼를 픽업하여 웨이퍼 클리닝부(170)로 이송한다. 여기서 상기 회전 다이(160a), 지지 다이(161~164) 및 백그라인딩 툴(165,166)은 당업자에게 주지된 기술이므로 자세한 구조 및 동작의 설명은 생략한다.
상기 웨이퍼 클리닝부(170)는 상기 웨이퍼의 백그라인딩 공정중 발생할 수 있는 각종 파티클 및 오염물을 제거한다. 물론, 상기 웨이퍼 백그라인딩부(160)로부터 상기 클리닝부(170)로의 웨이퍼 이송은 제2이송부(190)에 의해 이루어진다. 상기 클리닝은 탈이온수를 웨이퍼 표면에 강하게 분사하여 이루어질 수 있다. 여기서, 웨이퍼의 클리닝은 다양한 방법을 이용하여 수행될 수 있으므로, 여기서 그 방법을 한정하는 것은 아니다. 더불어, 상기와 같은 웨이퍼 클리닝부(170) 역시 당업자가 본 명세서를 읽어보면 실시할 수 있을 정도이므로, 더 이상의 기구적 구조 및 동작 원리에 대한 설명은 생략한다.
한편, 상기와 같이 클리닝된 웨이퍼는 다시 제2이송부(190)에 의해 제1대기부(141)로 이송된다. 이때, 상기 웨이퍼는 제2이송부(190)에 의해 원래의 위치인 180°회전하여 제1대기부(141)에 위치된다.
상기 언로딩부(180)는 상기 웨이퍼가 언로딩될 수 있도록 웨이퍼 카셋트(181)가 위치될 수 있다. 즉, 상기 제1대기부(141)에 위치된 웨이퍼는 제1이송부(150)에 의해 언로딩부(180)에 위치된 웨이퍼 카셋트(181)에 차례로 수납된다.
이상에서 설명한 것은 본 발명에 따른 웨이퍼의 가공 방법 및 이를 위한 장치를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1은 종래 기술에 따른 웨이퍼의 가공 방법을 도시한 부분 단면도이다.
도 2는 본 발명에 따른 웨이퍼의 가공 방법을 도시한 순서도이다.
도 3a 및 도 3b는 본 발명에 따른 웨이퍼의 가공 방법을 도시한 부분 단면도이다.
도 4a 및 도 4b는 본 발명에 따른 웨이퍼 가공 장치를 도시한 사시도 및 평면도이다.
도 5는 본 발명에 따른 웨이퍼 가공 장치에서 웨이퍼의 이송 경로를 도시한 모식도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
1; 웨이퍼 1a; 요홈
1b; 절단면 2; 테두리
3; 반도체 소자 4; 그라인딩 휠
5; 테이프
100; 본 발명에 따른 웨이퍼 가공 장치
110; 웨이퍼 로딩부 111; 웨이퍼 카셋트
120; 웨이퍼 가공부 121; 웨이퍼 지지부
122; 웨이퍼 가공 툴 130; 웨이퍼 테이핑부
131; 웨이퍼 지지부 132; 테이프 부착 툴
141; 제1대기부 142; 제2대기부
150; 제1이송부 160; 웨이퍼 백그라인딩부
160a; 회전 다이 161~164;지지 다이
165, 166; 백그라인딩 툴 170; 웨이퍼 클리닝부
180; 웨이퍼 언로딩부 181; 웨이퍼 카셋트
190; 제2이송부

Claims (10)

  1. 내측에 다수의 반도체 소자가 형성되고, 외측에 테두리가 형성된 웨이퍼를 로딩하는 웨이퍼 로딩 단계;
    상기 웨이퍼중 반도체 소자와 테두리 사이의 영역을 가공하는 웨이퍼 가공 단계;
    상기 웨이퍼중 반도체 소자가 형성된 면에 테이프를 접착하는 웨이퍼 테이핑 단계;
    상기 웨이퍼중 반도체 소자가 형성된 면의 반대면을 그라인딩하여 제거하는 웨이퍼 백그라인딩 단계;
    상기 웨이퍼를 클리닝하는 웨이퍼 클리닝 단계; 및,
    상기 웨이퍼를 언로딩하는 웨이퍼 언로딩 단계를 포함하여 이루어진 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제 1 항에 있어서,
    상기 웨이퍼 가공 단계는 상기 웨이퍼중 반도체 소자와 테두리 사이의 영역에 요홈을 형성하여 이루어짐을 특징으로 하는 웨이퍼의 가공 방법.
  3. 제 1 항에 있어서,
    상기 웨이퍼 가공 단계는 상기 웨이퍼중 반도체 소자의 외측에 존재하는 테 두리를 수직 방향으로 절단 및 제거하여 이루어짐을 특징으로 하는 웨이퍼의 가공 방법.
  4. 제 1 항에 있어서,
    상기 웨이퍼 가공 단계는 레이저빔, 이온빔, 워터젯 및 다이아몬드휠 중에서 선택된 어느 하나로 수행됨을 특징으로 하는 웨이퍼의 가공 방법.
  5. 내측에 다수의 반도체 소자가 형성되고, 외측에 테두리가 형성된 웨이퍼를 로딩하는 웨이퍼 로딩부;
    상기 웨이퍼 로딩부의 일측에 설치되어, 상기 웨이퍼중 반도체 소자와 테두리 사이의 영역에 가공 영역을 형성하는 웨이퍼 가공부;
    상기 웨이퍼 가공부의 일측에 설치되어, 상기 웨이퍼중 반도체 소자가 형성된 면에 테이프를 접착하는 웨이퍼 테이핑부;
    상기 웨이퍼 로딩부, 상기 웨이퍼 가공부 및 상기 웨이퍼 테이핑부 사이에 설치되어, 상기 웨이퍼를 순차 이송하는 제1이송부;
    상기 웨이퍼 테이핑부의 일측에 설치되어, 상기 웨이퍼중 반도체 소자가 형성된 면의 반대면인 후면을 그라인딩하는 웨이퍼 백그라인딩부;
    상기 웨이퍼 백그라인딩부의 일측에 설치되어, 상기 웨이퍼를 클리닝하는 웨이퍼 클리닝부;
    상기 웨이퍼 클리닝부의 일측에 설치되어, 상기 웨이퍼를 언로딩하는 웨이퍼 언로딩부; 및,
    상기 웨이퍼 백그라인딩부 및 상기 웨이퍼 클리닝부 사이에 설치되어, 상기 웨이퍼를 순차 이송하는 제2이송부를 포함하여 이루어진 것을 특징으로 하는 웨이퍼의 가공 장치.
  6. 제 5 항에 있어서,
    상기 웨이퍼 가공부는 하부에서 웨이퍼를 지지하는 웨이퍼 지지부가 구비되고, 상부에서 웨이퍼중 반도체 소자와 테두리 사이의 영역에 요홈을 형성하거나, 테두리를 절단하는 웨이퍼 가공 툴이 구비된 것을 특징으로 하는 웨이퍼 가공 장치.
  7. 제 6 항에 있어서,
    상기 웨이퍼 가공 툴은 레이저빔, 이온빔, 워터젯 및 다이아몬드휠 중에서 선택된 어느 하나인 것을 특징으로 하는 웨이퍼의 가공 장치.
  8. 제 5 항에 있어서,
    상기 웨이퍼 테이핑부는 하부에서 제1이송부에 의해 이송된 웨이퍼를 지지하는 웨이퍼 지지부가 구비되고, 상부에서 반도체 소자가 형성된 면에 테이프를 부착하는 테이프 부착 툴이 구비된 것을 특징으로 하는 웨이퍼 가공 장치.
  9. 제 5 항에 있어서,
    상기 웨이퍼 테이핑부와 상기 제2이송부 사이에 설치되어, 웨이퍼 테이핑부로부터 제1이송부에 의해 웨이퍼가 이송되어 대기하거나, 웨이퍼 클리닝부로부터 제2이송부에 의해 웨이퍼가 이송되어 대기하는 제1대기부가 구비되고,
    상기 제2이송부와 상기 웨이퍼 백그라인딩부 사이에 설치되어, 제1대기부로부터 제2이송부에 의해 웨이퍼가 이송되어 대기하는 제2대기부가 구비되며,
    상기 웨이퍼 클리닝부로부터 이송되어 제1대기부 위에 대기되는 웨이퍼는 제1이송부에 의해 웨이퍼 언로딩부로 전달됨을 특징으로 하는 웨이퍼 가공 장치.
  10. 제 5 항에 있어서,
    상기 웨이퍼 그라인딩부는
    회전축을 중심으로 회전하는 회전 다이;
    상기 회전 다이 위에 설치되어 웨이퍼를 대기시키거나 백그라인딩되도록 하는 다수의 지지 다이; 및,
    상기 다수의 지지 다이중 적어도 하나의 지지 다이와 대응하는 상부에 설치되어 웨이퍼를 백그라인딩하는 백그라인딩 툴을 포함하여 이루어진 것을 특징으로 하는 웨이퍼 가공 장치.
KR1020080011946A 2008-02-05 2008-02-05 웨이퍼의 가공 방법 및 이를 위한 장치 KR100945604B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080011946A KR100945604B1 (ko) 2008-02-05 2008-02-05 웨이퍼의 가공 방법 및 이를 위한 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080011946A KR100945604B1 (ko) 2008-02-05 2008-02-05 웨이퍼의 가공 방법 및 이를 위한 장치

Publications (2)

Publication Number Publication Date
KR20090085969A true KR20090085969A (ko) 2009-08-10
KR100945604B1 KR100945604B1 (ko) 2010-03-04

Family

ID=41205768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080011946A KR100945604B1 (ko) 2008-02-05 2008-02-05 웨이퍼의 가공 방법 및 이를 위한 장치

Country Status (1)

Country Link
KR (1) KR100945604B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947706B1 (ko) * 2009-08-11 2010-03-16 주식회사 엔티에스 본딩 유닛과 연마 유닛을 포함하는 기판 가공 장치
JP2017193010A (ja) * 2016-04-20 2017-10-26 株式会社ディスコ 研削方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003892A (ja) * 1998-04-13 2000-01-07 Mitsui Chemicals Inc 半導体ウエハの製造方法
JP4565977B2 (ja) * 2004-11-25 2010-10-20 株式会社東京精密 フィルム剥離方法およびフィルム剥離装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947706B1 (ko) * 2009-08-11 2010-03-16 주식회사 엔티에스 본딩 유닛과 연마 유닛을 포함하는 기판 가공 장치
JP2017193010A (ja) * 2016-04-20 2017-10-26 株式会社ディスコ 研削方法

Also Published As

Publication number Publication date
KR100945604B1 (ko) 2010-03-04

Similar Documents

Publication Publication Date Title
JP5619559B2 (ja) 加工装置
JP5430975B2 (ja) ワーク加工方法およびワーク加工装置
TWI790319B (zh) 基板處理系統及基板處理方法
JP7229353B2 (ja) 分離装置及び分離方法
JP2010194680A (ja) ワーク加工方法およびワーク加工装置
JP5731158B2 (ja) 加工装置
TW201909322A (zh) 在線系統
WO2003058697A1 (fr) Procede de fabrication d&#39;une microplaquete semi-conductrice
JP2011035281A (ja) ワーク収納機構および研削装置
JP2011054808A (ja) ウエーハの加工方法及び該加工方法により加工されたウエーハ
KR100945604B1 (ko) 웨이퍼의 가공 방법 및 이를 위한 장치
JP2006054388A (ja) 被加工物搬送装置，スピンナー洗浄装置，研削装置，被加工物搬送方法
JP5345457B2 (ja) 研削装置
JP7412131B2 (ja) 基板処理方法及び基板処理システム
JP2000332097A (ja) ウェーハ収納キャリア及びウェーハ搬送装置及びウェーハ搬送方法
JP6074154B2 (ja) 加工装置
JP2001223202A (ja) 半導体ウエハの薄層化方法および半導体ウエハの裏面研削装置
JP5385519B2 (ja) 面取り機能つき洗浄装置
JP2000208593A (ja) 搬送装置及びそれを用いた研削装置並びに搬送方法
JPH09223680A (ja) エッチング機能付き研磨装置
KR100884939B1 (ko) 웨이퍼 연마장치
TW202018794A (zh) 基板處理系統及基板處理方法
JP3240007U (ja) 加工装置
JP7182480B2 (ja) 加工装置及び加工方法
TWI759595B (zh) 基板處理系統及基板處理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140128

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160125

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190110

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200110

Year of fee payment: 11