KR20090085969A - Processing method of wafer and device therefor - Google Patents

Processing method of wafer and device therefor Download PDF

Info

Publication number
KR20090085969A
KR20090085969A KR1020080011946A KR20080011946A KR20090085969A KR 20090085969 A KR20090085969 A KR 20090085969A KR 1020080011946 A KR1020080011946 A KR 1020080011946A KR 20080011946 A KR20080011946 A KR 20080011946A KR 20090085969 A KR20090085969 A KR 20090085969A
Authority
KR
South Korea
Prior art keywords
wafer
unit
processing
semiconductor element
edge
Prior art date
Application number
KR1020080011946A
Other languages
Korean (ko)
Other versions
KR100945604B1 (en
Inventor
이동헌
송재진
최정규
이종홍
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR1020080011946A priority Critical patent/KR100945604B1/en
Publication of KR20090085969A publication Critical patent/KR20090085969A/en
Application granted granted Critical
Publication of KR100945604B1 publication Critical patent/KR100945604B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers

Abstract

A method and a device for processing a wafer are provided to prevent a crack and chipping of an edge of a wafer in a back grinding process by forming a concave groove in the edge of the wafer. A wafer is loaded in a wafer loading part(110). A semiconductor device is formed on a whole surface of the wafer. A wafer processing part(120) forms a processing region between an edge and the semiconductor device of the wafer. A wafer taping part(130) attaches a tape on the whole surface of the wafer. A first transfer part(150) successively transfers the wafer to the wafer loading part, the wafer processing part, and the wafer taping part. A wafer back grinding part(160) grinds a rear surface of the wafer. A wafer cleaning part(170) cleans the wafer. A wafer unloading part(180) unloads the wafer. A second transfer part(190) successively transfers the wafer to the wafer back grinding part and the wafer cleaning part.

Description

웨이퍼의 가공 방법 및 이를 위한 장치{PROCESSING METHOD OF WAFER AND DEVICE THEREFOR}Wafer processing method and apparatus therefor {PROCESSING METHOD OF WAFER AND DEVICE THEREFOR}

본 발명은 웨이퍼의 가공 방법 및 이를 위한 장치에 관한 것이다.The present invention relates to a method of processing a wafer and an apparatus therefor.

일반적으로 잉곳(ingot)으로부터 절단된 웨이퍼는 테두리가 둥글게 연마되는 에지 그라인딩(edge grinding) 공정을 거치게 된다. 이러한 에지 그라인딩 공정은 반도체 소자의 제조 공정시 웨이퍼의 깨짐 현상 등을 줄이는 역할을 한다.In general, a wafer cut from an ingot is subjected to an edge grinding process in which a rim is rounded. The edge grinding process serves to reduce wafer breakage during the manufacturing process of the semiconductor device.

한편, 반도체 소자의 제조 공정 완료 후에는 반도체 패키지의 두께를 더욱 얇게 하기 위해 상기 웨이퍼의 불필요한 영역인 후면을 그라인딩하여 제거한다. 즉, 웨이퍼에서 실제로 반도체 소자가 형성되는 영역은 전체 두께중 표면 근처이기 때문에, 나머지 불필요한 영역을 최대한 제거함으로써, 반도체 패키지의 두께가 최소화되도록 한다.On the other hand, after completion of the manufacturing process of the semiconductor device, in order to further reduce the thickness of the semiconductor package, the back surface, which is an unnecessary area of the wafer, is removed by grinding. That is, since the area where the semiconductor element is actually formed on the wafer is near the surface of the entire thickness, the remaining unnecessary area is removed as much as possible, thereby minimizing the thickness of the semiconductor package.

도 1을 참조하면 종래 기술에 따른 웨이퍼의 가공 방법이 도시되어 있다.Referring to FIG. 1, a method of processing a wafer according to the prior art is illustrated.

도시된 바와 같이 백그라인딩 전의 웨이퍼(1')는 에지 그라인딩에 의해 테두리(2')가 대략 둥근 형태를 한다. 이러한 웨이퍼(1')중 반도체 소자(3')는 표면에만 형성되어 있으므로, 후면을 일정 두께만큼 백그라인딩하여 두께가 얇아지도록 한다. 이러한 백그라인딩은 대략 80~300㎛ 정도를 그라인딩 휠(4')로 연마하여 이루어진다. 도면중 미설명 부호 5'는 반도체 소자(3')를 보호하기 위한 테이프이다.As shown, the wafer 1 'before backgrinding has an approximately rounded edge 2' by edge grinding. Since the semiconductor element 3 ′ of the wafer 1 ′ is formed only on the surface, the back surface of the wafer 1 ′ is ground by a predetermined thickness so that the thickness becomes thin. Such backgrinding is performed by grinding the grinding wheel 4 'about 80-300 mu m. In the figure, reference numeral 5 'denotes a tape for protecting the semiconductor element 3'.

그런데, 상기 백그라인딩 공정을 진행함에 따라 상기 웨이퍼의 테두리는 점차 날카로운 형태를 하게 된다. 따라서, 상기 날카로운 부분을 통해 웨이퍼의 치핑(chipping), 크랙(crack) 및 파손(damage) 현상이 발생하기 쉬워진다. 또한, 이와 같은 치핑, 크랙 및 파손 현상은 웨이퍼의 테두리에서 웨이퍼의 내측 영역으로 전달 및 전파되기 쉽다. 즉, 웨이퍼의 백그라인딩 공정시 테두리에서 발생하는 파손 현상으로 웨이퍼의 전체가 파손되는 경우도 있다. 다르게 표현하면, 에지 그라인딩으로 둥근 형태를 하는 웨이퍼의 테두리는 반도체 소자 제조 공정중 웨이퍼의 테두리 손상을 방지하는 역할을 하지만, 웨이퍼의 백그라인딩 공정중에는 상기 웨이퍼의 테두리가 날카로운 형태가 되어 오히려 웨이퍼를 손상시키는 원인이 되고 있다.However, as the backgrinding process proceeds, the edge of the wafer gradually becomes sharp. Therefore, chipping, cracking and damage of the wafer are likely to occur through the sharp portion. In addition, such chipping, cracking, and breakage phenomena tend to be transferred and propagated from the edge of the wafer to the inner region of the wafer. In other words, the entire wafer may be damaged due to breakage occurring at the edge during the backgrinding process of the wafer. In other words, the edge of the wafer, which is rounded by edge grinding, prevents the edge damage of the wafer during the semiconductor device manufacturing process, but the edge of the wafer becomes sharp during the backgrinding process of the wafer, rather damaging the wafer. It is the cause of letting.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 웨이퍼의 테두리 내측 영역에 미리 요홈을 형성하여 둠으로써, 백그라인딩중 웨이퍼 테두리의 치핑, 크랙 및 손상 현상이 발생한다고 해도 이러한 현상이 웨이퍼의 내측 영역으로 전달 및 전파되지 않도록 한 웨이퍼의 가공 방법 및 이를 위한 장치를 제공하는데 있다.The present invention is to overcome the above-mentioned conventional problems, the object of the present invention is to form a groove in the inner edge region of the wafer in advance, even if chipping, cracking and damage of the wafer edge occurs during backgrinding The present invention provides a method of processing a wafer and an apparatus therefor, in which the phenomenon is not transferred and propagated to an inner region of the wafer.

상기한 목적을 달성하기 위해 본 발명에 의한 웨이퍼의 가공 방법은 내측에 다수의 반도체 소자가 형성되고, 외측에 테두리가 형성된 웨이퍼를 로딩하는 웨이퍼 로딩 단계; 상기 웨이퍼중 반도체 소자와 테두리 사이의 영역을 가공하는 웨이퍼 가공 단계; 상기 웨이퍼중 반도체 소자가 형성된 면에 테이프를 접착하는 웨이퍼 테이핑 단계; 상기 웨이퍼중 반도체 소자가 형성된 면의 반대면을 그라인딩하여 제거하는 웨이퍼 백그라인딩 단계; 상기 웨이퍼를 클리닝하는 웨이퍼 클리닝 단계; 및, 상기 웨이퍼를 언로딩하는 웨이퍼 언로딩 단계를 포함한다.In order to achieve the above object, a wafer processing method according to the present invention includes a wafer loading step of loading a wafer having a plurality of semiconductor elements formed therein and an outer edge formed therein; A wafer processing step of processing a region between the semiconductor element and the edge of the wafer; A wafer taping step of adhering a tape to a surface of the wafer on which a semiconductor element is formed; A wafer backgrinding step of grinding and removing the opposite surface of the wafer on which the semiconductor element is formed; A wafer cleaning step of cleaning the wafer; And a wafer unloading step of unloading the wafer.

상기 웨이퍼 가공 단계는 상기 웨이퍼중 반도체 소자와 테두리 사이의 영역에 요홈을 형성하여 이루어질 수 있다.The wafer processing step may be performed by forming grooves in a region between the semiconductor element and the edge of the wafer.

상기 웨이퍼 가공 단계는 상기 웨이퍼중 반도체 소자의 외측에 존재하는 테두리를 수직 방향으로 절단 및 제거하여 이루어질 수 있다.The wafer processing step may be performed by cutting and removing an edge existing on the outside of the semiconductor element in the wafer in a vertical direction.

상기 웨이퍼 가공 단계는 레이저빔, 이온빔, 워터젯 및 다이아몬드휠 중에서 선택된 어느 하나로 수행될 수 있다.The wafer processing step may be performed by any one selected from among laser beam, ion beam, water jet, and diamond wheel.

상기한 목적을 달성하기 위해 본 발명에 의한 웨이퍼의 가공 장치는 내측에 다수의 반도체 소자가 형성되고, 외측에 테두리가 형성된 웨이퍼를 로딩하는 웨이퍼 로딩부; 상기 웨이퍼 로딩부의 일측에 설치되어, 상기 웨이퍼중 반도체 소자와 테두리 사이의 영역에 가공 영역을 형성하는 웨이퍼 가공부; 상기 웨이퍼 가공부의 일측에 설치되어, 상기 웨이퍼중 반도체 소자가 형성된 면에 테이프를 접착하는 웨이퍼 테이핑부; 상기 웨이퍼 로딩부, 상기 웨이퍼 가공부 및 상기 웨이퍼 테이핑부 사이에 설치되어, 상기 웨이퍼를 순차 이송하는 제1이송부; 상기 웨이퍼 테이핑부의 일측에 설치되어, 상기 웨이퍼중 반도체 소자가 형성된 면의 반대면인 후면을 그라인딩하는 웨이퍼 백그라인딩부; 상기 웨이퍼 백그라인딩부의 일측에 설치되어, 상기 웨이퍼를 클리닝하는 웨이퍼 클리닝부; 상기 웨이퍼 클리닝부의 일측에 설치되어, 상기 웨이퍼를 언로딩하는 웨이퍼 언로딩부; 및, 상기 웨이퍼 백그라인딩부 및 상기 웨이퍼 클리닝부 사이에 설치되어, 상기 웨이퍼를 순차 이송하는 제2이송부를 포함한다.In order to achieve the above object, a wafer processing apparatus according to the present invention includes a wafer loading unit configured to load a wafer having a plurality of semiconductor elements formed therein and an outer edge formed therein; A wafer processing unit disposed on one side of the wafer loading unit to form a processing region in a region between the semiconductor element and the edge of the wafer; A wafer taping unit installed at one side of the wafer processing unit and adhering a tape to a surface of the wafer on which a semiconductor element is formed; A first transfer unit disposed between the wafer loading unit, the wafer processing unit, and the wafer taping unit to sequentially transfer the wafer; A wafer backgrinding unit installed at one side of the wafer taping unit to grind a rear surface opposite to a surface on which the semiconductor element is formed; A wafer cleaning unit installed at one side of the wafer backgrinding unit to clean the wafer; A wafer unloading unit installed at one side of the wafer cleaning unit to unload the wafer; And a second transfer unit disposed between the wafer backgrinding unit and the wafer cleaning unit to sequentially transfer the wafer.

상기 웨이퍼 가공부는 하부에서 웨이퍼를 지지하는 웨이퍼 지지부가 구비되고, 상부에서 웨이퍼중 반도체 소자와 테두리 사이의 영역에 요홈을 형성하거나, 테두리를 절단하는 웨이퍼 가공 툴이 구비될 수 있다.The wafer processing unit may include a wafer support unit supporting a wafer at a lower portion thereof, and a wafer processing tool for forming a recess or cutting an edge at an upper portion of the wafer between the semiconductor element and the edge.

상기 웨이퍼 가공 툴은 레이저빔, 이온빔, 워터젯 및 다이아몬드휠 중에서 선택된 어느 하나일 수 있다.The wafer processing tool may be any one selected from among laser beams, ion beams, water jets, and diamond wheels.

상기 웨이퍼 테이핑부는 하부에서 제1이송부에 의해 이송된 웨이퍼를 지지하 는 웨이퍼 지지부가 구비되고, 상부에서 반도체 소자가 형성된 면에 테이프를 부착하는 테이프 부착 툴이 구비될 수 있다.The wafer taping unit may include a wafer support unit supporting a wafer transferred by the first transfer unit at a lower portion thereof, and a tape attaching tool attaching a tape to a surface on which a semiconductor element is formed.

상기 웨이퍼 테이핑부와 상기 제2이송부 사이에 설치되어, 웨이퍼 테이핑부로부터 제1이송부에 의해 웨이퍼가 이송되어 대기하거나, 웨이퍼 클리닝부로부터 제2이송부에 의해 웨이퍼가 이송되어 대기하는 제1대기부가 구비되고, 상기 제2이송부와 상기 웨이퍼 백그라인딩부 사이에 설치되어, 제1대기부로부터 제2이송부에 의해 웨이퍼가 이송되어 대기하는 제2대기부가 구비되며, 상기 웨이퍼 클리닝부로부터 이송되어 제1대기부 위에 대기되는 웨이퍼는 제1이송부에 의해 웨이퍼 언로딩부로 전달될 수 있다.A first waiting portion provided between the wafer taping portion and the second transfer portion, the wafer being transferred from the wafer taping portion to the first transfer portion and waiting, or the wafer waiting portion being transferred from the wafer cleaning portion to the second transfer portion and waiting. And a second waiting part provided between the second transfer part and the wafer backgrinding part and waiting for the wafer to be transferred from the first waiting part to the second transferring part. The wafer waiting on the base may be transferred to the wafer unloading portion by the first transfer portion.

상기 웨이퍼 그라인딩부는 회전축을 중심으로 회전하는 회전 다이; 상기 회전 다이 위에 설치되어 웨이퍼를 대기시키거나 백그라인딩되도록 하는 다수의 지지 다이; 및, 상기 다수의 지지 다이중 적어도 하나의 지지 다이와 대응하는 상부에 설치되어 웨이퍼를 백그라인딩하는 백그라인딩 툴을 포함하여 이루어질 수 있다.The wafer grinding unit includes a rotary die rotating about a rotation axis; A plurality of support dies installed on the rotating die to hold or backgrind the wafer; And a backgrinding tool installed at an upper portion corresponding to at least one support die of the plurality of support dies to backgrind the wafer.

상술한 바와 같이, 본 발명에 따른 웨이퍼의 가공 방법 및 이를 위한 장치는 웨이퍼중 반도체 소자의 외측과 테두리 사이에 미리 요홈을 가공해 놓거나 또는 테두리를 수직 방향으로 절단하여 제거해 놓음으로써, 백그라인딩 공정중 웨이퍼 둘레의 치핑, 크랙 및 손상 현상을 방지할 수 있게 된다.As described above, the wafer processing method and the device therefor according to the present invention are processed in the back grinding process by processing the grooves in advance between the outside and the edge of the semiconductor element of the wafer or by cutting the edge in a vertical direction to remove it. This prevents chipping, cracking and damage around the wafer.

또한, 본 발명은 웨이퍼 테두리의 손상 현상이 방지됨으로써, 이러한 손상에 의해 웨이퍼의 내부 영역 즉, 반도체 소자까지 파손되는 현상도 방지할 수 있게 된 다.In addition, the present invention can prevent the damage of the wafer edge, thereby preventing the damage to the internal region of the wafer, that is, even the semiconductor element.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.

도 2는 본 발명에 따른 웨이퍼의 가공 방법을 도시한 순서도이다. 또한, 도 3a 및 도 3b는 본 발명에 따른 웨이퍼의 가공 방법을 도시한 부분 단면도이다.2 is a flowchart illustrating a method of processing a wafer according to the present invention. 3A and 3B are partial cross-sectional views illustrating a method of processing a wafer according to the present invention.

도 2에 도시된 바와 같이 본 발명에 따른 웨이퍼의 가공 방법은 웨이퍼 로딩 단계(S1), 웨이퍼 가공 단계(S2), 웨이퍼 테이핑 단계(S3), 웨이퍼 백그라인딩 단계(S4), 웨이퍼 클리닝 단계(S5) 및 웨이퍼 언로딩 단계(S6)를 포함한다. As shown in FIG. 2, the wafer processing method according to the present invention includes a wafer loading step S1, a wafer processing step S2, a wafer taping step S3, a wafer backgrinding step S4, and a wafer cleaning step S5. ) And wafer unloading step (S6).

상기 웨이퍼 로딩 단계(S1)는 내측에 다수의 반도체 소자(3)가 형성되고, 외측에 둥근 형태의 테두리(2)가 형성된 웨이퍼(1)를 구비하여 이루어진다. 물론, 이러한 웨이퍼(1)는 도시되지 않은 웨이퍼 카셋트에 담겨진 형태로 제공될 수 있다. The wafer loading step S1 includes a wafer 1 having a plurality of semiconductor elements 3 formed therein and a rounded edge 2 formed on the outside thereof. Of course, such a wafer 1 may be provided in a form contained in a wafer cassette (not shown).

상기 웨이퍼 가공 단계(S2)는 상기 웨이퍼(1)중 반도체 소자(3)와 테두리(2) 사이의 영역을 가공하여 이루어진다. 이러한 웨이퍼(1)의 가공은 웨이퍼(1)중에서 반도체 소자(3)와 테두리(2) 사이에 일정 깊이의 요홈(1a)을 형성하거나, 또는 웨이퍼(1)중에서 반도체 소자(3)의 외측인 테두리(2)를 수직 방향으로 평평하게 절단한 절단면(1b)을 형성하는 두가지 방법이 가능하다. 더불어, 상기와 같은 수직 방향의 요홈(1a) 또는 수직 방향의 평평한 절단면(1b)은 레이저빔, 이온빔, 워터젯, 다이아몬드휠 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. The wafer processing step S2 is performed by processing an area between the semiconductor element 3 and the edge 2 of the wafer 1. Such processing of the wafer 1 forms grooves 1a having a predetermined depth between the semiconductor element 3 and the edge 2 in the wafer 1, or outside the semiconductor element 3 in the wafer 1. Two methods are possible for forming the cut surface 1b in which the edge 2 is cut flat in the vertical direction. In addition, the vertical groove 1a in the vertical direction or the flat cutting surface 1b in the vertical direction may be formed of any one selected from a laser beam, an ion beam, a waterjet, a diamond wheel, and the like, but the present invention is not limited thereto. no.

상기 웨이퍼 테이핑 단계(S3)는 상기 웨이퍼(1)중에서 반도체 소자(3)가 형성된 면에 테이프(5)를 접착하여 이루어진다. 즉, 웨이퍼(1)의 백그라인딩 공정에서 상기 반도체 소자(3)가 형성된 면이 외부의 물리적, 기계적 충격으로부터 보호될 수 있도록 상기 반도체 소자(3)가 형성된 면에 일정 두께의 테이프(5)를 부착한다. 이러한 테이프의 부착은 수작업 또는 자동화가 가능하다.The wafer taping step S3 is performed by adhering the tape 5 to the surface on which the semiconductor element 3 is formed in the wafer 1. That is, in the backgrinding process of the wafer 1, a tape 5 having a predetermined thickness is formed on a surface on which the semiconductor device 3 is formed so that the surface on which the semiconductor device 3 is formed can be protected from external physical and mechanical shocks. Attach. The attachment of these tapes can be manual or automated.

상기 웨이퍼 백그라인딩 단계(S4)는 상기 웨이퍼(1)중에서 반도체 소자(3)가 형성된 면의 반대면을 일정 두께로 백그라인딩하여 이루어진다. The wafer backgrinding step S4 is performed by backgrinding the surface opposite to the surface on which the semiconductor device 3 is formed in the wafer 1 to a predetermined thickness.

일례로, 도 3a에 도시된 바와 같이 웨이퍼(1) 중에서 반도체 소자(3)와 테두리(2) 사이에 일정 깊이의 요홈(1a)이 형성된 웨이퍼(1)를 백그라인딩할 수 있다. 웨이퍼(1)의 후면을 그라인딩 휠(4)로 일정 두께만큼 백그라인딩하는데, 이때 수직 방향의 요홈(1a)에 의해 웨이퍼(1)의 테두리(2)가 자연스럽게 제거된다. 물론, 상기 요홈(1a)은 반도체 소자(3)가 형성된 면과 수직을 이룸으로써, 웨이퍼(1)의 둘레가 둥근 모양이 아닌 평평한 모양이 된다. 따라서, 웨이퍼(1)의 둘레에 날카로운 부분이 없기 때문에 치핑, 크랙 및 손상 현상이 발생하지 않게 된다.For example, as illustrated in FIG. 3A, the wafer 1 having the groove 1a having a predetermined depth formed between the semiconductor element 3 and the edge 2 of the wafer 1 may be back ground. The back surface of the wafer 1 is backgrinded with a grinding wheel 4 by a predetermined thickness, at which time the edge 2 of the wafer 1 is naturally removed by the vertical groove 1a. Of course, the groove 1a is perpendicular to the surface on which the semiconductor element 3 is formed, so that the circumference of the wafer 1 becomes flat rather than round. Therefore, there is no sharp portion around the wafer 1, so that chipping, cracking and damage do not occur.

다른례로, 도 3b에 도시된 바와 같이 웨이퍼(1) 중에서 반도체 소자(3)와 테두리(2) 사이에 수직 방향으로 평평한 절단면(1b)이 형성된 웨이퍼(1)를 백그라인딩할 수 있다. 웨이퍼(1)의 후면을 그라인딩 휠(4)로 일정 두께만큼 그라인딩하는데, 이때 상기 웨이퍼(1)의 둘레는 이미 평평한 절단면(1b)을 이루기 때문에 날카 로운 영역이 형성되지 않는다. 따라서, 웨이퍼(1)의 둘레에 날카로운 부분이 없기 때문에 치핑, 크랙 및 손상 현상이 발생하지 않게 된다.As another example, as illustrated in FIG. 3B, the wafer 1 having the flat cut surface 1b formed in the vertical direction between the semiconductor element 3 and the edge 2 of the wafer 1 may be back ground. The back surface of the wafer 1 is ground by a grinding wheel 4 by a predetermined thickness, in which the sharp area is not formed because the circumference of the wafer 1 already has a flat cutting surface 1b. Therefore, there is no sharp portion around the wafer 1, so that chipping, cracking and damage do not occur.

상기 웨이퍼 클리닝 단계(S5)는 백그라인딩이 완료된 웨이퍼(1)에서 각종 오염물을 클리닝하여 이루어진다. 이러한 클리닝은 통상의 탈이온수를 웨이퍼(1)에 뿌려서 수행될 수 있으나, 이러한 방법으로 본 발명을 한정하는 것은 아니다. 여기서 ,상기 테이프의 클리닝은 수작업 또는 자동화가 가능하다.The wafer cleaning step S5 is performed by cleaning various contaminants on the wafer 1 on which backgrinding is completed. Such cleaning may be performed by spraying ordinary deionized water onto the wafer 1, but the present invention is not limited to this method. Here, the cleaning of the tape can be performed manually or automated.

상기 웨이퍼 언로딩 단계(S6)는 백그라인딩 및 클리닝이 완료된 웨이퍼(1)를 언로딩하여 이루어진다. 물론, 상기 웨이퍼(1)는 카셋트에 담겨진 형태로 언로딩될 수 있다.The wafer unloading step S6 is performed by unloading the wafer 1 on which backgrinding and cleaning are completed. Of course, the wafer 1 may be unloaded in the form of a cassette.

이와 같이 하여 본 발명에 따른 웨이퍼(1)의 가공 방법은 백그라인딩 이전에 웨이퍼(1)의 테두리(2)에 일정 깊이의 요홈(1a) 또는 평평한 절단면(1b)을 미리 형성하여 놓음으로써, 웨이퍼(1)의 백그라인딩 공정중 테두리(2)에 날카로운 영역이 형성되지 않도록 한다. 따라서, 날카로운 영역에 의한 치핑, 크랙 및 파손 현상이 방지될 뿐만 아니라, 이러한 현상이 웨이퍼(1)의 내측으로 전달되는 현상도 방지된다.In this manner, in the method of processing the wafer 1 according to the present invention, the groove 1a or the flat cut surface 1b having a predetermined depth is formed in advance on the edge 2 of the wafer 1 before backgrinding. In the backgrinding process of (1), sharp edges are not formed on the edge 2. Therefore, not only chipping, cracking, and breakage phenomena caused by sharp areas are prevented, but also such a phenomenon is prevented from being transferred to the inside of the wafer 1.

도 4a 및 도 4b는 본 발명에 따른 웨이퍼 가공 장치를 도시한 사시도 및 평면도이다. 도 5는 본 발명에 따른 웨이퍼 가공 장치에서 웨이퍼의 이송 경로를 도시한 모식도이다.4A and 4B are a perspective view and a plan view of a wafer processing apparatus according to the present invention. 5 is a schematic diagram showing a transfer path of a wafer in the wafer processing apparatus according to the present invention.

도시된 바와 같이 본 발명에 따른 웨이퍼 가공 장치(100)는 웨이퍼 로딩 부(110), 웨이퍼 가공부(120), 웨이퍼 테이핑부(130), 제1이송부(150), 웨이퍼 백그라인딩부(160), 웨이퍼 클리닝부(170), 웨이퍼 언로딩부(180) 및 제2이송부(190)를 포함한다. As illustrated, the wafer processing apparatus 100 according to the present invention includes a wafer loading unit 110, a wafer processing unit 120, a wafer taping unit 130, a first transfer unit 150, and a wafer backgrinding unit 160. , A wafer cleaning unit 170, a wafer unloading unit 180, and a second transfer unit 190.

상기 웨이퍼 로딩부(110)는 내측에 다수의 반도체 소자가 형성되고, 외측에 테두리가 형성된 웨이퍼를 로딩한다. 이러한 상기 웨이퍼는 통상 웨이퍼 카셋트(111)에 수납된 형태로 상기 웨이퍼 로딩부(110)에 안착될 수 있다. 여기서, 상기 웨이퍼, 반도체 소자 및 테두리 등은 이미 위에서 상세히 설명하였으므로, 설명을 생략하기로 한다.The wafer loading unit 110 has a plurality of semiconductor elements formed inside, and loads a wafer having an edge formed outside thereof. The wafer may be seated in the wafer loading unit 110 in a form generally accommodated in the wafer cassette 111. Here, since the wafer, the semiconductor element and the edge have already been described in detail above, description thereof will be omitted.

상기 웨이퍼 가공부(120)는 상기 웨이퍼중 반도체 소자와 테두리 사이의 영역에 가공 영역을 형성한다. 일례로, 상기 웨이퍼 가공부(120)는 웨이퍼 지지부(121)와, 웨이퍼 가공 툴(122)로 이루어질 수 있다. 상기 웨이퍼 지지부(121)는 웨이퍼의 하면을 지지한다. 또한, 상기 웨이퍼 가공부(120)는 웨이퍼의 상면 즉, 반도체 소자와 테두리 사이의 영역에 요홈을 형성하거나, 또는 테두리를 절단하여 절단면을 형성한다. 여기서도 상기 요홈 및 절단면은 이미 위에서 설명하였으므로 설명을 생략한다. 상기와 같은 웨이퍼 가공 툴(122)에 의해 웨이퍼의 상면에는 평면에서 보았을 때 대략 원형의 수직 요홈 또는 원형의 수직 절단면이 형성될 수 있다. 여기서, 상기 웨이퍼 가공 툴(122)은 레이저빔, 이온빔, 워터젯, 다이아몬드휠 및 그 등가물 중에서 선택된 어느 하나일 수 있으며, 그 종류를 한정하는 것은 아니다. 더불어, 상기와 같은 웨이퍼 가공 툴(122)은 당업자가 본 명세서를 읽어보면 실시할 수 있을 정도이므로, 더 이상의 기구적 구조 및 동작 원리에 대한 설명은 생략하도록 한다.The wafer processing unit 120 forms a processing region in a region between the semiconductor element and the edge of the wafer. For example, the wafer processing unit 120 may include a wafer support unit 121 and a wafer processing tool 122. The wafer support part 121 supports the lower surface of the wafer. In addition, the wafer processing unit 120 forms a groove on the upper surface of the wafer, that is, a region between the semiconductor element and the edge, or forms a cut surface by cutting the edge. Here too, the groove and the cut surface have already been described above, and thus description thereof will be omitted. By the wafer processing tool 122 as described above, an approximately circular vertical groove or a circular vertical cutting surface may be formed on the top surface of the wafer. Here, the wafer processing tool 122 may be any one selected from among a laser beam, an ion beam, a water jet, a diamond wheel, and the like, but is not limited thereto. In addition, since the wafer processing tool 122 as described above can be practiced by those skilled in the art, the description of further mechanical structures and operating principles will be omitted.

상기 웨이퍼 테이핑부(130)는 상기 웨이퍼중 반도체 소자가 형성된 면에 테이프(5)를 접착한다. 마찬가지로 상기 테이프(5) 역시 위에서 설명하였으므로, 설명을 생략한다. 일례로, 상기 웨이퍼 테이핑부(130)는 웨이퍼 지지부(131)와 테이프 부착 툴(132)로 이루어질 수 있다. 상기 웨이퍼 지지부(131)는 웨이퍼의 하면을 지지한다. 또한, 상기 테이프 부착 툴(132)은 웨이퍼의 상면 즉, 반도체 소자가 형성된 면에 접착성이 있는 테이프(5)를 부착하는 역할을 한다. 여기서, 상기와 같은 웨이퍼 테이핑부(130)는 당업자가 본 명세서를 읽어보면 실시할 수 있을 정도이므로, 더 이상의 기구적 구조 및 동작 원리에 대한 설명은 생략한다.The wafer taping unit 130 adheres the tape 5 to the surface on which the semiconductor device is formed. Similarly, since the tape 5 is also described above, the description is omitted. For example, the wafer taping unit 130 may include a wafer support 131 and a tape attaching tool 132. The wafer support 131 supports the lower surface of the wafer. In addition, the tape attaching tool 132 serves to attach the adhesive tape 5 to the upper surface of the wafer, that is, the surface on which the semiconductor element is formed. Here, since the wafer taping unit 130 as described above can be practiced by those skilled in the art, the description of the mechanical structure and operation principle will be omitted.

상기 제1이송부(150)는 상기 웨이퍼 로딩부(110), 상기 웨이퍼 가공부(120) 및 상기 웨이퍼 테이핑부(130)의 사이에 설치되어 있다. 즉, 상기 제1이송부(150)는 상기 웨이퍼 로딩부(110)와 상기 웨이퍼 테이핑부(130)의 사이에 위치된 동시에, 상기 웨이퍼 가공부(120)와 평행을 이룬다. 이러한 웨이퍼 로딩부(110)는 웨이퍼를 픽업하여 이송시킬 수 있는 통상의 로봇 또는 그 등가물로 구현될 수 있으며, 여기서 그 종류를 한정하는 것은 아니다. 더불어, 상기와 같은 제1이송부(150) 역시 당업자가 본 명세서를 읽어보면 실시할 수 있을 정도이므로, 더 이상의 기구적 구조 및 동작 원리에 대한 설명은 생략한다.The first transfer part 150 is provided between the wafer loading part 110, the wafer processing part 120, and the wafer taping part 130. That is, the first transfer part 150 is positioned between the wafer loading part 110 and the wafer taping part 130, and is parallel to the wafer processing part 120. The wafer loading unit 110 may be implemented as a conventional robot or its equivalent capable of picking up and transporting a wafer, but is not limited thereto. In addition, since the first transfer unit 150 as described above can be practiced by those skilled in the art, further description of the mechanical structure and operation principle will be omitted.

상기와 같이 테이핑이 완료된 웨이퍼는 제1대기부(141)와 제2대기부(142)로 순차 이송된다. 물론, 상기 웨이퍼 테이핑부(130)로부터 제1대기부(141)로는 제1이송부(150)에 의해 웨이퍼가 이송된다. 이때, 상기 제1이송부(150)에 의해 웨이퍼는 대략 180°회전된 상태로 웨이퍼 테이핑부(130)에서 제1대기부(141)로 이송된다. 즉, 상기 제1이송부(150)는 관절이 있는 통상의 로봇 구조이기 때문에 상기 웨이퍼를 대략 180°회전시켜 이송시킬 수 있다. 한편 상기 제1대기부(141) 위의 웨이퍼는 다시 제2이송부(190)에 의해 제2대기부(142)로 이송된다. 마찬가지로 상기 제2이송부(190) 역시 통상의 로봇 또는 그 등가물로 구현될 수 있으며, 여기서 그 종류를 한정하는 것은 아니다. 상기 제1이송부(150)와 상기 제2이송부(190)는 평행한 위치에 설치되어 있으며, 상기 제2이송부(190)는 상기 웨이퍼 백그라인딩부(160)와도 평행을 이룬다. 마찬가지로, 상기와 같은 제2이송부(190) 역시 당업자가 본 명세서를 읽어보면 실시할 수 있을 정도이므로, 더 이상의 기구적 구조 및 동작 원리에 대한 설명은 생략한다.The taped wafer as described above is sequentially transferred to the first waiting portion 141 and the second waiting portion 142. Of course, the wafer is transferred from the wafer taping unit 130 to the first standby unit 141 by the first transfer unit 150. In this case, the wafer is transferred from the wafer taping unit 130 to the first standby unit 141 in a state where the wafer is rotated by about 180 ° by the first transfer unit 150. That is, since the first transfer unit 150 is a conventional robot structure having a joint, the wafer may be rotated by about 180 ° and transferred. Meanwhile, the wafer on the first standby part 141 is transferred to the second standby part 142 by the second transfer part 190 again. Similarly, the second transfer unit 190 may also be implemented as a conventional robot or its equivalent, but is not limited thereto. The first transfer unit 150 and the second transfer unit 190 are installed at parallel positions, and the second transfer unit 190 is also parallel to the wafer backgrinding unit 160. Similarly, the second transfer unit 190 as described above can also be implemented by those skilled in the art when reading the specification, and further description of the mechanical structure and operation principle will be omitted.

상기 웨이퍼 백그라인딩부(160)는 상기 웨이퍼중 반도체 소자가 형성된 면의 반대면인 후면을 그라인딩하여 제거한다. 이러한 백그라인딩부(160)는 회전 다이(160a), 지지 다이(161~164) 및 백그라인딩 툴(165,166)로 이루어져 있다. 상기 회전 다이(160a)는 회전축을 중심으로 소정 방향으로 회전한다. 상기 지지 다이(161~164)는 상기 회전 다이(160a) 위에 4개가 설치되어 있으며, 웨이퍼를 일정시간 대기시키거나 백그라인딩되도록 하는 역할을 한다. 즉, 상기 지지 다이는 제1지지 다이(161), 제2지지 다이(162), 제3지지 다이(163) 및 제4지지 다이(164)가 시계 방향으로 소정 간격 이격되어 형성되어 있다. 더불어, 상기 제2지지 다이(162) 및 제3지지 다이(163) 위에는 제1백그라인딩 툴(165) 및 제2백그라인딩 툴(165)이 설치되어 있다. 더불어, 상기 제1,2백그라인딩 툴(165,166)에는 당연히 그라인딩 휠이 장착되어 있다.The wafer backgrinding unit 160 grinds and removes a rear surface opposite to a surface on which a semiconductor device is formed. The backgrinding unit 160 includes a rotation die 160a, support dies 161 to 164, and backgrinding tools 165 and 166. The rotary die 160a rotates in a predetermined direction about the rotation axis. Four support dies 161 to 164 are installed on the rotary die 160a, and serve to wait or back-grind the wafer for a predetermined time. That is, the support die is formed such that the first support die 161, the second support die 162, the third support die 163, and the fourth support die 164 are spaced apart by a predetermined interval in the clockwise direction. In addition, a first backgrinding tool 165 and a second backgrinding tool 165 are installed on the second support die 162 and the third support die 163. In addition, the first and second grinding tools 165 and 166 are naturally equipped with grinding wheels.

먼저, 제2이송부(150)가 제2대기부(142)로부터 웨이퍼를 픽업하여 상기 제1지지 다이(161)에 안착시킨다. 그러면, 상기 회전 다이(160a)는 대략 90°회전한다. 이어서, 상부에 설치된 제1백그라인딩 툴(165)이 하강하여 웨이퍼의 후면을 일정 두께만큼 그라인딩한다. 상기와 같은 방식으로 회전부가 90° 더 회전하면 이제는 제2백그라인딩 툴(166)이 하강하여 웨이퍼의 나머지 후면을 백그라인딩하여 제거한다. 이어서, 상기 회전부가 90°더 회전하면 제2이송부(190)가 웨이퍼를 픽업하여 웨이퍼 클리닝부(170)로 이송한다. 여기서 상기 회전 다이(160a), 지지 다이(161~164) 및 백그라인딩 툴(165,166)은 당업자에게 주지된 기술이므로 자세한 구조 및 동작의 설명은 생략한다.First, the second transfer unit 150 picks up the wafer from the second standby unit 142 and seats the wafer on the first support die 161. The rotating die 160a then rotates approximately 90 °. Subsequently, the first backgrinding tool 165 disposed above is lowered to grind the back surface of the wafer by a predetermined thickness. In the same manner as described above, when the rotating part is further rotated by 90 °, the second backgrinding tool 166 is lowered to backgrind and remove the remaining backside of the wafer. Subsequently, when the rotating unit rotates further by 90 °, the second transfer unit 190 picks up the wafer and transfers the wafer to the wafer cleaning unit 170. The rotary die 160a, the support dies 161 to 164, and the backgrinding tools 165 and 166 are well known to those skilled in the art, and thus detailed structure and operation thereof will be omitted.

상기 웨이퍼 클리닝부(170)는 상기 웨이퍼의 백그라인딩 공정중 발생할 수 있는 각종 파티클 및 오염물을 제거한다. 물론, 상기 웨이퍼 백그라인딩부(160)로부터 상기 클리닝부(170)로의 웨이퍼 이송은 제2이송부(190)에 의해 이루어진다. 상기 클리닝은 탈이온수를 웨이퍼 표면에 강하게 분사하여 이루어질 수 있다. 여기서, 웨이퍼의 클리닝은 다양한 방법을 이용하여 수행될 수 있으므로, 여기서 그 방법을 한정하는 것은 아니다. 더불어, 상기와 같은 웨이퍼 클리닝부(170) 역시 당업자가 본 명세서를 읽어보면 실시할 수 있을 정도이므로, 더 이상의 기구적 구조 및 동작 원리에 대한 설명은 생략한다.The wafer cleaning unit 170 removes various particles and contaminants that may occur during the backgrinding process of the wafer. Of course, the wafer transfer from the wafer backgrinding unit 160 to the cleaning unit 170 is performed by the second transfer unit 190. The cleaning may be accomplished by strongly spraying deionized water onto the wafer surface. Here, the cleaning of the wafer can be performed using various methods, and thus the method is not limited thereto. In addition, the wafer cleaning unit 170 as described above can also be implemented by those skilled in the art when reading the specification, and further description of the mechanical structure and operating principle will be omitted.

한편, 상기와 같이 클리닝된 웨이퍼는 다시 제2이송부(190)에 의해 제1대기부(141)로 이송된다. 이때, 상기 웨이퍼는 제2이송부(190)에 의해 원래의 위치인 180°회전하여 제1대기부(141)에 위치된다. On the other hand, the wafer cleaned as described above is transferred to the first standby unit 141 by the second transfer unit 190 again. At this time, the wafer is rotated by 180 °, which is the original position, by the second transfer part 190 and is positioned in the first standby part 141.

상기 언로딩부(180)는 상기 웨이퍼가 언로딩될 수 있도록 웨이퍼 카셋트(181)가 위치될 수 있다. 즉, 상기 제1대기부(141)에 위치된 웨이퍼는 제1이송부(150)에 의해 언로딩부(180)에 위치된 웨이퍼 카셋트(181)에 차례로 수납된다.In the unloading unit 180, a wafer cassette 181 may be positioned to allow the wafer to be unloaded. That is, the wafer located in the first standby unit 141 is sequentially received in the wafer cassette 181 located in the unloading unit 180 by the first transfer unit 150.

이상에서 설명한 것은 본 발명에 따른 웨이퍼의 가공 방법 및 이를 위한 장치를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is just one embodiment for implementing the wafer processing method and apparatus therefor according to the present invention, the present invention is not limited to the above embodiment, as claimed in the claims below Without departing from the gist of the present invention, anyone of ordinary skill in the art will have the technical spirit of the present invention to the extent that various modifications can be made.

도 1은 종래 기술에 따른 웨이퍼의 가공 방법을 도시한 부분 단면도이다.1 is a partial cross-sectional view showing a wafer processing method according to the prior art.

도 2는 본 발명에 따른 웨이퍼의 가공 방법을 도시한 순서도이다.2 is a flowchart illustrating a method of processing a wafer according to the present invention.

도 3a 및 도 3b는 본 발명에 따른 웨이퍼의 가공 방법을 도시한 부분 단면도이다.3A and 3B are partial cross-sectional views illustrating a method of processing a wafer according to the present invention.

도 4a 및 도 4b는 본 발명에 따른 웨이퍼 가공 장치를 도시한 사시도 및 평면도이다.4A and 4B are a perspective view and a plan view of a wafer processing apparatus according to the present invention.

도 5는 본 발명에 따른 웨이퍼 가공 장치에서 웨이퍼의 이송 경로를 도시한 모식도이다.5 is a schematic diagram showing a transfer path of a wafer in the wafer processing apparatus according to the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

1; 웨이퍼 1a; 요홈One; Wafer 1a; Groove

1b; 절단면 2; 테두리1b; Cutting plane 2; edge

3; 반도체 소자 4; 그라인딩 휠3; Semiconductor device 4; Grinding wheel

5; 테이프5; tape

100; 본 발명에 따른 웨이퍼 가공 장치100; Wafer processing apparatus according to the present invention

110; 웨이퍼 로딩부 111; 웨이퍼 카셋트110; A wafer loading portion 111; Wafer cassette

120; 웨이퍼 가공부 121; 웨이퍼 지지부120; A wafer processing part 121; Wafer support

122; 웨이퍼 가공 툴 130; 웨이퍼 테이핑부122; Wafer processing tool 130; Wafer taping section

131; 웨이퍼 지지부 132; 테이프 부착 툴131; Wafer support 132; Tape Attachment Tool

141; 제1대기부 142; 제2대기부141; First waiting portion 142; 2nd waiting

150; 제1이송부 160; 웨이퍼 백그라인딩부150; First transfer unit 160; Wafer Backgrinding

160a; 회전 다이 161~164;지지 다이160a; Rotary die 161 ~ 164; support die

165, 166; 백그라인딩 툴 170; 웨이퍼 클리닝부165, 166; Backgrinding tool 170; Wafer cleaning unit

180; 웨이퍼 언로딩부 181; 웨이퍼 카셋트180; A wafer unloading unit 181; Wafer cassette

190; 제2이송부190; 2nd Transfer Department

Claims (10)

내측에 다수의 반도체 소자가 형성되고, 외측에 테두리가 형성된 웨이퍼를 로딩하는 웨이퍼 로딩 단계;A wafer loading step of loading a wafer having a plurality of semiconductor elements formed therein and an edge formed outside; 상기 웨이퍼중 반도체 소자와 테두리 사이의 영역을 가공하는 웨이퍼 가공 단계;A wafer processing step of processing a region between the semiconductor element and the edge of the wafer; 상기 웨이퍼중 반도체 소자가 형성된 면에 테이프를 접착하는 웨이퍼 테이핑 단계;A wafer taping step of adhering a tape to a surface of the wafer on which a semiconductor element is formed; 상기 웨이퍼중 반도체 소자가 형성된 면의 반대면을 그라인딩하여 제거하는 웨이퍼 백그라인딩 단계;A wafer backgrinding step of grinding and removing the opposite surface of the wafer on which the semiconductor element is formed; 상기 웨이퍼를 클리닝하는 웨이퍼 클리닝 단계; 및,A wafer cleaning step of cleaning the wafer; And, 상기 웨이퍼를 언로딩하는 웨이퍼 언로딩 단계를 포함하여 이루어진 것을 특징으로 하는 웨이퍼의 가공 방법.And a wafer unloading step of unloading the wafer. 제 1 항에 있어서,The method of claim 1, 상기 웨이퍼 가공 단계는 상기 웨이퍼중 반도체 소자와 테두리 사이의 영역에 요홈을 형성하여 이루어짐을 특징으로 하는 웨이퍼의 가공 방법.The wafer processing step is a wafer processing method characterized in that the groove is formed in the region between the semiconductor element and the edge of the wafer. 제 1 항에 있어서,The method of claim 1, 상기 웨이퍼 가공 단계는 상기 웨이퍼중 반도체 소자의 외측에 존재하는 테 두리를 수직 방향으로 절단 및 제거하여 이루어짐을 특징으로 하는 웨이퍼의 가공 방법.The wafer processing step is a wafer processing method, characterized in that by cutting and removing the edge existing in the outside of the semiconductor element of the wafer in the vertical direction. 제 1 항에 있어서,The method of claim 1, 상기 웨이퍼 가공 단계는 레이저빔, 이온빔, 워터젯 및 다이아몬드휠 중에서 선택된 어느 하나로 수행됨을 특징으로 하는 웨이퍼의 가공 방법.The wafer processing step is a wafer processing method, characterized in that is performed by any one selected from a laser beam, an ion beam, a waterjet and a diamond wheel. 내측에 다수의 반도체 소자가 형성되고, 외측에 테두리가 형성된 웨이퍼를 로딩하는 웨이퍼 로딩부;A wafer loading unit configured to load a wafer having a plurality of semiconductor elements formed therein and an edge formed outside; 상기 웨이퍼 로딩부의 일측에 설치되어, 상기 웨이퍼중 반도체 소자와 테두리 사이의 영역에 가공 영역을 형성하는 웨이퍼 가공부;A wafer processing unit disposed on one side of the wafer loading unit to form a processing region in a region between the semiconductor element and the edge of the wafer; 상기 웨이퍼 가공부의 일측에 설치되어, 상기 웨이퍼중 반도체 소자가 형성된 면에 테이프를 접착하는 웨이퍼 테이핑부;A wafer taping unit installed at one side of the wafer processing unit and adhering a tape to a surface of the wafer on which a semiconductor element is formed; 상기 웨이퍼 로딩부, 상기 웨이퍼 가공부 및 상기 웨이퍼 테이핑부 사이에 설치되어, 상기 웨이퍼를 순차 이송하는 제1이송부;A first transfer unit disposed between the wafer loading unit, the wafer processing unit, and the wafer taping unit to sequentially transfer the wafer; 상기 웨이퍼 테이핑부의 일측에 설치되어, 상기 웨이퍼중 반도체 소자가 형성된 면의 반대면인 후면을 그라인딩하는 웨이퍼 백그라인딩부;A wafer backgrinding unit installed at one side of the wafer taping unit to grind a rear surface opposite to a surface on which the semiconductor element is formed; 상기 웨이퍼 백그라인딩부의 일측에 설치되어, 상기 웨이퍼를 클리닝하는 웨이퍼 클리닝부;A wafer cleaning unit installed at one side of the wafer backgrinding unit to clean the wafer; 상기 웨이퍼 클리닝부의 일측에 설치되어, 상기 웨이퍼를 언로딩하는 웨이퍼 언로딩부; 및,A wafer unloading unit installed at one side of the wafer cleaning unit to unload the wafer; And, 상기 웨이퍼 백그라인딩부 및 상기 웨이퍼 클리닝부 사이에 설치되어, 상기 웨이퍼를 순차 이송하는 제2이송부를 포함하여 이루어진 것을 특징으로 하는 웨이퍼의 가공 장치.And a second transfer unit disposed between the wafer backgrinding unit and the wafer cleaning unit to sequentially transfer the wafer. 제 5 항에 있어서,The method of claim 5, wherein 상기 웨이퍼 가공부는 하부에서 웨이퍼를 지지하는 웨이퍼 지지부가 구비되고, 상부에서 웨이퍼중 반도체 소자와 테두리 사이의 영역에 요홈을 형성하거나, 테두리를 절단하는 웨이퍼 가공 툴이 구비된 것을 특징으로 하는 웨이퍼 가공 장치.The wafer processing unit is provided with a wafer support unit for supporting a wafer at a lower portion, and a wafer processing apparatus having a wafer processing tool for forming grooves or cutting edges in a region between the semiconductor element and the edge of the wafer at the upper portion. . 제 6 항에 있어서,The method of claim 6, 상기 웨이퍼 가공 툴은 레이저빔, 이온빔, 워터젯 및 다이아몬드휠 중에서 선택된 어느 하나인 것을 특징으로 하는 웨이퍼의 가공 장치.And the wafer processing tool is any one selected from among laser beam, ion beam, water jet and diamond wheel. 제 5 항에 있어서,The method of claim 5, wherein 상기 웨이퍼 테이핑부는 하부에서 제1이송부에 의해 이송된 웨이퍼를 지지하는 웨이퍼 지지부가 구비되고, 상부에서 반도체 소자가 형성된 면에 테이프를 부착하는 테이프 부착 툴이 구비된 것을 특징으로 하는 웨이퍼 가공 장치.The wafer taping unit is provided with a wafer support for supporting the wafer transported by the first transfer unit at the bottom, the wafer processing apparatus, characterized in that the tape attachment tool for attaching the tape to the surface on which the semiconductor element is formed. 제 5 항에 있어서,The method of claim 5, wherein 상기 웨이퍼 테이핑부와 상기 제2이송부 사이에 설치되어, 웨이퍼 테이핑부로부터 제1이송부에 의해 웨이퍼가 이송되어 대기하거나, 웨이퍼 클리닝부로부터 제2이송부에 의해 웨이퍼가 이송되어 대기하는 제1대기부가 구비되고, A first waiting portion provided between the wafer taping portion and the second transfer portion, the wafer being transferred from the wafer taping portion to the first transfer portion and waiting, or the wafer waiting portion being transferred from the wafer cleaning portion to the second transfer portion and waiting. Become, 상기 제2이송부와 상기 웨이퍼 백그라인딩부 사이에 설치되어, 제1대기부로부터 제2이송부에 의해 웨이퍼가 이송되어 대기하는 제2대기부가 구비되며,A second waiting part provided between the second transfer part and the wafer backgrinding part and waiting for the wafer to be transferred from the first waiting part to the second transfer part, 상기 웨이퍼 클리닝부로부터 이송되어 제1대기부 위에 대기되는 웨이퍼는 제1이송부에 의해 웨이퍼 언로딩부로 전달됨을 특징으로 하는 웨이퍼 가공 장치.And a wafer transferred from the wafer cleaning unit and waiting on the first waiting unit is transferred to the wafer unloading unit by the first transfer unit. 제 5 항에 있어서,The method of claim 5, wherein 상기 웨이퍼 그라인딩부는 The wafer grinding unit 회전축을 중심으로 회전하는 회전 다이;A rotary die rotating about an axis of rotation; 상기 회전 다이 위에 설치되어 웨이퍼를 대기시키거나 백그라인딩되도록 하는 다수의 지지 다이; 및,A plurality of support dies installed on the rotating die to hold or backgrind the wafer; And, 상기 다수의 지지 다이중 적어도 하나의 지지 다이와 대응하는 상부에 설치되어 웨이퍼를 백그라인딩하는 백그라인딩 툴을 포함하여 이루어진 것을 특징으로 하는 웨이퍼 가공 장치.And a backgrinding tool installed on an upper portion corresponding to at least one support die of the plurality of support dies to backgrind the wafer.
KR1020080011946A 2008-02-05 2008-02-05 Processing method of wafer and device therefor KR100945604B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080011946A KR100945604B1 (en) 2008-02-05 2008-02-05 Processing method of wafer and device therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080011946A KR100945604B1 (en) 2008-02-05 2008-02-05 Processing method of wafer and device therefor

Publications (2)

Publication Number Publication Date
KR20090085969A true KR20090085969A (en) 2009-08-10
KR100945604B1 KR100945604B1 (en) 2010-03-04

Family

ID=41205768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080011946A KR100945604B1 (en) 2008-02-05 2008-02-05 Processing method of wafer and device therefor

Country Status (1)

Country Link
KR (1) KR100945604B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947706B1 (en) * 2009-08-11 2010-03-16 주식회사 엔티에스 Apparatus for machining substrate having a bonding unit and a thinning unit
JP2017193010A (en) * 2016-04-20 2017-10-26 株式会社ディスコ Grinding method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003892A (en) * 1998-04-13 2000-01-07 Mitsui Chemicals Inc Manufacture of semiconductor wafer
JP4565977B2 (en) * 2004-11-25 2010-10-20 株式会社東京精密 Film peeling method and film peeling apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947706B1 (en) * 2009-08-11 2010-03-16 주식회사 엔티에스 Apparatus for machining substrate having a bonding unit and a thinning unit
JP2017193010A (en) * 2016-04-20 2017-10-26 株式会社ディスコ Grinding method

Also Published As

Publication number Publication date
KR100945604B1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
JP5619559B2 (en) Processing equipment
JP5430975B2 (en) Work processing method and work processing apparatus
TWI790319B (en) Substrate processing system and substrate processing method
JP7229353B2 (en) Separation device and separation method
JP2010194680A (en) Method and apparatus for machining workpiece
JP5731158B2 (en) Processing equipment
TW201909322A (en) Online system
WO2003058697A1 (en) Method of manufacturing semiconductor chip
JP2011035281A (en) Workpiece storage mechanism and grinding device
JP2011054808A (en) Method of processing wafer, and wafer processed by the same
KR100945604B1 (en) Processing method of wafer and device therefor
JP2006054388A (en) Workpiece-conveying equipment, spinner-cleaning equipment, grinder, workpiece-conveying method
JP5345457B2 (en) Grinding equipment
JP7412131B2 (en) Substrate processing method and substrate processing system
JP2000332097A (en) Wafer housing carrier, wafer carrying apparatus and wafer carrying method
JP6074154B2 (en) Processing equipment
JP2001223202A (en) Method of reducing thickness of semiconductor wafer and device for gliding back face of semiconductor wafer
JP5385519B2 (en) Cleaning device with chamfering function
JP2000208593A (en) Carrier and grinder and carrying method employing it
JPH09223680A (en) Polishing apparatus with etching function
KR100884939B1 (en) Apparatus for grinding wafer
TW202018794A (en) Substrate processing system and substrate processing method
JP3240007U (en) processing equipment
JP7182480B2 (en) Processing equipment and processing method
TWI759595B (en) Substrate processing system and substrate processing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140128

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160125

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190110

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200110

Year of fee payment: 11