KR20090083280A - 특성이 다른 도전성 물질에 의한 다른 특성의 도전층이 투명성 기재상에 형성된 전극 기판 - Google Patents

특성이 다른 도전성 물질에 의한 다른 특성의 도전층이 투명성 기재상에 형성된 전극 기판 Download PDF

Info

Publication number
KR20090083280A
KR20090083280A KR1020090005855A KR20090005855A KR20090083280A KR 20090083280 A KR20090083280 A KR 20090083280A KR 1020090005855 A KR1020090005855 A KR 1020090005855A KR 20090005855 A KR20090005855 A KR 20090005855A KR 20090083280 A KR20090083280 A KR 20090083280A
Authority
KR
South Korea
Prior art keywords
conductive layer
conductive
electrode substrate
width
micrometer
Prior art date
Application number
KR1020090005855A
Other languages
English (en)
Other versions
KR100923823B1 (ko
Inventor
시게키 미우라
Original Assignee
에프씨엠 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에프씨엠 가부시끼가이샤 filed Critical 에프씨엠 가부시끼가이샤
Publication of KR20090083280A publication Critical patent/KR20090083280A/ko
Application granted granted Critical
Publication of KR100923823B1 publication Critical patent/KR100923823B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/14—Greenhouses
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/20—Forcing-frames; Lights, i.e. glass panels covering the forcing-frames
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H5/00—Buildings or groups of buildings for industrial or agricultural purposes
    • E04H5/08—Buildings or groups of buildings for agricultural purposes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H10K59/1795—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Architecture (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Structural Engineering (AREA)
  • Civil Engineering (AREA)
  • Non-Insulated Conductors (AREA)
  • Hybrid Cells (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 전극 기판(100)은, 투명성 기재(101)상에 제 1 도전성 물질로 이루어지는 제 1 도전층(102)과 제 2 도전성 물질로 이루어지는 제 2 도전층(103)을 형성하여 이루어지고, 해당 제 1 도전층(102)은, 해당 투명성 기재(101)상에 형성되고, 해당 제 2 도전층(103)은, 해당 제 1 도전층(102)을 덮도록 하여 해당 투명성 기재(101)상에 형성되고, 해당 제 1 도전층(102) 및 해당 제 2 도전층(103)은, 모두 세선 형상의 배선 패턴을 형성하고, 해당 제 2 도전층(103)의 폭은, 해당 제 1 도전층(102)의 폭을 1로 하는 경우 1.5 이상 300 이하이고, 해당 제 2 도전성 물질은, 해당 제 1 도전성 물질보다도 높은 광투과율을 갖지만, 도전성은 제 1 도전성 물질보다 낮은 것을 특징으로 하고 있다.
전극 기판, 투명성 기재, 도전층, 도전성 물질

Description

특성이 다른 도전성 물질에 의한 다른 특성의 도전층이 투명성 기재상에 형성된 전극 기판{ELECTRODE SUBSTRATE}
본 발명은, 투명성 기재상에 도전층을 형성한 전극 기판으로서, 투명성과 도전성을 겸비한 전극 기판에 관한 것이다.
액정 표시 장치, 유기 EL(Organic Electro Luminescence), 전자 페이퍼 등에 사용되는 전극 기판은, 투명성과 도전성을 겸비하는 것이 요구된다. 이것은, 투명성이 불충분한 경우는 표시 화면이 어두워지고, 또한 도전성이 불충분한 경우는 표시 화면의 면적을 크게 하는 것이 곤란함과 함께 응답 속도도 늦어지기 때문이다.
이와 같은 전극 기판에 사용되는 투명 전극으로서는, 종래로부터 ITO(In/Sn 산화물)나 Zn계 산화물이 사용되어 왔는데, 이들의 투명 전극에서는 도전성을 향상시키기 위해서는 두께를 두껍게 하여야 하고, 역으로 두께를 두껍게 하면 투명성이 저감한다는 상반되는 특성을 양립되는 것이 요구되어 왔다. 또한, 이들의 투명 전극은, 고가인 금속의 산화물을 사용하고 있기 때문에, 비용을 저감하는 목적으로부 터도 얇은 두께로 도전성을 높이는 것이 필요하게 되어 왔다. 또한, 이들의 투명 전극은, 산화물로 구성되기 때문에 크랙 등이 생기기 쉽고 이로 인한 도전성 불량을 방지하기 위해 그 강도를 향상시키는 것도 필요하게 되어 있다. 또한, 이들의 산화물은 결정화가 불충분하면 도전성이 저하되는 경향을 나타내는데, 전극을 형성하는 기재가 수지 등으로 구성되어 있는 경우에는 산화물의 형성 조건이 제한되고, 충분한 결정화를 얻을 수 없기 때문에 특히 그 도전성의 저하가 문제로 되어 있다.
이와 같은 문제점을 해결하는 것을 목적으로 하여, 다양한 시도가 제안되어 있지만(일본 특개 2000-072526호 공보, 일본 특개 2000-072537호 공보, 일본 특개 2003-078153호 공보, 및 일본 특개 2004-355972호 공보), 그 성능을 향상시키기 위해 한층 더 개선이 요구되고 있다.
본 발명은, 상기한 바와 같은 현재의 상태를 감안하여 이루어진 것으로서, 그 목적으로 하는 바는 투명성과 도전성을 고도로 양립시킨 전극 기판을 제공하는 데 있다.
본 발명은, 종래 기술과 같이 1층만의 도전층에 의해 투명성과 도전성을 양립시키는 것은 아니고, 투명성을 담보하는 도전층과 도전성을 담보하는 도전층을 2층으로 나누어서 형성한다는 완전히 신규의 식견에 의거하여 이루어진 것이다.
즉, 본 발명의 전극 기판은, 투명성 기재상에 제 1 도전성 물질로 이루어지는 제 1 도전층과 제 2 도전성 물질로 이루어지는 제 2 도전층을 형성하여 이루어지고, 해당 제 1 도전층은, 해당 투명성 기재상에 형성되고, 해당 제 2 도전층은, 해당 제 1 도전층을 덮도록 하여 해당 투명성 기재상에 형성되고, 해당 제 1 도전층 및 해당 제 2 도전층은, 모두 세선 형상의 배선 패턴을 형성하고, 해당 제 2 도전층의 폭은, 해당 제 1 도전층의 폭을 1로 하는 경우 1.5 이상 300 이하이고, 해당 제 2 도전성 물질은, 해당 제 1 도전성 물질보다도 높은 광투과율을 갖지만, 도전성은 제 1 도전성 물질보다 낮은 것을 특징으로 하고 있다.
여기서, 상기 제 1 도전성 물질은, Ni, Cu, Ag, Al, 및 Cr로 이루어지는 군으로부터 선택되는 적어도 1종의 금속 또는 해당 금속을 포함하는 합금이고, 상기 제 2 도전성 물질은, Ru, Re, Pb, Cr, Sn, In, 및 Zn으로 이루어지는 군으로부터 선택되는 적어도 1종의 금속의 산화물인 것이 바람직하다.
또한, 상기 제 1 도전층은, 그 두께가 0.001㎛ 이상 5㎛ 이하이고, 그 폭이 1㎛ 이상 3㎜ 이하이고, 상기 제 2 도전층은, 그 두께가 0.001㎛ 이상 1㎛ 이하이고, 그 폭이 1.5㎛ 이상인 것이 바람직하다. ,
또한, 본 발명은, 상기한 전극 기판을 포함하여 이루어지는 부품 또는 제품에도 관한 것이다.
본 발명의 전극 기판은, 상기한 바와 같은 구성을 구비함으로서, 투명성과 도전성을 고도로 양립시킬 수 있다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 첨부한 도면과 관련하여 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 명확하게 나타난다.
이하, 본 발명에 관해 더욱 상세히 설명한다. 또한, 이하의 실시의 형태의 설명에서는, 도면을 이용하여 설명하고 있는데, 본원의 도면에 있어서 동일한 참조 부호를 붙인 것은, 동일 부분 또는 상당 부분을 나타내고 있다.
<전극 기판>
도 1에 그 모식적인 단면도를 도시한 바와 같이 본 발명의 전극 기판(100)은, 투명성 기재(101)상에 제 1 도전성 물질로 이루어지는 제 1 도전층(102)과 제 2 도전성 물질로 이루어지는 제 2 도전층(103)을 형성하여 이루어지는 것으로서, 해당 제 1 도전층(102)은, 투명성 기재(101)상에 형성되고, 해당 제 2 도전층(103)은, 제 1 도전층(102)의 적어도 일부를 덮도록 하여 투명성 기재(101)상에 형성된다.
즉, 본 발명의 전극 기판(100)은, 투명성 기재(101)상에 제 1 도전층(102)과 제 2 도전층(103)이라는 2개의 다른 도전층을 형성시킨 것을 특징으로 하는 것이고, 제 1 도전층(102)에 의해 주로 도전성을 담보시키고, 제 2 도전층(103)에 의해 주로 투명성을 담보시킨 것이다. 이와 같은 구성으로 함으로서, 투명성과 도전성을 고도로 양립시키는 것이 가능해진 것이다. 본 발명에 있어서, 이와 같은 제 1 도전층과 제 2 도전층으로 이루어지는 도전층은, 통상, 투명성 기재상에 세선 형상의 배선 패턴(또는 배선 회로)을 형성하는 것이 많다.
또한, 이와 같은 본 발명의 전극 기판은, 상기한 바와 같은 구성을 전극 기판의 일부만에 포함하는 경우라도 본 발명의 범위에 포함되는 것으로 하고, 제 1 도전층 및 제 2 도전층 이외의 다른 도전층이나 다른 회로 구성 요소가 예를 들어 형성되어 있다고 하여도 본 발명의 범위를 일탈하는 것이 아니다.
<투명성 기재>
본 발명에서 사용되는 투명성 기재는, 투명성을 가지면서 절연성인 한 특히 한정은 없고, 이런 종류의 용도에 사용되는 종래 공지의 절연성 투명 기재를 특히 한정 없이 어느 것이라도 사용할 수 있다. 또한, 본 발명에서의 투명성 기재는, 파장 350 내지 800㎚의 광투과율이 50% 이상이 되는 것이 바람직하고, 또한 그 광투과율이 80% 이상이 되는 것이 바람직하다. 광투과율이 50% 미만에서는, 투명 전극으로서의 역할을 이룰 수 없게 되는 경우가 있기 때문이다.
이와 같은 투명성 기재로서는, 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트(PC), 아크릴 수지, 아라미드, 액정 폴리머, 폴리이미드 등의 폴리머류, 유리, 및 이들의 표면에 대해 투명성이면서 절연성의 유기 화합물 또는 무기 화합물을 코팅한 것으로 이루어지는 군으로부터 선택되는 적어도 1종을 소재로서 선택하는 것이 바람직하다. 특히, PET는, 염가이면서도 균열 등이 발생하는 일도 없고 강도가 우수하기 때문에 특히 알맞게 사용할 수 있다.
또한, 투명성 기재의 두께는, 3㎛ 이상 5㎜ 이하로 하는 것이 바람직하다. 그 두께가 3㎛ 미만인 경우, 강도가 충분하지 않거나 가공이 곤란해지는 일이 있고, 5㎜를 초과하면 광투과율이 악화되는 경우가 있다. 보다 바람직한 두께는, 그 상한이 3㎜, 더욱 바람직하게는 1㎜, 그 하한이 30㎛, 더욱 바람직하게는 50㎛이다.
<제 1 도전층>
본 발명의 제 1 도전층은, 주로 전극 기판의 도전성을 담보하는 작용을 갖는 것이고, 제 1 도전성 물질로 이루어지고 상기 투명성 기재상에 형성된다. 이와 같은 제 1 도전층은, 통상, 세선 형상의 배선 패턴을 구성하도록 하여 형성된다.
여기서, 해당 제 1 도전성 물질은, 양호한 도전성을 갖는 한 특히 한정 없이 어느 것이나 사용할 수 있지만, 특히 Ni, Cu, Ag, Al, 및 Cr로 이루어지는 군으로부터 선택되는 적어도 1종의 금속 또는 해당 금속을 포함하는 합금을 사용하는 것이 바람직하다. 이들의 금속 또는 합금은, 염가이면서 도전성에 우수하고, 게다가 크랙 등이 발생하는 일도 없이 우수한 강도(즉 안정된 품질)를 갖는 것으로 되기 때문이다. 특히 Cu는, 염가이면서 전기 저항이 낮고(즉 도전성이 양호하고), 우수한 연성을 나타내고, 또한 크랙이 발생하는 일도 없기 때문에, 특히 알맞게 사용할 수 있다.
또한, 이와 같은 제 1 도전성 물질로 구성되는 제 1 도전층은, 그 제 1 도전성 물질의 종류에도 따르지만, 그 두께가 0.001㎛ 이상 5㎛ 이하이고, 그 폭이 1㎛ 이상 3㎜ 이하인 것이 바람직하다. 그 두께가 0.001㎛ 미만이 되는 경우, 핀 홀이 생기기 쉽고 이로 인해 전기 저항이 높아지는 일이 있고, 5㎛을 초과하면 폭을 좁게 하는 것이 곤란해지고 결과적으로 투명성을 악화시키게 된다. 한편, 그 폭이 1㎛ 미만이 되는 경우, 도전성이 저하되는 일이 있고, 3㎜을 초과하면 투명성이 악화되는 일이 있다. 이와 같이, 해당 제 1 도전층은, 그 자체가 투명성을 갖는 것은 아니지만, 두께 및 폭을 저감함(즉 세선화하는 것)에 의해, 높은 도전성을 유지하면서 광 차폐성(광투과성의 저하)을 방지하는 것을 의도하고 있다.
이와 같은 제 1 도전층의 보다 바람직한 두께는, 그 상한이 0.5㎛, 더욱 바람직하게는 0.3㎛, 그 하한이 0.01㎛, 더욱 바람직하게는 0.1㎛이다. 또한 제 1 도전층의 보다 바람직한 폭은, 그 상한이 50㎛, 더욱 바람직하게는 15㎛, 그 하한이 3㎛, 더욱 바람직하게는 5㎛이다.
또한, 본 발명의 제 1 도전층은, 서로 다른 제 1 도전성 물질에 의해, 복수의 층으로서 형성할 수도 있다. 예를 들면, 투명성 기재상에 우선 Ni와 Cr으로 이루어지는 합금으로 구성되는 층(편의적으로 「제 1 도전층(a)」이라고 기재한다)을 형성하고, 그 위에 Cu로 이루어지는 층(편의적으로 「제 1 도전층(b)」이라고 기재한다)을 형성한 것 등을 들 수 있다. 이 경우, 제 1 도전층(a)의 폭과 제 1 도전층(b)의 폭은 같게 하고, 제 1 도전층(a)의 두께와 제 1 도전층(b)의 두께의 합계를, 제 1 도전층의 두께로 한다.
또한, 제 1 도전층은 이와 같이 본질적으로 금속인 제 1 도전성 물질로 구성되기 때문에, 마이그레이션(배선이나 전극으로서 사용한 금속이 절연물의 위를 이동하여 절연 불량이나 단락을 발생시키는 현상을 말한다)을 발생시키기 쉽다는 디 레리트를 갖고 있지만, 이 마이그레이션의 발생은 후술하는 제 2 도전층을 형성함(특히 제 1 도전층을 덮도록 하여 제 2 도전층을 형성한다)에 의해 방지할 수 있다. 이와 같이 본 발명은, 본 발명의 구성을 갖음에 의해, 제 1 도전층에 있어서의 마이그레이션의 발생을 극히 유효하게 방지할 수 있다는 효과를 발휘한 것이다.
<제 2 도전층>
본 발명의 제 2 도전층은, 도전성을 갖으면서 주로 투명성을 담보하는 작용을 갖는 것이고, 제 2 도전성 물질로 이루어지고, 상기 제 1 도전층의 적어도 일부를 덮도록 하여 투명성 기재상에 형성된다. 이와 같은 제 2 도전층은, 상기한 바와 같이 세선 형상으로 형성된 제 1 도전층의 전체면을 덮도록 하여 형성되는 것이 바람직하지만, 부분적으로 제 1 도전층이 표면에 노출하고 있어도 본 발명의 범위를 일탈하는 것은 아니다.
여기서, 해당 제 2 도전성 물질은, 도전성이면서 투명성인 것인 한 특히 한정되지 않지만, 특히 Ru, Re, Pb, Cr, Sn, In, 및 Zn으로 이루어지는 군으로부터 선택되는 적어도 1종의 금속의 산화물로 하는 것이 바람직하다. 도전성을 갖으면서, 우수한 투명성을 갖는 것으로 되기 때문이다. 이와 같은 제 2 도전성 물질로서 보다 바람직하게는, ITO(Sn와 In의 산화물, 질량비로 Sn/In/O=2 내지 15/65 내지 95/3 내지 30), SnO(Sn의 산화물), RuO(Ru의 산화물), ReO(Re의 산화물), ZnO(Zn의 산화물) 등을 들 수 있다.
또한, 이와 같은 제 2 도전성 물질로 구성되는 제 2 도전층은, 그 두께가 0.001㎛ 이상 1㎛ 이하이고, 그 폭이 1.5㎛ 이상인 것이 바람직하다. 그 두께가 0.001㎛ 미만이 되는 경우, 핀 홀이 생기기 쉽고 이로 인해 전기 저항이 높아지는 일이 있고, l㎛을 초과하면 투명성을 악화시키게 된다. 한편, 그 폭이 1.5㎛ 미만이 되는 경우, 상대적으로 제 1 도전층의 비율이 높아지고 투명성이 악화된다. 한편 그 폭의 상한은 특히 한정되지 않고, 제 1 도전층의 폭에 대해 후술하는 비율이 되는 범위 내에서 임의로 설정하는 것이 가능하다. 이와 같이, 해당 제 2 도전층은, 상기 제 1 도전층에 비하여 도전성은 낮은 것이지만, 투명성을 향상시키는 것을 의도하고 있다. 또한, 제 1 도전층을 덮도록 하여 이 제 2 도전층을 형성함으로서 제 1 도전층의 마이그레이션의 발생을 방지할 수 있다.
이와 같은 제 2 도전층의 보다 바람직한 두께는, 그 상한이 0.1㎛, 더욱 바람직하게는 0.05㎛, 그 하한이 0.01㎛, 더욱 바람직하게는 0.03㎛이다. 또한, 제 2 도전층의 보다 바람직한 폭은, 그 상한이 600㎛, 더욱 바람직하게는 300㎛, 그 하한이 4.5㎛, 더욱 바람직하게는 7.5㎛이다.
<제 1 도전층과 제 2 도전층의 특성>
상기한 바와 같은 본 발명의 제 2 도전층의 폭은, 상기 제 1 도전층의 폭을 1로 하는 경우 1.5 이상 300 이하로 하는 것을 필요로 한다. 이로써, 전극 기판 전체로서 충분한 도전성과 충분한 투명성을 양립한 것이 된다. 제 2 도전층의 폭이 1.5 미만이 되는 경우, 소정의 도전성을 얻음에 있어서 제 1 도전층의 비율이 높아지기 때문에 충분한 투명성을 얻을 수 없고, 또한 제 2 도전층의 폭이 300을 초과하면 제 2 도전층의 비율이 높아지기 때문에 충분한 도전성을 얻는 것이 곤란해진다. 제 2 도전층보다 바람직한 폭은, 상기 제 1 도전층의 폭을 1로 하는 경우, 그 상한은 100, 더욱 바람직하게는 50, 그 하한이 10, 더욱 바람직하게는 20이다.
또한, 여기서 제 1 도전층의 폭이란, 세선 형상으로 형성되는 제 1 도전층의 길이 방향에 대한 수직 방향(횡방향)의 길이를 말하고, 예를 들면 도 1을 예로 들면 W1로 표시되는 길이를 나타내고, 제 2 도전층의 폭이란 마찬가지로 하여 동 도면에서 W2로 표시되는 길이를 말하는 것으로 한다. 이와 같이 각각의 폭은, 양자가 적층되어 있는 동일 지점의 폭을 비교하는 것으로 한다.
또한, 상기한 바와 같이 규정되는 제 1 도전층과 제 2 도전층의 폭의 비율은, 길이 방향의 전 영역에서 충족시키고 있는 것이 이상적이지만, 길이 방향의 20% 이하의 영역에서 상기 비율을 충족시키 않는 부분이 포함되어 있어도 본 발명의 범위를 일탈하는 것은 아니다.
또한, 제 1 도전층을 구성하는 제 1 도전성 물질과 제 2 도전층을 구성하는 제 2 도전성 물질에 있어서, 해당 제 2 도전성 물질은, 해당 제 1 도전성 물질보다도 높은 광투과율을 갖지만, 도전성은 해당 제 1 도전성 물질보다 낮은 것을 필요로 한다. 이로써, 제 1 도전층에 의해 도전성을 담보시키고, 제 2 도전층에 의해 투명성을 담보시킬 수 있다. 또한, 본 발명으로 말하는 도전성이란, 전기 전도도를 말하지만, 전기 저항치를 지표로 하여도 무방하다.
또한, 여기서 광투과율 및 도전성은, 비교하는 제 1 도전성 물질과 제 2 도전성 물질을 동일한 측정 조건으로 측정한 것으로 하지만, 그 측정 조건은 종래 공지의 어느 측정 조건으로 측정된 것이라도 좋다.
<제조 방법>
본 발명의 전극 기판은, 상기한 바와 같은 구성을 갖는 한 특히 그 제조 방법이 한정되는 것이 아니다. 예를 들면 이하와 같은 제조 방법 A 내지 D의 어느 하나에 의해 제조할 수 있지만, 이것만으로 한정되는 것이 아니다.
<제조 방법 A>
투명성 기재상에, 제 1 도전층이 소망하는 세선 형상의 배선 패턴(이하 단지 「세선 형상」이라고 기재한다)을 형성하도록 레지스트를 도포하고, 노광, 현상한다. 뒤이어, 그 소망하는 세선 형상으로 제 1 도전성 물질을 스퍼터링함으로서 제 1 도전층을 형성한 후, 레지스트를 박리시킨다.
계속해서, 상기한 바와 같이 하여 세선 형상으로 형성한 제 1 도전층을 덮도록 하여 제 2 도전층이 형성되는 패턴으로 레지스트를 도포하고, 노광, 현상한다. 뒤이어, 그 패턴형상으로 제 2 도전성 물질을 스퍼터링함으로서 제 2 도전층을 형성한 후, 레지스트를 박리시킨다. 이와 같이 하여, 투명성 기재상에 제 1 도전층과 제 2 도전층을 형성하여 이루어지는 전극 기판을 제조할 수 있다.
<제조 방법 B>
투명성 기재상의 전체면에 제 1 도전성 물질을 스퍼터링함으로서 제 1 도전층을 형성한다. 뒤이어, 이 제 1 도전층이 소망하는 세선 형상으로 형성되는 패턴으로 그 제 1 도전층상에 레지스트를 도포하고, 노광, 현상한다. 그 후, 에칭을 행함으로서 불필요부의 제 1 도전층을 제거한 후, 레지스트를 박리함으로서 세선 형상으로 제 1 도전층을 형성한다.
계속해서, 상기한 바와 같이 하여 제 1 도전층이 형성된 투명성 기재의 전체면에 제 2 도전성 물질을 스퍼터링함으로서 제 2 도전층을 형성한다. 뒤이어, 이 제 2 도전층이 상기 제 1 도전층을 덮는 것으로 되는 패턴으로 그 제 2 도전층상에 레지스트를 도포하고, 노광, 현상한다. 그 후, 에칭을 행함으로서 불필요부의 제 2 도전층을 제거한 후, 레지스트를 박리함으로서 제 1 도전층을 덮도록 하여 제 2 도전층을 형성한다. 이와 같이 하여, 투명성 기재상에 제 1 도전층과 제 2 도전층을 형성하여 이루어지는 전극 기판을 제조할 수 있다.
<제조 방법 C>
투명성 기재상에 제 1 도전층이 소망하는 세선 형상으로 형성되는 패턴으로 레지스트를 도포하고, 노광, 현상한다. 뒤이어, 그 소망하는 세선 형상으로 제 1 도전성 물질을 스퍼터링함으로서 제 1 도전층을 형성한 후, 레지스트를 박리시킨다.
계속해서, 상기한 바와 같이 하여 제 1 도전층이 형성된 투명성 기재의 전체면에 제 2 도전성 물질을 스퍼터링함으로서 제 2 도전층을 형성한다. 뒤이어, 이 제 2 도전층이 상기 제 1 도전층을 덮는 것으로 되는 패턴으로 그 제 2 도전층상에 레지스트를 도포하고, 노광, 현상한다. 그 후, 에칭을 행함으로서 불필요부의 제 2 도전층을 제거한 후, 레지스트를 박리함으로서 제 1 도전층을 덮도록 하여 제 2 도전층을 형성한다. 이와 같이 하여, 투명성 기재상에 제 1 도전층과 제 2 도전층을 형성하여 이루어지는 전극 기판을 제조할 수 있다.
<제조 방법 D>
투명성 기재의 전체면에 제 1 도전층이 형성된 기재를 이용하고, 이 제 1 도전층이 소망하는 세선 형상으로 형성되는 패턴으로 그 제 1 도전층상에 레지스트를 도포하고, 노광, 현상한다. 그 후, 에칭을 행함으로서 불필요부의 제 1 도전층을 제거한 후, 레지스트를 박리함으로서 세선 형상에 제 1 도전층을 형성한다.
계속해서, 상기한 바와 같이 하여 세선 형상으로 형성한 제 1 도전층을 덮도록 하여 제 2 도전층이 형성되는 패턴으로 레지스트를 도포하고, 노광, 현상한다. 뒤이어, 그 패턴상에 제 2 도전성 물질을 스퍼터링함으로서 제 2 도전층을 형성한 후, 레지스트를 박리시킨다. 이와 같이 하여, 투명성 기재상에 제 1 도전층과 제 2 도전층을 형성하여 이루어지는 전극 기판을 제조할 수 있다.
또한, 상기한 제조 방법 A 내지 D에서의 레지스트는, 드라이 필름을 이용하는 것도 가능하다. 또한, 제 1 도전층을 형성하기 전의 투명성 기재상에 대해, 및/또는 제 2 도전층을 형성하기 전의 제 1 도전층상에 대해, 세정이나 양이온 조사 등의 각종 전처리를 행할 수도 있다.
또한, 상기한 제조 방법 A 내지 D에 있어서, 제 1 도전층 및 제 2 도전층은, 스퍼터링에 의해 형성되고 있지만, 그 형성 방법은 이것만으로 한정되는 것이 아니고, 증착, 전기도금, 무전해 도금, 인쇄 등의 종래 공지의 어느 방법도 채용할 수 있다. 또한, 제 1 도전층 및 제 2 도전층의 배선 패턴의 형성 방법도 특히 한정되지 않고, 직접적으로 패턴을 형성하는 방법이라도 좋고, 에칭에 의해 패턴을 형성하는 방법이라도 좋다.
<용도>
본 발명의 전극 기판은, 액정 표시 장치, 유기 EL, 전자 페이퍼, 태양전지 등의 전자 제품/전기 제품의 전극으로서 극히 유효하게 이용할 수 있다. 또한, 본 발명은, 이와 같이 본 발명의 전극 기판을 포함하는 액정 표시 장치, 유기 EL, 전자 페이퍼, 태양전지 등의 제품 또는 부품도 대상으로 하는 것이다.
또한, 이와 같은 제품 또는 부품에는, 본 발명의 전극 기판을 그 일부에 포함하는 전극 기판이 포함된다.
[실시예]
이하, 실시 예를 들어 본 발명을 보다 상세히 설명하지만, 본 발명은 이들로 한정되는 것이 아니다.
<실시예 1>
투명성 기재(101)로서 100㎛의 두께를 갖는 필름상의 PET(상품명 : 루미나, 도레 사제)을 이용하고, 이것에 두께 10㎛의 드라이 필름(상품명 : RY3310, 히타치화성 공업사제)을 라미네이트하였다. 그리고, 제 1 도전층이 소망하는 세선 형상의 배선 패턴을 형성하도록 이 라미네이트한 드라이 필름(104)에 대해, 노광, 현상하였다(도 2).
계속해서, 이 드라이 필름(104)에 의해 패턴을 형성한 투명성 기재(101)를 스퍼터링 장치에 투입하고, Ar 가스를 사용하여 이온 건에 의해 양이온을 조사하였다. 계속해서, 제 1 도전성 물질로서 Ni/Cr 합금(질량비로 Ni/Cr=80/20)을 스퍼터링하고, 계속해서 그 Ni/Cr 합금상에 제 1 도전성 물질로서 Cu을 스퍼터링함으로서 제 1 도전층(102)을 형성하였다(도 3, 단 제 1 도전층은 1층으로서 나타내고 있다). FIB(집속 이온 빔) 장치를 이용하여 이 제 1 도전층의 단면(斷面)을 관찰한 바, Ni/Cr 합금층의 두께는 0.01㎛이고, Cu층의 두께는 0.3㎛이였다.
뒤이어, 이 제 1 도전층(102)을 형성한 투명성 기재(101)를 레지스트 박리 장치에 투입하고, 수산화나트륨 수용액을 분사함으로서, 패턴을 형성하지 않는 부분의 드라이 필름(104)을 제 1 도전층이 부착한 상태로 박리시킴에 의해, 패턴형상의 제 1 도전층을 형성하였다(도 4). 여기서, 광학 현미경을 이용하여 이 투명성 기재(101)의 표면을 관찰한 바, 제 1 도전층(102)이 투명성 기재(101)상에 폭 10㎛의 세선 형상의 배선 패턴(배선 회로)을 형성하고 있는 것을 확인할 수 있었다.
계속해서, 이와 같이 제 1 도전층(102)에 의한 패턴이 형성된 투명성 기재(101)상에 상기한 바와 마찬가지의 드라이 필름(105)을 라미네이트하고, 제 2 도전층(103)이 이 제 1 도전층(102)을 덮도록 하여 형성되도록 노광, 현상하였다(도 5).
뒤이어, 이 드라이 필름(105)이 라미네이트된 투명성 기재(101)를 스퍼터링 장치에 투입하고, Ar 가스를 사용하여 이온 건에 의해 양이온을 조사하였다. 계속해서, 제 2 도전성 물질로서 ITO(Sn, In의 산화물 ; 질량비로 Sn/In=10/90)에 또한 소량의 산소를 투입하면서 스퍼터링함으로서 제 1 도전층(102)상에 제 2 도전성 물질인 ITO(질량비로 Sn/In/O=7.3/73.2/19.5)로 이루어지는 제 2 도전층(103)을 형성하였다(도 6). FIB 장치를 이용하여 이 제 2 도전층(103)의 단면을 관찰한 바, 그 두께는 0.03㎛이였다.
계속해서, 이와 같이 제 2 도전층(103)을 형성한 투명성 기재(101)를 레지스트 박리 장치에 투입하고, 수산화나트륨 수용액을 분사함으로서, 드라이 필름(105)을 제 2 도전층(103)이 부착한 상태로 박리시킴에 의해, 투명성 기재(101)상에 제 1 도전층(102)과 제 2 도전층(103)을 형성하여 이루어지는 본 발명의 전극 기판(100)을 얻었다(도 1). 광학 현미경을 이용하여 이 전극 기판(100)의 표면을 관찰한 바, 투명성 기재(101)상에 세선 형상의 배선 패턴(배선 회로)으로서 형성된 제 1 도전층(102)을 덮도록 하여 폭 250㎛의 제 2 도전층(103)이 형성되어 있는 것을 확인할 수 있었다. 또한, 배선 패턴(배선 회로)에 있어서, 이웃하는 제 2 도전층 사이는 20㎛의 간격을 갖도록 설계하였다.
<실시예 2>
실시예 1과 같은 투명성 기재(101)를 준비하고, 이 투명성 기재(101)를 스퍼터링 장치에 투입하고, Ar 가스를 사용하여 이온 건에 의해 양이온을 조사하였다. 계속해서, 제 1 도전성 물질로서 Ni/Cr 합금(질량비로 NiCr=80/20)을 투명성 기재(101)의 편측 전체면에 스퍼터링하고, 계속해서 그 Ni/Cr 합금상에 제 1 도전성 물질로서 Cu을 스퍼터링함으로서 투명성 기재(101)의 편측 전체면에 제 1 도전층(102)을 형성하였다(도 7, 단 제 1 도전층은 1층으로서 나타내고 있다). FIB 장치를 이용하여 이 제 1 도전층(102)의 단면을 관찰한 바, Ni/Cr 합금층의 두께는 0.01㎛이고, Cu층의 두께는 0.3㎛이였다.
뒤이어, 상기에서 형성한 제 1 도전층(102)상에 실시예 1로 이용한 것과 같은 드라이 필름(104)을 라미네이트하고, 제 1 도전층(102)이 소망하는 세선 형상의 배선 패턴을 형성하도록 이 라미네이트한 드라이 필름(104)에 대해, 노광, 현상하였다(도 8).
계속해서, 이것을 에칭 장치에 투입하고, 제 1 도전층(102)을 에칭함과 함께 드라이 필름(104)을 박리시킴에 의해, 투명성 기재(101)상에 패턴형상의 제 1 도전층(102)을 형성하였다(도 9). 여기서, 광학 현미경을 이용하여 이 투명성 기재(101)의 표면을 관찰한 바, 제 1 도전층(102)이 투명성 기재(101)상에 폭 10㎛의 세선 형상의 배선 패턴(배선 회로)을 형성하고 있는 것을 확인할 수 있었다.
계속해서, 이와 같이 제 1 도전층(102)에 의한 패턴이 형성된 투명성 기재(101)를 스퍼터링 장치에 투입하고, Ar 가스를 사용하여 그 표면에 대해 이온 건에 의해 양이온을 조사하였다. 계속해서, 그 표면의 전체면에 대해, 제 2 도전성 물질로서 ITO(Sn, In의 산화물 ; 질량비로 Sn, In=10/90)에 또한 소량의 산소를 투입하면서 스퍼터링함으로서, 제 1 도전층(102)이 패턴형상으로 형성된 투명성 기체(101)상의 전체면에 제 2 도전성 물질인 ITO(질량비로 Sn/In/O=7.3/73.2/19.5)로 이루어지는 제 2 도전층(103)을 형성하였다(도 10). FIB 장치를 이용하여 이 제 2 도전층(103)의 단면을 관찰한 바, 그 두께는 0.03㎛이였다.
뒤이어, 상기에서 형성한 제 2 도전층(103)상에 상기한 바와 마찬가지의 드라이 필름(105)을 라미네이트하고, 제 2 도전층(103)이 제 1 도전층(102)을 덮고 소망하는 세선 형상의 배선 패턴을 형성하도록 이 라미네이트한 드라이 필름(105)에 대해, 노광, 현상하였다(도 11).
계속해서, 이것을 에칭 장치에 투입하고, 불필요 부분의 제 2 도전층(103)을 에칭함과 함께 드라이 필름(105)을 박리시킴에 의해, 투명성 기재(101)상에 제 1 도전층(102)과 제 2 도전층(103)을 형성하여 이루어지는 본 발명의 전극 기판(100)을 얻었다(도 1). 광학 현미경을 이용하여 이 전극 기판(100)의 표면을 관찰한 바, 투명성 기재(101)상에 세선 형상의 배선 패턴(배선 회로)형상으로 형성된 제 1 도전층(102)을 덮도록 하여 폭 250㎛의 제 2 도전층(103)이 형성되어 있는 것을 확인할 수 있었다. 또한, 배선 패턴(배선 회로)에 있어서, 이웃하는 제 2 도전층 사이는 20㎛의 간격을 갖도록 설계하였다.
<실시예 3>
투명성 기재(101)상에 패턴형상의 제 1 도전층(102)을 형성시키는 것까지는, 전부 실시예 1과 마찬가지로 하여 행하였다(도 2 내지 4).
계속해서, 실시예 2와 마찬가지로 하여, 투명성 기재(101)상에 세선 형상의 배선 패턴(배선 회로)형상으로 형성된 제 1 도전층(102)을 덮도록 하여 제 2 도전층(103)을 형성함으로서(도 9 내지 11), 본 발명의 전극 기판(100)을 얻었다(도 1).
<실시예 4>
투명성 기재(101)상에 패턴형상의 제 1 도전층(102)을 형성시키는 것까지는, 전부 실시예 2와 마찬가지로 하여 행하였다(도 7 내지 9).
계속해서, 실시예 1과 마찬가지로 하여, 투명성 기재(101)상에 세선 형상의 배선 패턴(배선 회로)형상으로 형성된 제 1 도전층(102)을 덮도록 하여 제 2 도전층(103)을 형성함으로서(도 4 내지 6), 본 발명의 전극 기판(100)을 얻었다(도 1).
<실시예 5>
실시예 1에서, 제 2 도전층의 폭을 18㎛으로 하는 것을 제외하고, 그외는 전부 실시예 1과 마찬가지로 하여 본 발명의 전극 기판을 얻었다.
<실시예 6>
실시예 1에서, 제 2 도전층의 폭을 100㎛으로 하는 것을 제외하고, 그외는 전부 실시예 1과 마찬가지로 하여 본 발명의 전극 기판을 얻었다.
<실시예 7>
실시예 1에서, 제 2 도전층의 폭을 500㎛으로 하는 것을 제외하고, 그외는 전부 실시예 1과 마찬가지로 하여 본 발명의 전극 기판을 얻었다.
<실시예 8>
실시예 1에서, 제 2 도전층의 폭을 1000㎛으로 하는 것을 제외하고, 그외는 전부 실시예 1과 마찬가지로 하여 본 발명의 전극 기판을 얻었다.
<실시예 9>
실시예 1에서, 제 2 도전층의 폭을 2500㎛으로 하는 것을 제외하고, 그외는 전부 실시예 1과 마찬가지로 하여 본 발명의 전극 기판을 얻었다.
<실시예 10>
실시예 1에서, 제 1 도전층을 구성하는 Cu층에 대신하여 Ni로 이루어지는 Ni층(두께 0.3㎛)을 형성하는 것을 제외하고, 그외는 전부 실시예 1과 마찬가지로 하여 본 발명의 전극 기판을 얻었다.
<실시예 11>
실시예 1에서, ITO에 대신하여 SnO에 의해 제 2 도전층(두께 0.03㎛, 폭 250㎛)을 구성하는 것을 제외하고, 그외는 전부 실시예 1과 마찬가지로 하여 본 발명의 전극 기판을 얻었다.
<비교예 1>
실시예 1과 같은 투명성 기재(101)를 준비하고, 이 투명성 기재(101)를 스퍼터링 장치에 투입하고, 실시예 1과 마찬가지로 하여 Ar 가스를 사용하여 이온 건에 의해 양이온을 조사하였다. 계속해서, 실시예 1과 같은 제 2 도전성 물질로서 ITO에 또한 소량의 산소를 투입하면서 스퍼터링함으로서 투명성 기재(101)의 편측 전체면에 제 2 도전층(103)을 형성하였다.
뒤이어, 상기에서 형성한 제 2 도전층(103)상에 실시예 1에서 이용한 것과 같은 드라이 필름(104)을 라미네이트하고, 제 2 도전층(103)이 실시예 1과 같은 세선 형상의 배선 패턴을 형성하도록 이 라미네이트한 드라이 필름(104)에 대해, 노광, 현상하였다.
계속해서, 이것을 에칭 장치에 투입하고, 제 2 도전층(103)을 에칭함과 함께 드라이 필름(104)을 박리시킴에 의해, 투명성 기재(101)상에 패턴형상의 제 2 도전층(103)만을 형성한 비교예의 전극 기판을 얻었다(도 12).
FIB 장치를 이용하여 이 전극 기판의 제 2 도전층(103)의 단면을 관찰한 바, 그 두께는 0.05㎛이였다. 또한, 광학 현미경을 이용하여 이 투명성 기재(101)의 표면을 관찰한 바, 제 2 도전층(103)이 실시예 1과 같은 폭 250㎛의 세선 형상의 배선 패턴(배선 회로)을 형성하고 있는 것을 확인할 수 있었다.
<비교예 2>
비교예 1에서, 제 2 도전층의 두께를 0.2㎛으로 하는 것을 제외하고, 그외는 전부 비교예 1과 마찬가지로 하여 비교예의 전극 기판을 얻었다.
<비교예 3>
실시예 1에서, 제 2 도전층을 형성하지 않고 제 1 도전층만을 형성한 것을 제외하고, 그외는 전부 실시예 1과 마찬가지로 하여 비교예의 전극 기판을 얻었다.
<비교예 4>
실시예 1에서, 제 2 도전층의 폭을 13㎛으로 하는 것을 제외하고, 그외는 전부 실시예 1과 마찬가지로 하여 비교예의 전극 기판을 얻었다.
<비교예 5>
실시예 1에서, 제 2 도전층의 폭을 3500㎛으로 하는 것을 제외하고, 그외는 전부 실시예 1과 마찬가지로 하여 비교예의 전극 기판을 얻었다.
<평가>
상기한 실시예 1 내지 11 및 비교예 1 내지 5로 얻어진 전극 기판을 이용하여, 이하와 같이 하여 도전성, 투명성, 내마이그레이션성을 평가하였다. 그 평가 결과를 표 1에 표시한다.
(도전성의 평가 - 전기 저항의 측정)
전기 저항 측정 장치(미쯔비시화학사제, 품번 : MCP-T610)를 이용하여 4단자법에 의해, 1점당의 측정 면적을 직경 20㎜의 서클로 하고, 배선 패턴(배선 회로)부에 있어서 다른 5점(단 이 5점의 측정 개소는 각 실시예/비교예 사이에서 공통이 라고 한다)의 전기 저항치를 측정하고, 그 평균치를 표 1에 표시한다. 각 실시예/비교예 사이에서 배선 패턴은 제 2 도전층 사이의 간격이 상기한 바와 같이 20㎛이 되도록 설계되어 있기 때문에, 각 측정 개소에서는 제 1 도전층의 폭과 제 2 도전층의 폭의 비율에 따라 양자가 존재하게 된다. 또한, 그 수치가 작은 것일수록 도전성이 우수한 것을 나타낸다.
(도전성의 평가 - 전기 전도도의 측정)
LCR 미터(커스텀사제, 품번 : ELC-100)를 이용하여, 배선 패턴(배선 회로)부의 양단 사이의 전기 전도도를 측정하고, 그 결과를 표 1에 표시한다. 각 실시예/비교예 사이에서 배선 패턴의 양단 사이의 거리는 동등하게 되도록 설계되어 있기 때문에, 수치가 작은 것일수록, 도전성이 우수한 것을 나타낸다.
(투명성의 평가)
탁도계(일본전색공업사제, 품번 : NDH-2000)를 이용하여, 상기한 전기 저항의 측정과 같은 측정 면적 및 측정 개소(5점)에서 배선 패턴(배선 회로)부의 광투과율을 측정하고, 그 평균치를 표 1에 표시한다. 각 실시예/비교예 사이에서 배선 패턴은 제 2 도전층의 간격이 상기한 바와 같이 20㎛이 되도록 설계되어 있기 때문에, 각 측정 개소에서는 제 1 도전층의 폭과 제 2 도전층의 폭의 비율에 따라 양자가 존재하게 된다. 또한, 그 수치가 큰 것일수록, 투명성이 우수한 것을 나타낸다.
(내마이그레이션성의 평가)
마이그레이션 시험 장치(ESPEC사제, 품번 : AMI-025-PL-5)를 이용하여, 전극 기판을 온도 85℃, 습도 85%로 유지하면서 배선 패턴(배선 회로)부에 60㎷의 전압 을 48시간 계속해서 인가하였다. 그 후, 그 배선 패턴부를 광학 현미경으로 관찰함으로서 마이그레이션의 유무를 확인하였다. 제 1 도전층의 마이그레이션이 발생하고 있는 것은 「유」, 마이그레이션이 발생하지 않는 것은 「무」로 하고, 그 결과를 표 1에 표시한다.
[표 1]
Figure 112009004600081-PAT00001
표 1로부터 분명한 바와 같이, 본 발명의 구성을 갖는 전극 기판은, 비교예의 전극 기판에 비하여, 도전성과 투명성을 고도로 양립하고 있다.
본 발명을 상세히 설명하고 나타내어 왔지만, 이것은 예시를 위한 것일뿐, 한정으로 취하면 않되고, 발명의 정신과 범위는 첨부한 청구의 범위에 의해서만 한정되는 것이 분명히 이해될 것이다.
도 1은 본 발명의 전극 기판의 모식적 단면도.
도 2는 전극 기판의 제조 도중의 과정에 있는 제품으로서, 투명성 기재상에 드라이 필름을 라미네이트하여 노광, 현상한 상태의 모식적 단면도.
도 3은 전극 기판의 제조 도중의 과정에 있는 제품으로서, 드라이 필름상에 제 1 도전층을 형성한 상태의 모식적 단면도.
도 4는 전극 기판의 제조 도중의 과정에 있는 제품으로서, 투명성 기재상에 배선 패턴형상의 제 1 도전층을 형성한 상태의 모식적 단면도.
도 5는 전극 기판의 제조 도중의 과정에 있는 제품으로서, 투명성 기재상에 제 2 도전층 형성용의 드라이 필름을 라미네이트하여 노광, 현상한 상태의 모식적 단면도.
도 6은 전극 기판의 제조 도중의 과정에 있는 제품으로서, 제 1 도전층상에 제 2 도전층을 형성한 상태의 모식적 단면도.
도 7은 전극 기판의 제조 도중의 과정에 있는 제품으로서, 투명성 기재상의 편측 전체면에 제 1 도전층을 형성한 상태의 모식적 단면도.
도 8은 전극 기판의 제조 도중의 과정에 있는 제품으로서, 제 1 도전층상에 드라이 필름을 라미네이트하여 노광, 현상한 상태의 모식적 단면도.
도 9는 전극 기판의 제조 도중의 과정에 있는 제품으로서, 투명성 기재상에 배선 패턴형상의 제 1 도전층을 형성한 상태의 모식적 단면도.
도 10은 전극 기판의 제조 도중의 과정에 있는 제품으로서, 제 1 도전층상에 제 2 도전층을 형성한 상태의 모식적 단면도.
도 11은 전극 기판의 제조 도중의 과정에 있는 제품으로서, 제 2 도전층상에 드라이 필름을 라미네이트하여 노광, 현상한 상태의 모식적 단면도.
도 12는 비교예의 전극 기판의 모식적 단면도.
(도면의 주요부분에 대한 부호의 설명)
100 : 전극 기판 101 : 투명성 기재
102 : 제 1 도전층 103 : 제 2 도전층

Claims (4)

  1. 투명성 기재상에 제 1 도전성 물질로 이루어지는 제 1 도전층과 제 2 도전성 물질로 이루어지는 제 2 도전층을 형성하여 이루어지는 전극 기판에 있어서,
    상기 제 1 도전층은, 상기 투명성 기재상에 형성되고,
    상기 제 2 도전층은, 상기 제 1 도전층을 덮도록 하여 상기 투명성 기재상에 형성되고,
    상기 제 1 도전층 및 상기 제 2 도전층은, 모두 세선 형상의 배선 패턴을 형성하고,
    상기 제 2 도전층의 폭은, 상기 제 1 도전층의 폭을 1로 하는 경우 1.5 이상 300 이하이고,
    상기 제 2 도전성 물질은, 상기 제 1 도전성 물질보다도 높은 광투과율을 갖지만, 도전성은 제 1 도전성 물질보다 낮은 것을 특징으로 하는 전극 기판.
  2. 제 1항에 있어서,
    상기 제 1 도전성 물질은, Ni, Cu, Ag, Al 및 Cr로 이루어지는 군으로부터 선택되는 적어도 1종의 금속 또는 해당 금속을 포함하는 합금이고,
    상기 제 2 도전성 물질은, Ru, Re, Pb, Cr, Sn, In 및 Zn으로 이루어지는 군으로부터 선택되는 적어도 1종의 금속의 산화물인 것을 특징으로 하는 전극 기판.
  3. 제 1항에 있어서,
    상기 제 1 도전층은, 그 두께가 0.001㎛ 이상 5㎛ 이하이고, 그 폭이 1㎛ 이상 3㎜ 이하이고,
    상기 제 2 도전층은, 그 두께가 0.001㎛ 이상 1㎛ 이하이고, 그 폭이 1.5㎛ 이상인 것을 특징으로 하는 전극 기판.
  4. 제 1항에 기재된 전극 기판을 포함하여 이루어지는 것을 특징으로 하는 부품 또는 제품.
KR1020090005855A 2008-01-29 2009-01-23 특성이 다른 도전성 물질에 의한 다른 특성의 도전층이 투명성 기재상에 형성된 전극 기판 KR100923823B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008017889A JP4156021B1 (ja) 2008-01-29 2008-01-29 電極基板
JPJP-P-2008-017889 2008-01-29

Publications (2)

Publication Number Publication Date
KR20090083280A true KR20090083280A (ko) 2009-08-03
KR100923823B1 KR100923823B1 (ko) 2009-10-27

Family

ID=39846564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090005855A KR100923823B1 (ko) 2008-01-29 2009-01-23 특성이 다른 도전성 물질에 의한 다른 특성의 도전층이 투명성 기재상에 형성된 전극 기판

Country Status (6)

Country Link
US (1) US20090188700A1 (ko)
EP (1) EP2085816A1 (ko)
JP (1) JP4156021B1 (ko)
KR (1) KR100923823B1 (ko)
CN (1) CN101499329A (ko)
TW (1) TW200947472A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5805708B2 (ja) * 2013-06-05 2015-11-04 株式会社神戸製鋼所 タッチパネルセンサー用配線膜、およびタッチパネルセンサー

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4451538A (en) * 1983-05-13 1984-05-29 Atlantic Richfield Company High hydrogen amorphous silicon
JPH02281237A (ja) * 1989-04-21 1990-11-16 Fujitsu Ltd 表示装置の電極構造
TW293093B (ko) * 1994-09-08 1996-12-11 Hitachi Ltd
KR0186206B1 (ko) * 1995-11-21 1999-05-01 구자홍 액정표시소자 및 그의 제조방법
US6157430A (en) * 1997-03-24 2000-12-05 Mitsubishi Denki Kabushiki Kaisha Active matrix liquid crystal device including brush-clearable multiple layer electrodes and a method of manufacturing the same
JP4233641B2 (ja) 1998-08-31 2009-03-04 出光興産株式会社 透明導電膜用ターゲットおよび透明導電ガラスならびに透明導電フィルム
JP2000072526A (ja) 1998-09-04 2000-03-07 Idemitsu Kosan Co Ltd 透明導電膜用ターゲットおよび透明導電ガラスならびに透明導電フィルム
JP2002139737A (ja) * 2000-07-31 2002-05-17 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
KR100786855B1 (ko) 2001-08-24 2007-12-20 삼성에스디아이 주식회사 강유전체를 이용한 태양전지
JP3612321B2 (ja) 2003-05-29 2005-01-19 Ｆｃｍ株式会社 透明電極を積層した絶縁性透明基体
KR100697603B1 (ko) * 2004-06-10 2007-03-22 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치와 그 제조방법
CN102544027B (zh) * 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR20060118202A (ko) * 2005-05-16 2006-11-23 삼성전자주식회사 금속 배선, 이의 제조방법 및 이를 구비한 표시 기판
JP2008017889A (ja) 2006-07-11 2008-01-31 Olympia:Kk 遊技機

Also Published As

Publication number Publication date
CN101499329A (zh) 2009-08-05
US20090188700A1 (en) 2009-07-30
JP4156021B1 (ja) 2008-09-24
TW200947472A (en) 2009-11-16
KR100923823B1 (ko) 2009-10-27
JP2009181736A (ja) 2009-08-13
EP2085816A1 (en) 2009-08-05

Similar Documents

Publication Publication Date Title
TWI589431B (zh) A conductive film substrate, a transparent conductive film, a method of manufacturing the same, and a touch panel
KR101339598B1 (ko) 2층 플렉시블 기판, 및 그 제조에 이용하는 구리전해액
CN105474140B (zh) 透光性导电构件及其布图方法
US20130286460A1 (en) Porous electrode sheet, method for producing the same, and display device
KR20190013591A (ko) 도전성 기판, 전자 장치 및 표시 장치
CN109643192B (zh) 导电性薄膜、触摸面板传感器及触摸面板
KR20110004306A (ko) 프린트 배선 기판 및 그 제조 방법
US11510292B2 (en) Transparent conductor and organic device
JP4924843B2 (ja) ２層フレキシブル基板及びその製造方法、並びに、該２層フレキシブル基板を用いたプリント配線基板及びその製造方法
US20180224985A1 (en) Touch panel and touch display device applying the same
CN108700969B (zh) 导电性基板、导电性基板的制造方法
KR100923823B1 (ko) 특성이 다른 도전성 물질에 의한 다른 특성의 도전층이 투명성 기재상에 형성된 전극 기판
CN108156763A (zh) 透明电路板及其制作方法
TWI791428B (zh) 黑化鍍液、導電性基板的製造方法
JP2018022755A (ja) 導電性回路及び導電性回路の形成方法
KR101486459B1 (ko) 터치스크린 패널의 제조방법
WO2017022596A1 (ja) 導電性基板、導電性基板の製造方法
JPWO2016190224A1 (ja) 黒化めっき液、導電性基板
WO2018193940A1 (ja) 導電性基板
KR20200023614A (ko) 전기화학적 마이그레이션을 억제하는 다층구조 인쇄전자회로 및 그 제조방법
WO2017130867A1 (ja) 導電性基板
TW201610774A (zh) 極細的金屬線路之製造方法及其結構
WO2021075195A1 (ja) 配線回路基板の製造方法
JP2011129858A (ja) 配線シート及び太陽電池モジュール並びにこれらの製造方法
CN107850967B (zh) 导电性基板、导电性基板的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140821

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150821

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160823

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180821

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190923

Year of fee payment: 11