KR20090079107A - 기판 표면 처리 방법, 이를 이용한 이미지 센서의 제조방법 및 이에 따라 제조된 이미지 센서 - Google Patents
기판 표면 처리 방법, 이를 이용한 이미지 센서의 제조방법 및 이에 따라 제조된 이미지 센서 Download PDFInfo
- Publication number
- KR20090079107A KR20090079107A KR1020080005079A KR20080005079A KR20090079107A KR 20090079107 A KR20090079107 A KR 20090079107A KR 1020080005079 A KR1020080005079 A KR 1020080005079A KR 20080005079 A KR20080005079 A KR 20080005079A KR 20090079107 A KR20090079107 A KR 20090079107A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- oxide film
- substrate
- chemical
- image sensor
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 250
- 238000000034 method Methods 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000000126 substance Substances 0.000 claims abstract description 111
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 93
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 92
- 239000010703 silicon Substances 0.000 claims abstract description 90
- 230000007547 defect Effects 0.000 claims abstract description 61
- 238000003672 processing method Methods 0.000 claims abstract description 3
- 239000004065 semiconductor Substances 0.000 claims description 149
- 239000000243 solution Substances 0.000 claims description 67
- 238000004381 surface treatment Methods 0.000 claims description 57
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 238000007598 dipping method Methods 0.000 claims description 13
- 239000011259 mixed solution Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000227 grinding Methods 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910021642 ultra pure water Inorganic materials 0.000 claims description 4
- 239000012498 ultrapure water Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 31
- 238000005286 illumination Methods 0.000 abstract description 5
- 238000002360 preparation method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 104
- 239000010408 film Substances 0.000 description 62
- 238000009792 diffusion process Methods 0.000 description 23
- 238000007667 floating Methods 0.000 description 23
- 239000011229 interlayer Substances 0.000 description 19
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 230000000875 corresponding effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 239000013067 intermediate product Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 206010034960 Photophobia Diseases 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 208000013469 light sensitivity Diseases 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 238000004148 unit process Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000004043 dyeing Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
Abstract
이미지 센서의 저조도 특성을 향상시킬 수 있는 기판 표면 처리 방법, 이를 이용한 이미지 센서의 제조 방법 및 이에 따라 제조된 이미지 센서가 제공된다. 기판 표면 처리 방법은 표면 결함이 있는 실리콘 기판을 준비하고, 실리콘 기판의 표면에 표면 처리용 케미칼 용액을 제공하여, 실리콘 기판의 표면을 소모시키면서 실리콘 기판 상에 케미칼 산화막을 형성하여 표면 결함을 제거하는 것을 포함한다.
후면 조사형, 표면 결함, 케미칼 산화막
Description
본 발명은 기판 표면 처리 방법, 이를 이용한 이미지 센서의 제조 방법 및 이에 따라 제조된 이미지 센서에 관한 것으로서, 기판 표면의 결함을 제거하여 이미지 센서의 저조도 특성을 향상시킬 수 있는 기판 표면 처리 방법, 이를 이용한 이미지 센서의 제조 방법 및 이에 따라 제조된 이미지 센서에 관한 것이다.
일반적으로 이미지 센서(image sensor)란, 광학적 이미지를 전기적 신호로 변환시키는 반도체 소자이다. 이러한 이미지 센서는 크게 전하 결합 소자(CCD: Charge Coupled Device)와 CMOS 이미지 센서로 구분할 수 있다.
여기서, 전하 결합 소자란, 개개의 모스 캐패시터(MOS Capacitor)가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이다. 그리고, CMOS 이미지 센서란, 제어 회로 및 신호처리 회로를 주변 회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 모스 트랜지스터(MOS Transistor)를 만들고 이것을 이용하여 차례 차례로 출력을 검출하는 스위칭(Switching) 방식을 이용하는 소자이다.
이 중, CMOS 이미지 센서는 일반적으로 빛을 감지하여 전기 신호를 발생시키는 액티브 픽셀 센서(APS: Active Pixel Sensor) 어레이 영역과, APS 어레이 영역에서 발생된 전기 신호를 처리하는 로직 영역(주변 회로 영역)으로 구분될 수 있다. 여기서, APS 어레이 영역은 빛을 감지하여 전기적 신호로 변환하는 광전 변환부를 포함한다. 이러한 광전 변환부, 예를 들어 포토 다이오드(photo diode)의 면적이 클수록 이미지 센서의 광 감도(Photo Sensitivity) 특성이 양호해진다.
한편, CMOS 이미지 센서의 집적도가 증가함에 따라 액티브 픽셀 센서 어레이 영역의 면적을 증가시키는데 한계가 있으며, 이러한 한계를 극복하기 위해 포토 다이오드 이외의 영역으로 입사되는 광의 경로를 변경하여 포토 다이오드로 집광시켜주는 미아크로 렌즈(micro lens)가 도입되었다.
이와 같이, 이미지 센서 내에서 빛을 집광시켜주는 마이크로 렌즈를 이용함에도 불구하고, 마이크로 렌즈로 비스듬하게 입사되는 빛은 광전 변환부에 도달하지 못해 빛의 양이 감소되어, 이미지 센서의 광감도가 저하될 수 있다. 또한, 마이크로 렌즈와 광전 변환부 간의 거리가 길어 광전 변환부에 도달하는 빛의 양이 감소되어 이미지 센서의 광감도가 저하될 수도 있다.
이미지 센서의 광감도 저하를 방지하는 방법으로, 반도체 기판의 후면으로 빛을 입사시킴으로써, 광전 변환부로 입사되는 빛의 경로를 단축시키는 방법이 모색될 수 있다.
그러나, 반도체 기판의 후면으로 빛을 입사시키는 방법은 반도체 기판의 후면에 표면 결함이 있거나, 후면이 오염되어 있을 경우, 저조도 등의 광학 특성에 불리한 점이 있다. 즉, 반도체 기판의 후면으로 빛이 입사될 때, 반도체 기판의 후표면에서 전하 또는 정공 캐리어가 발생될 수 있는데, 이로 인해 반도체 기판 후면에서의 누설 전류 증가 등과 같은, 저조도(low illumination) 특성이 약화될 수 있다.
이에 따라, 본 발명이 해결하고자 하는 과제는 기판 표면에 발생한 결함을 제거할 수 있는 기판 표면 처리 방법을 제공하는데 있다.
그리고, 본 발명이 해결하고자 하는 다른 기술적 과제는 상기와 같은 기판 표면 처리 방법을 이용하여, 저조도 특성 향상시킬 수 있는 이미지 센서의 제조 방 법을 제공하는데 있다.
또한, 발명이 해결하고자 하는 다른 기술적 과제는 상기와 같은 방법을 이용하여 제조된 이미지 센서를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 기판 표면 처리 방법은 표면 결함이 있는 실리콘 기판을 준비하고, 실리콘 기판의 표면에 표면 처리용 케미칼 용액을 제공하여, 실리콘 기판의 표면을 소모시키면서 실리콘 기판 상에 케미칼 산화막을 형성하여 표면 결함을 제거하는 것을 포함한다.
상기 해결하고자 하는 다른 과제를 달성하기 위하여 본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법은 전면 및 후면이 정의된 반도체 기판을 제공하고, 반도체 기판의 전면과 인접하게 상기 반도체 기판 내에 광전 변환 소자를 형성하고, 반도체 기판의 전면 상에 다층의 배선층들을 형성하고, 반도체 기판의 후면 일부를 제거하여 반도체 기판의 두께를 감소시키고, 결과물에 표면 처리용 케미칼 용액을 제공하여, 반도체 기판의 후면을 소모시키면서 반도체 기판의 후면 상에 케미칼 산화막을 형성하여, 반도체 기판의 후면 결함을 제거하고, 반도체 기판의 후면 상에, 광전 변환 소자에 대응하여 컬러 필터 및 마이크로 렌즈를 형성하는 것을 포함한다.
상기 해결하고자 하는 또 다른 과제를 달성하기 위하여 본 발명의 다른 실시예에 따른 이미지 센서는
전면 및 후면이 정의된 반도체 기판, 반도체 기판의 전면과 인접하게 반도체 기판 내에 형성된 다수의 광전 변환 소자, 도체 기판의 전면 상에 형성된 다층의 배선층들, 도체 기판의 후면 상에 반도체 기판을 소모시키면서, 케미칼 산화막을 생성하는 표면 처리용 케미칼 용액에 의해 형성된 케미칼 산화막 및 케미칼 산화막 상에 다수의 광전 변환 소자에 각각 대응하여 형성된 컬러 필터 및 마이크로 렌즈를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 포함한다(comprises) 및/또는 포함하는(comprising)은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
먼저, 도 1a 내지 도 1d를 참조하여, 본 발명의 실시예들에 따른 기판 표면 처리 방법에 대해 상세히 설명하기로 한다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 기판 표면 처리 방법의 단계별 단면도들이다.
우선, 도 1a에 도시된 바와 같이, 표면에 미세한 결함들(12)을 포함하는 실리콘 기판(11)을 준비한다. 실리콘 기판(11) 상에는 수행된 반도체 공정에 따라 구조물(미도시)이 형성되어 있을 수 있다. 반도체 소자를 제조하는데 이용되는 실리콘 기판(11)은 단결정 실리콘층 및/또는 실리콘 에피택셜층 등일 수 있다. 실리콘 기판(11)의 표면은 반도체 소자를 제조하기 위한 단위 공정들에 의해 발생된 표면 결함들(12)을 포함할 수 있다.
예를 들어, 반도체 기판(11)으로의 이온 주입 공정, 반도체 기판(11)이나 박막의 패터닝을 위한 이방성 또는 등방성 식각 공정, 또는 반도체 기판(11)의 연마 공정 등을 수행함에 따라 실리콘 기판(11) 표면에 미세한 결함들이 발생할 수 있다.
이와 같이 실리콘 기판(11)의 표면에 발생한 미세한 결함들(12)은 후속 공정에 영향을 미치며, 이에 따라 반도체 소자의 특성을 저하시킬 수 있다. 따라서, 실리콘 기판(11)에 발생한 표면 결함들(12)을 제거하는 것이 요구된다.
이를 위해, 실리콘 기판(11)의 표면에 실리콘을 소모시킬 수 있는 표면 처리용 케미칼 용액(2)을 제공한다. 예를 들면, 도 1b에 도시된 바와 같이, 비교적 저온에서 실리콘을 소모시킬 수 있는 표면 처리용 케미칼 용액(2)이 저장된 약액조(chemical bath; 1) 내에 표면 결함(12)이 있는 실리콘 기판(11)을 딥핑한다.
여기서, 약액조(1) 내에 저장된 표면 처리용 케미칼 용액(2)은 반도체 기판(11) 내부 또는 상부의 구조물에 미치는 영향을 최소화하기 위해, 다른 단위 공정들이 진행되는 온도 조건보다 비교적 낮은 온도로 유지된다. 예를 들어, 약액조(1) 내의 표면 처리용 케미칼 용액(2)은 약 80℃ 내지 200℃의 온도로 유지될 수 있다.
그리고, 표면 처리용 케미칼 용액(2)은 실리콘 기판(11)의 표면에 발생한 미세 결함들(12)을 제거할 수 있도록 실리콘 원자과 반응하는 용액이며, 실리콘 원자와의 반응으로 인해 케미칼 산화막(chemical oxide; SiO2)을 형성하는 용액이다. 이러한 표면 처리용 케미칼 용액으로는, 예를 들어, NH4OH, H2O2 및 H2O의 혼합 용액(SC-1 용액)이거나, HCl, H2O2 및 H2O의 혼합 용액(SC-2 용액) 또는 초순수(DI water)에 O3가 용해된 용액(오존수) 등이 이용될 수 있다.
그리고, 실리콘 기판(11)은 표면 처리용 케미탈 용액(2) 내에 약 5분 내지 30분 정도의 시간 동안 딥핑한다. 여기서, 실리콘 기판(11)의 딥핑 시간은 달라질 수 있으나, 실리콘 기판(11)의 딥핑 시간이 길어짐에 따라, 실리콘 기판(11)의 표면에는 실리콘 대신 점차 실리콘 산화막이 형성되기 때문에, 실리콘과 케미칼 용 액(2) 간의 반응이 줄어든다. 따라서, 일정 시간 후 케미칼 산화막(14)의 두께는 소정 두께로 포화 상태에 도달한다.
이에 따라, 실리콘 기판(11)과 표면 처리용 케미칼 용액(2)의 반응에 의해 형성되는 케미칼 산화막(14)은 약 1nm 내지 10nm의 두께의 얇은 박막으로 형성된다.
이와 같이, 실리콘 기판(11)의 표면에 대해 표면 처리용 케미칼 용액 처리를 진행함에 따라, 실리콘 기판(11) 표면의 미세한 결함들을 제거할 수 있다. 이 때, 표면 처리용 케미칼 용액 처리에 따른 실리콘 기판(11)의 소모 두께는 수 nm 이하 일 수 있다. 따라서, 도 1c에 도시된 바와 같이, 1회의 케미칼 용액 처리로 실리콘 기판(11) 표면에 발생한 결함(12')이 완전히 제거되지 않을 수 있다.
그러므로, 실리콘 기판(11)의 표면에 형성된 케미칼 산화막(14)을 제거하고, 다시 실리콘 기판(11)을 표면 처리용 케미칼 용액에 딥핑하여, 표면 결함(12')이 있는 실리콘 기판(11)의 표면을 다시 소모시키면서 케미칼 산화막(16)을 재형성한다. 이와 같은 과정에서, 케미칼 산화막(14)은 불산(HF) 용액을 이용하여 쉽게 제거할 수 있을 것이다.
이와 같은 공정을 반복적으로, 예컨대 2회 내지 3회 실시함으로써, 실리콘 기판(11)의 결함이 있는 표면층이 소모되고 양질의 실리콘 기판(11) 표면을 얻을 수 있다. 즉, 표면의 막질이 우수한 실리콘 기판(11)을 얻을 수 있으며, 이와 동시에 실리콘 기판(11)의 표면 상에 수 nm의 미세 박막인 케미칼 산화막(16)을 형성할 수 있다.
따라서, 실리콘 기판(11)에 대한 표면 처리 이후, 실리콘 기판(11) 상에 여러 막질들을 형성하여 반도체 소자 제조 공정을 진행함에 따라, 반도체 소자의 전기적 특성을 향상시킬 수 있을 것이다.
한편, 실리콘 기판(11)에 대한 표면 처리 이후, 실리콘 산화막이 요구되는 경우, 실리콘 기판(11)의 마지막 딥핑 후 형성된 케미칼 산화막(16)을 제거하지 않고, 반도체 소자 제조에 이용할 수 있을 것이다.
또한, 실리콘 기판(11)의 표면 결함에 대한 완전한 제어가 요구되는 경우, 다음과 같은 방법이 이용될 수 있다.
먼저, 표면 결함이 있는 실리콘 기판의 두께와, 결함이 있는 표면층의 두께를 측정한다. 그리고 나서, 표면 결함이 있는 실리콘 기판을 표면 처리용 케미칼 용액에 딥핑한다. 이에 따라, 실리콘 기판의 표면이 소모되고 표면에 케미칼 산화막이 형성된다. 그리고 나서, 다시 실리콘 기판의 두께를 측정하여, 케미칼 용액 처리 전후의 실리콘 기판의 두께를 비교한다. 상기 비교 결과로부터, 실리콘 기판의 표면 결함이 완전히 제거되었는지 여부가 확인될 수 있다. 만약, 케미칼 용액 처리 후의 실리콘 기판의 두께가 결함이 있는 표면층의 두께를 제외한 무결함 실리콘 기판의 두께보다 여전히 크면, 케미칼 산화막 제거 및 케미칼 용액 딥핑을 반복 수행한다. 이상의 방법으로, 실리콘 기판의 표면 결함이 완전히 제거되고, 양질의 표면을 갖는 실리콘 기판을 얻을 수 있다.
상술한 본 발명의 일 실시예에 따른 기판 처리 방법에 따르면, 비교적 저온에서 실리콘을 소모시킬 수 있는 표면 처리용 케미칼 용액을 이용하여, 실리콘 기 판의 표면에 발생한 표면 결함을 제거할 수 있으므로, 실리콘 기판의 다른 영역 상에 형성된 구조물들에 미치는 영향을 최소화하면서 실리콘 기판의 표면 결함을 제거할 수 있다.
이하, 본 발명의 실시예들에 따른 기판 표면 처리 방법을 이용한 이미지 센서 및 그 제조 방법에 대해 상세히 설명하기로 한다. 후술될 본 발명의 실시예들에서는 이미지 센서의 일 예로 CMOS 이미지 센서를 예시할 것이다. 그러나, 본 발명의 기술적 사상은 그대로 전하 결합 소자(Charge Coupled Device; CCD)에도 적용될 수 있음은 물론이다.
우선, 도 2 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 구조에 대해 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서의 개략적인 블록도이다. 도 3은 본 발명의 실시예들에 따른 이미지 센서의 액티브 픽셀 센서(APS) 어레이의 간략 회로도이다.
도 2를 참조하면, 이미지 센서는 수광 소자를 포함하는 픽셀들이 이차원적으로 배열되어 이루어진 액티브 픽셀 센서(APS) 어레이 영역(10)과, APS 어레이 영역(10)을 동작시키기 위한 로직(logic) 영역(20)을 포함한다.
APS 어레이 영역(10)은 도 2에 도시된 바와 같이, 2차원적으로 배열된 복수의 단위 픽셀들을 포함하며, 도 3에 도시된 등가 회로도로 구성된 단위 픽셀(100)들이 매트릭스 형태로 배열되어 구성된다 이러한 APS 어레이 영역(10)은 광 신호를 전기적 신호로 변환하며, 행 드라이버(50)로부터 픽셀 선택 신호(SEL), 리셋 신 호(RX), 전하 전송 신호(TX) 등 다수의 구동 신호를 수신하여 구동된다. 또한, 변환된 전기적 신호는 수직 신호 라인를 통해서 상관 이중 샘플러(CDS: Correlated Double Sampler; 60)에 제공된다.
로직 영역(20)은 타이밍 발생기(timing generator; 30), 행 디코더(row decoder; 40), 행 드라이버(row driver; 50), 상관 이중 샘플러(CDS; 60), 아날로그 디지털 컨버터(ADC: Analog to Digital Converter; 70), 래치부(latch; 80), 열 디코더(column decoder; 90) 등을 포함할 수 있다.
타이밍 발생기(30)는 행 디코더(40) 및 열 디코더(90)에 타이밍(timing) 신호 및 제어 신호를 제공한다.
행 드라이버(50)는 행 디코더(40)에서 디코딩된 결과에 따라 다수의 단위 픽셀들을 구동하기 위한 다수의 구동 신호를 APS 어레이 영역(10)으로 제공한다. 일반적으로 행렬 형태로 단위 픽셀이 배열된 경우에는 각 행별로 구동 신호를 제공한다.
상관 이중 샘플러(60)는 APS 어레이 영역(10)에 형성된 전기 신호를 수직 신호 라인을 통해 수신하여 유지(hold) 및 샘플링한다. 즉, 특정한 잡음 레벨(noise level)과 형성된 전기적 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력한다.
아날로그 디지털 컨버터(70)는 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력한다.
래치부(80)는 디지털 신호를 래치(latch)하고, 래치된 신호는 열 디코더(90) 에서 디코딩 결과에 따라 순차적으로 영상 신호 처리부(도면 미도시)로 출력된다.
도 4는 본 발명의 실시예들에 따른 이미지 센서의 단위 픽셀의 회로도이다.
도 4에서는 단위 픽셀 영역(100)이 4개의 트랜지스터 구조로 이루어진 경우를 도시하고 있으나, 단위 픽셀 영역(100)은 3개의 트랜지스터 구조, 5개의 트랜지스터 구조 또는 4개의 트랜지스터 구조와 유사한 포토게이트 구조로 구성될 수도 있다.
도 4를 참조하면, 4개의 트랜지스터 구조로 이루어진 각 단위 픽셀 영역(100)은 빛을 받아 광전하를 생성 및 축적하는 수광 소자(110)와, 수광 소자(110)에 입사된 광 신호를 독출하는 독출 소자로 구분될 수 있다. 독출 소자로는 리셋(reset) 소자(140), 드라이브(drive) 소자(150), 선택(select) 소자(160) 등이 포함될 수 있다.
보다 상세히 설명하면, 수광 소자(110)는 입사광에 대응하는 전하를 생성 및 축적하며, 수광 소자로는 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(Pinned Photo Diode; PPD) 및 이들의 조합이 가능하다. 그리고 수광 소자(110)는 축적된 광전하를 플로팅 확산 영역(120, FD; Floating Diffusion region)으로 전달하는 전하 전송 소자(130)와 연결된다.
플로팅 확산 영역(120)은 수광 소자(110)에서 축적된 전하를 전송받으며, 플로팅 확산 영역(120)은 기생 커패시턴스를 갖고 있기 때문에, 전하가 누적적으로 저장된다. 또한, 플로팅 확산 영역(120)은 드라이브 소자(150)와 전기적으로 연결 되어 있어, 드라이브 소자(150)를 제어한다.
전하 전송 소자(130)는 수광 소자(110)에서 플로팅 확산 영역(120)으로 전하를 전송한다. 전하 전송 소자(130)는 일반적으로 1개의 트랜지스터로 이루어지며, 전하 전송 신호(TX)에 의해 제어된다.
리셋 소자(140)는 플로팅 확산 영역(120)을 주기적으로 리셋시킨다. 리셋 소자(140)의 소스는 플로팅 확산 영역(120)과 연결되며, 드레인은 전압(Vdd)에 연결된다. 그리고 리셋 라인(141)에 의해 제공되는 바이어스에 의해 구동된다. 따라서 리셋 라인(141)에 의해 제공되는 바이어스에 의해 리셋 소자(140)가 턴 온되면, 리셋 소자(140)의 드레인과 연결된 전원 전압(Vdd)이 플로팅 확산 영역(120)으로 전달된다.
드라이브 소자(150)는 단위 픽셀 영역(100)의 외부에 위치하는 정전류원(미도시)과 조합하여 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하며, 수광 소자(110)에 축적된 광전하를 전달받은 플로팅 확산 영역(120)의 전기적 포텐셜의 변화를 증폭하고 이를 출력 라인(162)으로 출력한다.
선택 소자(160)는 행 단위로 읽어낼 단위 픽셀(100)들을 선택하는 역할을 한다. 선택 소자(160)는 행 선택 라인(ROW)에 의해 제공되는 바이어스에 의해 구동되며, 선택 소자(160)가 턴 온되면 선택 소자(160)의 드레인과 연결된 전원 전압이 드라이브 소자(150)의 드레인으로 전달 된다.
또한, 전하 전송 소자(130), 리셋 소자(140), 선택 소자(160)의 구동 신호 라인들(131, 141, 161)은 동일한 행에 포함된 단위 픽셀(100)들이 동시에 구동되도 록 행 방향(수평 방향)으로 연장된다.
도 5는 본 발명의 일 실시예에 따른 이미지 센서의 액티브 픽셀 센서(APS) 어레이를 나타낸 평면도이다.
도 5를 참조하면, APS 어레이(도 2 및 도 3의 10 참조) 영역은 단위 픽셀들이 매트릭스 형태로 배열됨에 따라, 기판을 사각 형태의 단위 픽셀 영역(100)들로 구분할 수 있다. 그리고 각 단위 픽셀 영역(100)의 중심에는 수광 소자(110)가 위치하며, 수광 소자(110) 주위의 각 단위 픽셀 영역(100) 내에는 플로팅 확산 영역(120), 전하 전송 소자(130), 리셋 소자(140), 드라이브 소자(150) 및 선택 소자(160)가 위치한다.
이러한 APS 어레이의 활성 영역의 형상은 이미지 센서의 디자인 룰에 따라 달라질 수 있을 것이다.
다음으로, 도 6을 참조하여, 이미지 센서의 단면 구조에 대해 상세히 설명한다. 도 6은 본 발명의 일 실시예에 따른 이미지 센서의 단면도로서, 단위 픽셀들이 밀집된 APS 어레이 영역의 단면이 도시된다.
도 6을 참조하면, 본 발명의 일 실시예에서 이미지 센서는 반도체 기판(101c')의 후면에서 빛이 입사되는 후면 조사형(backside illuminated) 이미지 센서이다. 여기서, 반도체 기판의 전면과 후면이란 절대적인 방향을 나타내는 것이 아니고, 서로 상대적인 방향 또는 위치 관계를 나타내기 위한 용어에 불과하다. 다만, 설명의 편의상 이하의 실시예들에서는 '반도체 기판의 전면'이라고 하면, 이미지 센서의 제조시 반도체 기판에 대한 제조 공정이 먼저 진행된 방향 또는 위치인 것으로 정의하며, '반도체 기판의 후면'이라 하면, 상기 반도체 기판의 전면에 대응하는 반대 방향 또는 위치인 것으로 정의하기로 한다.
상기 관점에서, 본 발명의 일 실시예에 따른 반도체 기판(101c')의 전면(frontside) 상에는 수광 신호를 전송 및 독출하는 소자들이 형성되어 있으며, 반도체 기판(101c')의 후면(backside) 상에는 빛을 투과시켜 광전 변환 소자(110)로 입사시키는 광 투과 소자들이 형성된다.
다시 말해, 반도체 기판(101c')의 전면 상에는 전하 전송 소자(130), 리셋 소자(도 5의 140 참조), 드라이브 소자(도 5의 150 참조), 선택 소자(도 5의 160 참조) 및 배선층들(220)이 형성되어 있다. 그리고, 반도체 기판(101c')의 후면 상에는 컬러 필터층(240) 및 마이크로 렌즈(260) 등이 형성되어 있다.
보다 상세히 설명하면, 최초에 반도체 기판은 P형 벌크(bulk) 실리콘 기판 상에 P형 에피택셜층(101c')이 형성된 기판을 이용할 수 있으며, 이미지 센서의 제조 공정상 벌크 실리콘 기판이 제거되어 P형 에피택셜층(101c')만 잔류하는 반도체 기판일 수 있다. 이러한 반도체 기판은 별도의 웰(well) 영역들을 포함할 수도 있다.
본 발명의 일 실시예에 따른 이미지 센서의 구조에서 반도체 기판은 P형 에피택셜층(101c')을 지칭하는 것으로 설명한다. 그러나, 이에 한정되지 않으며, 반도체 기판은 벌크 실리콘 기판 등 다양한 형태의 반도체 기판이 적용될 수 있음은 자명하다.
이와 같은 반도체 기판(101c')은 소자 분리막(102)에 의해 활성 영역이 정의 되어 있다. 예를 들어, 소자 분리막(102)은 반도체 기판(101c')의 전면에서 내부로 형성된 형태의 STI(Shallow Trench Isolation) 또는 LOCOS(LOCal Oxidation of Silicon) 방법을 이용한 FOX(Field OXide)일 수 있다.
이러한 반도체 기판(101c')의 전면 상에는 다수의 트랜지스터들이 위치한다. 즉, 반도체 기판(101c') 전면 상에 트랜스퍼 게이트(130), 리셋 게이트(도 5의 140 참조), 드라이브 게이트(도 5의 150 참조) 및 선택 게이트(도 5의 160 참조)가 위치한다.
그리고, 트랜스퍼 게이트(130)의 일측에는 수광 소자(110)가 위치한다. 본 발명의 일 실시예에서 수광 소자(110)로는 핀드 포토 다이오드가 형성될 수 있다.
자세히 설명하면, 핀드 포토 다이오드(110)는 2번의 이온 주입을 통해 형성된 N형 포토다이오드(112)와 P형 포토다이오드(114)를 포함한다. 여기서, N형 포토다이오드(112)는 P형 에피택셜층(101c') 내에 깊게 형성되어 있으며, P형 포토다이오드(114)는 N형 포토다이오드(112)의 표면에 얕게 형성되어 있다.
이에 따라 핀드 포토다이오드(110)는 P형 에피택셜층으로 이루어진 반도체 기판(101c'), N형 포토다이오드(112) 및 P형 포토다이오드(114)가 적층된 PNP 접합 구조를 갖는다.
여기서, N형 포토다이오드(112)는 입사광을 흡수하여 광전하를 축적하며, P형 포토다이오드(114)는 열적으로 생성된 전하-전공 쌍(EHP: Electron-Hole Pair)을 줄임으로써 암전류(dark current)를 억제할 수 있다. 여기서, 암전류는 실리콘의 댕글링 본드나, 에칭 스트레스 등에 의한 반도체 기판(101)의 표면 손상으로 인 해 발생할 수 있다. 따라서, 표면에서 열적으로 생성된 EHP 중에서 홀(hole)은 P형 포토다이오드(114)를 통해서 접지된 기판(101)으로 확산되고, 전자(electron)는 P형 포토다이오드(114)를 확산하는 과정에서 홀과 재결합되어 소멸될 수 있다.
그리고, 핀드 포토 다이오드(110)와 이격되며, 트랜스퍼 게이트(130)의 타측의 반도체 기판(101b) 내에는 N형 불순물을 주입하여 형성된 플로팅 확산 영역(120)이 위치한다. 플로팅 확산 영역(120)은 트랜스퍼 게이트(130)를 통해 핀드 포토다이오드(110)에 축적된 광전하를 전송 받는다. 이러한 플로팅 확산 영역(120)은 저농도 및 고농도 불순물 영역으로 이루어질 수 있다. 즉, 플로팅 확산 영역(120)은 LDD(Lightly Doped Drain) 구조를 갖거나, DDD(Double Doped Drain) 구조를 가질 수 있다.
이와 같이, 서로 이격된 핀드 포토다이오드(110)와 플로팅 확산 영역(120) 사이의 기판(101) 상에 위치하는 트랜스퍼 게이트(130)는 핀드 포토다이오드(110) 내에 축적된 광전하를 플로팅 확산 영역(120)으로 전달한다.
이와 같이, 수광 신호를 전송 및 독출하는 소자들이 형성된 반도체 기판(101c')의 전면 상에는 반도체 기판(101c')의 전면을 덮는 층간 절연막(210)이 형성되어 있다. 여기서, 층간 절연막(210)은 상부가 평탄화되어 있다. 이러한 층간 절연막(210)은 반도체 기판(101c')의 전면 상에 다층으로 형성되어 있다. 그리고 다층의 층간 절연막(210)들 내에는 금속 배선층(220)들이 형성되어 있다.
한편, 수광 소자(110)가 형성된 반도체 기판(101c')의 후면 상에는 실리콘 산화막(230)이 위치한다. 실리콘 산화막은 저온에서 실리콘을 소모시키는 표면 처 리용 케미칼 용액에 의한 표면 처리에 의해 형성된 케미칼 산화막(230)일 수 있으며, 이하, 상기 실리콘 산화막이 케미칼 산화막(230)인 경우를 예로 하여 설명한다.
반도체 기판(101c')의 후면은 수광 소자(110)로 빛이 입사될 때, 반도체 기판(101c') 표면의 결함에 의한 저조도 노이즈, 예를 들어, 암전류의 발생을 방지하기 위해, 표면 처리용 케미칼 용액에 의해 표면 처리되어 있다.
즉, 후면 조사형 이미지 센서를 제조하기 위해, 반도체 기판(101c')의 두께를 감소시키기 위해 반도체 기판(101c') 후면의 일부를 제거하는데, 이 때, 실리콘의 댕글링 결함이나, 에칭 스트레스 등에 의한 표면 결함이 발생할 수 있다.
이에 따라, 저온에서 실리콘을 소모시키는 케미칼 용액을 이용한 표면 처리를 통해, 반도체 기판(101c')의 후표면에 발생된 결함들이 제거되어 있다. 따라서, 반도체 기판(101c')의 표면 결함으로 인해, 후표면에서의 전기적 포텐셜이 떨어져 공핍 웰(depletion well)이 발생하는 것을 제거할 수 있다. 또한, 반도체 기판(101c')의 표면에서 열전자의 발생이나, 계면 트랩을 방지할 수 있어, 이미지 센서의 저조도 노이즈를 방지할 수 있으며, 광감도를 개선할 수 있다.
즉, 반도체 기판(101c')의 후표면은 균일한 막질을 가지며, 표면 처리된 후면 상에는 표면 처리시 형성되는 케미칼 산화막(230)이 위치한다.
이와 같은 케미칼 산화막(230)은 약 1nm 내지 10nm의 미세 박막으로 형성되어 있다. 그리고 반도체 기판(101c')의 후면 상에 형성된 케미칼 산화막(230)은 후면으로 입사되는 빛이 반사되어 입사량이 감소하는 것을 방지할 수 있는 반사 방지 막 역할을 할 수 있다.
그리고, 케미칼 산화막(230) 상에는 컬러 필터층(350)이 하부의 각 수광 소자(110)에 대응되도록 형성되어 있다.
즉, 컬러 필터층(240)은 각 컬러 필터(240)가 매트릭스 형태로 배열된 수광 소자(110)와 마찬가지로 매트릭스 형태로 배열된다. 이러한 컬러 필터층(240)은 고화질의 영상을 얻기 위하여 특정 색의 광을 투과시켜 반도체 기판(101c')의 수광 소자(110)에 도달되도록 한다. 이러한 컬러 필터층(240)은 레드(R: red), 그린(G: green), 블루(B: blue)가 베이어(Bayer)형으로 배치된 컬러 필터가 사용될 수 있다.
그리고, 컬러 필터층(240) 상부에는 각 수광 소자(110) 별로 마이크로 렌즈(260)가 위치한다. 마이크로 렌즈(260)는 수광 소자(110) 이외의 영역으로 입사하는 빛의 경로를 변경시켜 수광 소자(110)로 빛을 집광시킨다.
또한, 컬러 필터층(240)과 마이크로 렌즈(260) 사이에는 오버 코팅 레이어(OCL: Over-Coating Layer)라고 하는 평탄화층(250)이 형성될 수 있으며, 열경화성 수지로 이루어질 수 있다.
이와 같은 이미지 센서는 반도체 기판(101c')의 후면에서 빛이 입사되며, 입사광은 마이크로 렌즈(260), 컬러 필터층(240) 및 반도체 기판(101c')을 걸쳐 수광 소자(110)에 입사된다. 이 때, 빛이 입사되는 마이크로 렌즈(260)로부터 수광 소자(110) 간의 거리가 짧아, 마이크로 렌즈(260) 내로 입사된 빛이 수광 소자(110)에 도달하기 전에 손실되는 것을 줄일 수 있다.
그리고, 케미칼 용액에 의한 표면 처리에 의해, 반도체 기판(101c')의 후면 결함이 제거되어 있으므로, 마이크로 렌즈(260) 및 컬러 필터(240)를 통과한 빛이 반도체 기판(101c')으로 투과될 때, 후면 결함으로 인한 노이즈 발생이 방지된다.
다음으로, 도 7 내지 도 15를 참조하여 본 발명의 실시예들에 따른 이미지 센서의 제조 방법에 대해 상세히 설명한다.
도 7은 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 개략적으로 나타내는 순서도이다. 도 8은 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법 중 표면 처리 과정을 개략적으로 나타내는 순서도이다. 도 9 내지 도 15는 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 순서대로 나타낸 단면도들이다.
먼저, 반도체 기판(101)의 전면 상에 수광 신호를 전송 및 독출하는 반도체 소자들을 형성한다(S100).
도 9를 참조하여 상세히 설명하면, 먼저 전면 및 후면이 정의된 반도체 기판(101)을 준비한다. 반도체 기판(101)은 P형 벌크 기판(101a) 상에 P형 에피택셜층(101c)이 형성된 반도체 기판(101)을 이용할 수 있다. 이 때, 반도체 기판(101)은 P형 에피택셜층(101c) 방향을 전면, P형 벌크 기판(101a) 방향을 후면으로 정의할 수 있을 것이다. 그리고 나서, P형 에피택셜층(101d) 내에 P형 불순물을 고농도로 이온 주입하여 P형 딥 웰(101b)을 형성할 수도 있다.
다음으로, 반도체 기판(101)의 전면에 대해 LOCOS(Local Oxidation of Silicon) 공정 또는 STI(Shallow Trench Isolation) 공정을 수행하여 필드 영역과 활성 영역을 구분하는 소자 분리막(102)을 형성한다.
이 후, 반도체 기판(101)의 전면 상에 다수의 트랜지스터들을 형성한다.
상세히 설명하면, 반도체 기판(101)의 전면 상에 게이트 절연막 및 게이트용 도전막을 순차적으로 적층한다. 그리고 나서, 적층된 게이트 절연막 및 게이트용 도전막을 패터닝하여, 기판(101) 상에 다수의 게이트들을 형성한다. 즉, 반도체 기판(101) 상에 전하 전송 소자(130), 리셋 소자(도 5의 140 참조), 드라이버 소자(도 5의 150 참조) 및 선택 소자(도 5의 160 참조)의 각 게이트들을 형성할 수 있다.
다음으로, 트랜스퍼 게이트(130) 일측의 반도체 기판(101) 내에 수광 소자(110)를 형성한다. 이 때, 수광 소자(110)는 P형 에피택셜층(101b) 내에 형성된다. 그리고 수광 소자(110)는 핀드 포토다이오드로 형성할 수 있다.
보다 상세히 설명하면, 반도체 기판(101)의 전면 상에 핀드 포토다이오드가 형성될 영역을 노출시키는 제 1 마스크 패턴(미도시)을 형성한다. 그리고 나서, 상기 제 1 마스크 패턴을 이용하여 N형 불순물을 기판(101) 내에 이온 주입함으로써, N형 포토다이오드(112)를 형성한다. N형 포토다이오드(112)를 형성시, 트랜스퍼 게이트(130) 방향으로 0° 내지 15°의 틸트를 주어 경사지게 불순물을 이온 주입할 수 있다. 이에 따라 N형 포토다이오드(112)는 트랜스퍼 게이트(130)와 일부 오버랩될 수도 있다.
N형 포토다이오드(112)를 형성한 다음에는, N형 포토다이오드(112) 형성시 이용한 제 1 마스크 패턴(미도시)을 이용하여 P형 불순물을 주입함으로써, N형 포 토다이오드(112) 상에 얕게 도핑된 P형 포토다이오드(114)를 형성한다. P형 포토다이오드(114) 형성시, P형 불순물을 소자 분리막(102) 방향으로 0° 이상의 틸트를 주어 경사지게 이온 주입할 수 있다. 이와 같이 형성된 P형 포토다이오드(114)는 P형 에피택셜층(101c) 표면에서 열적으로 생성된 전자-홀 쌍(EHP)을 줄임으로써 암전류를 방지하는 역할을 한다.
이와 같이, 핀드 포토 다이오드(110)를 형성한 후, 핀드 포토 다이오드(110) 형성에 이용된 상기 제 1 마스크 패턴은 제거한다. 이상, 핀드 포토다이오드(110)는 다수의 게이트들(130)을 형성한 후에 형성되는 것으로 설명하였으나, 형성 순서는 달라질 수도 있다.
다음으로, 다수의 게이트(130)들 양측에 스페이서를 형성한다. 스페이서는 스페이서용 절연막을 기판 및 게이트들 표면을 따라 컨포말하게 증착한 후, 이방성 식각함으로써 형성할 수 있다. 여기서, 게이트들(130) 타측에 LDD 구조의 플로팅 확산 영역(120)들을 형성할 경우, 스페이서를 형성하기 전에 저농도의 불순물 영역을 먼저 형성할 수 있다.
이 후, 핀드 포토다이오드(110)를 덮는 제 2 마스크 패턴(미도시)을 형성한 다음, 다수의 게이트들 양측의 반도체 기판(101) 내에 플로팅 확산 영역(120)을 형성한다. 이 때, 플로팅 확산 영역(120)은 N형 포토다이오드(112)와 동일한 N형 불순물을 도핑하여 형성한다. 이와 같이, 플로팅 확산 영역(120)을 형성시, 리셋 소자(도 5의 140 참조), 드라이버 소자(도 5의 150 참조) 및 선택 소자(도 5의 160 참조)의 소스/드레인 영역을 동시에 형성할 수 있다.
플로팅 확산 영역(120)을 형성한 다음에는, 이온 주입에 이용되었던 상기 제 2 마스크 패턴을 제거한다.
이에 따라 반도체 기판(101)의 전면 상에 수광 소자(110), 플로팅 확산 영역(120), 전하 전송 소자(130), 리셋 소자(도 5의 140 참조), 드라이버 소자(도 5의 150 참조) 및 선택 소자(도 5의 160 참조)를 포함하는 APS 어레이(도 2의 10 참조)가 완성된다.
이어서, 도 10에 도시된 바와 같이, APS 어레이(도 1의 10 참조)가 형성된 반도체 기판(101)의 전면 상에 다층의 층간 절연막(210) 및 배선층(220)들을 형성한다. 즉, 반도체 기판(101) 상에 APS 어레이를 덮는 층간 절연막(210)을 형성하고, 층간 절연막(210) 상에 배선층(220)을 형성한다. 이 때, 각 층의 층간 절연막(210) 경계에는 식각 정지막(미도시) 형성될 수도 있다.
구체적으로, 층간 절연막(210)은 갭 필(gap fill) 특성이 좋은 물질로 형성되며, 상부가 평탄화되도록 형성된다. 예를 들어, 층간 절연막(210)은 HDP(High Density Plasma), TOSZ(Tonen SilaZene), SOG(Spin On Glass), USG(Undoped Silica Glass) 등이 사용될 수 있다.
그리고, 배선층(220)은 층간 절연막(210) 상에 도전 물질을 증착하고 패터닝하여 형성될 수 있다. 이 때, 도전 물질로는 예를 들어, 구리, 알루미늄과 같은 금속 물질로 형성된다. 그리고 각 층간 절연막(210) 상에 형성된 배선층(220)들은 하부의 소자나 다른 배선층(220)들과 콘택을 통해 연결될 수 있다.
이 후, 층간 절연막(210)과 배선층(220)을 번갈아 반복적으로 형성함으로써, APS 어레이와 전기적으로 연결되는 배선들이 완성된다. 여기서, APS 어레이(도 2의 10 참조) 의 각 소자들의 전기적인 라우팅 및/또는 차광 기능을 위한 배선층(220)들의 배열은 당업자에 의해 다양하게 변형될 수 있으므로 본 발명이 모호하게 해석되는 것을 피하기 위하여 이에 대한 설명은 생략한다.
다층의 층간 절연막(210) 및 배선층(220)들을 형성한 다음에는 최상층의 배선층(220)을 덮는 층간 절연막(210)을 형성하고 평탄화한다. 여기서, 최상층에 위치하는 배선층(220)을 덮는 층간 절연막(210)은 패시베이션막일 수 있다.
이에 따라 반도체 기판(101)의 전면 상에 수광 신호를 전송 및 독출하는 소자들이 완성된다.
다음으로, 도 11에 도시된 바와 같이, 수광 신호를 전송 및 독출하는 소자들이 형성된 반도체 기판(101)의 전면 상에 지지층(300)을 접착한다(S200). 즉, 상부가 평탄화된 최상의 층간 절연막(210)에 실리콘 지지층(300)을 형성할 수 있다. 예를 들어, 최상층의 층간 절연막(210) 상에 다른 반도체 기판(300)을 접착시켜, 반도체 기판(101)의 전면을 지지할 수 있다.
그리고 나서, 반도체 기판(101)의 후면을 그라인딩(grinding)할 수 있도록 반도체 기판(101)의 상하를 반전시킨다. 즉, 반도체 기판(101)의 상하부를 반전시켜 수광 소자(110)를 배선층(220)들보다 상부에 위치시킨다.
이 후, 도 12에 도시된 바와 같이, 반도체 기판(101)의 일부를 제거하여, 반도체 기판(101)의 두께를 감소시킨다.
보다 상세히 설명하면, 그라인더 또는 CMP 장치를 이용하여 반도체 기 판(101)의 후면을 그라인딩하여 기계적으로 반도체 기판(101)의 일부를 제거한다(S300). 이 때, 반도체 기판(101)을 수 백 ㎛ 정도 제거한다. 이러한 기계적 제거는 반도체 기판(101) 중 P형 벌크 기판(101a)에 대해서 진행될 수 있다.
그리고 나서, 화학적 방법을 통해 반도체 기판(101)의 두께를 미세하게 조절하면서, 반도체 기판(101)의 두께를 감소시킨다(S400). 즉, 습식 식각을 통해 반도체 기판(101)의 후면을 식각함으로써, 반도체 기판(101)의 두께를 감소시킬 수 있다. 이러한 습식 식각 공정에서는 불산(HF), 질산(HNO3) 및 초산(CH3COOH)의 혼합 용액을 이용할 수 있으며, 습식 식각을 통해 수 십 ㎛의 두께를 감소시킬 수 있을 것이다. 이와 같은 습식 식각 공정은 P형 벌크 기판(101a) 및 고농도의 P형 딥 웰(101b)까지 제거할 수 있다.
이와 같이, 그라인딩 및 식각 공정을 통해 약 5 내지 10㎛ 두께의 반도체 기판(101)을 잔류시킬 수 있다. 이에 따라, P형 벌크 기판(101a), 고농도 P형 딥 웰(101b) 및 P형 에피택셜층(101c)으로 이루어졌던 반도체 기판(101)에서 P형 벌크 기판(101a) 및 고농도 P형 딥 웰(101b)이 제거되고, 실질적으로 P형 에피택셜층(101b)만이 잔류할 수 있다.
본 발명의 일 실시예에서는 반도체 기판(101)의 두게를 감소시킴에 따라 P형 에피택셜층(101c)만 잔류하는 것으로 설명하였으나, 포괄적으로 실리콘 물질로 이루어진 기판을 포함할 수 있을 것이다. 따라서, P형 에피택셜층(101b)은 실리콘 기판으로 지칭될 수도 있다.
이와 같이, 반도체 기판(101)의 일부를 제거하여, 반도체 기판(101)의 두께를 감소시킴으로써, 수광 소자(110)로 입사되는 빛의 경로를 감소시킬 수 있으므로, 수광 소자(110)에서의 광 감도를 향상시킬 수 있다.
한편, 그라인딩 및 식각 공정을 통해 반도체 기판(101)의 일부를 제거할 때, 기계적 및 화학적 어택에 의한 반도체 기판의 표면에 결함(defect)이 발생할 수 있다. 즉, 그라인딩 및 식각 공정에 의해 노출된 P형 에피택셜층(101c)의 표면(103)에는 미세한 결함들이 존재할 수 있다. 구체적으로, 실리콘 기판(101c)의 후면에 실리콘의 댕글링 결함이나 에칭 스트레스로 인한 표면 결함이 발생할 수 있다.
이와 같이, 반도체 기판(101)에 대한 기계적 및 화학적 어택에 의해 실리콘 기판(101c)의 표면(103)에 발생한 결함들은, 수광 소자(110)로 빛이 입사될 때, 반도체 기판(101b) 후면에서 전기적 포텐셜(potential)이 떨어져 공핍 웰(depletion well)을 발생시킬 수 있다.
그리고, 실리콘 기판(101c), 즉, P형 에피택셜층(101c)의 표면 결함(103)은 전하 또는 정공 캐리어를 발생시키고, 전하 및 정공의 재결합 장소를 제공하게 되어 누설 전류를 증가시키게 된다. 즉, 빛이 전혀 없는 상태에서 전자가 이동하는 암전류(dark current)가 발생한다. 따라서 CMOS 이미지 센서의 저조도(low illumination) 특성을 약화시킬 수 있다.
이에 따라, 반도체 기판(101)을 그라인딩한 다음, 표면 결함(103)을 제거하기 위해, P형 에피택셜층(101c)의 표면 상에 열 산화막이나 CVD-산화막 등을 형성할 수 있을 것이다. 그러나, 열 산화막이나, CVD-산화막 등을 형성할 경우, 산화막 의 제조 공정이 고온에서 진행되므로, 실리콘 기판(101c)의 전면 상에 형성된 소자들(130)이나 배선층들(220)에 악영향을 미칠 수 있다.
따라서, 실리콘 기판(101c)의 전면 상에 형성된 소자들(130)이나 배선층들(220)에 영향을 주지 않으며서, 실리콘 기판(101c) 표면의 결함들(103)을 제거할 수 있도록, 저온에서 실리콘을 소모시키는 케미컬 용액을 이용한 표면 처리 공정이 요구된다.
보다 상세히 설명하면, 반도체 기판(101)을 일부 제거한 다음, 노출된 실리콘 기판(101c), 즉, P형 에피택셜층(101c)의 표면 결함을 제거하기 위한 표면 처리 공정을 진행한다(S500). P형 에피택셜층(101c)에 대한 표면 처리 공정에 대해서는 도 8과, 도 12 및 도 13을 참조하여 상세히 설명하기로 한다.
즉, 표면 결함(103)이 있는 실리콘 기판(101c)을 준비한다(S510). 다시 말해, 도 11에 도시된 바와 같이, 이미지 소자의 제조 공정 중, 반도체 기판(101)의 후면 제거 후의 중간 결과물을 준비한다. 즉, P형 에피택셜층(101c)의 노출된 표면에 미세 결함들(103)이 존재한다.
다음으로, 표면 결함이 있는 결과물에 표면 처리용 케미칼 용액을 제공한다. 즉, 표면 처리용 케미칼 용액이 저장된 약액조(chemical bath) 내에 표면 결함이 있는 결과물을 딥핑한다(S520).
여기서 이용되는 표면 처리용 케미칼 용액은 수광 소자(110), 전하 전송 소자(130) 및 배선층(220) 등과 같이, 반도체 기판(101c)의 전면 상에 이미 제조되어 있는 소자들에 미치는 영향을 최소화하기 위해, 다른 단위 공정들이 진행되는 온도 조건보다 비교적 낮은 온도로 유지된다. 예를 들어, 약액조 내의 케미칼 용액은 약 80℃ 내지 200℃의 온도로 유지된다.
그리고, 표면 처리용 케미칼 용액은 P형 에피택셜층(101c)의 실리콘 원자와 반응하여, P형 에피택셜층(101c), 즉 실리콘 기판(101c)을 소모시킬 수 있다. 이러한 케미칼 용액으로는 예를 들어, NH4OH, H2O2 및 H2O의 혼합 용액(SC-1 용액)이거나, HCl, H2O2 및 H2O의 혼합 용액(SC-2 용액) 또는 초순수(DI water)에 O3가 용해된 용액(오존수) 등이 이용될 수 있다.
또한, 표면 처리용 케미칼 용액은 P형 에피택셜층(101c)을 소모시킴과 동시에, P형 에피택셜층(101c) 표면에 케미칼 산화막을 형성할 수 있다(S530).
이와 같이, 이미지 소자의 중간 결과물을 표면 처리용 케미칼 용액 내에 딥핑하는 것은, 약 5분 내지 30분 정도의 시간 동안 딥핑하도록 한다. 여기서, 중간 결과물의 딥핑 시간은 달라질 수 있으나, 중간 결과물의 딥핑 시간이 길어짐에 따라, P형 에피택셜층(101c)의 표면에 계속해서 실리콘 산화막이 형성됨으로, 실리콘과 케미칼 용액의 반응이 줄어든다. 따라서, 일정 시간 후 케미칼 산화막(230)의 두께는 소정 두께로 포화 상태가 된다. 이와 같이 형성되는 케미칼 산화막(230)은 약 1nm 내지 10nm의 두께의 미세 박막일 수 있다.
이와 같이, 표면 처리용 케미칼 용액과 P형 에피택셜층(101c)의 반응으로 인해, P형 에피택셜층(101c)의 표면 결함이 제거될 수 있다. 그러나, 케미칼 용액 내 1회의 딥핑으로는 표면 결함을 완전히 제거할 수 없어, 양호한 표면 막질을 가지는 P형 에피택셜층(101c)을 얻을 수 없을 것이다.
따라서, 표면 처리에 의해 형성된 케미칼 산화막을 제거하고(S550), 다시 중간 결과물을 케미칼 용액에 딥핑하여, P형 에피택셜층(101c)의 표면을 다시 소모시킨다. 여기서, 케미칼 산화막(230)은 불산(HF) 용액을 이용하여 쉽게 제거될 수 있다. 즉, 이미지 센서의 중간 결과물을 표면 처리용 케미칼 용액에 딥핑하는 과정을 소정 횟수 반복한다(S540). 예를 들어, 중간 결과물을 1회 내지 5회 케미칼 용액에 딥핑할 수 있을 것이다.
이와 같은 과정을 반복함에 따라, 도 13에 도시된 바와 같이, P형 에피택셜층(101c)의 표면에 발생한 결함들(103)이 모두 제거되고, 양호한 막질의 표면(105)을 갖는 P형 에피택셜층(101c')을 얻을 수 있다. 이와 같은 과정에서, P형 에피택셜층(101c')의 두께가 수 nm 감소할 수 있다.
그리고, 케미칼 용액에 딥핑 과정을 수 회 반복한 다음에는, 도 14에 도시된 바와 같이, 양호한 막질의 표면(105)을 갖는 P형 에피택셜층(101c') 상에 케미칼 산화막(230)을 잔류시켜, P형 에피택셜층(101c')의 후면에 대한 표면 처리 과정을 종료한다(S560).
이와 같이, P형 에피택셜층(101c)의 표면 결함(103)을 제거함과 동시에, P형 에피택셜층(101c')의 표면(105) 상에 형성된 케미칼 산화막(230)은 후면으로 입사되는 빛이 반사되는 것을 방지하는 반사 방지막으로 이용될 수 있다. 또한, 케미칼 산화막(230)은 평탄층의 역할을 할 수도 있다.
이와 같이, P형 에피택셜층(101c)의 표면 결함(103)을 제거하고, 케미칼 산 화막(230)을 형성한 다음에는, 도 15에 도시된 바와 같이, 케미칼 산화막(230) 상에 수광 소자(110)로 입사되는 빛의 입사 경로를 제공하는 광 투과 소자들을 형성한다.
즉, 케미칼 산화막(230) 상에 각각의 수광 소자(110)에 대응하는 컬러 필터층(240)을 형성한다. 컬러 필터층(240)은 고화질의 영상을 얻기 위하여 특정 색의 광을 투과시켜 반도체 기판(101b)의 수광 소자(110)에 도달되도록 한다. 여기서, 컬러 필터층(240)을 형성하는 방법으로는 염색법, 안료 분산법, 인쇄법 등이 이용될 수 있을 것이다. 이러한 컬러 필터층(240)을 형성하는 물질로는 염색된 포토레지스트가 주로 사용될 수 있다. 그리고 컬러 필터는 레드(Red), 그린(Green), 및 블루(blue)의 3가지 컬러 중 하나로 형성할 수 있다. 따라서, 각 수광 소자(110)에 대응되게 하나의 컬러 필터가 각각 위치한다.
다음으로, 컬러 필터층(240) 상에 광투과성이 우수한 폴리이미드 계열 또는 폴리아크릴 계열 등의 물질을 사용하여 평탄화층(250)을 형성한다.
그리고 나서, 평탄화층(250) 상에 각각의 수광 소자(110)와 대응되도록 마이크로 렌즈(260)를 형성한다. 마이크로 렌즈(260)는 광투과성 포토레지스트를 이용하여, 각각의 수광 소자(110)를 덮는 패턴들을 형성한 후, 리플로우시켜 형성할 수 있다. 이에 따라 평탄화층(250) 상에 일정한 곡률을 갖으며 위로 볼록한 형태의 마이크로 렌즈(260)가 형성될 수 있다.
이 후, 후속 공정으로 마이크로 렌즈(260)의 표면의 잔류 물질을 제거하는 공정이 수행될 수 있다. 그리고, 마이크로 렌즈(2600)의 형태를 유지시키기 위해 베이크 공정이 수행될 수도 있다.
이와 같은 본 발명의 일 실시예에 따라 후면 조사형 이미지 센서를 형성할 때, 반도체 기판(101c')의 후면을 그라인딩한 다음, 표면 결함을 제거하기 위해, 비교적 저온에서 실리콘을 소모시키는 케미칼 용액을 이용하여 표면 처리함으로써, 반도체 기판(101c') 후면의 표면 결함을 제거할 때, 전면에 형성된 소자들(130) 및 배선층들(220)이 고온에 영향을 받는 것을 방지할 수 있다.
즉, 반도체 기판(101c')의 후면의 표면 결함으로 인한 이미지 센서의 저조도 특성이 약화되는 것, 예를 들어, 암전류가 증가하는 것을 방지할 수 있다. 그리고, 후면의 표면 결함 제거 공정으로 인해, 반도체 기판(101c')의 전면 상에 형성된 소자들(130) 및 배선들(220)이 손상되거나 전기적 특성이 저하되는 것을 방지할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 기판 표면 처리 방법의 단계별 단면도들이다
도 2는 본 발명의 일 실시예에 따른 이미지 센서의 블록도이다.
도 3은 본 발명의 실시예들에 따른 이미지 센서의 액티브 픽셀 센서(APS) 어레이의 간략 회로도이다.
도 4는 본 발명의 실시예들에 따른 이미지 센서의 단위 픽셀의 회로도이다.
도 5는 본 발명의 일 실시예에 따른 이미지 센서의 액티브 픽셀 센서(APS) 어레이의 평면도이다.
도 6은 본 발명의 일 실시예에 따른 이미지 센서의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 나타내는 순서도이다.
도 8은 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법 중 표면 처리 공정을 나타내는 순서도이다.
도 9 내지 도 15는 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 순서대로 나타낸 단면도들이다.
<도면의 주요 부분에 관한 부호의 설명>
100: 단위 픽셀 101: 반도체 기판
101a: 벌크 기판 101b: 딥 웰
101c: 에피택셜층 102: 소자 분리막
110: 포토다이오드 112: N형 포토다이오드
114: P형 포토다이오드 120: 플로팅 확산 영역
130: 트랜스퍼 게이트 140: 리셋 게이트
150: 드라이브 게이트 160: 선택 게이트
210: 층간 절연막 220: 배선층
230: 케미칼 산화막 240: 컬러 필터층
250: 평탄화층 260: 마이크로 렌즈
Claims (19)
- 표면 결함이 있는 실리콘 기판을 준비하고,상기 실리콘 기판의 표면에 표면 처리용 케미칼 용액을 제공하여, 상기 실리콘 기판의 표면을 소모시키면서 상기 실리콘 기판 상에 케미칼 산화막을 형성하여 상기 표면 결함을 제거하는 것을 포함하는 기판 표면 처리 방법.
- 제 1 항에 있어서,상기 케미칼 용액은 HCl, H2O2 및 H2O의 혼합 용액이거나, NH4OH, H2O2 및 H2O의 혼합 용액이거나, 초순수(DI water)에 O3가 용해된 용액인 기판 표면 처리 방법.
- 제 1 항에 있어서,상기 케미칼 용액을 제공하는 것은, 80℃ 내지 200℃의 상기 케미칼 용액에 10분 내지 30분 동안 딥핑하는 것을 포함하는 기판 표면 처리 방법.
- 제 1 항에 있어서,상기 케미칼 산화막은 1nm 내지 10nm의 두께로 형성되는 기판 처리 방법.
- 제 1 항에 있어서,상기 케미칼 산화막 형성 후, 상기 케미칼 산화막을 제거하는 것을 더 포함하는 기판 표면 처리 방법.
- 제 5 항에 있어서,상기 케미칼 산화막을 제거하는 것은, HF 용액에 상기 실리콘 기판을 딥핑하는 기판 표면 처리 방법.
- 제 1 항에 있어서, 상기 케미칼 산화막 형성 후,상기 케미칼 산화막을 제거하고, 노출된 상기 실리콘의 표면에 상기 표면 처리용 케미칼 용액을 제공하여, 상기 실리콘 기판의 표면을 소모시키면서 상기 실리콘 기판 상에 케미칼 산화막을 형성하는 것을 1회 이상 반복하는 것을 더 포함하는 기판 표면 처리 방법.
- 전면 및 후면이 정의된 반도체 기판을 제공하고,상기 반도체 기판의 전면과 인접하게 상기 반도체 기판 내에 광전 변환 소자를 형성하고,상기 반도체 기판의 전면 상에 다층의 배선층들을 형성하고,상기 반도체 기판의 후면 일부를 제거하여 상기 반도체 기판의 두께를 감소시키고,상기 결과물에 표면 처리용 케미칼 용액을 제공하여, 상기 반도체 기판의 후 면을 소모시키면서 상기 반도체 기판의 후면 상에 케미칼 산화막을 형성하여, 상기 반도체 기판의 후면 결함을 제거하고,상기 반도체 기판의 후면 상에, 상기 광전 변환 소자에 대응하여 컬러 필터 및 마이크로 렌즈를 형성하는 것을 포함하는 이미지 센서의 제조 방법.
- 제 8 항에 있어서, 상기 반도체 기판을 제공하는 것은,벌크 기판 및 에피택셜층으로 이루어진 상기 반도체 기판을 제공하는 것을 포함하는 이미지 센서의 제조 방법.
- 제 9 항에 있어서, 상기 반도체 기판의 두께를 감소시키는 것은,상기 반도체 기판의 상기 에피택셜층을 잔류시키는 이미지 센서의 제조 방법.
- 제 8 항에 있어서, 상기 반도체 기판의 두께를 감소시키는 것은,상기 반도체 기판의 후면을 그라인딩 및 습식 식각하는 것을 포함하는 이미지 센서의 제조 방법.
- 제 8 항에 있어서,상기 케미칼 용액은 HCl, H2O2 및 H2O의 혼합 용액이거나, NH4OH, H2O2 및 H2O 의 혼합 용액이거나, 초순수(DI water)에 O3가 용해된 용액인 이미지 센서의 제조 방법.
- 제 8 항에 있어서,상기 케미칼 용액을 제공하는 것은, 80℃ 내지 200℃의 상기 케미칼 용액에 10분 내지 30분 동안 딥핑하는 이미지 센서의 제조 방법.
- 제 8 항에 있어서,상기 케미칼 산화막은 1nm 내지 10nm의 두께로 형성되는 이미지 센서의 제조 방법.
- 제 8 항에 있어서, 상기 반도체 기판의 후면 결함을 제거하는 것은,상기 표면 처리용 케미칼 용액에 딥핑하여, 상기 반도체 기판의 후면을 소모시키면서 케미칼 산화막을 형성 단계 및 상기 케미칼 산화막을 제거하는 단계를 1회 이상 반복하는 이미지 센서의 제조 방법.
- 제 15 항에 있어서,상기 실리콘 산화막을 제거하는 것은, HF 용액에 상기 실리콘 기판을 딥핑하는 이미지 센서의 제조 방법.
- 전면 및 후면이 정의된 반도체 기판;상기 반도체 기판의 전면과 인접하게 상기 반도체 기판 내에 형성된 다수의 광전 변환 소자;상기 반도체 기판의 전면 상에 형성된 다층의 배선층들;상기 반도체 기판의 후면 상에 상기 반도체 기판을 소모시키면서, 케미칼 산화막을 생성하는 표면 처리용 케미칼 용액에 의해 형성된 케미칼 산화막; 및상기 케미칼 산화막 상에 상기 다수의 광전 변환 소자에 각각 대응하여 형성된 컬러 필터 및 마이크로 렌즈를 포함하는 이미지 센서.
- 제 17 항에 있어서,상기 반도체 기판의 후면의 일부가 제거된 이미지 센서.
- 제 17 항에 있어서,상기 케미칼 산화막은 1nm 내지 10nm의 두께를 갖는 이미지 센서.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080005079A KR101425619B1 (ko) | 2008-01-16 | 2008-01-16 | 기판 표면 처리 방법, 이를 이용한 이미지 센서의 제조방법 및 이에 따라 제조된 이미지 센서 |
| US12/320,097 US7855149B2 (en) | 2008-01-16 | 2009-01-16 | Treatment method for surface of substrate, method of fabricating image sensor by using the treatment method, and image sensor fabricated by the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080005079A KR101425619B1 (ko) | 2008-01-16 | 2008-01-16 | 기판 표면 처리 방법, 이를 이용한 이미지 센서의 제조방법 및 이에 따라 제조된 이미지 센서 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090079107A true KR20090079107A (ko) | 2009-07-21 |
| KR101425619B1 KR101425619B1 (ko) | 2014-08-04 |
Family
ID=40932087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080005079A KR101425619B1 (ko) | 2008-01-16 | 2008-01-16 | 기판 표면 처리 방법, 이를 이용한 이미지 센서의 제조방법 및 이에 따라 제조된 이미지 센서 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7855149B2 (ko) |
| KR (1) | KR101425619B1 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100672729B1 (ko) * | 2005-07-14 | 2007-01-24 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| JP5151375B2 (ja) * | 2007-10-03 | 2013-02-27 | ソニー株式会社 | 固体撮像装置およびその製造方法および撮像装置 |
| JP2010098219A (ja) * | 2008-10-20 | 2010-04-30 | Toshiba Corp | 裏面照射型固体撮像装置 |
| KR101545638B1 (ko) | 2008-12-17 | 2015-08-19 | 삼성전자 주식회사 | 이미지 센서 및 그 제조 방법, 이미지 센서를 포함하는 장치 및 그 제조 방법 |
| KR101550067B1 (ko) * | 2008-12-24 | 2015-09-03 | 인텔렉추얼디스커버리 주식회사 | 이미지 센서 및 이의 제조 방법 |
| KR20100076525A (ko) * | 2008-12-26 | 2010-07-06 | 주식회사 동부하이텍 | 후면 수광 이미지센서의 제조방법 |
| JP5422669B2 (ja) * | 2009-11-30 | 2014-02-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法、ダイナミックスレッショルドトランジスタの製造方法 |
| US8956909B2 (en) | 2010-07-16 | 2015-02-17 | Unimicron Technology Corporation | Method of fabricating an electronic device comprising photodiode |
| TWI534995B (zh) * | 2010-07-16 | 2016-05-21 | 欣興電子股份有限公司 | 電子裝置及其製法 |
| US8486814B2 (en) | 2011-07-21 | 2013-07-16 | International Business Machines Corporation | Wafer backside defectivity clean-up utilizing selective removal of substrate material |
| US8772899B2 (en) * | 2012-03-01 | 2014-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for backside illumination sensor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6503333B2 (en) * | 2000-11-30 | 2003-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for cleaning semiconductor wafers with ozone-containing solvent |
| JP3759435B2 (ja) | 2001-07-11 | 2006-03-22 | ソニー株式会社 | Ｘ−ｙアドレス型固体撮像素子 |
| JP4123415B2 (ja) | 2002-05-20 | 2008-07-23 | ソニー株式会社 | 固体撮像装置 |
| JP4162211B2 (ja) * | 2002-09-05 | 2008-10-08 | コバレントマテリアル株式会社 | シリコンウエハの洗浄方法および洗浄されたシリコンウエハ |
| JP4211696B2 (ja) | 2004-06-30 | 2009-01-21 | ソニー株式会社 | 固体撮像装置の製造方法 |
-
2008
- 2008-01-16 KR KR1020080005079A patent/KR101425619B1/ko not_active IP Right Cessation
-
2009
- 2009-01-16 US US12/320,097 patent/US7855149B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7855149B2 (en) | 2010-12-21 |
| KR101425619B1 (ko) | 2014-08-04 |
| US20090197365A1 (en) | 2009-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101425619B1 (ko) | 기판 표면 처리 방법, 이를 이용한 이미지 센서의 제조방법 및 이에 따라 제조된 이미지 센서 | |
| KR101439434B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR101688084B1 (ko) | 이미지 센서 및 이를 포함하는 패키지 | |
| KR101845257B1 (ko) | 이미지 센서 | |
| US7675100B2 (en) | CMOS image sensor and method for fabricating the same | |
| KR100710207B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100720503B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100791346B1 (ko) | 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서 | |
| US7592196B2 (en) | Method for fabricating a CMOS image sensor | |
| KR20090022512A (ko) | 이미지 센서 및 그 제조 방법 | |
| KR20070087847A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20100120875A (ko) | 투과도가 향상된 반사 방지막을 갖는 후면 수광 시모스 이미지 센서 및 그 제조 방법 | |
| KR100896876B1 (ko) | 이미지 센서 및 그 제조방법 | |
| US8021912B2 (en) | Method of fabricating an image sensor having an annealing layer | |
| KR100640980B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| TWI556423B (zh) | 影像感測裝置及半導體結構 | |
| US7598135B2 (en) | Method for fabricating CMOS image sensor | |
| KR100610480B1 (ko) | 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법 | |
| US7459332B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR20100045239A (ko) | 굴절률이 다른 혼색 방지 절연막 구조를 갖는 이미지 센서및 그 제조 방법 | |
| KR100806786B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100670537B1 (ko) | 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법 | |
| KR20100077986A (ko) | 이미지 센서 및 그의 제조 방법 | |
| KR20110024467A (ko) | 반도체 소자 제조방법 | |
| KR20070036534A (ko) | 이미지 센서 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |