KR20090070036A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20090070036A KR20090070036A KR1020070137899A KR20070137899A KR20090070036A KR 20090070036 A KR20090070036 A KR 20090070036A KR 1020070137899 A KR1020070137899 A KR 1020070137899A KR 20070137899 A KR20070137899 A KR 20070137899A KR 20090070036 A KR20090070036 A KR 20090070036A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- protective film
- hard mask
- semiconductor device
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000001681 protective effect Effects 0.000 claims abstract description 16
- 238000004140 cleaning Methods 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 238000005498 polishing Methods 0.000 claims abstract description 5
- 239000000126 substance Substances 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 15
- 238000002955 isolation Methods 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
실시예에서는 반도체 소자의 제조방법에 관해 개시된다.
실시예에 따른 반도체 소자의 제조방법은 반도체 기판 상에 하드마스크를 형성하는 단계; 상기 하드마스크를 이용하여 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치에 절연막을 매립한 후 CMP(Chemical Mechanical Polishing) 공정을 진행하고 상기 하드마스크를 제거하는 단계; 상기 절연막에 인접하고 상기 절연막 보다 돌출된 상기 반도체 기판의 모트 영역을 포함하는 반도체 기판 상에 보호막을 형성하는 단계; 상기 보호막이 형성된 반도체 기판 상에 불순물 이온을 주입하고 세정 공정을 진행하는 단계; 및 상기 반도체 기판의 액티브 영역에 게이트 절연막을 형성하기 전 세정 공정을 통해 세정 용액으로 상기 보호막을 제거하는 단계가 포함된다.
반도체, 모트 영역
Description
실시예에서는 반도체 소자의 제조방법에 관해 개시된다.
최근에 반도체 소자의 집적도가 증가함에 따라 반도체 소자와 반도체 소자를 분리하는 소자 분리막의 크기도 같은 스케일(scale) 만큼 축소되어 통상의 LOCOS 방법과 같은 소자 분리 방법은 그 적용이 한계에 이르게 되었다.
이를 해결하기 위해 적용된 STI(Shallow Trench Isolation) 방법은 반도체 기판 상에 반도체 기판과 식각 선택비가 양호한 질화막을 형성하고, 질화막을 하드 마스크(hard mask)로 사용하기 위해 질화막을 포토리소그래피 방법으로 패터닝하여 질화막 패턴을 형성한다.
그리고, 질화막 패턴을 하드 마스크로 사용하여 반도체 기판을 소정 깊이로 건식 식각 방법으로 패터닝하여 트렌치를 형성한 후, 트렌치에 절연막을 매립시킨 후 STI CMP(Chemical Mechanical Polishing)를 진행하여 트렌치에 매립되는 소자 분리막을 형성한다.
이후, 질화막을 습식 식각으로 제거하는데, 이 공정을 모트 질화막 습식식각(Moat nitride wet etch)이라고 한다.
한편, 트렌치에 절연막을 매립하는 경우 웨이퍼의 중앙부에 비해 웨이퍼의 주변부에서 절연막이 두껍게 증착되는 경향이 있다. 따라서, 이러한 차이를 보상하기 위하여 STI CMP를 하는 경우에 웨이퍼의 중앙부에 비해 웨이퍼의 주변부에서 절연막의 리무벌 레이트(Removal Rate)가 높게 설정된다.
이때,넓은 소자 분리막에 인접한 폭이 좁은 모트 영역은 그 주변에 더미 모트(dummy moat)가 배치되지 않는 경우, STI CMP 시 소자 분리막이 과도하게 제거되어 모트 영역이 소자 분리막보다 높은 위치에 형성되는 문제가 발생된다.
이러한 모트 영역은 이후 불순물 주입 공정 내지는 세정 공정에서 영향을 받아 데미지(damage)가 심하게 발생되어 다른 소자에 영향을 미치게 된다.
실시예는 반도체 소자의 제조방법을 제공한다.
실시예는 모트 영역의 손상을 방지할 수 있는 반도체 소자의 제조방법을 제공한다.
실시예에 따른 반도체 소자의 제조방법은 반도체 기판 상에 하드마스크를 형성하는 단계; 상기 하드마스크를 이용하여 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치에 절연막을 매립한 후 CMP(Chemical Mechanical Polishing) 공정을 진행하고 상기 하드마스크를 제거하는 단계; 상기 절연막에 인접하고 상기 절연막 보다 돌출된 상기 반도체 기판의 모트 영역을 포함하는 반도체 기판 상에 보호막을 형성하는 단계; 상기 보호막이 형성된 반도체 기판 상에 불순물 이온을 주입하고 세정 공정을 진행하는 단계; 및 상기 반도체 기판의 액티브 영역에 게이트 절연막을 형성하기 전 세정 공정을 통해 세정 용액으로 상기 보호막을 제거하는 단계가 포함된다.
실시예는 반도체 소자의 제조방법을 제공할 수 있다.
실시예는 모트 영역의 손상을 방지할 수 있는 반도체 소자의 제조방법을 제공할 수 있다.
이하, 첨부된 도면을 참조하여 실시예에 따른 반도체 소자의 제조방법에 대해 상세히 설명하도록 한다.
도 1 내지 도 4는 실시예에 따른 반도체 소자의 제조방법을 설명하는 도면이다.
도 1을 참조하면, 반도체 기판(10) 상에 선택비가 양호한 질화막을 형성하고, 질화막을 하드 마스크(hard mask)로 사용하기 위해 질화막을 포토리소그래피 방법으로 패터닝하여 질화막 패턴(20)을 형성한다.
그리고, 상기 질화막 패턴(20)을 하드 마스크로 사용하여 반도체 기판을 소정 깊이로 건식 식각 방법으로 패터닝하여 트렌치를 형성한 후, 트렌치에 절연막을 매립시킨 후 STI CMP(Chemical Mechanical Polishing)를 진행하여 트렌치에 매립되는 소자 분리막(30)을 형성한다.
이때, 액티브 영역(미도시)과 필드 영역을 정의하는 소자 분리막(30)의 면적이 넓고, 좁은 폭을 가진 모트 영역(11)이 존재하는 경우에, 상기 모트 영역(11)에 인접한 소자 분리막(30)이 과다 폴리싱(Polishing)되어 상기 모트 영역(11)이 소자 분리막(30) 보다 높은 위치에 형성된다.
도 2에는 하드 마스크로 사용된 상기 질화막 패턴(20)을 제거한 상태가 도시되어 있다.
한편, 상기 소자 분리막(30)이 형성된 반도체 기판(10) 상의 액티브 영역 상에 문턱전압 조절용 N형 불순물 이온 또는 P형 불순물 이온 주입 공정 후의 세정 공정을 거치거나, 게이트 절연막 형성 전 세정 공정 과정에서 상기 모트 영역(11) 이 손상되어 모트 영역(11)의 Si 손실이 발생되거나 피츠(Pits) 전이 현상이 발생될 수 있다.
더욱이, 상기 손상된 모트 영역(11)에 이후 게이트 전극 형성 과정에서 폴리 실리콘이 매립되는 경우에 반도체 소자가 제대로 동작되지 않을 가능성이 있다.
도 3을 참조하면, 실시예에 따른 반도체 소자의 제조방법은 상기 모트 영역(11)을 보호하기 위해 상기 모트 영역(11)을 포함하는 반도체 기판(10) 상에 보호막(40)을 형성한다.
여기서, 상기 보호막(40)은 CVD 방법으로 증착한 산화막이 될 수 있다. 상기 보호막(40)은 30~50Å의 두께로 형성된다.
상기 보호막(40)은 문턱전압 조절용 N형 불순물 이온 또는 P형 불순물 이온 주입 공정 후의 세정 공정에서 상기 모트 영역(11)을 보호한다.
도 4를 참조하면, 불순물 주입 및 세정 공정 후 상기 반도체 기판(10)의 액티브 영역에 게이트 절연막(미도시)을 형성하는 공정을 진행한다.
이때, 게이트 절연막 형성 전 반도체 기판(10)에 대한 세정 공정을 수행하는데, 이때 세정 공정은 순수(DIW)와 HF가 90:1 내지 110:1 로 혼합된 용액을 사용하여 진행하며, 세정 공정 과정에서 상기 모트 영역(11)을 포함한 반도체 기판(10) 상에 형성된 보호막(40)이 제거된다.
따라서, 상기 보호막(40)은 액티브 영역의 게이트 절연막 형성 전 상기 모트 영역(11)을 보호하게 되며, 이후 공정에는 영향을 미치지 않고 제거될 수 있다.
도 1 내지 도 4는 실시예에 따른 반도체 소자의 제조방법을 설명하는 도면.
Claims (6)
- 반도체 기판 상에 하드마스크를 형성하는 단계;상기 하드마스크를 이용하여 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계;상기 트렌치에 절연막을 매립한 후 CMP(Chemical Mechanical Polishing) 공정을 진행하고 상기 하드마스크를 제거하는 단계;상기 절연막에 인접하고 상기 절연막 보다 돌출된 상기 반도체 기판의 모트 영역을 포함하는 반도체 기판 상에 보호막을 형성하는 단계;상기 보호막이 형성된 반도체 기판 상에 불순물 이온을 주입하고 세정 공정을 진행하는 단계; 및상기 반도체 기판의 액티브 영역에 게이트 절연막을 형성하기 전 세정 공정을 통해 세정 용액으로 상기 보호막을 제거하는 단계가 포함되는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 하드마스크는 질화막으로 형성된 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 보호막은 CVD 공정으로 증착한 산화막인 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 불순물 이온은 문턱전압 조절용 N형 불순물 이온 또는 P형 불순물 이온을 포함하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 보호막은 30~50Å의 두께로 형성되는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 게이트 절연막 형성 전 세정 공정에서 사용되는 세정 용액은 순수(DIW)와 HF가 90:1 내지 110:1 로 혼합된 용액인 반도체 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070137899A KR20090070036A (ko) | 2007-12-26 | 2007-12-26 | 반도체 소자의 제조방법 |
| US12/327,109 US20090170278A1 (en) | 2007-12-26 | 2008-12-03 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070137899A KR20090070036A (ko) | 2007-12-26 | 2007-12-26 | 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090070036A true KR20090070036A (ko) | 2009-07-01 |
Family
ID=40798982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070137899A KR20090070036A (ko) | 2007-12-26 | 2007-12-26 | 반도체 소자의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090170278A1 (ko) |
| KR (1) | KR20090070036A (ko) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4701998A (en) * | 1985-12-02 | 1987-10-27 | International Business Machines Corporation | Method for fabricating a bipolar transistor |
| US6352885B1 (en) * | 2000-05-25 | 2002-03-05 | Advanced Micro Devices, Inc. | Transistor having a peripherally increased gate insulation thickness and a method of fabricating the same |
| WO2006007453A1 (en) * | 2004-07-01 | 2006-01-19 | Fsi International, Inc. | Cleaning process for semiconductor substrates |
-
2007
- 2007-12-26 KR KR1020070137899A patent/KR20090070036A/ko not_active Application Discontinuation
-
2008
- 2008-12-03 US US12/327,109 patent/US20090170278A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20090170278A1 (en) | 2009-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20100013980A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| EP3288070B1 (en) | Fabrication method for semiconductor structure | |
| KR20060129037A (ko) | 반도체 제조 동안 ｓｔｉ 디봇 형성 감소 방법 | |
| US7361571B2 (en) | Method for fabricating a trench isolation with spacers | |
| US8269307B2 (en) | Shallow trench isolation structure and method for forming the same | |
| KR100700279B1 (ko) | 플랫 노아 마스크롬의 제조 방법 | |
| KR20090070036A (ko) | 반도체 소자의 제조방법 | |
| KR100937661B1 (ko) | 반도체 소자 및 이의 제조방법 | |
| KR20070002945A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100466207B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100967673B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100579851B1 (ko) | 반도체 소자의 분리 방법 | |
| KR100455726B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100632053B1 (ko) | 반도체 장치의 소자 분리막의 제조 방법 | |
| KR100480919B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR101006510B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100607799B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| KR100499409B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20030001179A (ko) | 반도체 소자의 소자 격리층 형성 방법 | |
| KR20020003031A (ko) | 반도체소자의 소자분리막 형성 방법 | |
| KR20060104198A (ko) | 반도체 소자의 소자분리막 제조 방법 | |
| KR20100003837A (ko) | 반도체 소자의 제조 방법 | |
| KR20020054666A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20100038927A (ko) | 반도체 소자의 제조 방법 | |
| KR20030085997A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |