KR20090051380A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20090051380A
KR20090051380A KR1020070117746A KR20070117746A KR20090051380A KR 20090051380 A KR20090051380 A KR 20090051380A KR 1020070117746 A KR1020070117746 A KR 1020070117746A KR 20070117746 A KR20070117746 A KR 20070117746A KR 20090051380 A KR20090051380 A KR 20090051380A
Authority
KR
South Korea
Prior art keywords
wafer
photoresist
cleaning
semiconductor device
etching
Prior art date
Application number
KR1020070117746A
Other languages
English (en)
Inventor
신종훈
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070117746A priority Critical patent/KR20090051380A/ko
Publication of KR20090051380A publication Critical patent/KR20090051380A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 STI 형성시 발생한 실리콘 격자의 전위(dislocation)를 제거하여 누설전류가 흐르는 것을 방지하고, 그 공정 수율을 향상시킬 수 있는 반도체 소자의 제조 방법에 관한 것이다.
이를 위해 웨이퍼에 산화막을 형성하는 산화막 형성 단계, 산화막의 상부에 포토레지스트를 도포하는 포토레지스트 도포 단계, 포토레지스트를 노광하여 STI를 패턴하는 포토레지스트 패턴 단계, 포토레지스트의 패턴에 따라 웨이퍼를 식각하는 웨이퍼 식각 단계 및 암모니아, 과산화수소 및 물이 혼합된 세정액으로 상기 웨이퍼를 세정하는 웨이퍼 세정 단계를 포함하고, 세정액은 암모니아의 부피를 기준으로 과산화수소가 2배 내지 4배, 물이 20배 내지 40배의 부피비로 혼합된 것을 특징으로 하는 반도체 소자의 제조 방법이 개시된다.
STI, IDDS, 누설전류특성, SC-1, 격자 결함, 전위, dislocation

Description

반도체 소자의 제조 방법{A FABRICATIONG METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 웨이퍼 상에 STI(Shallow Trench Isolation)를 형성할 때, 웨이퍼의 충격에 의한 실리콘 격자의 전위(dislocation)를 제거하여 누설전류가 흐르는 것을 방지하고, 공정 수율을 향상시킬 수 있는 반도체 소자의 제조 방법에 관한 것이다.
일반적으로 하나의 웨이퍼 상에 다수개의 동일한 반도체 소자가 형성된다. 또한, 반도체 기술이 발전함에 따라 반도체 소자의 집적도가 증가되고 있으며, 그 결과 각 반도체 소자들을 각각 분리시키는 것이 중요한 이슈가 된다.
그리고 각 반도체 소자들을 분리시키기 위해 최근 각광받고 있는 것이 웨이퍼상에 STI(Shallow Trench Isolation, 이하 STI라 한다.)를 형성하여 두는 것이다. STI란 웨이퍼에 반도체 소자를 형성하기 전에 미리 각 반도체 소자의 할당 영역마다 홈을 형성하고, 이 홈에 산화막을 성장시켜두는 것을 말하며, 이렇게 함으로써 각 반도체 소자가 전기적으로 분리될 수 있다.
또한, STI를 형성하기 위해서는 웨이퍼에 홈을 형성하기 위한 식각 공정이 필요하고, 그 식각 방법으로는 일반적으로 반응성 이온 에칭(Reactive Ion Etching)이 사용된다. 그리고 반응성 이온 에칭은 반응 가스들을 이온화하기 위해 플라즈마 시스템을 사용하고, 웨이퍼 표면에 충격을 가하기 위해 이온들을 가속화시키며, 에칭은 화학적 반응과 에칭 원소들의 운동량 전달에 의해 이루어진다.
그런데 반응성 이온 에칭에 이용되는 플라즈마들은 웨이퍼에 충격을 가하게 되고, 결과적으로 STI를 형성하기 위한 홈이 생성되는 부분이 손상을 입게 되어 격자에 전위(dislocation)가 발생하는 경우가 발생한다. 또한, 이러한 격자 전위는 누설전류가 흐르는 경로를 제공할 수 있기 때문에 문제가 된다. 게다가 격자 전위는 제조 공정상에서는 발견되기 어렵고 추후 분석을 통해서만 발견될 수 있으므로 문제가 된다. 최근 이러한 격자 전위의 발생을 억제하기 위해 플라즈마에 의한 충격을 줄이려는 여러 가지 시도를 하고 있으나, 기술상의 문제로 실현되기 어려운 실정이다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 세정 단계에서 암모니아, 과산화수소 및 물을 이용한 세정수를 사용하여 웨이퍼의 STI 형성시 식각에 의해 손상을 받은 부분을 제거함으로써 누설 전류가 흐르는 것을 방지하고, 공정 수율을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공함에 있다.
상기한 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 제조 방법은 웨이퍼에 산화막을 형성하는 산화막 형성 단계, 산화막의 상부에 포토레지스트를 도포하는 포토레지스트 도포 단계, 포토레지스트를 노광하여 STI를 패턴하는 포토레지스트 패턴 단계, 포토레지스트의 패턴에 따라 웨이퍼를 식각하는 웨이퍼 식각 단계 및 암모니아, 과산화수소 및 물이 혼합된 세정액으로 상기 웨이퍼를 세정하는 웨이퍼 세정 단계를 포함하고, 세정액은 암모니아의 부피를 기준으로 과산화수소가 2배 내지 4배, 물이 20배 내지 40배의 부피비로 혼합될 수 있다.
여기서, 상기 세정 단계는 5분 내지 20분에 걸쳐서 이루어질 수 있다.
그리고 세정 단계의 세정액은 60℃ 내지 90℃의 온도로 공급될 수 있다.
또한, 세정 단계의 세정액은 분당 20㎖ 내지 40㎖의 속도로 공급될 수 있다.
또한, 세정 단계의 물은 탈이온수가 이용될 수 있다.
상기와 같이 하여 본 발명에 의한 반도체 소자의 제조 방법은 STI형성시 발생한 전위 영역을 암모니아, 과산화수소 및 물을 혼합한 세정액으로 세정 및 식각하여 제거함으로써 종래 누설전류가 흐르던 문제를 해결할 수 있고, 공정상의 수율을 향상시킬 수 있다.
본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 도면을 참조하여 상세하게 설명하면 다음과 같다.
이하에서는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 플로우 챠트를 도시한 것이다. 도 2 내지 도 8은 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도를 도시한 것이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 소자의 제조 방법은 산화막 형성 단계(S1), 포토레지스트 도포 단계(S2), 포토레지스트 패턴 단계(S3), 산화막 식각 단계(S4), 포토레지스트 제거 단계(S5), 웨이퍼 식각 단계(S6), 세정 단계(S7)를 포함할 수 있다. 이하에서는 본 발명의 실시예에 따른 반 도체 소자 제조 방법에서 도 1의 각 단계들을 도 2 내지 도 8을 참조하여 설명하도록 한다.
도 1 및 도 2를 참조하면, 산화막 형성 단계(S1)의 단면도가 도시되어 있다. 먼저 웨이퍼(10)를 구비하고, 상기 웨이퍼(10)의 상부에 실리콘 산화막(20), 실리콘 질화막(30), TEOS(Tetra Ethyl Ortho Silaicate, 40)가 순차적으로 형성된다.
상기 웨이퍼(10)는 실리콘으로 형성되어 반도체 소자가 형성되기 위한 기판을 제공한다. 또한, 상기 웨이퍼(10)는 깨지기 쉬운 성질이 있으므로 하기할 바와 같이 손상을 받은 부분을 제거하는 공정이 이루어질 수 있다.
상기 실리콘 산화막(20)은 상기 웨이퍼(10)의 상부에 형성되며, 절연층 또는 불순물 확산 과정에서의 장벽 물질로서 이용될 수 있다. 상기 실리콘 산화막(20)은 자연 형성되는 경우도 있으나, 일반적으로 별도의 노(furnace)를 고온으로 유지하고, 순수한 산소를 주입시킴으로써 형성될 수 있다.
상기 실리콘 질화막(30)은 상기 실리콘 산화막(20)의 상부에 형성된다. 상기 실리콘 질화막(30)은 이후 식각 공정에서 상기 실리콘 산화막(20)과의 식각률 차이에 따른 식각 종말점(etch stop point)을 얻기 위해 형성될 수 있다. 또한, 상기 실리콘 질화막(30)은 상기 실리콘 산화막(20)의 온도에 따른 팽창 효과를 상쇄하여, 상기 웨이퍼(10)를 온도에 따른 변형의 스트레스로부터 보호한다.
상기 TEOS(40)는 상기 실리콘 질화막(30)의 상부에 형성된다. 상기 TEOS(40)는 상기 실리콘 산화막(20) 및 실리콘 질화막(30)을 보호한다. 또한, 상기 TEOS(40)는 패턴된 이후 식각 공정에서 마스크로서의 역할을 할 수 있다.
도 1 및 도 3을 참조하면, 이후 포토레지스트 도포 단계(S2)가 이루어진다. 상기 포토레지스트 도포 단계(S2)에서는 포토레지스트(50)가 상기 TEOS(40)의 상부에 전체적으로 도포된다.
상기 포토레지스트(50)는 빛의 조사에 반응하는 물질로 구성된다. 또한, 상기 포토레지스트(50)는 경화되면 식각시의 마스크로서의 역할을 할 수 있다.
도 1 및 도 4를 참조하면, 이후 포토레지스트 패턴 단계(S3)가 이루어진다. 우선, 상기 포토레지스트(50)의 상부에 패턴을 갖도록 설계된 마스크(60)를 이용하여 빛을 조사한다. 그리고 상기 포토레지스트(50)을 베이킹(baking)하는 공정이 이루어지며, 이후 현상 공정이 이루어져서 패턴된 포토레지스트(51)가 형성된다.
도 1 및 도 5를 참조하면, 이후 산화막 식각 단계(S4)가 이루어진다. 상기 산화막 식각 단계(S4)에서는 상기 패턴된 포토레지스트(51)를 마스크로 하여 상기 TEOS(40), 실리콘 질화막(30), 실리콘 산화막(20)을 순차적으로 식각한다. 따라서, 상기 산화막 식각 단계(S4)에 의해 패턴된 포토레지스트(51)와 동일하게 패턴된 TEOS(41), 패턴된 실리콘 질화막(31), 패턴된 실리콘 산화막(21)을 얻을 수 있다. 또한, 상기 산화막 식각 단계(S4)에 의해 상기 웨이퍼(10)의 영역 중에서 STI가 형성될 부분이 노출된다. 상기 식각을 하는 방법으로는 반응성 이온 에칭 방법(RIE) 이 이용될 수 있으나, 상기 방법으로서 본 발명의 내용을 한정하는 것은 아니다.
도 1 및 도 6을 참조하면, 이후 포토레지스트 제거 단계(S5)가 이루어진다. 상기 패턴된 포토레지스트(51)는 일반적으로 액체 감광제 스트리퍼에 의해 부풀어 오르고 접착력이 약화된다. 그리고 이후 산소 플라즈마 시스템 안에서 상기 패턴된 포토레지스트(51)가 산화되는 에싱(ashing)에 의해 제거된다.
도 1 및 도 7을 참조하면, 이후 웨이퍼 식각 단계(S6)가 이루어진다. 상기 웨이퍼(10)의 일부는 노출되고 다른 일부는 상기 패턴된 TEOS(41)에 의해 덮여있다. 따라서, 상기 패턴된 TEOS(41)를 마스크로 이용하여 상기 웨이퍼(10)에 대한 식각이 진행될 수 있다. 이때, 상기 웨이퍼(10)를 식각하는 방법은 반응성 이온 에칭 방법이 이용될 수 있다.
상기 웨이퍼 식각 단계(S6)에 의해 STI(70)가 형성된다. 그런데 상기 웨이퍼(10)를 식각할 때, 반응성 이온 에칭에 이용된 플라즈마가 상기 웨이퍼(10)에 충격을 가하게 되어, 상기 웨이퍼(10)를 이루는 실리콘 격자가 손상을 입게 된다. 그 결과, 실리콘 격자의 전위(dislocation)가 발생할 수 있다. 즉, 상기 웨이퍼(10)의 영역 중에서 STI(70)가 형성된 영역의 외측면에는 손상 영역(71)이 형성된다. 그리고 이러한 손상 영역(71)은 상술한 바와 같이, 누설전류가 흐르는 경로를 제공하는 문제가 있다.
도 1 및 도 8을 참조하면, 이후 세정 단계(S7)가 이루어진다. 상기 세정액은 암모니아(NH4OH), 과산화수소(H2O2) 및 물(H2O)을 혼합한 용액이 이용된다. 상기 세정 단계(S7)는 상기 과산화수소가 상기 웨이퍼(10)의 표면에 붙어있는 레지듀(residue)를 제거하고, 상기 손상 영역(71)을 세정(cleaning)하며, 상기 암모니아가 상기 손상 영역(71)을 식각한다. 즉, 상기 세정액으로 세정함으로써 상기 손상 영역(71)을 제거할 수 있다. 물론, 상기 손상 영역(71) 이외에도 상기 웨이퍼(10)의 손상을 받지 않은 영역도 식각이 된다. 그러나, 손상을 받지 않은 영역에 비해 손상 영역(71)의 식각되는 속도가 더 빠르다. 따라서, 공정 조건을 조절하여 상대적으로 손상받지 않은 영역은 덜 식각하면서 상기 손상 영역(71)만 식각하는 것이 가능하다.
여기서, 상기 암모니아의 부피를 기준으로 상기 과산화수소의 부피는 2배 내지 4배가 혼합될 수 있다. 상기 과산화수소는 상기 손상 영역(71)을 세정하는 역할을 하는데, 상기 과산화수소가 상기 암모니아의 2배보다 적은 부피로 혼합되면, 상기 과산화수소의 세정률보다 상기 암모니아의 식각률이 앞서기 때문에 원하는 모양의 STI를 얻을 수 없다. 파티클들이 존재하는 상태에서 식각이 진행되므로 파티클들의 위치에서 상기 손상 영역(71)의 식각이 이루어지지 않게 되기 때문이다.
또한, 상기 과산화수소의 부피가 상기 암모니아의 부피보다 4배를 초과하는 경우, 4배인 경우와 비교할 때 큰 차이가 없다. 따라서, 필요 이상의 혼합물을 더 첨가하는 것이 된다.
상기 물은 탈이온수(Deionized Water)가 이용될 수 있다. 그리고, 상기 암모니아의 부피를 기준으로 상기 물의 부피는 20배 내지 40배가 혼합될 수 있다. 상기 물은 상기 혼합물을 희석시킨다. 그런데 혼합되는 상기 물의 부피가 상기 암모니아의 부피를 기준으로 20배 미만인 경우, 상대적으로 암모니아와 과산화수소의 부피비가 증가되므로 상기 웨이퍼(10)에 대한 세정 및 식각이 급속하게 이루어지게 되어 상기 웨이퍼(10)에 충격을 가하게 될 염려가 있다.
또한, 상기 물의 부피가 상기 암모니아의 부피에 비해 40배를 초과하는 경우, 상대적으로 상기 암모니아 및 과산화수소의 부피비가 줄어들게 되어 세정 및 식각의 공정 시간이 길어지게 된다.
그리고 상기 세정액의 공급 속도는 20㎖/min 내지 40㎖/min일 수 있다. 상기 세정액의 공급 속도가 20㎖/min보다 느리면, 세정 및 식각에 시간이 필요한 양이 공급되기 어려워 상기 웨이퍼(10)에 형성된 손상 영역(71)의 제거 공정에 과도한 시간이 든다. 또한, 상기 세정액의 공급 속도가 40㎖/min보다 빠르면 웨이퍼(10)에 충격을 가하게 될 염려가 있고, 세정액의 공급 속도가 더 늦는 경우에 비해 큰 차이가 없다.
그리고 상기 세정액을 공급하는 시간은 5분 내지 10분일 수 있다. 상기 세정액을 공급하는 시간이 5분 미만인 경우, 상기 세정액에 의해 상기 웨이퍼(10)의 손 상 영역(71)이 모두 제거되지 않고 남아 있게될 염려가 있다. 또한, 상기 세정액을 공급하는 시간이 10분을 초과하는 경우, 상기 손상 영역(71) 이외에 웨이퍼의 손상을 받지 않은 영역도 식각이 되므로, 원하는 정확한 형상의 STI를 구현하기 어렵다.
그리고 상기 세정액의 온도는 60℃ 내지 90℃일 수 있다. 상기 세정액의 온도가 60℃ 미만인 경우, 상기 세정액의 활성이 제대로 이루어지지 않아서 세정 및 식각이 원활하게 이루어지지 않을 염려가 있기 때문이다. 반면, 상기 세정액의 온도가 90℃를 초과하는 경우, 식각이 빠르게 진행되어 도리어 상기 웨이퍼(10)에 충격을 줄 염려가 있다.
그리고 별도로 도시하지는 않았지만, 상기 세정 단계 이후에는 상기 세정액을 건조하는 단계가 부가될 수도 있다. 또한, 상기 세정액을 건조하는 방법으로는 IPA 가스를 분사하여 건조시키는 방법이 이용될 수 있다. 다만, 상기 방법으로 본 발명의 내용을 한정하는 것은 아니다.
상기와 같이 하여, 본 발명의 실시예에 따른 반도체 소자의 제조 방법은 세정 단계에서 암모니아, 과산화수소, 물이 혼합된 세정액으로 세정함으로써 웨이퍼에 STI 형성을 위한 식각시 충격으로 실리콘 격자가 전위(dislocation)된 손상 영역을 제거할 수 있다. 따라서, 본 발명의 실시예에 따른 반도체 소자의 제조 방법 에 따르면 손상 영역이 형성됨에 따라 누설전류가 흐르던 문제를 해결할 수 있고, 수율을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 플로우 챠트이다.
도 2 내지 도 8은 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10; 웨이퍼 20; 실리콘 산화막
21; 패턴된 실리콘 산화막 30; 실리콘 질화막
31; 패턴된 실리콘 질화막 40; TEOS
41; 패턴된 TEOS 50; 포토레지스트층
51; 패턴된 포토레지스트 60; 마스크
70; 손상된 STI 71; 손상 영역
80; STI

Claims (5)

  1. 웨이퍼에 산화막을 형성하는 산화막 형성 단계;
    상기 산화막의 상부에 포토레지스트를 도포하는 포토레지스트 도포 단계;
    상기 포토레지스트를 노광하여 STI를 패턴하는 포토레지스트 패턴 단계;
    상기 포토레지스트의 패턴에 따라 상기 웨이퍼를 식각하는 웨이퍼 식각 단계; 및
    암모니아, 과산화수소 및 물이 혼합된 세정액으로 상기 웨이퍼를 세정하는 세정 단계를 포함하고,
    상기 세정액은 상기 암모니아의 부피를 기준으로 상기 과산화수소가 2배 내지 4배, 상기 물이 20배 내지 40배의 부피비로 혼합된 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1항에 있어서,
    상기 세정 단계는 5분 내지 20분에 걸쳐서 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1항에 있어서,
    상기 세정 단계는 상기 세정액을 60℃ 내지 90℃의 온도로 공급하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1항에 있어서,
    상기 세정 단계는 상기 세정액을 분당 20㎖ 내지 40㎖의 속도로 공급하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1항에 있어서,
    상기 세정 단계의 상기 물은 탈이온수인 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020070117746A 2007-11-19 2007-11-19 반도체 소자의 제조 방법 KR20090051380A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070117746A KR20090051380A (ko) 2007-11-19 2007-11-19 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070117746A KR20090051380A (ko) 2007-11-19 2007-11-19 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090051380A true KR20090051380A (ko) 2009-05-22

Family

ID=40859449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070117746A KR20090051380A (ko) 2007-11-19 2007-11-19 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20090051380A (ko)

Similar Documents

Publication Publication Date Title
CN103107066B (zh) 一种光刻胶去除方法及半导体生产方法
KR100706798B1 (ko) 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법
JP2010114440A (ja) 半導体基板の表面処理装置
KR101290527B1 (ko) 기판처리시스템 및 이를 이용한 기판처리방법
CN100505217C (zh) 形成半导体器件的双栅极的方法
CN102931073A (zh) 一种半导体器件的制作方法
KR100802294B1 (ko) 이미지 센서의 제조 방법
KR20090051380A (ko) 반도체 소자의 제조 방법
CN108155144A (zh) 一种半导体器件的制作方法
US20130095665A1 (en) Systems and methods for processing substrates
CN106206284B (zh) 改进型蚀刻工艺
JP2005033165A (ja) 半導体素子のトレンチ形成方法
KR100301250B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100933809B1 (ko) 듀얼 게이트 산화막 형성 방법
JP2006294959A (ja) 半導体装置の製造方法及び半導体基板
JP2011029562A (ja) 半導体ウェハ端面の処理方法および半導体装置の製造方法
KR100847829B1 (ko) 반도체 소자 형성 방법
KR100265340B1 (ko) 반도체소자 제조방법
KR100688778B1 (ko) 반도체 소자의 제조 방법
KR20000061508A (ko) 트렌치 격리의 제조 방법
CN106158606B (zh) 轻掺杂漏注入方法与采用该法形成的半导体器件
KR20060075076A (ko) 반도체 소자의 제조방법
KR100364814B1 (ko) 반도체소자의 트랜치 형성방법
KR100726093B1 (ko) 반도체 소자의 제조 방법
KR100632053B1 (ko) 반도체 장치의 소자 분리막의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application