KR20090036939A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20090036939A
KR20090036939A KR1020070102246A KR20070102246A KR20090036939A KR 20090036939 A KR20090036939 A KR 20090036939A KR 1020070102246 A KR1020070102246 A KR 1020070102246A KR 20070102246 A KR20070102246 A KR 20070102246A KR 20090036939 A KR20090036939 A KR 20090036939A
Authority
KR
South Korea
Prior art keywords
insulating layer
conductive circuit
circuit board
printed circuit
solder mask
Prior art date
Application number
KR1020070102246A
Other languages
English (en)
Inventor
김지은
김종현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070102246A priority Critical patent/KR20090036939A/ko
Publication of KR20090036939A publication Critical patent/KR20090036939A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0551—Exposure mask directly printed on the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명에 따른 인쇄회로기판은, 절연층; 상기 절연층의 내부와 상면 및 하면 각각에 형성된 다수의 도전성 회로배선; 상기 절연층의 내부에 형성되고, 상기 대응하는 절연층 상면 및 하면 각각에 형성된 도전성 회로배선 간을 각각 연결하는 금속층; 상기 절연층 상면 및 하면에 형성되며, 상기 절연층 상면의 도전성 회로배선들의 일부분 및 볼랜드로 사용되는 상기 절연층 하면의 도전성 회로배선들의 일부분이 외부로 각각 노출되도록 형성된 솔더마스크; 및 상기 절연층의 하면으로 노출된 도전성 회로배선들 사이 부분에 형성된 완충용 홈을 포함한다.

Description

인쇄회로기판{Printed circuit board}
본 발명은 인쇄회로기판에 관한 것으로서, 보다 상세하게는, 반도체 패키지의 외부접속단자 및 솔더 조인트 부분에서 발생하는 크랙 발생을 방지할 수 있는 인쇄회로기판에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다.
예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
상기 패키지의 소형화를 이룬 한 예로서, 볼 그리드 어레이(Ball Grid Array:이하 BGA) 패키지를 들 수 있다. 상기 BGA 패키지는 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히, 외부와의 전기적 접속 수단, 즉, 인쇄회로기판(Printed Circuit Board : 이하, 인쇄회로기판)에의 실장 수단으로서, 솔더볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하 게 적용할 수 있다는 잇점이 있다.
이때, 상기 BGA 패키지를 구성하는 인쇄회로기판은 도 1에 도시된 바와 같이 구성된다.
도시된 바와 같이, 인쇄회로기판(100)은 수지계열의 물질로 이루어진 절연층(110)과 도전성 회로배선(120)을 포함하며, 상기 절연층(110) 및 도전성 회로배선(120)이 적어도 1층 이상씩 교번적으로 적층된 구조를 갖는다. 상기, 최상부 및 최하부의 회로배선(120) 상에는 외부와 전기적인 연결을 위한 패드 영역(124)을 구획하기 위하여 솔더마스크(130)가 형성된다. 상기 절연층(110)의 개재하에 배치되는 상,하부의 도전성 회로배선(120)들 사이에는 상기 도전성 회로배선(120)들의 전기적 연결을 위해 상기 절연층(110) 내에 비아 형태의 금속층(122)이 형성된다.
한편, 상기 BGA 패키지는 하부에 구비된 솔더볼을 매개로 전기 절연성 기판 표면 또는 표면과 그 내부에 전기적 회로 설계를 근거로 도전성 재료를 사용하여 금속층을 형성하고 고착시킨 기판과 같은 외부회로에 실장되어 사용된다.
도 2는 종래 BGA 패키지의 외부회로에의 실장 및 솔더 조인트 부분에서의 문제를 설명하기 위하여 도시한 도면이다.
도시된 바와 같이, 상면에 다수의 접속 패드(124)를 구비한 인쇄회로기판(100) 상에 반도체 칩(140)이 부착되고, 상기 반도체 칩(140)과 인쇄회로기판(100)은 금속 와이어(150)에 의해 전기적으로 연결되며, 상기 인쇄회로기판(100)의 상면에는 봉지부(160)가 형성되고 하면에는 솔더볼과 같은 외부접속단자(170)가 부착된다. 상기 BGA 패키지는 상기 인쇄회로기판(100) 하면에 부착된 외부접속단 자(170)를 매개로 외부회로(180)에 실장된다.
미도시된 도면부호 110은 절연층을, 120은 회로배선을, 122는 금속층을, 124는 접속 패드를, 그리고, 130은 솔더마스크를 각각 나타낸다.
그러나, 상기 BGA 패키지는 상기 외부회로에 실장된 후의 사용시, BGA 패키지와 외부회로를 구성하는 물질간의 열팽창율 차이에 의하여 외부접속 단자 및 솔더 조인트(Solder joint)부분에 크랙(Crack)등의 불량이 발생한다.
즉, 상기 BGA 패키지를 외부회로에 부착한 후, 상기 BGA 패키지의 구동시 및 정지시 발연과 냉각 온도 차이에 의해 구성 물질간의 열팽창 계수 차이에 의하여 각 물질들이 팽창하거나 수축하는 변위가 다르게 발생하며, 종래 인쇄회로기판은 상기 팽창 및 수축에 의해 발생되는 스트레스(Stress)를 분산시키는 구조를 갖지 못한다.
따라서, 종래 상기와 같은 구조를 갖는 인쇄회로기판은 팽창 및 수축과 같은 열이력이 반복될수록 외부접속단자 및 솔더 조인트 부분에서 크랙이 발생하게 된다.
본 발명은 반도체 패키지의 외부접속단자 및 솔더 조인트 부분에서 발생하는 크랙 발생을 방지할 수 있는 인쇄회로기판을 제공한다.
본 발명에 따른 인쇄회로기판은, 절연층; 상기 절연층의 내부와 상면 및 하 면 각각에 형성된 다수의 도전성 회로배선; 상기 절연층의 내부에 형성되고, 상기 대응하는 절연층 상면 및 하면 각각에 형성된 도전성 회로배선 간을 각각 연결하는 금속층; 상기 절연층 상면 및 하면에 형성되며, 상기 절연층 상면의 도전성 회로배선들의 일부분 및 볼랜드로 사용되는 상기 절연층 하면의 도전성 회로배선들의 일부분이 외부로 각각 노출되도록 형성된 솔더마스크; 및 상기 절연층의 하면으로 노출된 도전성 회로배선들 사이 부분에 형성된 완충용 홈을 포함한다.
상기 절연층의 하면으로 노출된 도전성 회로배선들은 대응하는 상부의 도전성 회로배선들과 각각 금속층으로 연결됨과 아울러 상호 분리된다.
상기 완충용 홈은 라인 형태로 형성된다.
상기 완충용 홈은 상기 하면으로 노출된 도전성 회로배선 사이 부분에 상기 절연층의 가로 방향 또는 세로 방향 중 어느 하나의 방향으로 형성되거나, 가로 및 세로 방향으로 형성된다.
상기 완충용 홈은 상기 절연층 하면의 솔더마스크를 포함하여 상기 절연층의 내부까지 연장되어 형성된다.
상기 완충용 홈은 상기 절연층 하면의 상기 솔더마스크를 포함하여 상기 절연층의 내부로 상기 노출된 도전성 회로배선 상부의 도전성 회로배선보다 낮은 깊이로 형성된다.
본 발명은 반도체 패키지용 인쇄회로기판의 하면에 반도체 패키지의 구동시 및 정지시 발연과 냉각 온도 차이에 의해 인쇄회로기판 및 외부회로 구성 물질 간 의 열팽창 계수 차이에 의하여 발생하는 스트레스를 분산시킬 수 있는 완충용 홈을 형성함으로써 외부접속단자 및 솔더 조인트 부분에서의 크랙을 방지하여 반도체 패키지의 신뢰성을 향상시킬 수 있다.
본 발명은 반도체 패키지용 인쇄회로기판과 외부회로를 구성하는 물질들 간의 열팽창 계수 차이에 의해 발생하는 외부접속단자 및 솔더 조인트 부분에서의 크랙과 같은 손상을 방지하기 위하여 인쇄회로기판의 하면에 완충용 홈을 형성한다.
자세하게, 인쇄회로기판 하면의 볼랜드들 사이로 상기 인쇄회로기판과 외부회로를 구성하는 물질들의 열팽창 계수 차이에 의해 발생하는 팽창 및 수축에 따른 인쇄회로기판의 변형에 대하여 팽창 및 수축 스트레스를 완충할 수 있는 완충용 홈을 형성한다.
따라서, 상기 완충용 홈이 반도체 패키지의 구동시 및 정지시 발연과 냉각 온도 차이에 의해 인쇄회로기판 및 외부회로 구성 물질 간의 열팽창 계수 차이에 의하여 발생하는 스트레스를 분산시킴으로써 외부접속단자 및 솔더 조인트 부분에서의 크랙이 방지되어 반도체 패키지의 신뢰성을 향상시킬 수 있다.
이하에서는, 도 3 및 도 4를 참조하여, 본 발명의 실시예에 따른 반도체 패키지용 인쇄회로기판에 대하여 상세히 설명하도록 한다.
도 3 및 도 4를 참조하면, 본 발명에 따른 반도체 패키지용 인쇄회로기판(200)은 절연층(210), 도전성 회로배선(220), 금속층(222), 솔더마스크(230) 및 완충용 홈(212)을 포함하여 구성된다.
상기 절연층(210)은 수지계열의 고분자 물질로 이루어진다. 상기 절연층(210)의 내부와 상면 및 하면에는 다수의 도전성 회로배선(220)이 형성되며, 상기 절연층(210)의 내부에는 상기 대응하는 절연층(210)의 내부와 상면 및 하면에 형성된 도전성 회로배선(220)들 간을 연결하는 금속층(222)이 형성된다.
상기 도전성 회로배선(220)을 포함한 절연층(210) 상면 및 하면 각각에는 상기 절연층 상면 및 하면의 도전성 회로배선(220) 일부분이 노출되도록 솔더마스크(230)가 형성된다. 상기 솔더마스크(230)는 상기 절연층(210) 상하면에 형성된 도전성 회로배선(220)을 절연 및 보호하기 위하여 형성된다.
상기 솔더마스크(230)에 의하여 노출된 상기 절연층(210) 상면의 도전성 회로배선(220) 부분은 반도체 칩과의 전기적인 연결을 위한 접속 패드(224)로 사용되며, 상기 노출된 상기 절연층(210) 하면의 도전성 회로배선(220) 부분은 외부와의 전기적인 연결을 위한 솔더볼과 같은 외부접속단자가 부착되는 볼랜드(226)로 사용된다.
상기 절연층(210)의 하면으로 도전성 회로배선(220)이 노출되어 형성된 볼랜드(226)의 사이 부분에는 상기 절연층(210) 하면의 솔더마스크(230)를 포함하여 상기 절연층(210)의 내부까지 연장 형성된 완충용 홈(212)이 형성된다.
상기 절연층(210)의 하면으로 노출된 최하부 도전성 회로배선(220)은 상기 완충용 홈(212)의 형성에 의해 최하부 도전성 회로배선(220)이 끊어지지 않도록 그 상부에 형성된 도전성 회로배선(220)과 금속층(222)을 통하여 연결됨과 아울러 각각 볼랜드의 역할만을 수행하도록 상호 분리되어 형성된다.
상기 완충용 홈(212)은, 도 4에 도시된 바와 같이, 라인 형태로 형성되며, 상기 완충용 홈(212)은 상기 절연층(210) 하면의 볼랜드(226) 사이에 가로 방향 또는 세로 방향 중 어느 하나의 방향으로 형성되거나 가로 및 세로 방향으로 형성된다.
상기 완충용 홈(212)은 상기 절연층(210) 하면의 상기 솔더마스크(230)를 포함하여 상기 절연층의 내부로 상기 노출된 최하부 도전성 회로배선(220) 상부의 도전성 회로배선(220)보다 낮은 깊이를 갖도록 형성된다.
한편, 본 발명에 따른 반도체 패키지용 인쇄회로기판(200)은 상기 절연층(210)의 내부와 상면 및 하면 각각에 도전성 회로배선(220)을 형성하고, 상기 접속 패드(224) 및 볼랜드(226)를 한정하는 솔더마스크를 형성한 후, 상기 볼랜드 사이 부분을 식각공정으로 패터닝하여 상기 완충용 홈(212)을 형성하는 방법으로 형성된다.
이상에서와 같이, 본 발명은 반도체 패키지용 인쇄회로기판의 하면에 인쇄회로기판 및 외부회로를 구성하는 물질들 간의 열팽창 계수 차이에 의해 발생하는 스트레스를 분산시킬 수 있는 완충용 홈을 형성함으로써, 반도체 패키지의 구동시 및 정지시 발연과 냉각 온도 차이에 의해 발생하는 스트레스를 분산시켜 외부접속단자 및 솔더 조인트 부분에서의 크랙을 방지한다.
따라서, 외부접속단자 및 솔더 조인트 부분에서의 크랙을 방지함으로써 반도체 패키지의 신뢰성을 향상시킬 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 종래의 인쇄회로기판을 간략하게 도시한 단면도.
도 2는 종래 BGA 패키지의 외부회로에의 실장 및 솔더 조인트 부분에서의 문제를 설명하기 위하여 도시한 단면도.
도 3 및 도 4는 본 발명의 실시예에 따른 반도체 패키지용 인쇄회로기판을 도시한 도면.

Claims (6)

  1. 절연층;
    상기 절연층의 내부와 상면 및 하면 각각에 형성된 다수의 도전성 회로배선;
    상기 절연층의 내부에 형성되고, 상기 대응하는 절연층 상면 및 하면 각각에 형성된 도전성 회로배선 간을 각각 연결하는 금속층;
    상기 절연층 상면 및 하면에 형성되며, 상기 절연층 상면의 도전성 회로배선들의 일부분 및 볼랜드로 사용되는 상기 절연층 하면의 도전성 회로배선들의 일부분이 외부로 각각 노출되도록 형성된 솔더마스크; 및
    상기 절연층의 하면으로 노출된 도전성 회로배선들 사이 부분에 형성된 완충용 홈;을
    포함하는 것을 특징으로 하는 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 절연층의 하면으로 노출된 도전성 회로배선들은 대응하는 상부의 도전성 회로배선들과 각각 금속층으로 연결됨과 아울러 상호 분리되어 있는 것을 특징으로 하는 것을 특징으로 하는 인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 완충용 홈은 라인 형태로 형성된 것을 특징으로 하는 인쇄회로기판.
  4. 제 3 항에 있어서,
    상기 완충용 홈은 상기 하면으로 노출된 도전성 회로배선 사이 부분에 상기 절연층의 가로 방향 또는 세로 방향 중 어느 하나의 방향으로 형성되거나, 가로 및 세로 방향으로 형성된 것을 특징으로 하는 인쇄회로기판.
  5. 제 1 항에 있어서,
    상기 완충용 홈은 상기 절연층 하면의 솔더마스크를 포함하여 상기 절연층의 내부까지 연장되어 형성된 것을 특징으로 하는 인쇄회로기판.
  6. 제 5 항에 있어서,
    상기 완충용 홈은 상기 절연층 하면의 상기 솔더마스크를 포함하여 상기 절연층의 내부로 상기 노출된 도전성 회로배선 상부의 도전성 회로배선보다 낮은 깊이로 형성된 것을 특징으로 하는 인쇄회로기판.
KR1020070102246A 2007-10-10 2007-10-10 인쇄회로기판 KR20090036939A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070102246A KR20090036939A (ko) 2007-10-10 2007-10-10 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070102246A KR20090036939A (ko) 2007-10-10 2007-10-10 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20090036939A true KR20090036939A (ko) 2009-04-15

Family

ID=40761768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070102246A KR20090036939A (ko) 2007-10-10 2007-10-10 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR20090036939A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102131346B (zh) * 2010-01-15 2014-08-06 欣兴电子股份有限公司 线路板及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102131346B (zh) * 2010-01-15 2014-08-06 欣兴电子股份有限公司 线路板及其制作方法

Similar Documents

Publication Publication Date Title
KR102666151B1 (ko) 반도체 패키지
KR100770934B1 (ko) 반도체 패키지와 그를 이용한 반도체 시스템 패키지
KR100885924B1 (ko) 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US6552430B1 (en) Ball grid array substrate with improved traces formed from copper based metal
KR101496920B1 (ko) 반도체 장치
US11664348B2 (en) Substrate assembly semiconductor package including the same and method of manufacturing 1HE semiconductor package
US10262930B2 (en) Interposer and method for manufacturing interposer
KR20080014004A (ko) 인터포저 및 반도체 장치
KR20020065045A (ko) 확장 패드들을 포함하는 반도체 칩 패키지
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR101740878B1 (ko) 반도체 장치
JP6840310B2 (ja) 密封電子モジュールのウェーハスケール製造のための工程
WO2011021364A1 (ja) 半導体装置およびその製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
US20100301468A1 (en) Semiconductor device and method of manufacturing the same
KR20160126311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
KR20200014673A (ko) 반도체 패키지
KR20090036939A (ko) 인쇄회로기판
KR20090039269A (ko) 반도체 패키지용 회로기판, 반도체 패키지 및 이를 갖는반도체 모듈
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
KR20100002870A (ko) 반도체 패키지의 제조 방법
US11139228B2 (en) Semiconductor device
JP2011119619A (ja) 半導体パッケージ
US20240170432A1 (en) Semiconductor device
JP4523425B2 (ja) 半導体素子搭載用基板

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination