KR20090029040A - 반도체 패턴의 형성 방법 - Google Patents
반도체 패턴의 형성 방법 Download PDFInfo
- Publication number
- KR20090029040A KR20090029040A KR1020070094283A KR20070094283A KR20090029040A KR 20090029040 A KR20090029040 A KR 20090029040A KR 1020070094283 A KR1020070094283 A KR 1020070094283A KR 20070094283 A KR20070094283 A KR 20070094283A KR 20090029040 A KR20090029040 A KR 20090029040A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- mask
- pattern
- insulating
- conductive
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 15
- 239000011521 glass Substances 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 230000007547 defect Effects 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 패턴의 형성 방법을 제공한다. 이 방법은 돌출 영역 및 돌출 영역 사이의 리세스 영역을 갖는 기판을 제공하는 것, 돌출 영역 및 리세스 영역을 갖는 기판 상에 비평탄면을 갖는 도전막을 형성하는 것, 돌출 영역의 도전막의 일부 및 리세스 영역의 도전막의 일부를 노출하는 제 1 마스크 패턴을 형성하는 것, 제 1 마스크 패턴을 패터닝하여 제 2 마스크 패턴을 형성하는 것, 그리고 제 2 마스크 패턴을 마스크로 하여 도전막을 식각하여 도전 패턴을 형성하는 것을 포함한다.
도전막, 돌출 영역, 리세스 영역
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 더 구체적으로 반도체 패턴의 형성 방법에 관한 것이다.
반도체 제조 공정은 게이트 또는/및 배선의 패터닝 공정을 포함한다. 반도체 장치의 고집적화에 따라, 게이트의 크기 및 형태가 축소되고 다양해지고 있다. 이에 따라, 게이트을 형성하기 위한 게이트 패터닝 공정도 복잡해지고 있다. 게다가, 반도체 장치의 디자인 룰(design rule)이 감소함에 따라, 게이트의 확장 마진(extension margin)도 고려해야 한다.
게이트의 패터닝 공정의 복잡함으로 인해, 상기 패터닝 공정에서 불량이 발생될 수 있다. 상기 패터닝 공정의 불량은 반도체 소자의 전기적 특성 저하 및 수율 하락에 직접적인 영향이 있으므로 패터닝 공정 불량을 억제할 수 있는 방법이 요구된다.
본 발명의 이루고자 하는 기술적 과제는 반도체 패턴의 형성 방법을 제공하는 데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명은 반도체 패턴의 형성 방법을 제공한다.
상술한 바와 같이, 본 발명에 따르면, 돌출 영역의 도전막의 일부 및 상기 리세스 영역의 도전막의 일부를 노출하는 트림 공정에 의해, 돌출 영역의 도전막이 패이는 것을 억제할 수 있다. 게다가, 리세스 영역의 제 1 마스크막 상에 식각 잔류물, 예를 들면, 상기 제 1 절연막 대신에 반사 방지막이 사용된 경우의 잔류 반사 방지막도 억제될 수 있다. 결과적으로, 도전 패턴을 형성한 후 돌출 영역의 기판이 피팅되거나 리세스 영역의 기판 상에 도전 패턴의 잔류물이 남는 것을 억제하여, 반도체 장치의 신뢰성이 개선될 수 있다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 반도체 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 반도체 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 10은 본 발명의 실시예에 따른 반도체 패턴의 형성 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 돌출 영역(P) 및 상기 돌출 영역(P) 사이의 리세스 영역(R)을 갖는 기판(100)을 제공한다. 상기 기판(100)은 가령, 실리콘 기판일 수 있다. 상기 기판(100) 상에 절연막(103) 개재하에 도전막(104)을 형성한다. 상기 절연막(103)은 가령, 열 산화막일 수 있다. 상기 도전막(104)은 가령, 불순물이 도핑된 폴리 실리콘막일 수 있다. 상기 리세스 영역(R)의 도전막(104)은 상기 돌출 영역(P)의 도전막(104)에 비해 오목한 상부면(104r)을 갖는다. 즉, 상기 도전막(104)은 비평탄한 상부면을 갖는다.
도 2를 참조하면, 상기 비평탄한 상부면을 갖는 도전막(104) 상에 제 1 마스크막(106)을 형성한다. 이어서, 상기 제 1 마스크막(106) 상에 평탄한 상부면을 갖는 제 1 절연막(108)을 형성한다.
상기 제 1 마스크막(106)은 상기 도전막(104)에 대하여 식각 내성을 갖는 막일 수 있다. 상기 제 1 마스크막(106)은 가령, 실리콘 질화막 또는 실리콘 산화 질 화막일 수 있다. 상기 제 1 마스크막(106)은 콘포말하게 형성될 수 있다. 이에 따라, 상기 리세스 영역(R)의 제 1 마스크막(106)은 상기 돌출 영역(P)의 제 1 마스크막(106)에 비해 오목한 상부면(106r)을 갖는다.
상기 제 1 절연막(108)은 상기 제 1 마스크막(106) 및 상기 도전막(104)에 대하여 식각 선택성을 갖는 막일 수 있다. 또한, 상기 제 1 절연막(108)은 유동성을 갖는 막 가령, 상기 제 1 절연막(108)은 SOG(Spin On Glass) 기술로 형성된 막 또는 유동 산화막(Flowable Oxide: FOx)일 수 있다. 이에 따라, 상기 제 1 절연막(108)은 상기 제 1 마스크막(106)을 덮어 평탄한 상부면을 가질 수 있다. 상기 리세스 영역(R)의 제 1 절연막(108)의 두께(t2)는 상기 돌출 영역(P)의 제 1 절연막(108)의 두께(t1)에 비해 두껍게 형성될 수 있다.
도 3을 참조하면, 상기 제 1 절연막(108) 상에 제 1 포토레지스트막(110)을 형성한다. 상기 제 1 포토레지스트막(110) 및 상기 제 1 절연막(108) 사이에 반사 방지막(109)이 개재될 수 있다. 가령, 상기 반사 방지막(109)은 감광성을 띄지 않는 유기막일 수 있다.
상기 제 1 포토레지스트막(110)은 가령, 후속의 도전 패턴의 확장 마진을 확보하기 위한 트림 공정에 사용되는 막일 수 있다. 상기 제 1 포토레지스트막(110)은 상기 돌출 영역(P)의 반사 방지막(109)의 일부 및 상기 리세스 영역(R)의 반사 방지막(109)의 일부를 노출한다.
도 4를 참조하면, 상기 제 1 포토레지스트막(110)을 마스크로 하는 식각으로 상기 반사 방지막(109) 및 상기 제 1 절연막(108)을 선택적 식각하여 상기 돌출 영 역(P)의 제 1 마스크막(106) 및 상기 리세스 영역(R)의 제 1 마스크막(106)을 노출한다.
본 발명에 따르면, 상기 제 1 절연막(108)은 상기 제 1 마스크막(106)에 대해 식각 선택성을 가지므로, 상기 돌출 영역(P)의 제 1 마스크막(106) 및 상기 리세스 영역(R)의 제 1 마스크막(106)을 노출될 때까지 상기 돌출 영역(P)의 제 1 마스크막(106) 뿐 만아니라 상기 리세스 영역(R)의 두꺼운 제 1 절연막(108)도 용이하게 식각할 수 있다.
상기 선택적 식각 공정에 의하여, 반사 방지 패턴(109a) 및 상기 제 1 절연 패턴(108a)이 형성된다.
도 5를 참조하면, 상기 제 1 포토레지스트막(110) 및 상기 반사 방지 패턴(109a)를 제거한다. 상기 제거 공정은 가령, 에싱 공정일 수 있다. 상기 제 1 절연 패턴(108a)을 마스크로 사용하는 식각으로 상기 노출된 제 1 마스크막(106)을 식각하여 상기 돌출 영역(P)의 도전막(104)의 일부 및 상기 리세스 영역(R)의 도전막(104)의 일부를 노출하는 제 1 마스크 패턴(106a)을 형성한다. 이에 따라, 후속으로 형성되는 도전 패턴의 확장 마진을 확보하기 위한 트림 공정은 완료된다. 상기 제 1 절연 패턴(108a)은 제거되거나 잔존할 수 있다.
도 6을 참조하면, 상기 일부 노출된 도전막(104) 상에 평탄한 상부면을 갖는 제 2 절연막(110)을 형성한다. 상기 제 2 절연막(110)은 상기 제 1 마스크 패턴(106b) 및 상기 도전막(104)에 대하여 식각 선택성을 갖는 막일 수 있다. 상기 제 2 절연막(110)은 유동성을 갖는 막, 가령 SOG(Spin On Glass) 기술로 형성된 막 또는 유동 산화막(Flowable Oxide: FOx)일 수 있다.
상기 제 2 절연막(110) 상에 상기 제 2 포토레지스트막(112)을 형성한다. 상기 제 2 절연막(110)과 상기 제 2 포토레지스트막(112)사이에 제 2 반사 방지막(111)을 개재할 수 있다. 상기 제 2 반사 방지막(111)은 가령, 유기막일 수 있다.
도 7을 참조하면, 상기 제 2 포토레지스트막(112)을 마스크로 사용하는 식각으로 상기 제 2 반사 방지막(111) 및 상기 제 2 절연막(110)을 선택적 식각하여 각각 제 2 반사 방지 패턴(111a) 및 제 2 절연 패턴(110a)을 형성한다. 상기 제 2 반사 방지 패턴(111a) 및 상기 제 2 절연 패턴(110a)은 상기 제 1 마스크 패턴(106a)의 일부를 노출한다. 상기 제 2 포토레지스트막(112) 및 상기 제 2 반사 방지 패턴(111a)을 제거한다. 상기 제거 공정은 가령, 에싱 공정일 수 있다.
도 8을 참조하면, 상기 제 2 절연 패턴(110a)을 마스크로 사용하는 식각으로 상기 노출된 제 1 마스크 패턴(106b)의 일부를 제거하여 제 2 마스크 패턴(106b)을 형성한다.
도 9 및 도 10을 참조하면, 상기 제 2 절연 패턴(110a)을 제거하여 상기 도전막(104) 상에 제 2 마스크 패턴(106b)을 남긴다. 상기 제거 공정은 가령, 에치 백 공정일 수 있다. 상기 제 2 마스크 패턴(106b)을 마스크로 사용하는 식각으로 상기 도전막(104)을 식각하여 도전 패턴(114a)을 형성한다. 예를 들면, 상기 도전 패턴(114a)은 핀펫(FinFET) 구조의 게이트로 활용될 수 있다. 상기 도전 패턴(114a) 하부에 한정된 절연막(103)은 게이트 산화막으로 활용될 수 있다.
본 발명에 따르면, 상기 리세스 영역(R)의 두꺼운 제 1 절연막(108)을 용이하게 제거할 수 있다. 이에 따라, 상기 돌출 영역(P)의 도전막(104)의 일부 및 상기 리세스 영역(R)의 도전막(114)의 일부를 노출하는 트림 공정에 의해, 상기 돌출 영역(P)의 도전막(104)이 패이는 것을 억제할 수 있다. 게다가, 상기 리세스 영역(R)의 제 1 마스크막(106) 상에 식각 잔류물, 예를 들면, 상기 제 1 절연막(108) 대신에 반사 방지막이 사용된 경우의 잔류 반사 방지막도 억제될 수 있다. 결과적으로, 상기 도전 패턴(114a)을 형성한 후 상기 돌출 영역(P)의 기판(100)이 피팅(pitting)되거나 상기 리세스 영역(R)의 기판(100) 상에 도전 패턴(114a)의 잔류물이 남는 것을 억제하여, 반도체 장치의 신뢰성이 개선될 수 있다.
상기한 실시예들의 설명은 본 발명의 더욱 철저한 이해를 제공하기 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 그리고, 본 발명의 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 물론이다.
도 1 내지 도 10은 본 발명의 실시예에 따른 반도체 패턴의 형성 방법을 설명하기 위한 단면도들이다.
Claims (6)
- 돌출 영역 및 상기 돌출 영역 사이의 리세스 영역을 갖는 기판을 제공하고;상기 기판 상에 비평탄면을 갖는 도전막 및 상기 도전막 상에 제 1 마스크막을 형성하고;상기 제 1 마스크막 상에 평탄면을 갖는 제 1 절연막을 형성하고;상기 제 1 절연막을 패터닝하여 상기 돌출 영역의 제 1 마스크막의 일부 및 상기 리세스 영역의 제 1 마스크막의 일부를 노출하는 제 1 절연 패턴을 형성하고;상기 제 1 절연 패턴을 마스크로 하여 상기 노출된 제 1 마스크막을 식각하여 상기 돌출 영역의 도전막의 일부 및 상기 리세스 영역의 도전막의 일부를 노출하는 제 1 마스크 패턴을 형성하고;상기 제 1 마스크 패턴 상에 평탄면을 갖는 제 2 절연막을 형성하고;상기 제 2 절연막을 패터닝하여 상기 제 1 마스크 패턴의 일부를 노출하는 제 2 절연 패턴을 형성하고;상기 제 2 절연 패턴을 마스크로하여 상기 노출된 제 1 마스크 패턴을 식각하여 제 2 마스크 패턴을 형성하고; 그리고상기 제 2 마스크 패턴을 마스크로하여 상기 도전막을 식각하여 도전 패턴을 형성하는 것을 포함하되,상기 제 1 절연막은 상기 제 1 마스크막 및 상기 제 1 도전막에 대하여 식각 선택성을 갖는 막인 것을 특징으로 하는 반도체 패턴의 형성 방법.
- 제 1 항에 있어서,상기 제 1 절연막은 에스오지(SOG) 막 또는 유동성 산화(Flowable Oxide)막 인 것을 특징으로 하는 반도체 패턴의 형성 방법.
- 제 2 항에 있어서,상기 제 1 마스크막은 실리콘 질화막 또는 실리콘 산화 질화막인 반도체 패턴의 형성 방법.
- 제 1 항에 있어서,상기 도전막은 폴리 실리콘막인 반도체 패턴의 형성 방법.
- 제 1 항에 있어서,상기 제 2 절연막은 상기 제 1 마스크막 및 상기 제 1 도전막에 대하여 식각 선택성을 갖는 막인 것을 특징으로 하는 반도체 패턴의 형성 방법.
- 제 6 항에 있어서,상기 제 2 절연막은 에스오지(SOG) 막 또는 유동성 산화(Flowable Oxide)막 인 것을 특징으로 하는 반도체 패턴의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070094283A KR20090029040A (ko) | 2007-09-17 | 2007-09-17 | 반도체 패턴의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070094283A KR20090029040A (ko) | 2007-09-17 | 2007-09-17 | 반도체 패턴의 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090029040A true KR20090029040A (ko) | 2009-03-20 |
Family
ID=40695921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070094283A KR20090029040A (ko) | 2007-09-17 | 2007-09-17 | 반도체 패턴의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090029040A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015060929A1 (en) * | 2013-10-24 | 2015-04-30 | Applied Materials, Inc. | Methods for patterning a hardmask layer for an ion implantation process |
-
2007
- 2007-09-17 KR KR1020070094283A patent/KR20090029040A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015060929A1 (en) * | 2013-10-24 | 2015-04-30 | Applied Materials, Inc. | Methods for patterning a hardmask layer for an ion implantation process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100642754B1 (ko) | 식각 저항성 ｌ형 스페이서를 구비하는 반도체 소자 및이의 제조 방법 | |
| US20070122952A1 (en) | Semiconductor device with a dummy gate and a method of manufacturing a semiconductor device with a dummy gate | |
| US8524604B2 (en) | Method for forming fine pattern of semiconductor device | |
| KR20010061020A (ko) | 반도체소자의 제조방법 | |
| US9012244B2 (en) | Method to form multiple trenches utilizing a grayscale mask | |
| KR100876806B1 (ko) | 이중 패터닝 기술을 이용한 반도체 소자의 트랜지스터 형성방법 | |
| KR20090029040A (ko) | 반도체 패턴의 형성 방법 | |
| JP4750391B2 (ja) | 固体撮像装置の製造方法 | |
| US20070148863A1 (en) | Method for fabricating semiconductor device | |
| JP2009224648A (ja) | 半導体装置及びその製造方法 | |
| US7524721B2 (en) | High voltage CMOS device and method of fabricating the same | |
| KR20080002061A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| US6537866B1 (en) | Method of forming narrow insulating spacers for use in reducing minimum component size | |
| KR20040041792A (ko) | 복합 반도체 장치의 제조방법 | |
| US7517755B2 (en) | Method for fabricating semiconductor device | |
| KR100319173B1 (ko) | 반도체소자의 제조방법 | |
| KR100431816B1 (ko) | 반도체 소자의 제조 방법 | |
| CN116798863A (zh) | 半导体器件的制备方法 | |
| JP2004228231A (ja) | 半導体装置およびその製造方法 | |
| KR20080060575A (ko) | 반도체 소자의 트렌치 형성방법 | |
| KR20080060549A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR20030001972A (ko) | 반도체 소자의 제조방법 | |
| KR20040031524A (ko) | 반도체 소자의 플로팅 게이트 형성 방법 | |
| KR20060118734A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20080084165A (ko) | 반도체 소자의 트렌치 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |