KR20090026354A - 에피택시 챔버에서의 기판의 선-세정 방법 - Google Patents

에피택시 챔버에서의 기판의 선-세정 방법 Download PDF

Info

Publication number
KR20090026354A
KR20090026354A KR1020097002030A KR20097002030A KR20090026354A KR 20090026354 A KR20090026354 A KR 20090026354A KR 1020097002030 A KR1020097002030 A KR 1020097002030A KR 20097002030 A KR20097002030 A KR 20097002030A KR 20090026354 A KR20090026354 A KR 20090026354A
Authority
KR
South Korea
Prior art keywords
substrate
gas
substrate surface
etching gas
introducing
Prior art date
Application number
KR1020097002030A
Other languages
English (en)
Inventor
이환 김
쟝 알. 바투스
로리 워싱턴
아르카디이 사모일오브
알리 조자지
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20090026354A publication Critical patent/KR20090026354A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 선-세정 에칭 및 감소된 압력 공정을 포함하는 기판을 처리하는 방법을 개시하고 있다. 선-세정 방법은 기판을 공정 챔버내로 도입하고, 에칭 가스를 공정 챔버내로 유입시키고, 기판의 일부 또는 전부를 에칭 가스로 처리하여 기판 표면으로부터 오염 또는 손상된 층을 제거하고, 에칭 가스의 유입을 중지시키고, 공정 챔버를 소기시켜 챔버의 압력을 감소시키고; 감소된 압력에서 기판 표면을 처리함을 포함한다. 이어서, 에피택셜 증착방법이 이용되어 시판 표면상에 에피택셜층을 형성시킨다.

Description

에피택시 챔버에서의 기판의 선-세정 방법{PRE-CLEANING OF SUBSTRATES IN EPITAXY CHAMBERS}
배경 기술
본 발명의 구체예는 애피택시 챔버, 시스템 및 장치에서 기판을 선-세정(pre-cleaning)하는 방법에 관한 것이다. 특히, 에피택시 공정 전에 표면 결함 및 오염물을 제거하는데 이용되는 세정 공정을 포함하는 에피택셜 증착 방법, 시스템 및 장치가 개시되고 있다.
에피택셜층(epitaxial layer)은 결정상 기판상에서 성장한 결정상 필름이다. 하부 기판은 성장하는 필름을 위한 주형으로 작용하여, 에피택셜층의 결정 특성이 하부의 결정상 기판에 의해서 규정되게 한다. 즉, 결정상 기판은 에피택셜 성장을 위한 결정 시드를 제공한다. 기판은, 예를 들어, 단결정 실리콘, 실리콘 게르마늄, 또는 SOI 웨이퍼일 수 있다.
에피택셜층의 성장은 일반적으로 화학증착(chemical vapor deposition: CVD)을 이용함으로써 달성된다. 기판 웨이퍼는 CVD 반응기내로 부하되고, 이어서 비-반응성 가스, 예컨대, He, Ar, N2, 또는 H2로 퍼징된다. 반응기의 온도가 상승되고, 담체 가스 및 반응성 가스의 혼합물이 반응기로 도입된다. 반응성 가스는, 이로 한정되는 것은 아니지만, 실란(SiH4), 디실란(Si2H6), 트리실란 (Si3H8), 디클로 로실란 (SiH2Cl2), 트리클로로실란 (SiHCl3), 및 실리콘 테트라클로라이드 (SiCl4)를 포함할 수 있다. 도판트 가스(Dopant gas), 예컨대, 아르신(AsH3), 포스핀 (PH3) 및 디보란 (B2H6)이 또한 도입될 수 있다. 담체 가스는 전형적으로는 수소이다. 에피택셜층의 요구된 두께가 달성되면, 비-반응성 가스는 다시 반응기를 퍼징하는데 사용되고, 온도가 저하된다.
그러나, 에피택셜 공정을 성공적으로 수행하기 위해서는, 결정상 기판상에 존재하는 결함 및 오염물의 양이 최소인 것이 중요하다. 결정상 기판상의 결정성 손상 및 오염물은 공정 단계, 예컨대, 주입, 스페이서 에칭(spacer etching), 습식 세정, 및 그 밖의 어떠한 웨이퍼 제조 단계 동안 발생될 수 있다. 손상된 및/또는 오염된 층은 결함을 피하기 위해서 에피택셜 증착 공정 전에 제거되어야 한다. 한 가지 세정 방법으로, 예를 들어, 기판이 본 기술분야에서 하이드로겐 프레-베이크(hydrogen pre-bake)로 일컬어질 수 있는 방법으로 약 850℃ 내지 1000℃의 과도한 온도에서 수소 대기하에 어닐링될 수 있다. 그러나, 그러한 높은 온도 공정은 열 소모 비용면에서 고비용 공정이다. 프레-베이크 단계 후에, 에피택셜 증착 공정이 수행될 수 있다.
따라서, 에피택시 동안 열 부하를 감소시키는 공정을 제공하는 것이 바람직하다. 또한, 에피택셜 성장 조건에서 수행되는 선-세정 공정이 요구된다.
요약
본 발명의 한 가지 관점에서, 기판을 처리하는 방법은 기판을 공정 챔버내로 도입하고; 에칭 가스를 공정 챔버내로 유입시키고; 기판의 적어도 일부를 에칭 가스로 처리하여 기판 표면으로부터 오염 또는 손상된 층을 제거하고; 에칭 가스의 유입을 중지시키고; 공정 챔버를 소기시켜 챔버의 압력을 감소시키고; 감소된 압력에서 기판 표면을 처리하여 세정된 기판 표면을 형성시킴을 포함한다.
도면의 간단한 설명
도 1은 본 발명의 한가지 관점에 따른 다챔버 공정 시스템(multi-chamber processing system)을 도시하고 있다.
도 2A 내지 도 2C는 본 발명의 구체예에 따라 처리되는 기판을 도시하고 있다.
도 3은 본 발명의 한 구체예를 위한 에칭 속도(Å/min) 대 HCl 유속(slm)의 그래프를 도시하고 있다.
도 4는 본 발명의 한 구체예를 위한 O의 농도(cm-2) 대 에칭된 두께(Å)의 그래프를 도시하고 있다.
도 5는 본 발명의 한 구체예를 위한 C의 농도(cm-2) 대 에칭된 두께(Å)의 그래프를 도시하고 있다.
도 6은 본 발명의 한 구체예를 위한 Cl의 농도(cm-2) 대 에칭된 두께(Å)의 그래프를 도시하고 있다.
상세한 설명
본 발명의 몇 가지 예시적인 구체예를 설명하기 전에, 본 발명은 하기 설명 에서 기재된 구성 또는 처리 단계의 상세사항으로 한정되지 않는다는 것을 이해해야 한다. 본 발명은 다른 구체예가 있을 수 있으며, 다양한 방법으로 실행되거나 수행될 수 있다.
본 발명의 관점은 에피택시 챔버중의 기판을 선-세정하는 시스템, 장치 및 방법에 관한 것이다. 당업자라면 이해될 수 있는 바와 같이, 에피택셜 증착에 관한 공지된 반도체 처리 장비 및 기술은 본 발명을 불필요하게 모호하게 하지 않기 위해서 이하에서 상세히 설명되지 않는다. 본 기술분야의 전문가라면 공정 파라미터 값이 특정의 환경, 기판 형태, 등에 따라서 현저하게 다양할 것이라는 것을 용이하게 인지할 것이다. 그러므로, 가능한 값 및 조건의 포괄적인 목록은 실제적이거나 필요한 것이 아니며, 그러한 값은 본 발명의 원리를 이해하는 경우에 결정될 수 있다.
본 발명의 구체예는 에피택셜 증착 전에, 예를 들어, 선택적 에피택셜 증착 전에, 에칭 가스를 이용하여 기판, 예를 들어, 실리콘 웨이퍼를 세정하는 것에 관한 것이다. 선택적 Si-에피택셜 증착 및 SiGe-에피택셜 증착은 유전성 부위에서의 성장 없이 Si 못(moat)상에 에피층(epilayer)의 성장을 허용한다. 선택적 에피택시(epitaxy)는 반도체 장치에서, 예컨대, 융기된 소스/드레인, 소스/드레인 확장부(source/drain extension), 콘택트 플러그(contact plug), 및 양극성 디바이스의 기층 증착(base layer deposition)내에서 사용될 수 있다. 일반적으로, 선택적 에피택시 공정은 두 반응, 즉, 증착 및 에칭을 포함한다. 증착 및 에칭은 Si상에서 및 유전성 표면상에서 비교적 상이한 반응 속도로 동시에 발생된다. 선택적 공정 창은 에칭 가스(예, HCl)의 농도를 변화시킴으로써 Si 표면상에서만 증착을 발생시킨다.
본 발명의 관점은 클러스터 툴(cluster tool)의 하나 이상의 챔버에서 수행될 수 있다. 일반적으로, 클러스터 툴은 기판 중심 발견 및 배향, 탈기(degassing), 어닐링, 증착 및/또는 에칭을 포함한 다양한 기능을 수행하는 다중 챔버를 포함하는 모듈러 시스템(modular system)이다. 본 발명의 구체예에 따르면, 클러스터 툴은 선-세정 및 선택적 에피택셜 증착 공정 둘 모두를 수행하도록 구성된 챔버를 포함한다. 클러스터 툴의 다중 챔버는 챔버들 사이에서 기판을 왕복시키도록 구성된 로봇을 하우징하는 중앙 이송 챔버에 장착된다. 이송 챔버(transfer chamber)는 전형적으로 진공상태로 유지되며 기판을 하나의 챔버에서 다른 챔버로 및/또는 클러스터 툴의 전단부에 정위된 로드 락 챔버(load lock chamber)로 이동시키기 위한 중간 단계를 제공한다. 본 발명에 적합하게 될 수 있는 두 종류의 공지된 클러스터 툴은 센투라®(Centura®) 및 엔두라®(Endura®)이며, 이들 둘 모두는 미국 캘리포니아 산타 클라라 소재의 어플라이드 머티어리얼스, 인코포레이티드(Applied Materials, Inc.)로부터 구입할 수 있다. 한 가지 그러한 단계식-진공 기판 처리 시스템에 대한 상세사항이 1993년 2월 16일자 텝맨 (Tepman) 등에게 허여된 발명의 명칭 "단계식-진공 웨이퍼 처리 시스템 및 방법(Staged- Vacuum Wafer Processing System and Method)"의 미국특허 제5,186,718호에 개시되어 있으며, 본원에서는 상기 특허를 참조로 통합한다. 그러나, 챔버의 배열 및 조합은 본 발명의 세정 공정을 포함한 제조공정의 특정 단계를 수행시키기 위해서 변경될 수 있다.
본 발명의 한 가지 관점으로, 본 발명은 기판을 처리하는 방법으로서, 기판을 공정 챔버내로 도입시키고; 에칭 가스를 공정 챔버내로 주입하고; 기판의 일부 또는 전부를 에칭 가스로 처리하여 기판 표면으로부터 오염 또는 손상된 층을 제거하고; 에칭 가스의 주입을 정지시키고; 공정 챔버를 소기시켜서 챔버내의 압력을 감소시키고; 감소된 압력하에 기판 표면을 처리하여 세정된 기판 표면을 형성시킴을 포함하는 방법을 제공한다. 추가의 구체예에서, 처리 방법은 추가로 세정된 기판 표면상에 에피택셜층을 증착시킴을 포함한다. 예를 들어, 기판 표면상에 에피택셜층을 형성시키는 단계는 선택적 에피택시에 의해서 수행된다. 한 가지 구체예에서, 선택적 에피택시는 절연체로 둘러싸인 세정된 표면의 일부상에서 수행된다. 특정의 구체예에서, 처리 단계 및 증착 단계는 동일한 챔버에서 수행된다. 다른 구체예에서는, 그러나, 이들 단계가 개별적 챔버, 예를 들어, 진공 락(vacuum lock)하의 클러스터 툴내의 개별적 챔버에서 수행된다.
또 다른 구체예에서, 기판의 온도는 약 600℃ 내지 약 850℃이다. 또 다른 구체예에서, 기판의 온도는 약 750℃ 또는 그 미만이다.
한 가지 구체예에서, 방법은 기판 표면상에 에피택셜층을 증착시키기 전에 챔버의 압력을 증가시킴을 포함한다. 한 예에서, 기판을 에칭 가스로 처리하는 단계는 약 10토르(torr) 내지 약 760 토르의 압력에서 수행된다. 또 다른 예에서, 감압하에 기판 표면을 처리하는 단계는 1 토르 또는 그 미만의 압력에서 수행된다.
또 다른 구체예에서, 에칭 가스는 할로겐을 포함한다. 예를 들어, 에칭 가스는 HCl, Cl2, Br2, CCl4, CH3Cl3, (CH2)2Cl2, 또는 이의 혼합물을 포함한다.
또 다른 구체예에서, 방법은 Si-공급원 가스, Ge-공급원 가스, 또는 이들의 조합물을 포함하는 제 2 가스를 공정 챔버내로 유입시킴을 추가로 포함한다. Si-공급원 가스는, 예를 들어, 실란(SiH4)를 포함할 수 있다. Ge-공급원 가스는, 예를 들어, 게르만(GeH4)를 포함할 수 있다.
추가의 구체예에서, 방법은 세정된 기판 표면상에 에피택셜층을 증착시키는 단계 전에 비활성 가스를 포함하는 제 3 가스를 챔버내로 유입시킴을 포함할 수 있다. 한 가지 예에서, 비활성 가스는 H2, N2, Ar, He, 또는 이들의 조합물을 포함한다. 한 가지 예에서, 제 3 가스를 유입시키는 단계는 에칭 가스를 유입시키는 단계와 실질적으로 동시에 수행된다. 용어 "실질적으로 동시에"는 수소 가스 및 에칭 가스 둘 모두가 유입되는 동안의 시간에서의 적어도 일부의 중첩을 포함함을 의미한다. 유입은 동시에 시작되고 종료될 필요는 없지만, 일부의 경우 그러한 것이 바람직할 수 있다.
한 가지 구체예에서, 에칭 가스의 유속은 약 10 sccm 내지 약 15,000sccm이다. 또 다른 구체예에서, 제 2 가스의 유속은 약 1sccm 내지 약 500sccm이다. 추가의 구체예에서, 제 3 가스의 유속은 약 1 slm 내지 약 100slm이다.
또 다른 구체예에서, 에칭 가스로 기판을 처리하여 기판 표면을 노출시키는 단계 동안에, 에칭 속도는 분당 약 1Å 내지 분당 약 30Å이다.
본 발명의 한 가지 관점에서, 기판을 공정 챔버내로 도입하고; 에칭 가스를 공정 챔버내로 유입시키고; 기판의 일부 또는 전부를 에칭 가스로 처리하여 기판 표면을 노출시키고; 에칭 가스의 유입을 중지시키고; 공정 챔버를 소기시켜서 챔버의 압력을 감소시키고; 기판 표면을 감소된 압력에서 처리하고; 기판 표면상에 에피택셜층을 증착시킴을 포함하여 반도체 기판을 공급하는 방법이 제공된다.
도면과 관련하여, 도 1은 본 발명의 한 가지 관점에 결부되어 사용될 수 있는 클러스터 툴 또는 다챔버 공정 시스템(10)의 예를 도시하고 있다. 공정 시스템(10)은 기판을 시스템 내로 및 시스템 밖으로 이송시키기 위한 하나 이상의 로드 락 챔버(12,14)를 포함한다. 전형적으로는, 시스템(10)은 진공하에 있기 때문에, 로드 락 챔버(12,14)는 시스템(10)내로 도입된 기판을 "펌프 다운(pump down)"시킬 수 있다. 첫 번째 로봇(20)은 기판을 로드 락 챔버(12,14)와 하나 이상의 기판 처리 챔버(32, 34, 36, 38)의 첫 번째 세트 사이로 이송할 수 있다. 각각의 처리 챔버(32, 34, 36, 38)는 많은 기판 처리 작업을 수행하도록 구성될 수 있다. 특히, 공정 챔버(32)는 이하 기재된 건식 에칭 공정을 실행하도록 디자인된 건식 에칭 프로세서이며, 공정 챔버(34)는 에피택셜 증착 반응기이다. 공정 챔버(36,38)는, 예를 들어, 주기적 층 증착(cyclical layer deposition: CLD), 원자층 증착(atomic layer deposition: ALD), 화학 증착(CVD), 물리적 증착(physical vapor deposition: PVD), 에칭, 선-세정, 탈기, 배향 및 그 밖의 기판 처리를 추가로 제공하도록 구성될 수 있다.
또한, 첫 번째 로봇(20)은 기판을 하나 이상의 이송 챔버(42, 44)로/로부터 이송할 수 있다. 이송 챔버(42, 44)는 아주 높은 진공 상태를 유지시키면서 기판이 시스템(10)내로 이송되게 하는데 사용될 수 있다. 두 번째 로봇(50)은 이송 챔버(42, 44)와 하나 이상의 공정 챔버(62, 64, 66, 68)의 두 번째 세트 사이에서 기판을 이송할 수 있다. 공정 챔버(32, 34, 36, 38)와 유사하게, 공정 챔버(62, 64, 66, 68)는 주기적 층 증착(CLD), 원자층 증착(ALD), 화학 증착(CVD), 물리적 증착(PVD), 에피택셜 증착, 에칭, 선-세정, 탈기, 및 배향 이외에, 하기된 건식 에칭 공정을 포함한 다양한 기판 처리 작업을 수행하도록 구성될 수 있다. 기판 처리 챔버(32, 34, 36, 38, 62, 64, 66, 68)중 어느 챔버는 요구되지 않는 경우 시스템으로부터 제거될 수 있다.
도 2A 내지 도 2C를 참조하면, 에피택셜 증착 공정의 예는 기판(70)으로부터 표면 손상 및 오염물(72)를 제거한 다음 에피택셜 증착 공정을 수행하기 위한 선-세정 단계를 포함한다. 이를 위해서, 에피택셜 증착 공정을 수행하기 전에, 처리되는 기판(70)이 손상 및 오염물(72)을 제거하여 기판 표면(76)을 노출시키는 에칭 공정을 수행하도록 하는 공정 챔버내로 부하된다. 에칭 공정 동안, 에칭 가스의 성분은 제거되어야 할 기판 표면상에 부동화층(passivated layer)을 형성시키는 듯하다. 부동화층을 제거하기 위해서, 에칭 가스의 유입이 중지되고 공정 챔버의 압력이, 예를 들어, 1 토르 미만으로 감소된 공정 챔버에서 진공 베이크(vacuum bake)가 수행된다. 도 2B에 도시된 바와 같이, 기판 표면(76)은 에피택셜층의 후속 성장을 유지시키기에 적합한다. 일부의 경우, 절연체(74)에 둘러싸인 기판 표 면(76)의 일부상에서 에피택시를 수행하는 것이 바람직하다.
에피택셜 증착 공정은 선-세정 에칭이 수행된 공정 챔버, 예컨대, 미국 캘리포니아 산타 클라라 소재의 어플라이드 머티어리얼스로부터의 EPI 센투라 반응기내에서 수행되어 기판 표면(76)상에 에피택셜층(78)을 형성시키는 화학증착에 의해서 수행될 수 있다. 기판(70)의 표면(76)은, 예를 들어, 실시콘(예, SiCl4, SiHCl3, SiH2Cl2, SiH3Cl, Si2H6, 또는 SiH4) 및 담체 가스(예컨대, N2, Ar, 및/또는 H2)를 포함하는 증착 가스 혼합물의 형태인 실리콘에 노출될 수 있다. 기판(70)의 의도된 용도가 에피택셜층이 도판트를 포함하는 것을 요하는 경우, 실리콘-함유 가스는 또한 적합한 도판트-함유 가스, 예컨대, 아르신(AsH3), 포스핀(PH3), 및/또는 디보란(B2H6)을 포함할 수 있다.
실시예
한 가지 예로, 기판은 800℃의 온도, 15 토르의 압력, 25/5slm의 수소 유속에서 처리되었으며, HCl 유속은 다양하였다. 도 3은 HCl 유속의 증가가 더 높은 에칭 속도(Å/min)를 초래함을 나타내고 있다.
다른 예로, 기판은 0(제로), 4 시간(h), 및 8 시간(h)의 대기시간에 따라서 처리되었다. 선-세정 공정 파라미터의 식별자를 포함한 작동에 대한 요약이 표 1에 기재되어 있다. 공정 파라미터의 중요사항이 표 2에 제공되어 있다.
표 1: 선-세정 공정 조건에 대한 요약
Figure 112009006023004-PCT00001
Figure 112009006023004-PCT00002
표 2: 공정 파라미터
Figure 112009006023004-PCT00003
Figure 112009006023004-PCT00004
도 4, 도 5 및 도 6은 S1, S2, S3의 조건을 지닌 작동에 대한 세정된 기판 계면과 에칭 없은 대조군에서의 각각 O, C, 및 Cl의 농도(cm-2)를 도시하고 있다. 이들 도면은 에칭되는 기판의 두께가 증가함에 따라서 계면 오염의 양이 기판상에서 감소함을 나타내고 있다.
본 발명이 본원에서 특정의 구체예를 참고로 하여 기재되고 있지만, 이들 구체예는 본 발명의 원리 및 적용을 단지 예시하는 것으로 이해되어야 한다. 당업자에게는 다양한 변화 및 변경이 본 발명의 사상 및 범위를 벗어나지 않으면서 본 발명의 방법 및 장치에서 있을 수 있다는 것이 자명할 것이다. 따라서, 본 발명은 첨부된 특허청구범위 및 이들의 등가물내에 있는 변화 및 변경을 포함하고 있는 것이다.

Claims (20)

  1. 기판을 공정 챔버내로 도입하고; 에칭 가스를 공정 챔버내로 유입시키고; 기판의 일부 또는 전부를 에칭 가스로 처리하여 기판 표면으로부터 오염 또는 손상된 층을 제거하고; 에칭 가스의 유입을 중지시키고; 공정 챔버를 소기시켜 챔버의 압력을 감소시키고; 감소된 압력에서 기판 표면을 처리하여 세정된 기판 표면을 형성시킴을 포함하는, 기판을 처리하는 방법.
  2. 제 1항에 있어서, 세정된 기판 표면상에 에피택셜층(epitaxial layer)을 증착시킴을 추가로 포함하는 방법.
  3. 제 1항에 있어서, 에칭 가스를 유입시키는 단계 동안의 기판의 온도가 약 600℃ 내지 약 850℃인 방법.
  4. 제 3항에 있어서, 에칭 가스를 유입시키는 단계 동안의 기판의 온도가 약 750℃ 또는 그 미만인 방법.
  5. 제 2항에 있어서, 세정된 기판 표면상에 에피택셜층을 증착시키기 전에 챔버의 압력을 증가시킴을 추가로 포함하는 방법.
  6. 제 1항에 있어서, 에칭 가스가 할로겐을 포함하는 방법.
  7. 제 6항에 있어서, 에칭 가스가 HCl, Cl2, Br2, CCl4, CH3Cl3, (CH2)2Cl2, 또는 이들의 혼합물을 포함하는 방법.
  8. 제 1항에 있어서, Si-공급원 가스, Ge-공급원 가스, 또는 이들의 조합물을 포함하는 제 2 가스를 공정 챔버내로 유입시킴을 추가로 포함하는 방법.
  9. 제 8항에 있어서, Si-공급원 가스가 실란(SiH4)을 포함하는 방법.
  10. 제 8항에 있어서, Ge-공급원 가스가 게르만(GeH4)을 포함하는 방법.
  11. 제 2항에 있어서, 세정된 기판 표면상에 에피택셜층을 증착시키는 단계 전에 비반응성 가스를 포함하는 제 3 가스를 공정 챔버내로 유입시킴을 추가로 포함하는 방법.
  12. 제 11항에 있어서, 비반응성 가스가 H2, N2, Ar, He 또는 이들의 조합물인 방법.
  13. 제 1항에 있어서, 에칭 가스의 유속이 약 10sccm 내지 약 15,000sccm인 방법.
  14. 제 8항에 있어서, 제 2 가스의 유속이 약 1sccm 내지 약 500sccm인 방법.
  15. 제 11항에 있어서, 제 3 가스의 유속이 약 1slm 내지 약 100slm인 방법.
  16. 제 1항에 있어서, 기판을 에칭 가스로 처리하여 기판 표면을 노출시키는 단계 동안에, 에칭 속도가 분당 약 1Å 내지 분당 약 30Å인 방법.
  17. 제 1항에 있어서, 기판을 에칭 가스로 처리하여 기판 표면을 노출시키는 단계가 약 10 토르(torr) 내지 약 760토르의 압력에서 수행되는 방법.
  18. 제 1항에 있어서, 감소된 압력에서 기판 표면을 처리하는 단계가 약 1 토르 또는 그 미만의 압력에서 수행되는 방법.
  19. 제 2항에 있어서, 세정된 기판 표면상에 에피택셜층을 형성시키는 단계가 선택적 에피택시(selective epitaxy)에 의해서 수행되는 방법.
  20. 제 19항에 있어서, 선택적 에피택시가 절연체에 의해서 둘러싸인 세정된 기 판의 일부상에서 수행되는 방법.
KR1020097002030A 2006-06-30 2007-06-29 에피택시 챔버에서의 기판의 선-세정 방법 KR20090026354A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/480,134 2006-06-30
US11/480,134 US7651948B2 (en) 2006-06-30 2006-06-30 Pre-cleaning of substrates in epitaxy chambers

Publications (1)

Publication Number Publication Date
KR20090026354A true KR20090026354A (ko) 2009-03-12

Family

ID=38895358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097002030A KR20090026354A (ko) 2006-06-30 2007-06-29 에피택시 챔버에서의 기판의 선-세정 방법

Country Status (7)

Country Link
US (1) US7651948B2 (ko)
JP (1) JP2009543357A (ko)
KR (1) KR20090026354A (ko)
CN (1) CN101484980A (ko)
DE (1) DE112007001523T5 (ko)
TW (1) TW200807550A (ko)
WO (1) WO2008005832A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8900942B2 (en) 2011-03-23 2014-12-02 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772097B2 (en) * 2007-11-05 2010-08-10 Asm America, Inc. Methods of selectively depositing silicon-containing films
AU2009255307A1 (en) 2008-06-04 2009-12-10 Dow Corning Corporation Method of reducing memory effects in semiconductor epitaxy
DE102009004557B4 (de) * 2009-01-14 2018-03-08 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
IT1393223B1 (it) 2009-03-11 2012-04-11 Lamberti Spa Procedimento per la preparazione di miscele cristalline di derivati alfa-idrossicarbonilici di dimeri dell'alfa-metilstirene
DE102009022224B4 (de) 2009-05-20 2012-09-13 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US8575235B2 (en) * 2009-06-12 2013-11-05 Industrial Technology Research Institute Removable hydrophobic composition, removable hydrophobic coating layer and fabrication method thereof
US9263339B2 (en) 2010-05-20 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Selective etching in the formation of epitaxy regions in MOS devices
US8828850B2 (en) 2010-05-20 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing variation by using combination epitaxy growth
KR20130021026A (ko) 2011-08-22 2013-03-05 엘지이노텍 주식회사 웨이퍼 표면 처리 방법
US9093269B2 (en) * 2011-12-20 2015-07-28 Asm America, Inc. In-situ pre-clean prior to epitaxy
US9099381B2 (en) 2012-11-15 2015-08-04 International Business Machines Corporation Selective gallium nitride regrowth on (100) silicon
US8927431B2 (en) 2013-05-31 2015-01-06 International Business Machines Corporation High-rate chemical vapor etch of silicon substrates
WO2015020792A1 (en) 2013-08-09 2015-02-12 Applied Materials, Inc. Method and apparatus for precleaning a substrate surface prior to epitaxial growth
US9299557B2 (en) 2014-03-19 2016-03-29 Asm Ip Holding B.V. Plasma pre-clean module and process
US9474163B2 (en) 2014-12-30 2016-10-18 Asm Ip Holding B.V. Germanium oxide pre-clean module and process
US10373850B2 (en) 2015-03-11 2019-08-06 Asm Ip Holding B.V. Pre-clean chamber and process with substrate tray for changing substrate temperature
US10510566B2 (en) * 2015-07-14 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Cluster tool techniques with improved efficiency
KR101701629B1 (ko) * 2015-07-28 2017-02-01 주식회사 엘지실트론 에피택셜 웨이퍼를 제조하기 위한 리액터의 재가동 준비 방법
CN110676194A (zh) 2015-12-04 2020-01-10 应用材料公司 用于清洁ingaas(或iii-v族)基板的方法和解决方案
KR20180085807A (ko) 2015-12-18 2018-07-27 어플라이드 머티어리얼스, 인코포레이티드 세정 방법
KR102570269B1 (ko) 2016-07-22 2023-08-25 삼성전자주식회사 전세정 장치 및 기판 처리 시스템
EP3513428A4 (en) * 2016-09-15 2020-06-10 Applied Materials, Inc. INTEGRATED SYSTEM FOR SEMICONDUCTOR PROCESSES
KR102476797B1 (ko) 2016-10-05 2022-12-09 삼성전자주식회사 반도체 장치 제조 방법
KR20200035186A (ko) * 2017-08-30 2020-04-01 어플라이드 머티어리얼스, 인코포레이티드 통합 에피택시 시스템 고온 오염물 제거
US11195923B2 (en) * 2018-12-21 2021-12-07 Applied Materials, Inc. Method of fabricating a semiconductor device having reduced contact resistance
JP7277585B2 (ja) * 2018-12-21 2023-05-19 アプライド マテリアルズ インコーポレイテッド 処理システム及び接点を形成する方法
US11605544B2 (en) 2020-09-18 2023-03-14 Applied Materials, Inc. Methods and systems for cleaning high aspect ratio structures

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2947818B2 (ja) * 1988-07-27 1999-09-13 株式会社日立製作所 微細孔への金属穴埋め方法
US5186718A (en) 1989-05-19 1993-02-16 Applied Materials, Inc. Staged-vacuum wafer processing system and method
JPH05217921A (ja) * 1991-09-13 1993-08-27 Motorola Inc 材料膜のエピタキシアル成長を行うための温度制御された処理
US6129091A (en) * 1996-10-04 2000-10-10 Taiwan Semiconductor Manfacturing Company Method for cleaning silicon wafers with deep trenches
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
DE19960823B4 (de) * 1999-12-16 2007-04-12 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
US6494959B1 (en) * 2000-01-28 2002-12-17 Applied Materials, Inc. Process and apparatus for cleaning a silicon surface
US6692903B2 (en) * 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US6579730B2 (en) * 2001-07-18 2003-06-17 Applied Materials, Inc. Monitoring process for oxide removal
US20040256671A1 (en) * 2003-06-17 2004-12-23 Kuo-Tai Huang Metal-oxide-semiconductor transistor with selective epitaxial growth film
US6991991B2 (en) * 2003-11-12 2006-01-31 United Microelectronics Corp. Method for preventing to form a spacer undercut in SEG pre-clean process
US20050148162A1 (en) * 2004-01-02 2005-07-07 Huajie Chen Method of preventing surface roughening during hydrogen pre-bake of SiGe substrates using chlorine containing gases
US20050230350A1 (en) * 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
KR100607409B1 (ko) * 2004-08-23 2006-08-02 삼성전자주식회사 기판 식각 방법 및 이를 이용한 반도체 장치 제조 방법
US20060071213A1 (en) * 2004-10-04 2006-04-06 Ce Ma Low temperature selective epitaxial growth of silicon germanium layers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8900942B2 (en) 2011-03-23 2014-12-02 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US9136176B2 (en) 2011-03-23 2015-09-15 Samsung Electronics Co., Ltd. Semiconductor devices including an epitaxial layer with a slanted surface
US9236475B2 (en) 2011-03-23 2016-01-12 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US9640658B2 (en) 2011-03-23 2017-05-02 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same

Also Published As

Publication number Publication date
DE112007001523T5 (de) 2009-05-14
US20080245767A1 (en) 2008-10-09
CN101484980A (zh) 2009-07-15
WO2008005832A3 (en) 2008-07-24
WO2008005832A2 (en) 2008-01-10
TW200807550A (en) 2008-02-01
JP2009543357A (ja) 2009-12-03
US7651948B2 (en) 2010-01-26

Similar Documents

Publication Publication Date Title
KR20090026354A (ko) 에피택시 챔버에서의 기판의 선-세정 방법
US8445389B2 (en) Etchant treatment processes for substrate surfaces and chamber surfaces
US7462239B2 (en) Low temperature load and bake
KR102663833B1 (ko) 딥 트렌치에서의 저온 선택적 에피택시를 위한 방법 및 장치
KR101074186B1 (ko) 에피택셜 필름 형성을 위한 클러스터 툴
JP2008205454A (ja) 選択エピタキシープロセス制御
TWI738207B (zh) 用於金屬矽化物沉積的方法及設備
KR100938301B1 (ko) 기판 표면 및 챔버 표면을 위한 식각액 처리 공정
US20100120235A1 (en) Methods for forming silicon germanium layers
KR102372135B1 (ko) 실리콘막 또는 게르마늄막 또는 실리콘 게르마늄막을 성막하는 방법 및 장치
JP6829495B2 (ja) 低温エピタキシャル層の形成方法
US20240038531A1 (en) Substrate modification for superlattice critical thickness improvement
TW202341242A (zh) 形成矽鍺結構之方法
KR20240069818A (ko) 딥 트렌치에서의 저온 선택적 에피택시를 위한 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee