KR100938301B1 - 기판 표면 및 챔버 표면을 위한 식각액 처리 공정 - Google Patents

기판 표면 및 챔버 표면을 위한 식각액 처리 공정 Download PDF

Info

Publication number
KR100938301B1
KR100938301B1 KR1020077019991A KR20077019991A KR100938301B1 KR 100938301 B1 KR100938301 B1 KR 100938301B1 KR 1020077019991 A KR1020077019991 A KR 1020077019991A KR 20077019991 A KR20077019991 A KR 20077019991A KR 100938301 B1 KR100938301 B1 KR 100938301B1
Authority
KR
South Korea
Prior art keywords
substrate
silicon
silicon containing
etching
single crystal
Prior art date
Application number
KR1020077019991A
Other languages
English (en)
Other versions
KR20070108212A (ko
Inventor
알카디 브이. 사무이로브
알리 죠자지
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/047,323 external-priority patent/US7235492B2/en
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20070108212A publication Critical patent/KR20070108212A/ko
Application granted granted Critical
Publication of KR100938301B1 publication Critical patent/KR100938301B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B6/00—Cleaning by electrostatic means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0035—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F1/00—Electrolytic cleaning, degreasing, pickling or descaling
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/16—Polishing
    • C25F3/30—Polishing of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

일 실시예에서, 실리콘 함유 표면을 처리하기 위한 방법이 제공되고, 이는 느린 식각 공정(예를 들어 약 <100Å/min)에 의해 기판 표면을 평탄화하고 및/또는 오염물질을 제거하는 단계를 포함한다. 기판은 식각액 및 실리콘 소스를 함유한 식각 가스에 노출된다. 바람직하게, 식각액은 클로르 가스이고 기판은 약 800℃ 미만의 온도로 가열된다. 다른 실시예에서, 빠른 식각 공정(예를 들어 약 >100Å/min)이 제공되고, 이는 기판 표면 상의 소스/드레인(S/D) 내에 리세스를 형성하면서 실리콘 물질을 제거하는 단계를 포함한다. 다른 실시예에서, 공정 챔버를 세정하기 위한 방법이 제공되고, 이는 식각액 및 실리콘 소스를 함유하는 챔버 세정 가스에 내부 표면을 노출시키는 단계를 포함한다. 챔버 세정 공정은 공정 챔버 내에서 석영 및 금속 표면의 식각을 제한한다.

Description

기판 표면 및 챔버 표면을 위한 식각액 처리 공정 {ETCHANT TREATMENT PROCESSES FOR SUBSTRATE SURFACES AND CHAMBER SURFACES}
본 발명의 실시예는 전자 부품 제작 공정 및 소자의 분야에 관한 것이고, 특히 전자 소자를 형성하면서 실리콘 함유 물질을 증착하고 식각하는 방법에 관한 것이다.
반도체 소자와 같은 전자 소자는 실리콘 함유 물질의 증착 및 제거를 포함하는 여러 가지 단계에 의해 제조된다. 증착 및 제거 단계뿐만 아니라 다른 공정 단계들은 실리콘 함유 물질을 함유한 기판 표면이 거칠고 및/또는 덜 오염되게 할 수 있다. 또한, 미립자 및 다른 오염물질은 증착 및 제거 단계 동안 공정 챔버 내에서 내부 표면 상에 축적된다. 또한, 미립자는 최종적으로 기판 표면을 오염시킬 수 있다. 거칠거나 또는 오염된 기판 표면은 일반적으로 열등한 품질의 계면을 나타내고 이는 열등한 소자 성능 및 신뢰도를 제공한다.
식각 공정은 기판 표면 상에서 오염 물질 및 거칠기에 맞서도록(combat) 개발되었다. 그러나, 종래의 식각 공정은 몇몇 단점을 가진다. 일반적으로, 염 산(HCl)과 같은 식각액은 높은 활성 온도를 요구하고, 이에 의해 실리콘 함유 물질을 제거한다. 따라서, 식각 공정은 종종 1,000℃ 또는 그 초과의 온도에서 수행된다. 이러한 고온은 제조 공정 동안 바람직하지 아니한데, 그 이유는 열적 비용 고려, 기판 표면에 대한 가능한 제어되지 않는 질화 반응 또는 오버-식각(over-etch) 및 경제적 효율성 손실 때문이다. 이러한 극단적인 조건을 가진 식각 공정은 열적 석영 라이너와 같이 챔버 내의 내부 표면에 손상을 입힐 수 있다. 클로르(Cl2)는, 염산 식각액을 이용하는 공정보다 낮은 온도에서 식각 공정 동안 실리콘 함유 물질을 제거하는데 이용되었다. 그러나, 클로르는 매우 빠르게 실리콘 함유 물질과 반응하고 따라서 식각 속도는 쉽게 제어되지 아니한다. 따라서, 실리콘 함유 물질은 클로르 가스를 이용한 공정에 의해 일반적으로 오버 식각된다.
또한, 종래의 식각 공정은 일반적으로 식각 챔버 또는 열적 공정 챔버에서 수행된다. 실리콘 함유 물질의 식각이 완료되면, 기판은 이후의 증착 공정을 위해 제 2 챔버로 이동된다. 때때로, 기판은 식각 공정 및 증착 공정 사이의 주위 환경에 노출된다. 주위 환경은 산화물 층을 형성하는 기판 표면에 물 및/또는 산소를 유입시킬 수 있다.
식각 공정 또는 증착 공정 이전에, 기판은 일반적으로 웨트(wet) 세정 공정(예를 들어 HF-라스트(last) 공정), 플라즈마 세정 또는 산 워쉬(wash) 공정을 포함하는 예비처리 공정에 노출된다. 예비처리 공정 이후 및 식각 공정 시작 이전에, 기판은 대기 시간(queue time)(Q-시간)이라고 불리는 기간 동안 제어된 환경 또는 공정 챔버 외부에 존재해야만 한다. Q-시간 동안, 기판은 주위 환경 조건에 노출되고, 이러한 주위 환경 조건은 대기 압력 및 주위 온도에서 산소 및 물을 포함한다. 주위 노출은 실리콘 산화물과 같은 산화물층을 기판 표면 상에 형성한다. 일반적으로 더 긴 Q-시간은 더 두꺼운 산화물층을 형성하고, 따라서 극단적인 식각 공정은 더 높은 온도 및 압력에서 수행되어야만 하고 이에 의해 처리량을 유지시킨다.
따라서, 기판 표면을 매끄럽게 하고 및/또는 그 위에 함유된 어떠한 표면 오염물질을 제거하기 위해, 기판 표면 상의 실리콘 함유 물질을 처리하기 위한 식각 공정에 대한 필요가 있다. 또한, 에피택시층을 증착하는 것과 같은, 다음 공정 단계 동안 이후에 이용될 수 있는, 공정 챔버 내에서 기판 표면을 처리할 수 있는 것에 대한 필요도 있다. 또한, Q-시간(예를 들어 10시간)을 지속하는 기판에 대해서 1000℃이하, 바람직하게는 800℃이하와 같은 낮은 온도로 공정 온도를 유지하는 것에 대한 요구가 있다. 또한, 이러한 내부 표면에 손상을 입히지 않으면서, 공정 챔버의 내부 표면 상에 미립자 축적을 감소시키는 것에 대한 요구가 있다.
일 실시예에서, 실리콘 함유 표면을 처리하고 피니싱(finishing) 하기 위한 방법이 제공되고, 이는 표면 상에 함유된 오염물질을 제거하는 단계와 표면을 평탄화하는 단계를 포함한다. 일례에서, 기판은 공정 챔버 안에 놓이고 약 500℃ 내지 약 700℃의 범위의 온도로 가열된다. 기판은 식각액, 실리콘 소스 및 캐리어 가스를 함유한 식각 가스에 노출된다. 클로르 가스(Cl2)는 식각액으로서 이용될 수 있고, 이에 의해 상대적으로 저온이 식각 공정 동안 이용된다. 실리콘 소스는 일반적으로 식각액과 동시에 제공되고 이에 의해 식각액에 의해 발생되는 오버-식각에 반작용한다. 즉, 식각액이 실리콘을 제거하는 동안 실리콘 소스는 기판 상에서 실리콘을 증착하는데 이용된다. 식각액 및 실리콘 소스가 기판에 노출되는 속도가 조정되고 이에 의해 전체 반응은 물질 제거 및/또는 재분배를 촉진시킨다. 따라서, 일례에서, 식각 속도는 정교하게 제어되고(예를 들어 수 옹스트롬 또는 미만/분) 전체 반응 동안 실리콘 함유 물질을 제거한다. 다른 예에서, 실리콘 함유 물질은 표면의 높은 부분(예를 들어 돌출부)으로부터 제거되어 재분배 공정 동안 표면의 낮은 부분(예를 들어 홈부)에 첨가된다. 약 6nm 평균 제곱근(RMS) 또는 이상의 표면 거칠기를 갖는 실리콘 함유 표면은 약 0.1nm RMS 미만의 표면 거칠기를 갖는 훨씬 평탄한 표면으로 변화될 수 있다.
다른 실시예에서, 실리콘 함유 표면을 식각하기 위한 방법이 제공되고, 이는 기판 상의 소스/드레인(S/D) 구역에 리세스를 형성하도록 빠른 속도로 실리콘 함유 물질을 제거하는 단계를 포함한다. 다른 예에서, 기판은 공정 챔버 안에 놓이고 약 500℃ 내지 약 800℃의 범위 내의 온도로 가열된다. 기판이 가열되면서, 실리콘 함유 표면은 식각액 및 캐리어 가스를 함유한 식각 가스에 노출된다. 클로르 가스는 빠른 식각 속도 공정 동안 이용되는 식각액으로서 선택될 수 있고, 일반적으로 실리콘 소스의 낮은 농도를 또는 실리콘 소스를 함유하지 아니한다. 실리콘 소스는 제거 속도의 추가적인 제어를 위해 식각 가스에 첨가될 수 있다.
다른 실시예에서, 미립자 및 다른 오염물질을 제거하기 위해 식각 가스에 공정 챔버의 내부 표면을 노출시킴에 의해 챔버 세정 공정 동안 공정 챔버가 세정된다. 내부 표면은 일반적으로 식각 세정 공정 동안 손상될 수 있는 실리콘 함유 물질(예를 들어 석영)을 함유한다. 따라서, 식각액 및 캐리어 가스 외에, 식각 가스는 식각액에 의해 발생되는 어떠한 오버-식각에 반작용하는 실리콘 소스를 추가로 함유할 수 있다. 일례에서, 챔버 세정 가스는 클로르 가스 및 실란을 함유한다. 질소와 같은 캐리어 가스는 식각액, 실리콘 소스, 또는 둘 모두와 화합될 수 있다. 일반적으로 공정 챔버는, 느린 세정 공정 또는 빠른 세정 공정 동안보다 챔버 세정 공정 동안 더 높은 온도로 가열된다. 일례에서, 공정 챔버는 챔버 세정 공정 동안 약 700℃ 내지 약 1000℃ 범위의 온도로 가열될 수 있다.
다른 실시예에서, 기판 표면 상의 실리콘 함유 물질을 형성하기 위한 방법이 제공되고, 이는 공정 챔버 내에 실리콘 물질을 함유한 기판을 위치시키는 단계, 및 식각 공정 동안 클로르 가스 및 실란을 함유한 식각 가스에 기판을 노출시키는 단계를 포함한다. 또한, 이 방법은, 에피택셜 증착 공정 동안 클로르 가스 및 실란을 함유한 증착 가스에 기판을 노출시키는 단계, 공정 챔버로부터 기판을 제거하는 단계, 및 챔버 세정 공정 동안 클로르 가스 및 실란을 함유한 챔버 세정 가스에 공정 챔버를 노출시키는 단계를 제공할 수 있다. 일례에서, 실리콘 물질은 약 100Å/min 또는 미만의 속도로, 바람직하게는 약 10Å/min 또는 미만의 속도로, 더욱 바람직하게는 약 2Å/min 또는 미만의 속도로 식각 공정 동안 제거된다. 다른 예에서, 실리콘 물질은 100Å/min을 넘는 속도로, 바람직하게 약 200Å/min 내지 약 1000Å/min의 범위 내의 속도로 식각 공정 동안 제거된다.
다른 실시예에서, 적어도 제 2 물질(예를 들어 질화물 물질, 산화물 물질, 또는 이의 화합물)을 갖는 기판 상에 실리콘 함유 단결정 물질을 식각하기 위한 방법이 제공되고, 이는 공정 챔버 내에서 기판을 위치시키는 단계, 클로르 가스 및 캐리어 가스를 함유한 식각 가스에 기판을 노출시키는 단계, 노출된 단결정 표면을 형성하도록 실리콘 함유 단결정 물질의 예정된 두께를 제거하는 단계, 및 공정 챔버 내에서 노출된 단결정 표면 상에 에피택시 층을 증착시키는 단계를 포함한다. 식각 가스는 실란, 디실란, 디클로로실란, 테트라클로로실란, 헥사클로로디실란, 이의 파생물 또는 이의 화합물을 포함할 수 있고, 캐리어 가스는 질소, 아르곤, 헬륨, 또는 이의 화합물을 포함할 수 있다. 일례에서, 공정 챔버는 약 500℃ 내지 약 700℃의 범위의 온도로 가열되고 약 10Torr 내지 약 750Torr의 범위의 압력을 받는다. 단결정 물질은 약 200Å/min 내지 약 1000Å/min의 범위의 속도로 제거될 수 있고 이에 의해 기판 상의 소스/드레인 구역 내에 리세스를 형성한다. 소스/드레인 구역은 CMOS, Bipolar, BiCMOS, 또는 이와 유사한 소자 내에서 이용될 수 있다. 일반적으로 에피택셜 층은 실리콘, 실리콘-게르마늄, 실리콘-카본, 실리콘-게르마늄-카본, 이의 파생물 또는 이의 화합물을 포함한다.
다른 실시예에서, 기판 상에 실리콘 함유 단결정 물질을 형성하기 위한 방법이 제공되고, 이는 HF-라스트 웨트 세정 공정에 기판을 노출시키는 단계, 공정 챔버 내에 기판을 위치시키는 단계, 클로르 가스 및 캐리어 가스를 포함하는 식각 가스에 기판을 노출시키는 단계, 및 노출된 단결정 표면을 형성하도록 실리콘 함유 단결정 물질의 예정된 두께를 제거하는 단계를 포함한다. 또한, 이 방법은 공정 챔버에서 노출된 단결정 표면 상에 에피택시 층을 증착시키는 단계 및 그 위에 부착된 실리콘 함유 오염 물질을 제거하기 위해 클로르 가스로 공정 챔버를 세정하는 단계를 추가로 제공할 수 있다. 에피택시 층은 클로르 가스를 함유한 증착 가스에 의해 증착될 수 있고 캐리어 가스는 질소일 수 있다. 일례에서, 질소 및 클로르 가스는 공정 챔버 세정 단계 동안 함께 유동된다.
본 발명의 상기 언급된 특징은 상기 간략하게 요약된 발명의 상세한 설명, 첨부된 도면에서 몇몇이 도시된 실시예에 의해 더욱 자세히 이해될 것이다. 첨부된 도면은 본 발명의 전형적인 실시예만을 도시하는 것이지 본 발명의 한계를 정하는 것은 아니며, 본 발명에 대한 다른 동일하게 유효한 실시예가 인정될 수 있다.
도 1은, 여기서 설명된 일 실시예에 의해 실리콘 함유 물질을 처리하기 위한 공정을 도시하는 흐름도이다.
도 2A-2C는, 여기서 설명된 공정 동안 서로 다른 단계에서 기판이 개략도를 도시한다.
도 3은, 여기서 설명된 다른 실시예에 의한 실리콘 함유 물질을 처리하기 위한 공정을 도시하는 흐름도이다.
도 4A-4C는, 여기서 설명된 공정 동안 서로 다른 단계에서 다른 기판의 개략도를 도시한다.
도 5는, 여기서 설명된 다른 실시예에 의해, 기판을 제조하기 위한 공정 및 이후 공정 챔버를 세정하기 위한 공정을 도시하는 흐름도이다.
본 발명의 실시예는 기판 표면 상에 실리콘 함유 물질을 식각하고 증착하기 위한 공정을 제공한다. 일 실시예에서, 느린 식각 공정(예를 들어 <100Å/min) 및 빠른 식각 공정(예를 들어 >100Å/min)은 식각 가스 내에서 식각액 및 실리콘 소스를 이용한다. 다른 실시예에서, 공정 챔버는 내부 표면으로부터 증착물 또는 오염물질을 제거하기 위해 챔버 세정 단계 동안 식각 가스에 노출된다. 다른 실시예에서, 공정 챔버는 미립자 및 다른 오염물질의 제거를 위해 공정 챔버의 내부 표면을 식각 가스에 노출 시킴에 의해 챔버 세정 공정 동안 공정 챔버가 세정된다.
느린 식각 공정(예비 세정 및 평탄화)
느린 식각 공정(예를 들어 <100Å/min)은, 기판 표면으로부터 거칠기(roughness)와 같은 표면 요철들 및 오염물질들을 제거하기 위해 수행될 수 있다. 일 태양에서, 기판 표면은 식각되어 오염물질이 없거나 거의 없는 하부층을 노출시킬 수 있다. 다른 태양에서, 기판 표면의 물질은, 표면 요철을 일으키는 돌출부 및 홈부(troughs)를 제거하거나 최소화하도록 재분배될 수 있다. 느린 식각 공정 동안, 기판은 식각액을 함유한 식각 가스, 실리콘 소스, 및 선택적인 캐리어 가스에 노출된다. 전체 반응은, 온도 및 압력을 조정함에 의해, 그리고 특정한 식각액 소스 및 실리콘 소스를 이용하여 식각액 및 실리콘 소스의 상대적인 유동 속도를 조작함에 의해, 부분적으로 제어될 수 있다.
기판은 이후의 식각 공정을 위해 기판 표면을 준비하도록 예비 처리 공정에 노출될 수 있다. 예비 처리 공정은, HF-라스트 공정과 같은 웨트 세정 공정, 플라즈마 세정, 산 워쉬 공정, 및 이의 조합을 포함할 수 있다. 일 실시예에서 기판은, 약 2분의 지속 시간 동안 플루오르화 산 용액(예를 들어 물에 약 0.5wt% HF)에 표면을 노출시킴에 의해 HF-라스트 웨트 세정 공정으로 처리된다.
도 1은, 도 2A에서 그래픽적으로 도시된 기판(200)으로부터 오염물질(212) 및 거친 구역(218)을 제거하기 위한 공정(100)을 도시하는 흐름도를 도시한다. 기판(200)은 실리콘 함유층(205) 및 표면(210)을 포함한다. 오염물질(212) 및 거친 구역(218)은 기판(210) 상에 그리고 내에 포함된다. 거친 구역(218)은 기판(210) 내에서 돌출부(216) 및 홈부(214)에 의해 형성될 수 있다. 실리콘 함유층(205)으로부터 물질이 예정된 두께(220)가 노출 표면(230)을 드러내도록 느린 식각 공정 동안 제거될 수 있다(도 2B). 이후, 층(240)은 선택적인 증착 공정 동안 노출 표면(230) 상에 형성될 수 있다(도 2C). 일례에서, 층(240)은 에피택시 증착 공정에 의해 증착된 실리콘 함유 물질을 포함한다.
본 발명이 실시예는, 기판(200, 400) 및 층(205, 405)과 같은 다양한 기판 표면 및 기판 상에 실리콘 함유 물질을 식각하고 증착하기 위한 공정을 제공한다. 여기서 사용된 "기판" 또는 "기판 표면"은 기판 상에 형성된 물질 표면 또는 어떠한 기판을 지칭하고, 그 위에서 필름 공정이 수행된다. 예를 들면, 그 위에서 공정이 수행될 수 있는 기판 표면은, 그 적용에 따라, 실리콘, 실리콘 함유 물질, 실리콘 산화물, 인장 실리콘(strained silicon), 실리콘 온 인슐레이터(silicon on insulator, SOI), 플루오르 도핑된 실리케이트 글라스(flourine-doped silicate glass, FSG), 탄소 도핑된 실리콘 산화물, 실리콘 질화물, 도핑된 실리콘, 실리콘 게르마늄, 실리콘 게르마늄 탄소, 게르마늄, 탄화 실리콘, 갈륨 아세나이드, 글라스, 사파이어, 또는 다른 물질과 같은 물질을 포함한다. 또한, 기판 표면은, 실리콘 디옥사이드, 실리콘 질화물, 실리콘 옥시니트리드, 및/또는 탄소 도핑된 실리콘 산화물과 같은 유전 물질을 포함할 수 있다. 기판은 다양한 치수를 가지는데, 200mm 또는 300mm의 지름의 둥근 웨이퍼일 수 있고 직사각형 또는 사각형 페인(pane)일 수도 있다. 여기서 설명된 공정의 실시예는, 특히 실리콘 및 실리콘 함유 물질의 다양한 기판 및 표면 상에 증착시키고 식각하는 것이다. 본 발명의 실시예로 이용되는 기판은, 결정질 실리콘(예를 들어 Si<100> 또는 Si<111>), 실리콘 산화물, 인장 실리콘, 실리콘 게르마늄, 도핑되거나 도핑되지 않은 폴리실리콘, 도핑되거나 도핑되지 않은 실리콘 웨이퍼 실리콘 질화물, 및 패턴이 있거나 패턴이 없는 웨이퍼와 같은 반도체 웨이퍼를 포함하나 이에 제한되지 아니한다.
이 응용을 통해, "실리콘 함유" 물질, 화합물, 필름 또는 층이란 용어들은, 적어도 실리콘을 함유하면서 게르마늄, 탄소, 붕소, 비소, 인을 함유한 갈륨 및/또는 알루미늄을 함유할 수 있는 조성물을 포함하는 것으로 해석되어야 한다. 금속, 할로겐 또는 수소와 같은 다른 성분은, 일반적으로 약 파트 퍼 밀리온(part per million, ppm)의 농도로 실리콘 함유 물질, 화합물, 필름 또는 층 내에 혼합될 수 있다. 실리콘 함유 물질의 화합물 또는 합금은, 실리콘에 대해서는 Si, 실리콘 게르마늄에 대해서는 SiGe, 탄화 실리콘에 대해서는 SiC, 실리콘 게르마늄 탄소에 대해서는 SiGeC와 같이 생략하여 표시될 수 있다. 이러한 생략은, 조성적인 관계를 갖는 화학 방정식을 나타내는 것이 아닐 뿐만 아니라 실리콘 함유 물질의 어떠한 특별한 환원/산화 상태를 나타내는 것도 아니다. 실리콘 함유 물질, 화합물, 필름 또는 층은, 기판 또는 기판 표면을 포함할 수 있다.
기판(210) 상의 오염물질(212)은, 유기 잔여물, 탄소, 산화물, 질화물, 할라이드(예를 들어 플루오라이드 또는 클로라이드), 또는 이의 조합을 포함한다. 예를 들면, 기판(210)은 대기에 노출된 후의 실리콘 산화물 층을 포함할 수 있거나 또는 HF-라스트 웨트 세정 공정으로 처리된 후의 실리콘 플루오라이드의 층을 포함할 수 있다. 또한, 표면(210)은 거친 구역(218) 내에서 홈부(214) 및 돌출부(216)와 같은 요철 또는 거친 구역을 포함할 수 있다.
기판(200)은 공정 챔버 내에 놓이고 예쩡된 온도로 가열될 수 있다(단계 110). 기판 및 공정 챔버는 완전히 가열될 수 있거나 또는 이의 일부분은 약 300℃ 내지 약 800℃, 바람직하게는 약 500℃ 내지 약 700℃, 더욱 바람직하게는 약 550℃ 내지 약 650℃의 범위의 온도로 가열될 수 있다. 공정 챔버는 약 1mTorr 내지 약 760 Torr, 바람직하게는 약 0.1Torr 내지 약 500Torr, 더욱 바람직하게는 약 1Torr 내지 약 100Torr의 범위의 압력으로 유지될 수 있다.
일 실시예에서, 차가운 벽 반응로(cold wall reactor)는 저온에서 수행되는 공정을 위한 공정 챔버로서 이용된다. 차가운 벽 반응로는, 반응로 내에서 반응로 벽, 반응로 돔(dome), 및 기판 서셉터와 같은 각각 독립적인 부분의 온도 제어를 제공할 수있다. 일반적으로, 반응로 돔은 석영으로 형성될 수 있다. 일례에서, 차가운 벽 반응로는 약 400℃ 미만, 바람직하게는 약 200℃ 미만, 더욱 바람직하게는 약 150℃ 미만의 온도에서 유지되는 반응로 벽, 약 300℃ 내지 약 800℃, 바람직하게는 약 400℃ 내지 약 700℃, 더욱 바람직하게는 약 500℃ 내지 약 600℃의 범위의 온도에서 유지되는 반응로 돔, 및 약 300℃ 내지 약 800℃, 바람직하게는 약 500℃ 내지 약 700℃, 더욱 바람직하게는 약 550℃ 내지 약 650℃의 범위의 온도에서 유지되는 기판 서셉터를 가질 수 있다.
느린 식각 공정(단계 120) 동안 이용된 식각 가스는, 식각액, 실리콘 소스, 및 선택적인 캐리어 가스를 포함한다. 식각액, 실리콘 소스, 및 캐리어 가스는 공정 챔버 안으로 미리 혼합되거나, 함께 유동되거나 또는 독립적으로 유동될 수 있다. 일 태양에서, 식각액 및 캐리어 가스는 함께 유동되거나 또는 가스 혼합물로서 화합하고, 두 가스 혼합물은 공정 챔버 안으로 들어가기 이전에 함께 유동될 수 있다. 예를 들면, 클로르와 질소의 가스 혼합물은 실란 및 질소의 혼합물과 함께 공정 챔버 안으로 함께 유동될 수 있다. 다른 예에서, 클로르와 질소의 가스 혼합물은 실란 및 수소의 혼합물과 함께 공정 챔버 안으로 함께 유동될 수 있다.
바람직하게, 식각액은 클로르 가스(Cl2)이다. 일례에서, 클로르는 염산과 같은 매우 일반적인 식각액을 이용하는 공정보다 더 낮은 온도에서 실리콘 함유 물질을 위한 식각액으로서 예외적으로 잘 작용한다. 따라서, 클로르를 이용하는 식각 공정은 낮은 공정 온도에서 수행될 수 있다. 실리콘 소스는 식각액과 동시에 공급될 수 있고 이에 의해 기판(200) 상의 서셉터블(susceptible) 표면의 오버-식각에 대해 반작용한다. 식각액이 실리콘 함유 물질을 제거하면서, 실리콘 소스는 실리콘 함유층 상에 실리콘을 증착하는데 이용된다. 식각액 및 시릴콘 소스가 기판에 노출되는 속도가 조정되어, 전체 반응은 물질 제거 및/또는 물질 재분배를 촉진시킨다. 따라서, 전체 반응은 실리콘 함유 물질을 제거하거나 또는 재분배하고 식각 속도는 시간당 수 옹스트롬으로 미세하게 제어될 수 있다.
식각액은 일반적으로 약 1 스탠다드 큐빅 센티미터 퍼 미닛(sccm) 내지 약 1 스탠다드 리터 퍼 미닛(slm), 바람직하게 약 5sccm 내지 약 150 sccm, 더욱 바람직하게 약 10sccm 내지 약 30sccm, 예를 들면 약 20sccm의 속도로 공정 챔버 안으로 공급된다. 클로르가 바람직한 식각액이지만, 독립적으로 또는 조합적으로 이용될 수 있는 다른 식각액이 이용될 수 있는데 이는 클로린 트리플루오라이드(ClF3), 테트라클로로실란(SiC4), 또는 이의 파생물이다.
실리콘 소스는 일반적으로 약 5sccm 내지 약 500sccm, 바람직하게 약 10sccm 내지 약 100sccm, 더욱 바람직하게 약 20sccm 내지 약 80sccm, 예를 들어 약 50sccm의 속도로 느린 식각 공정을 위해 공정 챔버 안으로 제공된다. 식각에서 이용될 수 있는 실리콘 소스는, 실란, 할로겐화 실란, 유기실란, 또는 이의 파생물을 포함한다. 실란은 시란(SiH4) 및 예를 들어 디실란(Si2H6), 트리실란(Si3H8) 및 테트라실란(Si4H10) 등과 같은 실험식이 SixH(2x+2)인 고차원 실란을 포함한다. 할로겐화 실란은, 실험식 X'ySixH(2x+2-y)을 가진 화합물이고, 여기서 X'는 F, Cl, Br 또는 I로부터 독립적으로 선택되며, 이러한 화합물은 헥사클로로디실란(SiCl6), 테트라클로로실란(SiCl4), 트리클로로시란(Cl3SiH), 디클로로실란(Cl2SiH2) 및 클로로실란(ClSiH3)이다. 유기실란은, 실험식 RySixH(2x+2-y)을 가진 화합물이고, 여기서 R은 메틸, 에틸, 프로필 또는 부틸로부터 독립적으로 선택되며, 이러한 화합물은 메틸실란((CH3)SiH3), 디메틸실란((CH3)2SiH2), 에틸실란((CH3CH2)SiH3), 메틸디실란((CH3)Si2H5), 디메틸디실란((CH3)2Si2H4), 및 헥사메틸디실란((CH3)6Si2)이다. 바람직한 실리콘 소스는 실란, 디크로로실란, 또는 디실란을 포함할 수 있다.
캐리어 가스는 일반적으로 약 1slm 내지 약 100slm, 바람직하게 약 5slm 내지 약 80slm, 더욱 바람직하게 약 10slm 내지 약 40slm, 예를 들어 약 20slm의 유동 속도로 공정 챔버 안으로 공급될 수 있다. 캐리어 가스는 질소(N2), 수소(H2), 아르곤, 헬륨, 또는 이의 조합물을 포함할 수 있다. 일 실시예에서, 비활성 캐리어 가스가 바람직한데, 이는 질소, 아르곤, 헬륨, 또는 이의 파생물을 포함한다. 캐리어 가스는 이용되는 전구체 및/또는 단계(120)의 느린 식각 공정의 온도에 기초하여 선택될 수 있다.
바람직하게, 질소는 낮은 온도(예를 들어 <800℃) 공정을 특징으로 하는 실시예에서 캐리어 가스로서 이용된다. 낮은 온도 공정은 식각 고정에서 클로르 가스의 이용에 의해 부분적으로 접근 가능하다. 질소는 낮은 온도 식각 공정 동안 불활성인 채로 남아 있다. 따라서, 질소는 낮은 온도 공정 동안 기판 상에 실리콘 함유 물질 안으로 혼합되지 아니한다. 또한, 질소 캐리어 가스는 수소 캐리어 가스와 마찬가지로 수소-말단(hydrogen-terminated) 표면을 형성하지 못한다. 기판 표면 상에 수소 캐리어 가스의 흡착에 의해 형성된 수소-말단 표면은 이후 증착된 실리콘 함유층의 성장 속도를 억제한다. 마지막으로, 낮은 온도 공정은 캐리어 가스로서 질소를 이용함으로써 경제적 이익을 가질 수 있는데, 그 이유는 질소가 수소, 아르곤 또는 헬륨에 비해 훨씬 덜 비싸기 때문이다. 식각 가스의 일례에서, 클로르는 식각액이고, 실란은 실리콘 소스이며 질소는 캐리어 가스이다.
기판(200) 및 표면(210)은 단계(120) 동안 실리콘 함유층(205)의 예정된 두께(220)를 제거하도록 느린 식각 가스에 노출될 수 있다(도 2A-2B). 표면(210)은 예정된 두께(220)의 제거 동안 식각된다. 느린 식각 가스는 약 5초 내지 약 5분, 바람직하게는 약 30초 내지 약 2분의 시간 주기 동안 기판(200)에 노출된다. 시간의 양은 특별한 공정에서 이용되는 식각 속도에 대해 조정된다. 느린 식각 공정의 식각 속도는 일반적으로 약 100Å/min 미만, 바람직하게는 약 50Å/min미만이다. 일 실시예에서, 느린 식각 속도는 약 2Å/min 내지 약 20Å/min, 바람직하게 약 5Å/min 내지 약 15Å/min, 예를 들면 약 10Å/min이다. 다른 실시예에서, 식각 속도는 약 2Å/min 또는 미만, 바람직하게는 약 1Å/min 또는 미만, 더욱 바람직하게 는 기판 상에 물질의 재분배에 도달하고, 이에 의해 순수한 제거 속도는 층의 두께에 대해 측정 불가능하다. 식각 공정이 재분배 반응으로 느려짐에 따라, 실리콘 함유층(205)의 물질은 돌출부(216)로부터 제거되어 표면(210) 내의 홈부(214)로 첨가될 수 있고 이에 의해 노출 표면(230)을 형성한다. 홈부(214)는 돌출부(216)로부터 파생된 물질 및/또는 느린 식각 가스 내의 전구체(예를 들어 실리콘 소스)의 유입에 의해 만들어지는 순수 물질로 채워질 수 있다.
느린 식각 공정은 기판(200) 상의 표면 거칠기를 제거하는데 이용될 수 있다. 일례에서, 약 6nm 평균 제곱근(root mean square, RMS) 또는 초과의 표면 거칠기를 갖는 표면은, 느린 식각 가스에 노출될 수 있고 이에 의해 예정된 두께(220)로 실리콘 함유층(205)으로부터 물질을 제거하여 노출 표면(230)을 드러낸다. 노출 표면(230)은 약 1nm RMS 또는 이하, 바람직하게 약 0.1nm RMS 또는 이하, 더욱 바람직하게 약 0.07nm RMS의 표면 거칠기 가질 수 있다. 이전에 기판(210)에 또는 기판 상에 배치된 거친 구역(218) 및 오염물질(212)은 공정(100) 동안 제거된다. 노출 표면(230)은 유기 잔여물, 탄소, 산화물, 질화물, 할라이드(예를 들어 플루오라이드 또는 클로라이드) 또는 이의 조합물을 포함하는 오염물질이 없거나 거의 없다.
선택적인 정화 공정은 단계(125) 동안 공정 챔버 내에서 수행될 수 있다(도 1). 정화 공정은 기판(200)으로부터 잔여 식각 가스를 제거하는 것을 돕고, 이는 차례로 이후의 증착 공정 동안 성장을 촉진시킨다(단계 130). 낮은 압력 정화 공정 동안, 공정 챔버는 약 0.1mTorr 내지 약 100Torr, 바람직하게는 약 1.0mTorr 내 지 약 10Torr, 더욱 바람직하게는 약 10.0mTorr 내지 약 1Torr의 범위의 내부 압력을 가질 수 있다. 정화 공정은 약 39초 내지 약 10분, 바람직하게 약 1분 내지 약 5분, 더욱 바람직하게 약 2분 내지 약 4분의 시간 주기 동안 수행될 수 있다. 일반적으로, 공정 챔버 안으로 들어가는 모든 가스는 차단될(turned off) 수 있다. 그러나 대안적인 태양에서, 정화 가스는 정화 공정 동안 언제든지 공급될 수 있다. 정화 가스는, 질소, 수소, 아르곤, 헬륨, 형성 가스, 또는 이의 화합물을 포함할 수 있다.
층(240)은 단계(130) 동안 노출 표면(230) 상에 증착될 수 있다. 바람직하게, 층(240)은 실리콘 함유 물질이고, 이는 화학 기상 증착(CVD) 공정에 의해 노출 표면(230) 상에 선택적으로 그리고 에피택시적으로 성장되거나 증착될 수 있다. 여기서 설명된 화학 기상 증착 공정은, 원자층 에피택시(ALE), 원자층 증착(ALD), 플라즈마-도움 CVD(PA-CVD) 또는 플라즈마-촉진 CVD(PE-CVD), 원자층 CVD(ALCVD), 유기금속 또는 금속-유기 CVD(MOCVD 또는 OMCVD), 레이저-도움 CVD(LA-CVD), 자외선 CVD(UV-CVD), 핫-와이어 (HWCVD), 감소된-압력 CVD(RP-CVD), 초진공 CVD(UHV-CVD), 이의 파생 또는 이의 조합과 같은 수많은 기술을 포함한다. 일례에서, 바람직한 공정은 열적 CVD를 이용하는 것이에 이에 의해 노출 표면(230) 상에 층(240)으로서의 실리콘 함유 화합물을 에피택시적으로 성장시키거나 증착시킨다. 단계(130) 동안 이용되는 증착 가스는, 게르마늄 소스 및/또는 탄소 소스와 같은 적어도 하나의 2차적 성분 소스를 포함한다. 게르마늄 소스는 실리콘 소스, 식각액 및 캐리어 가스와 함께 공정 챔버로 첨가될 수 있고 이에 의해 실리콘 함유 화합물 을 형성한다. 따라서, 실리콘 함유 화합물은 실리콘, SiGe, SiC, SiGeC, 이의 도핑된 변형물(variant) 또는 이의 화합물을 포함할 수 있다. 게르마늄 및/또는 탄소는 증착 공정 동안 탄소 소스(예를 들어 메틸 실란) 또는 게르마늄 소스(예를 들어 게르만(germane))를 포함함에 의해 실리콘 함유 물질에 첨가될 수 있다. 또한, 실리콘 함유 화합물은 증착 공정 동안 또는 이후 붕소 소스(예를 들어 디보란(diborane)), 아세닉 소스(예를 들어 아르신(arsine)), 또는 인 소스(예를 들어 포스파인(phosphine))를 포함함에 의해 도펀트를 포함할 수 있다. 도펀트는, 실리콘 소스, 식각액 및 캐리어 가스 내에 포함될 수 있고 이에 의해 실리콘 함유 화합물을 형성한다. 대안적으로, 도펀트는 기판을 이온 주입 공정에 노출시킴에 의해 실리콘 함유 물질에 첨가될 수 있다.
다른 예에서, 교류 가스 공급(AGS)이라고 불리는 CVD 공정은 노출 표면(230) 상에 층(240)으로서 실리콘 함유 물질을 에피택시적으로 성장시키거나 증착시키도록 이용될 수 있다. AGS 증착 공정은, 기판 표면에 실리콘 소스 및 식각액의 교류 노출(alternating exposure)의 사이클을 포함한다. 또한, AGS 증착 공정은 "교류 가스 공급을 갖는 선택적인 에피택시 공정"이라는 명칭으로 2004년 12월 1일 출원된 미국 특허출원 11/001,774에서 개시되었고, 이는 여기서 AGS 공정을 설명할 목적으로 참조로 인용되었다.
공정(100)은 동일한 공정 챔버 내에서 실리콘 함유 물질을 식각하고 증착하는데 이용될 수 있다. 바람직하게, 느린 식각 공정(단계 120) 및 이후의 증착 공정(단계 130)은 동일한 공정 챔버 내에서 수행되고 이에 의해 처리량을 향상시키 고, 더욱 효과적으로 되며, 오염 가능성을 감소시키고 공통 화학 전구체와 같이 공정 협력 작용에 도움을 준다. 일 태양에서, 느린 식각 공정 및 증착 공정은 각각 동일한 실리콘 소스, 동일한 식각액 및 동일한 캐리어 가스를 이용한다. 예를 들면, 느린 시각 공정을 위한 식각 가스는 실란, 클로르 및 질소를 포함할 수 있고, 선택적인 에피택셜 증착 공정을 위한 증착 가스도 실란, 클로르 및 질소를 포함할 수 있다. 실리콘 소스 및 환원제의 농도비는 전체 공정 동안 조정될 수 있고 이에 의해 특별한 단계를 조장한다(encourage). 일례에서, 실리콘 소스 및 환원제의 농도비는 증착 단계를 향상시키도록 증가된다. 다른 예에서, 실리콘 소스 및 환원제의 농도비는 식각 단계를 향상시키도록 감소된다.
빠른 식각 공정
다른 실시예에서, 빠른 식각 공정(예를 들어 >100Å/min)은 기판 표면으로부터 실리콘 함유 물질을 선택적으로 제거하도록 이용될 수 있다. 빠른 식각 공정은 선택적인 식각 공정이고 이에 의해 배리어 물질을 손상시키지 않으면서 실리콘 함유 물질을 제거한다. 배리어 물질은 스페이서, 캡핑(capping) 층, 또는 마스크 물질로서 이용되는 실리콘 옥시니트리드, 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
도 3은, 공정(300)을 나타내는 흐름도로서 이는 단계(310) 동안 공정 파라미터를 조정하고 공정 챔버 안으로 기판을 위치시킴에 의해 초기화된다. 기판 및 공정 챔버는 약 400℃ 내지 약 800℃, 바람직하게 약 500℃ 내지 약 700℃, 더욱 바 람직하게 약 550℃ 내지 약 650℃의 범위의 온도로 완전히 또는 부분적으로 가열될 수 있다. 공정 챔버는 약 1Torr 내지 약 760Torr, 바람직하게 약 0.1Torr 내지 약 500Torr, 더욱 바람직하게 약 1Torr 내지 약 100Torr의 범위의 압력에서 유지된다.
빠른 식각 공정 동안 이용되는 식각 가스는, 식각액, 캐리어 가스 및 선택적인 실리콘 소스를 포함한다(단계 320). 일례에서, 식각 가스는, 클로르, 질소 및 실란을 포함한다. 식각액은 약 1sccm 내지 약 100sccm, 바람직하게 약 5sccm 내지 약 50sccm, 더욱 바람직하게 약 10sccm 내지 약 30sccm, 예를 들어 약 20sccm의 속도로 공정 챔버 가스 안으로 제공될 수 있다. 클로르는 빠른 식각 공정 동안 바람직한 식각액이지만, 독립적으로 또는 조합되어 이용될 수 있는 다른 식각액들은 클로르 트리플루오라이드, 테트라클로로실란, 또는 이의 파생물을 포함한다.
캐리어 가스는 약 1slm 내지 약 100slm, 바람직하게 약 5slm 내지 약 80slm, 더욱 바람직하게 약 10slm 내지 40slm의 범위의 유동 속도로, 예를 들어 약 20slm으로 공정 챔버 안으로 일반적으로 제공된다. 캐리어 가스는 질소, 수소, 아르곤, 헬륨, 또는 이의 화합물을 포함할 수 있다. 일 실시예에서, 불활성 캐리어 가스가 바람직하고 이는 질소, 아르곤, 헬륨 또는 이의 화합물을 포함한다. 캐리어 가스는 단계(320)의 식각 공정 동안의 공정 온도 및/또는 이용되는 전구체(들)에 기초하여 선택될 수 있다. 바람직하게, 질소는 낮은 온도(예를 들어 <800℃) 공정을 특징으로 하는 실시예 동안 캐리어 가스로서 이용된다. 일례에서, 제 1 식각 공정을 위한 식각 가스는 클로르 및 질소를 포함한다.
일 실시예에서, 실리콘 소스는 빠른 식각 공정 동안 식각 속도의 추가적인 제어를 제공하기 위해 식각 가스에 선택적으로 첨가될 수 있다. 실리콘 소스는 약 5sccm 내지 약 500sccm, 바람직하게 약 10sccm 내지 약 100sccm, 더욱 바람직하게 약 20sccm 내지 약 80sccm, 예를 들어 약 50sccm의 속도로 공정 챔버 안으로 전달될 수 있다. 식각 가스는, 여기서 설명된 것처럼, 실란, 할로겐화 실란, 유기 실란 또는 이의 파생물과 같은 실리콘 소스를 함유할 수 있다.
기판(400)은 적어도 하나의 필름 스택 피쳐(feature, 410)를 포함한다(도 4A). 실리콘 함유층(405)은 도핑되거나 도핑되지 않은 그대로의(bare) 실리콘 기판일 수 있고 또는 그 위에 배치된 실리콘 함유층일 포함할 수 있다. 필름 스택 피쳐(410)는 스페이서(416) 및 보호성 캡핑층(418)에 의해 둘러싸인 게이트 산화물층(414) 상의 게이트 층(412)을 포함한다. 일반적으로 게이트 층(412)은 폴리실리콘으로 이루어지고 게이트 산화물 층(414)은 실리콘 디옥사이드, 실리콘 옥시니트리드, 또는 하프늄 산화물로 이루어진다. 스페이서(416)는 부분적으로 게이트 산화물 층(414)을 에워싸고, 이 스페이서는 일반적으로 실리콘 산화물, 실리콘 질화물, 실리콘 옥시니트리드, 이의 파생물 또는 이의 화합물을 포함하는 절연 물질(isolation material)이다. 일례에서, 스페이서(416)는 질화물/산화물 스택(예를 들어 Si3N4/SiO2/Si3N4)이다. 게이트 층(412)은 그 위에 부착된 보호성 캡핑 층(418)을 선택적으로 가질 수 있다.
단계(320) 동안, 기판(400)은 식각 가스에 노출되고, 이에 의해 실리콘 함유층(405)의 예정된 두께(425)를 제거하고 리세스(430)를 형성하며, 이는 도 4B에서 도시된다. 식각 가스는 약 10초 내지 약 5분, 바람직하게 약 1분 내지 약 3분의 시간 주기 동안 기판(400)에 노출된다. 시간의 양은 특별한 공정에서 이용되는 식각 속도에 대해 조정된다. 빠른 식각 공정의 식각 속도는 일반적으로 약 100Å/min보다 빠르고, 바람직하게는 약 200Å/min보다 빠르며, 이는 약 200Å/min 내지 약 1500Å/min의 범위, 바람직하게는 약 200Å/min 내지 약 1000Å/min의 범위의 속도이며, 예를 들어 약 600Å/min이다.
일례에서, 식각 공정은 빠른 속도로 유지될 수 있고 이에 의해 예정된 두께(425)를 제거하며, 이후 잔존 표면을 매끄럽게 하도록 느린 속도 공정으로 감소된다. 감소된 식각 속도는 공정(100)에 의해 설명된 느린 식각 공정에 의해 제어될 수 있다.
선택적인 정화 공정은 단계(325) 동안 공정 챔버 내에서 수행될 수 있다. 정화 공정은 기판(400)으로부터 잔여 식각 가스를 제거하는 것을 돕고, 이는 차례로 이후의 증착 공정 동안 성장을 촉진시킨다(단계 330). 낮은 압력 정화 공정 동안, 공정 챔버는 약 0.1mTorr 내지 약 100Torr, 바람직하게 약 1.0mTorr 내지 약 10Torr, 더욱 바람직하게 약 10.0mTorr 내지 약 1Torr의 내부 압력을 가질 수 있다. 정화 공정은 약 30초 내지 약 10분, 바람직하게 약 1분 내지 약 5분, 더욱 바람직하게 약 2분 내지 약 4분의 시간 주기 동안 수행될 수 있다. 일반적으로, 공정 챔버 안으로 들어가는 모든 가스는 차단될 수 있다. 그러나, 대안적인 태양에서, 정화 가스는 정화 공정 동안 언제든지 공정 챔버 안으로 공급될 수 있다.
기판(400)의 예정된 두께(425)가 제거되면, 층(440)은 단계(330) 동안 증착 될 수 있다(도 4C). 바람직하게, 층(440)은 실리콘 함유 물질이고, 이는 CVD 공정으로 리세스(430)의 노출 표면 상에 선택적으로 그리고 에피택시적으로 증착될 수 있다. 일례에서, CVD 공정은 AGS 증착 기술을 포함한다. 대안적으로, 리세스(430)는 층(440)의 증착 이전에 다른 제조 공정, 예를 들어 도핑 공정,에 노출될 수 있다. 도핑 공정이 일례는, 이온 주입법을 포함하고, 이 경우 도펀트(예를 들어 붕소, 인, 또는 비소)는 리세스(430)의 표면으로 주입될 수 있다.
공정(300)은 동일한 공정 챔버에서 실리콘 함유 물질을 식각하고 ㅈ으착시키는데 이용될 수 있다. 바람직하게, 바른 식각 공정 및 이후의 증착은 동일한 챔버에서 수행되고 이에 의해 처리량을 향상시키고 더욱 효과적으로 되며, 오염의 가능성을 감소시키고 공통 화학적 전구체와 같은 공정 협력 작용의 이익을 갖는다. 일례에서, 빠른 식각 공정 및 실리콘 함유 화합물의 선택적이고 에피택시적인 증착 공정은 식각액으로서 클로르 및 캐리어 가스로서 질소를 이용한다.
도 5는 공정(500) 동안 제조 기술을 끝낸 후, 공정 챔버를 세정한느 단계를 포함하는 본 발명의 대안적인 실시예를 도시한다. 기판은 웨트 세정 공정, HF-라스트 공정, 플라즈마 세정, 산 워쉬 공정, 또는 이의 조합을 포함하는 예비처리 공정에 노출될 수 있다(단계 510). 예비처리 공정 후 그리고 여기서 설명된 식각 공정을 시작하기 이전에, 기판은 대기 시간(Q-시간)이라 불리는 시간 주기 동안 공정 챔버의 제어된 환경 외부에서 유지되어야만 한다. 대기 환경에서 Q-시간은 약 2시간 이상 지속될 수 있고, 일반적으로 Q-시간은 더 오래 지속되며, 이는 약 36시간과 같이 약 6시간 내지 약 24시간 초과의 예정된 시간만큼 지속된다. 실리콘 산화 물층은 일반적으로 Q-시간 동안 기판 표면 상에 형성되고, 이는 주위의 물 및 산소에 기판이 노출되기 때문이다.
단계(520) 동안, 기판은 공정 챔버 안으로 위치하고 여기서 설명된 것처럼 식각 공정에 노출된다. 식각 공정은 단계(120)에서 설명된 것처럼 느린 식각 공정, 단계(320)에서 설명된 빠른 식각 공정 또는 둘 모두일 수 있다. 식각 공정은 기판으로부터 예정된 두께의 실리콘 함유층을 제거하고 이에 의해 노출된 실리콘 함유층을 형성한다. 이후, 선택적인 정화 공정이 공정 챔버 내에서 수행될 수 있다(단계 525). 이후, 부차적인(secondary) 물질이 노출된 실리콘 함유층 상에 증착된다(단계 530). 일반적으로, 부차적인 물질은 선택적이고 에피택시적으로 증착된 실리콘 함유 화합물이다. 증착 공정은 단계(130, 330) 동안 설명된 공정을 포함할 수 있다. 일 실시예에서, 공정(100, 300)은 단계(520, 530) 동안 이용될 수 있다.
챔버 세정 공정은 그 안에 다양한 오염물질을 제거하기 위해 공정 챔버 내부에서 수행된다(단계 540). 식각 공정 및 증착 공정은, 공정 챔버 내에서 기판 상에 증착물 또는 오염물질을 형성할 수 있다. 일반적으로, 증착물은 공정 챔버의 벽 및 다른 내부벽에 부착된 실리콘 함유 물질을 포함한다. 따라서, 챔버 세정 공정은 공정 챔버의 내부 표면에 손상을 입히지 않은 채 오염 물질을 제거하는데 이용될 수 있다.
공정(500)의 일례에서, 기판은 먼저 HF-라스트 공정에 노출된다. 기판은 공정 챔버 내에 놓이고 약 600℃에서 클로르 및 질소를 포함하는 식각 공정에 노출된 다. 이후, 공정 챔버는 정화 공정에 노출된다. 이후, 실리콘 함유층은 동일한 챔버 내에서 약 625℃에서 클로르 및 질소를 이용하는 증착 공정에 의해 기판 상에 에피택시적으로 증착된다. 이후, 기판은 제거되고 공정 챔버는 약 675℃로 가열되며 클로르 및 질소를 포함하는 세정 가스에 노출된다. 바람직하게, 식각액 및 캐리어 가스는 단계(520, 540) 동안 이용되는 동일한 가스이다.
챔버 세정 공정
다른 실시예에서, 실리콘 소스를 포함하는 챔버 세정 가스는 단계(540)와 같이 챔버 세정 공정 동안 공정 챔버 내부로부터 다양한 오염물질을 제거하는데 이용될 수 있다. 공정 챔버의 내부 표면은 일반적으로 실리콘 함유 물질(예를 들어 석영)을 포함하고, 이 물질은 종래의 식각액 세정 공정 동안 손상받을 수 있다. 따라서, 식각액 및 캐리어 가스 외에, 챔버 세정 가스는 식각액에 의해 발생되는 어떠한 오버-식각에 대해 반작용하는 실리콘 소스를 포함할 수 있다.
공정 챔버는 식각액에 대해 화학적으로 취약한 표면을 갖는 구성요소 또는 내부 표면을 포함할 수 있다. 또한, 공정 챔버 내의 내부 표면 또는 구성적 부분은 식각액에 대해 취약한 보호성 코팅을 가질 수 있다. 일반적으로 공정 챔버 내의 이러한 내부 표면은, 석영, 실리콘 산화물, 실리콘 카바이드, 실리콘 카바이드 코팅된 그라파이트, 사파이어, 실리사이드 코팅, 이의 파생물, 또는 이의 화합물과 같은 실리콘 함유 표면을 포함할 수 있다. 다른 예에서, 내부 표면은 공정 챔버 내에서 금소 함유 표면인데, 이는 강, 스테인리스강, 철, 니켈, 크롬, 알루미늄, 이의 합금 또는 이의 화합물과 같은 것이다. 내부 표면은 챔버의 벽, 플로어 및 뚜껑의 내부 상일 수 있고 서셉터, 리니어(linear), 상부 돔, 하부 돔, 예비가열 링, 샤워헤드, 분산 플레이트, 프로브 또는 이와 유사한 것과 같은 내부 구성요소 또는 이의 일부분일 수 있다.
세정 공정은 약 600℃ 내지 약 1200℃, 바람직하게 약 650℃ 내지 약 1000℃, 더욱 바람직하게 약 700℃ 내지 약 900℃의 범위의 온도로, 예를 들어 약 800℃로 기판 서셉터를 가열하는 단계를 포함한다. 공정 챔버는 약 1mTorr 내지 약 760Torr, 바람직하게 약 100mTorr 내지 약 750Torr, 더욱 바람직하게 약 100Torr 내지 약 700Torr의 범위의 내부 압력, 예를 들어 600Torr의 내부 압력을 가질 수 있다. 일례에서, 차가운 벽 반응로는 공정 챔버로서 이용되고, 이는 약 400℃ 미만, 바람직하게 약 200℃ 미만, 더욱 바람직하게 약 150℃ 미만의 온도에서 유지되는 반응로 벽을 가질 수 있고, 석영 반응로는 약 300℃ 내 지 약 800℃, 바람직하게 약 400℃ 내지 약 700℃, 더욱 바람직하게 약 500℃ 내지 약 600℃의 범위의 온도에서 유지된다.
세정 공정은 약 30초 내지 약 10분, 바람직하게 약 1분 내지 약 5분, 더욱 바람직하게 약 2분 내지 약 4분의 범위의 시간 주기 동안 수행된다. 챔버 세정 가스는 식각액, 실리콘 소스 및 캐리어 가스를 포함할 수 있다. 바람직하게, 챔버 세정 공정 동안 이용되는 식각액, 실리콘 소스 및 캐리어 가스는, 느린 식각 공정 또는 빠른 식각 공정과 같은 이전의 제조 단계 동안 이용된 것과 동일한 가스이다. 식각액은 약 10sccm 내지 약 100slm, 바람직하게 약 100sccm 내지 약 5slm 범위의 속도로 챔버 세정 공정 동안 공정 챔버 안으로 제공될 수 있다. 일례에서, 식각액은 약 5slm, 바람직하게 약 10slm, 더욱 바람직하게 약 20slm의 유동 속도를 가진다. 다른 예에서, 식각액은 약 50sccm, 바람직하게 약 130sccm, 더욱 바람직하게 약 1000sccm의 유동 속도를 가진다. 세정 가스 내에서 이용될 수 있는 식각액은 클로르, 클로르 트리플루오라이드, 테트라클로로실란, 헥사클로로디시란, 또는 이의 파생물을 포함한다.
실리콘 소스는 약 10sccm 내지 약 100slm, 바람직하게 약 100sccm 내지 약 5slm 범위의 속도로 챔버 세정 공정 동안 공정 챔버 안으로 제공될 수 있다. 일례에서, 실리콘 소스는 약 5slm, 바람직하게 약 10slm, 더욱 바람직하게 약 20slm의 유동 속도를 가진다. 다른 예에서, 실리콘 소스는 약 50sccm, 바람직하게는 약 130sccm, 더욱 바람직하게 약 1000sccm의 유동 속도를 가진다. 식각에 이용될 수 있는 실리콘 소스는 실란, 할로겐화 실란, 유기 실란 또는 이의 파생물을 포함한다. 실란은 실란(SiH4) 및 디실란(Si2H6), 트리실란(Si3H8), 테트라실란(Si4H10) 및 다른 것과 같은 화학식이 SixH(2x+2)인 고차원 실란을 포함한다. 할로겐화 실란은, 실험식 X'ySixH(2x+2-y)을 가진 화합물이고, 여기서 X'는 F, Cl, Br 또는 I로부터 독립적으로 선택되며, 이러한 화합물은 헥사클로로디실란(SiCl6), 테트라클로로실란(SiCl4), 트리클로로시란(Cl3SiH), 디클로로실란(Cl2SiH2) 및 클로로실란(ClSiH3)이다. 유기실란은, 실험식 RySixH(2x+2-y)을 가진 화합물이고, 여기서 R은 메틸, 에 틸, 프로필 또는 부틸로부터 독립적으로 선택되며, 이러한 화합물은 메틸실란((CH3)SiH3), 디메틸실란((CH3)2SiH2), 에틸실란((CH3CH2)SiH3), 메틸디실란((CH3)Si2H5), 디메틸디실란((CH3)2Si2H4), 및 헥사메틸디실란((CH3)6Si2)이다. 바람직한 실리콘 소스는 실란, 디크로로실란, 또는 디실란을 포함할 수 있다.
캐리어 가스는 약 100sccm 내지 약 100slm의 범위의 속도로 챔버 세정 공정 동안 공정 챔버 안으로 제공될 수 있다. 일례에서, 캐리어 가스는 약 20slm, 바람직하게 약 50slm, 더욱 바람직하게 약 100slm의 유동 속도를 갖는다. 다른 예에서, 캐리어 가스는 약 100sccm, 바람직하게 약 1slm, 더욱 바람직하게 약 10slm의 유동 속도를 갖는다. 캐리어 가스는 질소, 수소, 형성 가스, 아르곤, 헬륨 또는 이의 화합물을 포함할 수 있다. 바람직한 예에서, 챔버 세정 가스는 질소와 같은 캐리어 가스, 실란, 및 클로르 가스를 포함한다. 여기서 설명된 본 발명의 실시예 내에서 이용될 수 있는 챔버 세정 공정은 미국 특허 제 6,042,654호에서 개시되고, 이는 여기서 전체가 참조로 인용되었다. 챔버 세정 공정은, 각각의 개별적인 기판을 처리한 후 또는 다수이 기판들을 처리한 후 반복될 수 있다. 일례에서, 챔버 세정 공정은 매 25개의 기판을 처리한 후 수행된다. 다른 예에서, 챔버 세정 공정은 매 5개의 기판을 처리한 후 수행된다. 다른 예에서, 챔버 세정 공정은 매 100개의 기판을 처리한 후 수행된다. 기판은 챔버 세정 공정 동안 공정 챔버에 잔존할 수 있지만, 바람직하게, 기판은 제거되고 공정은 빈 챔버 상에서 수행된다.
여기서 설명된 실시예는, 바이폴라(Bipolar) 소자 제조(예를 들어 베이스, 에미터, 콜렉터, 및 에미터 접촉), BiCMOS 소자 제조(예를 들어 베이스, 에미터, 콜렉터, 및 에미터 접촉), CMOS 소자 제조(예를 들어 채널, 소스/드레인(source/drain), 소스/드레인 확장부, 상승된 소스/드레인, 기판, 인장 실리콘, 실리콘 온 인슐레이터, 및 접촉 플러그)와 같은 바이폴라 트랜지스터 및 금속 산화물 반도체 필드 효과 트랜지스터(Metal Oxide Semiconductor Field Effect Transistor, MOSFET)의 제조 공정 동안 이용될 수 있는 공정을 제공한다. 다른 실시예는, 게이트 제조 공정, 베이스 접촉 제조 공정, 콜렉터 접촉 제조 공정, 에미터 접촉 제조 공정, 또는 상승된 소스/드레인 제조 공정 동안 이용될 수 있는 공정을 제공한다.
본 발명의 공정은 ALE, CVD, 및 ALD 공정 동안 이용되는 제조 장비 상에서 수행될 수 있다. 여기서 설명된 실리콘 함유 필름을 식각하거나 또는 증착시키는데 이용될 수 있는 시스템은 Epi Centura® 또는 Poly Gen® 시스템을 포함하고, 이 모두는 미국 캘리포니아주 산타 클라라에 위치한 어플라이드 머티어리얼스사로부터 구입 가능하다. 여기서 설명된 식각하고 증착시키기에 유용한 공정 챔버는 미국 특허 제 6,562,720호에서 개시되고 이는 여기서 그 장치를 설명할 목적으로 전체가 참조로서 인용되었다. 다른 가능한 장치는 배치 퍼니스(batch furnace) 및 고온 퍼니스를 포함한다.
예
이하의 가정적인 예는, 미국 캘리포니아주 산타 클라라에 위치한 어플라이드 머티어리얼스사로부터 구입 가능한 Epi Centura® 시스템 내에서 300mm 실리콘 웨이퍼 상에서 수행될 수 있다.
예 1 - 실란이 없는 상대적인 예비세정 공정 : 기판은 HF-라스트 공정에 노출되었고 이에 의해 플루오라이드 말단 표면을 형성한다. 기판은 공정 챔버에 위치하였고 압력이 약 20Torr로 유지되면서 약 600℃로 가열되었다. 기판은 약 20slm의 유동 속도의 N2 및 약 120sccm의 유동 속도의 Cl2를 함유한 식각 가스에 노출되었다.
예 2 - 실란이 있는 예비세정 공정 : 기판은 HF-라스트 공정에 노출되었고 이에 의해 플루오라이드 말단 표면을 형성한다. 기판은 공정 챔버에 위치하였고 압력이 약 20Torr로 유지되면서 약 600℃로 가열되었다. 기판은 약 20slm의 유동 속도의 N2, 약 120sccm의 유동 속도의 Cl2 및 약 50sccm의 유동 속도의 SiH4를 함유한 식각 가스에 노출되었다. 표면은 약 10Å/min의 속도로 식각되었다. 따라서, 예 2에서 실란과 같은 실리콘 소스의 첨가는 예 1에서의 식각 속도와 비교할 때 약 50배나 실리콘 함유층의 식각 속도를 감소시켰다.
예 3 - 실란이 없는 상대적인 평탄화 공정 : 실리콘 함유층을 함유한 기판 표면이 쪼개어져 약 5.5nm 평균 제곱근(RMS)의 거칠기를 갖는 표면을 형성하였다. 기판은 공정 챔버에 위치하였고 압력이 약 200Torr로 유지되면서 약 650℃로 가열되었다. 기판은 약 20slm의 유동 속도의 N2, 약 20sccm의 유동 속도의 Cl2를 함유한 식각 가스에 노출되었다. 표면은 약 200Å/min의 속도로 식각되었다.
예 4 - 실란이 있는 평탄화 공정 : 실리콘 함유층을 함유한 기판 표면이 쪼개어져 약 5.5nm 평균 제곱근(RMS)의 거칠기를 갖는 표면을 형성하였다. 기판은 공정 챔버에 위치하였고 압력이 약 200Torr로 유지되면서 약 650℃로 가열되었다. 기판은 약 20slm의 유동 속도의 N2, 약 20sccm의 유동 속도의 Cl2 및 약 50sccm의 유동 속도의 SiH4를 함유한 식각 가스에 노출되었다. 표면은 약 20Å/min의 속도로 식각되었다. 표면 거칠기 약 0.1nm RMS로 감소되었다. 따라서, 예 4에서 이용된 실란과 같은 실리콘 소스의 첨가가 예 3에서의 식각 속도와 비교할 때 약 10배나 실리콘 함유층의 식각 속도를 감소시켰다.
예 5 - 클로르 식각 공정 이후 실리콘 에피택시 : 실리콘 기판은 일련의 실리콘 질화물 라인 피쳐를 포함하고, 이는 약 90nm 높이, 약 100nm 폭 및 약 150nm 떨어진 그대로의(bare) 실리콘 표면이다. 기판은 공정 챔버에 위치하였고 압력이 약 40Torr로 유지되면서 약 600℃로 가열되었다. 기판은 약 20slm의 유동 속도의 N2 및 약 80sccm의 유동 속도의 Cl2를 함유한 식각 가스에 노출되었다. 표면은 약 750Å/min의 속도로 식각되었다. 약 30초 후, 약 35nm의 실리콘 표면이 식각되었다. 실리콘 질화물 피쳐는 식각 공정에 대해 비활성인 채로 남아 있다. 압력은 약 200Torr로 증가되었고 SiH4는 약 50sccm의 유동 속도로 식각 가스에 첨가되었다. 식각 속도는 약 18Å/min으로 감소되었고 새롭게 식각된 실리콘 표면을 평탄화하였다. 약 1분 후, 평탄화된 표면은 약 100sccm으로 SiH4의 유동을 증가시키고 N2 및 Cl2의 유동을 변화시키지 않은 채 유지함에 의해 선택적인 에피택시 증착 공정에 노출된다. 실리콘 함유 물질은 약 25Å/min의 속도로 실리콘 표면 상에 증착된다.
예 6 - 실란을 함유한 클로르 빠른 식각 공정 : 실리콘 기판은 일련의 실리콘 질화물 라인 피쳐를 포함하고, 이는 약 90nm 높이, 약 100nm 폭 및 약 150nm 떨어진 그대로의 실리콘 표면이다. 기판은 공정 챔버에 위치하였고 압력이 약 40Torr로 유지되면서 약 600℃로 가열되었다. 기판은 약 20slm의 유동 속도의 N2, 약 80sccm의 유동 속도의 Cl2, 및 약 40sccm의 유동 속도의 SiH4를 함유한 식각 가스에 노출되었다. 표면은 약 400Å/min의 속도로 식각되었다.
예 7 - 클로르 및 실란을 함유한 챔버 세정 공정 : 실리콘 에피택셜 증착 공정 후, 기판은 챔버로부터 제거되었다. 압력이 약 600Torr로 조정되면서 공정 챔 버는 약 800℃로 가열되었다. 공정 챔버는 약 20slm의 유동 속도의 N2, 약 2slm의 유동 속도의 Cl2, 및 약 1slm의 유동 속도의 SiH4를 함유한 식각 가스에 노출되었다. 챔버 세정 공정은 약 2분 동안 수행되었다.
이전이 내용은 본 발명의 실시예에 관한 것이고 본 발명의 다른 그리고 추가적인 실시예는 본 발명의 기본 범위로부터 벗어나지 아니한 채 고안될 수 있으며, 이의 범위는 이하의 청구항에 의해 결정된다.

Claims (56)

  1. 기판 표면 상에서 실리콘 함유 물질을 식각하기 위한 방법으로서,
    공정 챔버 안으로 오염물질을 함유한 실리콘 함유 물질을 포함하는 기판을 위치시키는 단계;
    800℃ 미만의 온도에서 클로르 가스, 실리콘 소스 및 캐리어 가스를 포함하는 식각 가스에 상기 실리콘 함유 물질을 노출시키는 단계; 및
    상기 실리콘 함유 물질의 예정된 두께 및 오염물질을 제거하는 단계를 포함하는,
    기판 표면 상에서 실리콘 함유 물질을 식각하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 실리콘 함유 물질이 2Å/min 내지 20Å/min의 범위의 속도로 제거되는,
    기판 표면 상에서 실리콘 함유 물질을 식각하기 위한 방법.
  3. 제 2 항에 있어서,
    상기 공정 챔버가 500℃ 내지 700℃의 범위의 온도에서 유지되는,
    기판 표면 상에서 실리콘 함유 물질을 식각하기 위한 방법.
  4. 제 3 항에 있어서,
    상기 캐리어 가스가 질소, 아르곤, 헬륨 및 이의 화합물로 이루어진 그룹으로부터 선택되는,
    기판 표면 상에서 실리콘 함유 물질을 식각하기 위한 방법.
  5. 제 4 항에 있어서,
    상기 실리콘 소스가 실란, 디실란, 디클로로실란, 테트라클로로실란, 헥사클로로디실란, 이의 파생물(derivatives) 및 이의 화합물로 이루어진 그룹으로부터 선택되는,
    기판 표면 상에서 실리콘 함유 물질을 식각하기 위한 방법.
  6. 제 5 항에 있어서,
    상기 캐리어 가스가 질소이고 상기 실리콘 소스가 실란인,
    기판 표면 상에서 실리콘 함유 물질을 식각하기 위한 방법.
  7. 제 2 항에 있어서,
    상기 제거 단계 이후 에피택시(epitaxy) 증착 공정이 상기 공정 챔버에서 수행되는,
    기판 표면 상에서 실리콘 함유 물질을 식각하기 위한 방법.
  8. 제 7 항에 있어서,
    상기 오염물질이 산화물, 플루오라이드(flourides), 클로라이드(chlorides), 질화물, 유기 잔여물, 탄소, 이의 파생물 및 이의 화합물로부터 선택되는,
    기판 표면 상에서 실리콘 함유 물질을 식각하기 위한 방법.
  9. 제 8 항에 있어서,
    상기 기판이 상기 공정 챔버 안에 위치하기 이전에 웨트 세정 공정(wet clean process)에 노출되는,
    기판 표면 상에서 실리콘 함유 물질을 식각하기 위한 방법.
  10. 제 9 항에 있어서,
    상기 기판이, 상기 웨트 세정 공정 이후 그리고 상기 공정 챔버 안에 위치하기 이전에, 6시간 내지 24시간 범위의 시간 주기 동안 주위 조건(ambient conditions)에 노출되는,
    기판 표면 상에서 실리콘 함유 물질을 식각하기 위한 방법.
  11. 제 8 항에 있어서,
    상기 실리콘 함유 물질이 상기 제거 단계 동안 제거되는 거친 표면을 추가로 포함하는,
    기판 표면 상에서 실리콘 함유 물질을 식각하기 위한 방법.
  12. 기판 표면 상에 실리콘 함유 물질을 형성하기 위한 방법으로서,
    공정 챔버 안에 기판을 위치시키는 단계 - 이 기판은 1nm RMS 또는 초과의 제 1 표면 거칠기를 포함하는 실리콘 함유 물질을 함유함-;
    800℃ 미만의 온도에서 식각액, 실리콘 소스 및 캐리어 가스를 포함하는 식각 가스에 상기 실리콘 함유 물질을 노출시키는 단계; 및
    1nm RMS 미만의 제 2 표면 거칠기를 형성하도록 상기 실리콘 함유 물질을 재분배하는 단계를 포함하는,
    기판 표면 상에서 실리콘 함유 물질을 평탄화하는 방법.
  13. 제 12 항에 있어서,
    상기 실리콘 함유 물질의 예정된 두께가 2Å/min 내지 20Å/min의 범위의 속도로 제거되는,
    기판 표면 상에서 실리콘 함유 물질을 평탄화하는 방법.
  14. 제 12 항에 있어서,
    상기 공정 챔버가 500℃ 내지 700℃의 범위의 온도에서 유지되는,
    기판 표면 상에서 실리콘 함유 물질을 평탄화하는 방법.
  15. 제 14 항에 있어서,
    상기 캐리어 가스가 질소, 아르곤, 헬륨 및 이의 화합물로 이루어진 그룹으로부터 선택되는,
    기판 표면 상에서 실리콘 함유 물질을 평탄화하는 방법.
  16. 제 15 항에 있어서,
    상기 실리콘 소스가 실란, 디실란, 디클로로실란, 테트라클로로실란, 헥사클로로디실란, 이의 파생물 및 이의 화합물로 이루어진 그룹으로부터 선택되는,
    기판 표면 상에서 실리콘 함유 물질을 평탄화하는 방법.
  17. 제 16 항에 있어서,
    상기 식각액이 클로르, 클로르 트리플루오라이드, 테트라클로로실란, 이의 파생물 및 이의 화합물로 이루어진 그룹으로부터 선택되는,
    기판 표면 상에서 실리콘 함유 물질을 평탄화하는 방법.
  18. 제 17 항에 있어서,
    상기 캐리어 가스가 질소이고 상기 실리콘 소스가 실란이며 상기 식각액이 클로르 가스인,
    기판 표면 상에서 실리콘 함유 물질을 평탄화하는 방법.
  19. 제 14 항에 있어서,
    상기 재분배 단계 이후 에피택시 증착 공정이 상기 공정 챔버에서 수행되는,
    기판 표면 상에서 실리콘 함유 물질을 평탄화하는 방법.
  20. 제 19 항에 있어서,
    상기 실리콘 함유 물질이 상기 재분배 단계 동안 제거되는 오염물질을 추가로 포함하고, 상기 오염물질이 산화물, 플루오라이드, 클로라이드, 질화물, 유기 잔여물, 탄소, 이의 파생물 및 이의 화합물로 이루어진 그룹으로부터 선택되는,
    기판 표면 상에서 실리콘 함유 물질을 평탄화하는 방법.
  21. 제 19 항에 있어서,
    상기 기판이 상기 공정 챔버 안에 위치하기 이전에 웨트 세정 공정에 노출되는,
    기판 표면 상에서 실리콘 함유 물질을 평탄화하는 방법.
  22. 제 21 항에 있어서,
    상기 기판이, 상기 웨트 세정 공정 이후 그리고 상기 공정 챔버 안에 위치하기 이전에, 6시간 내지 24시간 범위의 시간 주기 동안 주위 조건에 노출되는,
    기판 표면 상에서 실리콘 함유 물질을 평탄화하는 방법.
  23. 기판 상에서 실리콘 함유 단결정 물질을 식각하는 방법으로서,
    이 기판이 질화물 물질, 산화물 물질 또는 이의 화합물로 이루어진 그룹으로부터 선택된 제 2 물질을 일부 또는 전부 포함하고,
    공정 챔버 안에 기판을 위치시키는 단계;
    800℃ 미만의 온도에서 클로르 가스 및 캐리어 가스를 포함하는 식각 가스에 상기 기판을 노출시키는 단계;
    노출된 단결정 표면을 형성하도록 상기 실리콘 함유 단결정 물질의 예정된 두께를 제거하는 단계; 및
    상기 공정 챔버에서 상기 노출된 단결정 표면 상에 에피택셜 층을 증착시키는 단계를 포함하는,
    기판 상에서 실리콘 함유 단결정 물질을 식각하는 방법.
  24. 제 23 항에 있어서,
    상기 식각 가스가 실란, 디실란, 디클로로실란, 테트라클로로실란, 헥사클로로디실란, 이의 파생물 및 이의 화합물로 이루어진 그룹으로부터 선택되는 실리콘 소스를 추가로 포함하는,
    기판 상에서 실리콘 함유 단결정 물질을 식각하는 방법.
  25. 제 23 항에 있어서,
    상기 공정 챔버가 500℃ 내지 700℃ 범위의 온도에서 유지되는,
    기판 상에서 실리콘 함유 단결정 물질을 식각하는 방법.
  26. 제 25 항에 있어서,
    상기 캐리어 가스가 질소, 아르곤, 헬륨 및 이의 화합물로 이루어진 그룹으로부터 선택되는,
    기판 상에서 실리콘 함유 단결정 물질을 식각하는 방법.
  27. 제 26 항에 있어서,
    상기 단결정 물질의 예정된 두께가 200Å/min 내지 1000Å/min의 범위의 속도로 제거되는,
    기판 상에서 실리콘 함유 단결정 물질을 식각하는 방법.
  28. 제 27 항에 있어서,
    상기 공정 챔버가 10Torr 내지 750Torr의 범위의 압력에서 유지되는,
    기판 상에서 실리콘 함유 단결정 물질을 식각하는 방법.
  29. 제 28 항에 있어서,
    상기 에피택셜 층이 실리콘, 실리콘-게르마늄, 실리콘-탄소, 실리콘-게르마늄-탄소, 이의 파생물 및 이의 화합물로 이루어진 그룹으로부터 선택되는 물질을 포함하는,
    기판 상에서 실리콘 함유 단결정 물질을 식각하는 방법.
  30. 제 23 항에 있어서,
    상기 실리콘 함유 단결정 물질의 예정된 두께를 제거하는 단계가 상기 기판 상의 소스/드레인(source/drain) 구역 내에서 리세스 형성물(recess formation)을 형성하는,
    기판 상에서 실리콘 함유 단결정 물질을 식각하는 방법.
  31. 제 30 항에 있어서,
    상기 소스/드레인 구역이 CMOS, 바이폴라(Bipolar) 또는 BiCMOS 응용으로 이루어진 그룹으로부터 선택된 소자 내에서 이용되는,
    기판 상에서 실리콘 함유 단결정 물질을 식각하는 방법.
  32. 기판 상에 실리콘 함유 단결정 물질을 형성하는 방법으로서,
    HF-라스트(HF-last) 웨트 세정 공정에 기판을 노출시키는 단계;
    공정 챔버 안에 상기 기판을 위치시키는 단계;
    800℃ 미만의 온도에서 클로르 가스 및 캐리어 가스를 포함하는 식각 가스에 상기 기판을 노출시키는 단계;
    노출된 단결정 표면을 형성하도록 상기 실리콘 함유 단결정 물질의 예정된 두께를 제거하는 단계;
    상기 공정 챔버에서 상기 노출된 단결정 표면 상에 에피택시 층을 증착시키는 단계; 및
    위에 부착된 실리콘 함유 오염물질을 제거하기 위해 상기 클로르 가스로 상기 공정 챔버를 세정하는 단계를 포함하는,
    기판 상에 실리콘 함유 단결정 물질을 형성하는 방법.
  33. 제 32 항에 있어서,
    상기 에피택시 층이 상기 클로르 가스를 함유한 증착 가스에 의해 증착되는,
    기판 상에 실리콘 함유 단결정 물질을 형성하는 방법.
  34. 제 33 항에 있어서,
    상기 캐리어 가스가 질소인,
    기판 상에 실리콘 함유 단결정 물질을 형성하는 방법.
  35. 제 34 항에 있어서,
    질소가 상기 공정 챔버 세정 단계 동안 그리고 증착 가스에서 상기 클로르와 함께 유동하는,
    기판 상에 실리콘 함유 단결정 물질을 형성하는 방법.
  36. 제 1 항에 있어서,
    상기 제거 단계가, 상기 기판 상의 소스 및 드레인 구역에 리세스를 형성하는 단계를 추가로 포함하는,
    기판 표면 상에서 실리콘 함유 물질을 식각하기 위한 방법.
  37. 제 12 항에 있어서,
    상기 재분배 단계가, 상기 기판 상의 소스 및 드레인 구역에 리세스를 형성하는 단계를 추가로 포함하는,
    기판 표면 상에서 실리콘 함유 물질을 평탄화하는 방법.
  38. 제 23 항에 있어서,
    상기 제거 단계가, 상기 기판 상의 소스 및 드레인 구역에 리세스를 형성하는 단계를 추가로 포함하는,
    기판 상에서 실리콘 함유 단결정 물질을 식각하는 방법.
  39. 제 32 항에 있어서,
    상기 제거 단계가, 상기 기판 상의 소스 및 드레인 구역에 리세스를 형성하는 단계를 추가로 포함하는,
    기판 상에 실리콘 함유 단결정 물질을 형성하는 방법.
  40. 제 32 항에 있어서,
    상기 공정 챔버가 500℃ 내지 700℃의 범위의 온도에서 유지되는,
    기판 상에 실리콘 함유 단결정 물질을 형성하는 방법.
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
KR1020077019991A 2005-01-31 2006-01-27 기판 표면 및 챔버 표면을 위한 식각액 처리 공정 KR100938301B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/047,323 2005-01-31
US11/047,323 US7235492B2 (en) 2005-01-31 2005-01-31 Low temperature etchant for treatment of silicon-containing surfaces
US11/242,613 US8093154B2 (en) 2005-01-31 2005-10-03 Etchant treatment processes for substrate surfaces and chamber surfaces
US11/242,613 2005-10-03

Publications (2)

Publication Number Publication Date
KR20070108212A KR20070108212A (ko) 2007-11-08
KR100938301B1 true KR100938301B1 (ko) 2010-01-22

Family

ID=36777783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077019991A KR100938301B1 (ko) 2005-01-31 2006-01-27 기판 표면 및 챔버 표면을 위한 식각액 처리 공정

Country Status (3)

Country Link
EP (1) EP1848550A4 (ko)
KR (1) KR100938301B1 (ko)
WO (1) WO2006083693A2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4809175B2 (ja) * 2006-09-28 2011-11-09 株式会社日立国際電気 半導体装置の製造方法
KR100868228B1 (ko) * 2007-12-04 2008-11-11 주식회사 켐트로닉스 유리 기판용 식각액 조성물
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
WO2012067112A1 (ja) * 2010-11-17 2012-05-24 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
WO2018052475A1 (en) * 2016-09-16 2018-03-22 Applied Materials, Inc. Integrated system and method for source/drain engineering
KR102599378B1 (ko) * 2017-09-29 2023-11-08 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6171965B1 (en) * 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217921A (ja) * 1991-09-13 1993-08-27 Motorola Inc 材料膜のエピタキシアル成長を行うための温度制御された処理

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6171965B1 (en) * 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6969668B1 (en) * 1999-04-21 2005-11-29 Silicon Genesis Corporation Treatment method of film quality for the manufacture of substrates
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film

Also Published As

Publication number Publication date
EP1848550A4 (en) 2008-04-09
EP1848550A2 (en) 2007-10-31
KR20070108212A (ko) 2007-11-08
WO2006083693A2 (en) 2006-08-10
WO2006083693A3 (en) 2006-12-07
WO2006083693B1 (en) 2007-01-18

Similar Documents

Publication Publication Date Title
JP5329094B2 (ja) 基板表面とチャンバ表面のためのエッチング剤処理プロセス
US8501594B2 (en) Methods for forming silicon germanium layers
US7651948B2 (en) Pre-cleaning of substrates in epitaxy chambers
KR101160930B1 (ko) 카본-함유 실리콘 에피택셜 층을 형성하는 방법
US20060258124A1 (en) Low temperature epitaxial growth of silicon-containing films using close proximity UV radiation
US20070286956A1 (en) Cluster tool for epitaxial film formation
KR20060110291A (ko) 고농도로 도핑된 에피택셜 ＳｉＧｅ의 선택적 증착 방법
US7029995B2 (en) Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
JP2010232674A (ja) シリコン化合物によるシリコン含有層の堆積
US20180190489A1 (en) Method and apparatus for selective epitaxy
JP2009535859A (ja) 炭素を混合したｓｉ膜を使用した極浅接合形成の方法
KR100938301B1 (ko) 기판 표면 및 챔버 표면을 위한 식각액 처리 공정
TWI768245B (zh) 用於矽-鍺預清潔之方法與設備
US11615986B2 (en) Methods and apparatus for metal silicide deposition
US20100120235A1 (en) Methods for forming silicon germanium layers
JP5336070B2 (ja) 選択エピタキシャル成長プロセスの改良方法
KR20200073452A (ko) 저온 실리콘 절연막 증착 방법
WO2024091302A1 (en) Carbon-containing cap layer for doped semiconductor epitaxial layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 11