KR20090016663A - 수신 장치 및 그 복호 방법 - Google Patents

수신 장치 및 그 복호 방법 Download PDF

Info

Publication number
KR20090016663A
KR20090016663A KR1020087026516A KR20087026516A KR20090016663A KR 20090016663 A KR20090016663 A KR 20090016663A KR 1020087026516 A KR1020087026516 A KR 1020087026516A KR 20087026516 A KR20087026516 A KR 20087026516A KR 20090016663 A KR20090016663 A KR 20090016663A
Authority
KR
South Korea
Prior art keywords
decoding
block
decoder
information bits
error detection
Prior art date
Application number
KR1020087026516A
Other languages
English (en)
Other versions
KR101037243B1 (ko
Inventor
šœ지 미야자끼
가즈히사 오부찌
노리히로 이께다
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20090016663A publication Critical patent/KR20090016663A/ko
Application granted granted Critical
Publication of KR101037243B1 publication Critical patent/KR101037243B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2978—Particular arrangement of the component decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

1프레임의 정보 비트를 복수의 블록으로 분할하고, 각 블록의 정보 비트를 터보 부호화하여 송신하고, 송신 신호로부터 부호화 전의 정보 비트를 복호하는 통신 시스템에서의 수신 장치이며, 그 수신 장치는 1프레임당의 블록수보다 적은 수의 복호기밖에 구비하고 있지 않다. 각 복호기는 소정 블록에서의 우도 표현된 부호화 정보 비트에 복호 처리를 실시하고, 복호 정지 조건이 성립하면, 복호 처리되어 있지 않은 별도의 블록의 부호화 정보 비트의 복호 처리를 실행한다. 복호 처리의 반복 횟수가 미리 설정되어 있는 최대 반복 횟수를 초과하기 전에, 전체 블록의 복호 정지 조건이 성립하면, 각 블록의 복호 결과를 직렬로 결합하여 오류 검출 처리를 실행하고, 오류가 없으면 복호 결과를 출력한다.
수신부, 복조부, 분해부, 제어부, 복호 정지 판정부, 복호 결과 결합부

Description

수신 장치 및 그 복호 방법{RECEIVER APPARATUS AND DECODING METHOD THEREOF}
본 발명은, 수신 장치 및 그 복호 방법에 관한 것으로, 특히 1프레임의 정보 비트를 복수의 코드 블록으로 분할하고, 복호 처리를 반복할 때마다 복호 결과의 오류가 감소하는 부호를 이용하여 각 코드 블록의 정보 비트를 부호화하여 송신하고, 각 코드 블록의 부호화 정보 비트를 수신하여 부호화 전의 정보 비트를 복호하는 통신 시스템에서의 수신 장치 및 그 복호 방법에 관한 것이다.
통신 시스템에서는, 송신기에서 송신 데이터에 부호화 처리를 실시하고, 얻어진 부호화 데이터를 전송로를 통하여 송신하고, 수신기에서 전송로로부터 수신한 신호에 오류 정정 복호 처리를 실시하여 송신 데이터를 복호한다. 도 23은 이러한 통신 시스템의 일례이며, 송신기(1)는 도 24에 도시한 바와 같이 K비트로 이루어지는 정보 u를 부호화하여 N비트의 블록 부호 x를 생성하는 부호부(1a)와 그 블록 부호를 변조하여 송신하는 변조부(1b)를 구비하고 있다. 수신기(2)는 전송로(3)를 통하여 수신한 신호를 복조하는 복조부(2a)와 N비트의 수신 정보로부터 원래의 송신된 K비트의 정보를 복호하는 복호부(2b)를 구비하고 있다.
부호부(1)는 M(=N-K)개의 패리티 비트 p를 생성하는 패리티 생성기(1c)와 K 비트의 정보 u와 M비트의 패리티 비트 p를 합성하여 N(=K+M)개의 블록 부호 x를 출력하는 P/S 변환부(1d)를 구비하고 있다. 부호부(1a)의 부호로서는 예를 들면 터보 부호를 채용할 수 있다. 복호부(2b)는 복조부(2a)로부터 출력되는 수신 우도(尤度) 데이터 y에 오류 검출 정정 처리를 실시하여 원래의 송신된 K비트의 정보를 복호하여 추정 정보를 출력하는 복호기(2c)를 구비하고 있다. 송신기(1)로부터 송신된 블록 부호 x는 전송로(3)의 영향을 받아 송신한 그대로의 상태로 복호기(2c)에 입력하지 않고, 우도 데이터로서 복호기(2c)에 입력한다. 우도 데이터는 부호 비트가 0인지 1인지의 신뢰도와 부호(+1이면 0, -1이면 1)로 이루어진다. 복호기(2c)는 각 부호 비트에 대한 우도 데이터에 기초하여 규정의 복호 처리를 행하고, 정보 비트 u의 추정을 행한다. 복호기(2c)는 터보 부호의 경우에는 최대 사후 확률 복호(MAP 복호:Maximum A Posteriori Probability Decoding)를 행한다.
도 25는 터보 부호부(1a)의 구성도, 도 26은 터보 복호부(2b)의 구성도이다. 터보 부호는 부호화율 1/3의 조직 부호이며, MAP 복호를 채용함으로써 복호 반복 횟수를 거듭할 때마다 복호 결과의 오류를 감소할 수 있다.
도 25에서, u=[u0, u1, u2, u3, …, uk-1]은 전송하는 길이 K의 정보 데이터, xa, xb, xc는 터보 부호부(1a)에서 정보 데이터 u를 부호화한 부호화 데이터, ya, yb, yc는 부호화 데이터 xa, xb, xc가 통신로(3)를 전파하여, 잡음이나 페이징의 영향을 받은 수신 신호, u'는 터보 복호부(2b)에서 수신 데이터 ya, yb, yc를 복호한 복호 결과이다. 터보 부호부(1a)에서, 부호화 데이터 xa는 정보 데이터 u 그 자체이며, 부호화 데이터 xb는 정보 데이터 u를 제1 요소 부호기 ENC1에서 컨볼루션 부호화한 데이터, 부호화 데이터 xc는 정보 데이터 u를 인터리브(π)하여 제2 요소 부호기 ENC2에서 컨볼루션 부호화한 데이터이다. 즉, 터보 부호는 컨볼루션을 2개 이용하여 합성한 조직 부호이고, xa는 정보 비트, xb, xc는 패리티 비트이다. P/S 변환부(1d)는 부호화 데이터 xa, xb, xc를 직렬로 변환하여 출력한다.
도 26의 터보 복호부(2b)에서, 제1 요소 복호기 DEC1은 수신 신호 ya, yb, yc 중, ya와 yb를 사용하여 복호를 행한다. 제1 요소 복호기 DEC1은 연판정 출력의 요소 복호기이며, 복호 결과의 우도를 출력한다. 다음으로, 제2 요소 복호기 DEC2는 제1 요소 복호기 DEC1로부터 출력된 우도와 yc를 이용하여 마찬가지의 복호를 행한다. 제2 요소 복호기 DEC2도 연판정 출력의 요소 복호기이며, 복호 결과의 우도를 출력한다. 이 경우, yc는 원데이터 u를 인터리브한 것을 부호화한 xc에 대응하는 수신 신호이므로, 제1 요소 복호기 DEC1로부터 출력되는 우도는 제2 요소 복호기 DEC2에 입력하기 전에 인터리브(π)한다. 제2 요소 복호기 DEC2로부터 출력된 우도는 디인터리브(π-1)된 후, 제1 요소 복호기 DEC1에의 입력으로서 피드백된다. 또한, 제2 요소 복호기 DEC2의 디인터리브 결과를 "0", "1"의 경판정한 결과가, 터보 복호 결과(복호 데이터) u'로 된다. 이후, 상기의 복호 조작을 소정 횟수 반복 행함으로써, 복호 결과 u'의 오류율이 저감한다. 이러한 터보 복호부에서의 제1, 제2 요소 복호기 DEC1, DEC2로서 MAP 요소 복호기를 사용할 수 있다.
도 23의 통신 시스템의 구체적인 형태로서 3GPP W-CDMA 이동 통신 시스템이 있다. 이 3GPP W-CDMA 이동 통신 시스템에서, 송신기(1)는 무선 기지국으로 되고, 수신기(2)는 이동국(이동 단말기)으로 된다.
도 27은 무선 기지국에서의 데이터 송신 처리부의 블록도 및 그 동작 설명도이다(비특허 문헌 1 참조). CRC 부가부(11)는, 송신할 정보 데이터 D1이 상위 레이어로부터 프레임 단위로 수신하면, 프레임 단위로 CRC(Cyclic Redundancy Check)에 의해 오류 검출을 위한 부호화를 행한다(CRC 부가). 계속해서, 코드 블록 분할부(12)는 CRC 부호가 부가된 정보 데이터 D2를 복수개, 여기서는 4개의 코드 블록 s0, s1, s2, s3으로 분할한다(Code Block Segmentation). 부호화부(13)는, 각 코드 블록 s0, s1, s2, s3에 대해 예를 들면 터보 부호화 처리를 실시하여 부호화한다. 이에 의해, 코드 블록 s0은 터보 부호화되어 코드 블록(s0, p0, q0)으로 되고, 코드 블록 s1은 터보 부호화되어 코드 블록(s1, p1, q1)으로 되고, 코드 블록 s2는 터보 부호화되어 코드 블록(s2, p2, q2)으로 되고, 코드 블록 s3은 터보 부호화되어 코드 블록(s3, p3, q3)으로 된다. 코드 블록 결합부(14)는 부호화부(13)로부터 출력되는 각 코드 블록을 조직 비트 si(i=0∼3), 패리티 비트 pi, 패리티 비트 qi의 각각으로 나누고, 동일한 것끼리를 시리얼로 연결한다. 펑처링부(15)는 코드 블록 결합된 데이터 D3의 전체 비트 길이가, 규정 사이즈보다 크면 규정 사이즈로 되도록 패리티 p, 패리티 q에 펑처링을 실시한다. 이후, 물리 채널 분리부(도시하지 않음)는, 펑처링된 데이터 D4를 물리 채널로 분할하고(Physical Channel Segmentation), 각각에 소정의 처리를 실시하여 변조부에 넘겨준다. 또한, 조직 비트 si(i=0∼3), 패리티 비트 pi, 패리티 비트 qi는 도 25의 부호화 데이터 xa, ya, yc에 대응한다.
도 28은 이동 단말기에서의 수신기의 구성도이다. MAP 복호에서는 복호 처리를 반복할 때마다 사후 우도의 데이터 신뢰도가 커져, 복호 비트의 오류율은 개선되므로, 오류율은 복호 처리 대상의 코드 블록당의 최대 반복 횟수에 의해 정해진다. 한편, 최대 반복 횟수는 복호 처리에 할당되는 규정 시간에 대응한 것이며, 규정 시간 내에 규정의 반복 횟수의 복호 처리가 완료되도록, 도 28에 도시된 바와 같이 코드 블록수와 동일한 수의 복호기(211, 212, 213, 214)가 실장되어 있다. 복호 처리에 할당되는 규정 시간은 최대의 전송 속도로부터 규정된다.
도 29는 최대 반복수가 8의 예이며, 소정의 코드 블록에 대해 제1 부호기(211)는 2회의 복호 처리에서 오류가 0으로 되고, 제2 부호기(212)는 8회의 복호 처리에서 오류가 0으로 되고, 제3 부호기(213)는 4회의 복호 처리에서 오류가 0으로 되고, 제4 부호기(214)는 3회의 복호 처리에서 오류가 0으로 된 경우이다. 또한, 최대 반복수의 복호 처리를 행하여도(시간 부족), 오류가 0으로 되지 않으면 복호 오류로 된다.
도시하지 않은 전처리부는 복조한 수신 우도 데이터에 대해 송신측의 처리와 반대의 처리를 실행하여 송신측에서의 부호화 코드 블록에 각각 대응하는 코드 블록 c0, c1, c2, c3의 우도 데이터(s0', p0', q0'), (s1', p1', q1'), (s2', p2', q2'), (s3', p3', q3')를 취득하고, 버퍼(22)에 보존한다. 각 복호기(211, 212, 213, 214)는 도 26에 도시한 구성을 구비하고, 각각 코드 블록 c0, c1, c2, c3의 수신 우도 데이터에 병렬로 MAP 복호 처리를 실시한다. 복호 처리가 정상적으로 동작하고 있는 경우에는, 복호 처리를 반복할 때마다 사후 우도의 데이터 신뢰도가 커져 복호 비트의 오류율은 개선되어 간다. 규정 반복수의 복호 처리가 완료되면, 복호 결과 결합부(23)는 각 복호기의 복호 결과를 순서대로 직렬로 결합하여 복호 비트열을 생성하여 CRC 체크부(24)에 입력한다. CRC 체크부(24)는 복호 비트열에 CRC 체크 처리를 실시하여, 복호 비트열의 정오를 판정하고, 오류 검출되지 않으면 복호 비트열을 출력한다.
MAP 복호에서는, 복호 처리를 반복할 때마다 사후 우도의 데이터 신뢰도가 커져 복호 비트의 오류율은 개선되어 가고, 도 30에 도시한 바와 같이 최대 반복 횟수에 도달하기 전에 전체 복호기에서 오류가 없어지는 경우가 많다. 그러나, 종래는 이러한 경우라도 최대 반복 회수의 복호 처리를 행하기 위해 처리 시간이 길어지고, 게다가 소비 전력이 커지는 문제가 있었다.
이 때문에, 복호기에서 복호 처리마다 복호 결과에 오류가 없어졌는지 감시하고, 오류 없음(에러 프리)으로 판정된 복호기에 의한 복호 처리를 정지하는 종래 기술이 제안되어 있다(특허 문헌 1 참조). 이 종래 기술에 따르면, 처리 시간을 단축하여 소비 전력을 삭감할 수 있다. 그러나, 종래의 수신기는 코드 블록수와 동일한 수의 복호기를 실장하기 때문에, 회로 규모가 커지게 될 문제가 있다.
이상으로, 본 발명의 목적은, 실장하는 복호기의 수를 줄여도 오류 특성의 열화를 일으키지 않도록 하는 것이다.
본 발명의 다른 목적은, 1개의 복호기에서 복수의 코드 블록에 대해 복호 처리를 행할 수 있도록 하는 것이다.
비특허 문헌 1 : 3GPP, TS25.212v5.9.0
특허 문헌 1 : 특허 제3556943호(JP 3556943)
<발명의 개시>
본 발명은, 1프레임의 정보 비트를 복수의 블록으로 분할하고, 복호 처리를 반복할 때마다 복호 결과의 오류가 감소하는 부호를 이용하여 각 블록의 정보 비트를 부호화하여 송신하고, 각 블록의 부호화 정보 비트를 수신하여 부호화 전의 정보 비트를 복호하는 통신 시스템에서의 수신 장치 및 그 복호 방법이다.
본 발명의 복호 방법, 수신 장치에 1프레임당의 블록수보다 적은 복호기를 설치하고, 각 복호기에서의 복호 처리의 최대 반복 횟수를 미리 설정하는 스텝, 수신한 각 블록의 부호화 정보 비트를 우도로 표현하는 스텝, 각 복호기에서, 소정 블록의 우도 표현된 부호화 정보 비트에 복호 처리를 실시하고, 복호 처리마다 복호 정지 조건이 성립하였는지의 판정을 행하는 스텝, 복호 정지 조건이 성립하면, 복호 결과를 보존함과 함께, 복호 처리되어 있지 않은 별도의 블록의 부호화 정보 비트의 복호 처리를 실행하는 스텝을 갖고 있다.
상기 복호 방법은, 또한 각 블록에서의 우도로 표현된 부호화 정보 비트의 신뢰도를 측정하는 스텝, 신뢰도가 낮은 순서대로, 각 복호기에서 각 블록의 부호화 정보 비트에 복호 처리를 실시하는 스텝을 갖고 있다.
상기 복호 방법은, 또한 각 복호기에서, 복호 처리의 반복 횟수가 미리 설정되어 있는 최대 반복 횟수를 초과하기 전에, 전체 블록의 복호 정지 조건이 성립하면, 각 블록의 복호 결과를 직렬로 결합하고, 그 결합한 복호 결과에 오류 검출 처리를 실시하는 스텝, 오류 검출 처리에서 오류가 없으면 상기 직렬로 결합한 복호 결과를 출력하는 스텝을 갖고 있다.
상기 복호 방법은, 또한 상기 오류 검출 처리에서 오류가 검출되면, 각 복호기에서, 복호 처리의 반복 횟수가 미리 설정되어 있는 최대 반복 횟수로 될 때까지, 각 블록의 복호 처리를 순서대로 반복하는 스텝, 복호 처리의 반복 횟수가 미리 설정되어 있는 최대 반복 횟수로 된 후, 각 블록의 복호 결과를 직렬로 결합하고, 그 결합한 복호 결과에 오류 검출 처리를 실시하는 스텝, 오류 검출 처리에서 오류가 없으면 상기 직렬로 결합한 복호 결과를 출력하는 스텝을 갖고 있다.
상기 복호 방법은, 또한 1개의 블록을 남기고 다른 전체 블록의 복호 정지 조건이 성립하면, 최후의 블록의 복호 처리마다, 그 복호 결과와 다른 블록의 복호 결과를 직렬로 결합하는 스텝, 그 결합한 복호 결과에 오류 검출 처리를 실시하고, 그 오류 검출 처리에서 오류가 없으면 상기 직렬로 결합한 복호 결과를 출력하는 스텝을 갖고 있다.
상기 복호 방법은, 또한 각 블록의 부호화 정보 비트의 복호 처리가 가능하게 되었을 때, 순차적으로 복호기에 복호 처리를 개시시키고, 최초에 복호 처리를 개시하는 복호기의 최대 반복 횟수를 다른 복호기의 최대 반복 횟수보다 많게 하는 스텝을 갖고 있다.
상기 복호 방법은, 또한 송신 장치에서 1개의 블록을 제외하고 다른 모든 블록에 오류 검출 부호를 부가함과 함께 프레임 전체에 1개의 오류 검출 부호를 부가한 경우, 그 오류 검출 부호를 이용하여 상기 블록의 복호 정지 조건의 성립의 판정 및 상기 복호 결과의 출력의 판정을 하는 스텝을 갖고 있다.
본 발명은, 1프레임의 정보 비트를 복수의 블록으로 분할하고, 복호 처리를 반복할 때마다 복호 결과의 오류가 감소하는 부호를 이용하여 각 블록의 정보 비트를 부호화하여 송신하고, 각 블록의 부호화 정보 비트를 수신하여 부호화 전의 정보 비트를 복호하는 통신 시스템에서의 수신 장치로서, 수신한 각 블록의 부호화 정보 비트를 우도 데이터로 출력하는 복조부, 1프레임당의 블록수보다 적은 수의 복호기로서, 각각 소정 블록의 우도 표현된 부호화 정보 비트에 복호 처리를 실시하는 복호기, 각 복호기의 복호 처리마다 복호 정지 조건이 성립하였는지의 판정을 행하는 복호 정지 판정부, 소정의 복호기에서 복호 정지 조건이 성립하면, 복호 처리되어 있지 않은 별도의 블록의 복호 처리를 그 복호기에 할당하는 제어부, 각 복호기에서 복호 처리의 반복 횟수가 미리 설정되어 있는 최대 반복 횟수를 초과하기 전에, 전체 블록의 복호 정지 조건이 성립하면, 각 블록의 복호 결과를 직렬로 결합하는 복호 결과 결합부, 그 결합한 복호 결과에 오류 검출 처리를 실시하고, 오류 검출 처리에서 오류가 없으면 상기 결합한 복호 결과를 출력하는 오류 검출부를 구비하고 있다.
상기 수신 장치는, 또한 각 블록에서의 우도 데이터로 표현된 부호화 정보 비트의 신뢰도를 측정하는 신뢰도 측정부를 구비하고, 상기 제어부는 신뢰도가 낮 은 블록순으로, 각 복호기에 블록의 복호 처리를 할당한다.
도 1은 본 발명의 원리를 설명을 위한 구성도.
도 2는 본 발명의 원리를 설명을 위한 복호기의 처리 설명도.
도 3은 본 발명의 제1 실시예의 수신 장치의 주요부 블록도.
도 4는 정지 판정부의 구성도.
도 5는 복호 결과 결합부의 구성도.
도 6은 제2 실시예의 수신 장치의 주요부 구성도.
도 7은 제2 실시예에서의 제어부의 처리 플로우.
도 8은 제3 실시예의 수신 장치의 주요부 구성도.
도 9는 제3 실시예에서의 제어부의 처리 플로우.
도 10은 제4 실시예의 원리 설명도.
도 11은 각 코드 블록의 신뢰도를 측정하고, 신뢰도가 나쁜 순서대로 코드 블록을 소팅한 설명도.
도 12는 코드 블록의 신뢰도 측정의 구성예.
도 13은 제4 실시예의 수신 장치의 주요부 구성도.
도 14는 제5 실시예의 원리 설명도.
도 15는 제5 실시예의 원리 설명도.
도 16은 제5 실시예의 수신 장치의 주요부 구성도.
도 17은 제5 실시예의 제어부의 처리 플로우.
도 18은 제6 실시예의 수신 장치의 구성도.
도 19는 제6 실시예의 복호의 일례.
도 20은 제6 실시예의 복호 처리의 설명도.
도 21은 송신 장치의 처리 설명도.
도 22는 제7 실시예의 수신 장치의 주요부 블록도.
도 23은 통신 시스템의 일례.
도 24는 부호화 설명도.
도 25는 터보 부호부의 구성도.
도 26은 터보 복호부의 구성도.
도 27은 무선 기지국에서의 데이터 송신 처리부의 블록도 및 그 동작 설명도.
도 28은 이동 단말기에서의 수신기의 구성도.
도 29는 최대 반복수가 8인 제1 복호 처리예.
도 30은 최대 반복수가 8인 제2 복호 처리예.
<발명을 실시하기 위한 최량의 형태>
(A) 본 발명의 원리
도 1, 도 2는 본 발명의 원리 설명도이다.
송신 장치(도시하지 않음)는, 도 27에서 설명한 바와 같이 1프레임의 정보 비트를 복수, 예를 들면 4개의 코드 블록 s0∼s3으로 분할하고, 각 코드 블록의 정보 비트를 예를 들면 터보 부호로 부호화하여 송신한다. 또한, 1프레임의 정보 비 트에는 CRC 오류 검출 부호가 포함되어 있다.
수신 장치(50)의 수신부(51)는 수신 신호를 복조부에 입력하고, 복조부(52)는 수신 신호에 포함되는 부호화 정보 비트를 복조하여 우도 데이터(연판정 데이터)로 출력하고, 분해부(53)는 1프레임의 우도 데이터를 코드 블록 c0∼c3으로 분해하여 버퍼부(54)에 보존한다. 수신 장치에는, 1프레임당의 코드 블록수(=4)보다 적은 수, 예를 들면 2개의 제1, 제2 터보 복호기(55a, 55b)가 설치되어 있다. 제1, 제2 터보 복호기(55a, 55b)는, 도 2에 도시한 바와 같이, 각각 코드 블록 c0, c1의 우도 표현된 부호화 정보 비트에 복호 처리를 실시한다. 복호 정지 판정부(56)는 각 복호기의 복호 처리마다 복호 정지 조건이 성립하였는지의 판정을 행하고, 제1 복호기(55a)에서 복호 정지 조건이 성립하면, 제어부(57)는 스위치 SW를 제어하여 아직 복호 처리되어 있지 않은 별도의 코드 블록 c2의 복호 처리를 그 제1 복호기(55a)에 할당하고, 그러한 후 제2 복호기(55b)에서 복호 정지 조건이 성립하면, 아직 복호 처리되어 있지 않은 별도의 코드 블록 c3의 복호 처리를 그 제2 복호기(55b)에 할당한다.
제1, 제2 복호기(55a, 55b)에서, 복호 처리의 반복 횟수가 미리 설정되어 있는 최대 반복 횟수(도면에서는 8회)를 초과하기 전에, 전체 코드 블록 c0∼c3의 복호 정지 조건이 성립하면 복호 결과 결합부(58)는 각 코드 블록 c0∼c3의 복호 결과를 직렬로 결합하여 오류 검출부(59)에 입력한다. 검출부(59)는 이 직렬로 결합한 복호 결과에 CRC 부호를 이용하여 오류 검출 처리를 행하고, 오류 검출 처리에서 오류가 검출되지 않으면 상기 결합한 복호 결과를 출력한다. 또한, 터보 복호 의 경우, 요소 복호기에 의한 복호 처리를 1회의 복호 처리로 세고, 그 횟수를 복호 처리 횟수로 한다.
종래 기술에서는, 코드 블록당의 최대 반복 횟수를 규정하고, 코드 블록수와 동일한 수의 복호기를 설치하여 복호 처리를 행하고 있었다. 본 발명에 따르면, 각 복호기의 복호 처리마다 복호 정지 조건이 성립하였는지의 판정을 행하고, 복호기당의 최대 반복 횟수를 규정함으로써, 1개의 복호기가 복수의 코드 블록의 복호 처리를 행할 수 있도록 하였다. 이에 의해, 실장하는 복호기의 수를 줄일 수 있고, 또한 입력된 데이터에 대한 복호기당의 복호 반복 횟수를 늘릴 수 있기 때문에, 오류 특성을 유지하거나, 또는 향상시킬 수 있다.
또한, 이하에서는 프레임을 4개의 코드 블록으로 분할하고, 복호기를 2개 설치한 실시예를 설명하지만, 본 발명은 일반적으로, 프레임을 m코드 블록으로 분할하고, 복호기를 r개(m>r) 설치하도록 구성할 수 있다.
또한, 이하의 제1∼제6 실시예에서는, 송신 장치가 도 27에 따라서 코드 블록 분할하고, 터보 부호화하여 송신하는 것으로 한다.
또한, 이하의 실시예에서는 터보 부호로 부호화한 경우에 대해서 설명하지만, 반복 복호 처리에 의해 오류율이 감소하는 부호이면, 그 부호로 부호화할 수 있다. 그러한 부호로서, 예를 들면 LDPC 부호(Low-Density Parity-Check 부호)가 있다. 또한, 오류 검출 방법으로서는 반드시 CRC에 의할 필요는 없다. CRC를 부가하지 않을 경우에는, 복호기에서의 오류 판정은, 본 발명에서 이용하는 정지 조건이나, 패리티 체크에 의해 행할 수 있다.
(B) 제1 실시예
도 3은 본 발명의 제1 실시예의 수신 장치의 주요부 블록도이며, 도 1과 동일 부분에는 동일 부호를 붙이고 있다. 또한, 다른 실시예에서도 마찬가지이지만, 도 3의 제1 실시예에서 수신부, 복조부, 분해부의 도시를 생략하고 있지만, 도 1과 마찬가지의 구성으로 되어 있다.
버퍼부(54)에 코드 블록 c0∼c3의 우도 데이터가 보존되면, 제1, 제2 복호기(55a, 55b)는 선두로부터 순서대로 2개의 코드 블록 c0, c2의 우도 데이터를 각각 추출하여, 동시에 복호 처리를 실행한다. 제1, 제2 복호기(55a, 55b)의 복호 처리의 최대 반복 횟수는 예를 들면 8회로 규정되어 있고, 내장된 반복 감시부(55c, 55d)는 반복 횟수가 8회와 동등하게 되었는지 감시하고, 감시 결과 RPM1, RPM2를 제어부(57)에 입력한다.
복호 정지 판정부(56)의 제1, 제2 정지 판정부(56a, 56b)는 제1, 제2 복호기의 복호 처리마다 복호 정지 조건이 성립하였는지의 판정을 행한다. 도 4는 제1 정지 판정부(56a)의 구성도이며, 제2 정지 판정부(56b)도 동일 구성을 구비하고 있다. 경판정부(56a1)는, 복호기(55a)로부터 복호 처리마다 입력되는 1코드 블록분의 전체 정보 비트의 사후 확률 우도를 경판정하고, 전체 정보 비트의 경판정 결과를 보존부(56a2)에 보존한다. 비교부(56a3)는 전회의 복호 처리의 결과와 금회의 복호 처리 결과를 비교하고, 모든 비트가 일치하고 있으면, 에러 프리(복호 정지 조건이 성립)라고 판단하여 복호 정지 신호 DSP1을 출력함과 함께, 복호 결과를 복호 결과 결합부(58)에 입력한다. 또한, 부호화의 포맷에 따라서는, 연속해서 2회 복호 결과가 일치하였을 때에 복호 정지 신호 DSP1을 출력하도록 구성할 수도 있다.
제1, 제2 복호기(55a, 55b)는 복호 정지 조건이 성립하여 복호 정지 신호 DSP1, DSP2가 입력되면 복호 처리를 다음의 코드 블록의 우도 데이터가 입력할 때까지 정지한다.
또한, 복호 결과 결합부(58)는 복호 정지 조건이 성립하였을 때에 제1, 제2 정지 판정부(56a, 56b)로부터 입력하는 복호 결과를, 제어부(57)로부터 지시되는 배분 신호 DBS에 기초하여 내장된 소정의 버퍼에 보존한다. 도 5는 복호 결과 결합부(58)의 구성도이며, 복호 결과 배분부(58a)는 제어부(57)로부터 입력하는 배분 신호 DBS에 기초하여 코드 블록 c0∼c3의 복호 결과 s0∼s3을 소정의 버퍼(58b0∼58b3)에 순차적으로 입력한다. 복호 결합부(58c)는 전체 코드 블록에 대해서 복호 완료 신호 DEND가 발생하면, 각 코드 블록의 복호 결과 s0∼s3을 순서대로 직렬로 결합하여 오류 검출부(59)에 입력한다.
제어부(57)는 복호 정지 신호 DSP1 또는 DSP2가 입력하면 코드 블록 선택 신호 BSL에 의해 스위치 SW를 제어하고, 아직 복호 처리되어 있지 않은 별도의 코드 블록을 제1 복호기(55a) 또는 제2 복호기(55b)에 입력한다. 예를 들면, 제1 복호기(55a)로부터 출력하는 코드 블록 c0의 복호 결과 s0에 대해서, 제1 정지 판정부(56a)로부터 복호 정지 신호 DSP1이 발생하면, 제어부(57)는 스위치 SW를 제어하여 아직 복호 처리되어 있지 않은 코드 블록 c2의 복호 처리를 그 제1 복호기(55a) 에 할당한다. 이 경우, 제1 정지 판정부(56a)보다 빨리 제2 정지 판정부(56b)로부터 복호 정지 신호 DSP2가 발생하면, 제어부(57)는 스위치 SW를 제어하여 아직 복호 처리되어 있지 않은 코드 블록 c2의 복호 처리를 그 제2 복호기(55b)에 할당한다.
이어서, 제2 복호기(55b)로부터 출력하는 코드 블록 c1의 복호 결과 s1에 대해서, 제2 정지 판정부(56b)로부터 복호 정지 신호 DSP2가 발생하면, 제어부(57)는 스위치 SW를 제어하여 아직 복호 처리되어 있지 않은 최후의 코드 블록 c3의 복호 처리를 그 제2 복호기(55b)에 할당한다.
또한, 제어부(57)는 코드 블록 c0∼c3의 복호 결과 s0∼s3이 각각 버퍼(58b0∼58b3)에 저장되도록 배분 신호 DBS를 복호 결과 결합부(58)에 입력한다.
이상의 복호 처리에 의해, 제1, 제2 복호기에서의 복호 처리의 반복 횟수가 미리 설정되어 있는 최대 반복 횟수(8회)를 초과하기 전에, 전체 코드 블록 c0∼c3의 복호 정지 조건이 성립하면, 제어부(57)는 복호 완료 신호 DEND를 복호 결과 결합부(58)와 복호 오류 검출부(59)에 입력한다. 복호 완료 신호 DEND에 의해, 복호 결과 결합부(58)는 각 코드 블록의 복호 결과를 직렬로 결합하고, 오류 검출부(59)는 그 결합한 복호 결과에 CRC 부호를 이용하여 오류 검출 처리를 행하고, 오류 검출 처리에서 오류가 없으면 결합한 복호 결과를 출력하고, 오류가 검출되면 복호 오류로 판단한다.
한편, 제1, 제2 복호기에서의 복호 처리의 반복 횟수가 미리 설정되어 있는 최대 반복 횟수(8회)와 동등하게 되어도 전체 코드 블록 c0∼c3의 복호 정지 조건이 성립하지 않으면, 제어부(57)는 복호 오류로 판단한다.
제1 실시예에 따르면, 1개의 복호기에서 복수의 코드 블록의 복호 처리를 행할 수 있기 때문에, 실장하는 복호기의 수를 줄이게 하고, 또한 입력된 데이터에 대한 복호기당의 복호 반복 횟수를 늘림으로써, 오류 특성을 유지하거나, 또는 향상시킬 수 있다.
(C) 제2 실시예
도 6은 제2 실시예의 수신 장치의 주요부 구성도이며, 도 3의 제1 실시예의 수신 장치와 동일 부분에는 동일 부호를 붙이고 있다. 구성적으로 상이한 점은, 제1, 제2 복호기(55a, 55b)의 복호 결과를 복호 정지 판정부(56)와 복호 결과 결합부(58)에 선택적으로 입력하는 제1, 제2의 2개의 스위치(61a, 61b)를 설치한 점이다.
제어부(57)는, 1개의 코드 블록을 남기고 다른 전체 코드 블록의 복호 정지 조건이 성립하면, 스위치(61a, 61b)를 제어하여 최후의 코드 블록의 복호 결과를 복호 결과 결합부(58)에 입력한다. 복호 결과 결합부(58)는 최후의 블록의 복호 처리마다, 그 복호 결과와 다른 블록의 복호 결과를 직렬로 결합하여, 오류 검출부(59)에 입력하고, 그 오류 검출부(59)는 그 결합한 복호 결과에 CRC 부호를 이용하여 오류 검출 처리를 행하고, 그 오류 검출 처리에서 오류가 없으면 상기 직렬로 결합한 복호 결과를 출력한다.
도 7은 제2 실시예에서의 제어부(57)의 처리 플로우이다.
제어부(57)는 복호 정지 신호 DSP1, DSP2가 발생하였는지 감시하고(스텝 101), 발생하지 않으면, 감시 결과 RPM1, RPM2를 참조하여 제1, 제2 복호기(55a, 55b)의 복호 횟수가 최대 반복수와 동등하게 되었는지 조사(스텝 102)하고, 동등하게 되어 있지 않으면 스텝 101로 되돌아가 복호 정지 신호 DSP1, DSP2의 발생을 대기한다. 그러나, 제1, 제2 복호기(55a, 55b)의 복호 횟수가 최대 반복수와 동등하게 되어 있으면, 복호 오류를 출력한다(스텝 103).
스텝 101에서, 복호 정지 신호 DSP1, DSP2의 한쪽이 발생하면, 제어부(57)는 그 복호 정지 신호의 발생 횟수를 카운트하고(스텝 104), 카운트값이 1프레임당의 코드 블록수 B로부터 1 뺀값(B-1)과 동등한지 체크한다(스텝 105). 환언하면, 1개의 코드 블록을 남기고 다른 전체 코드 블록의 복호 정지 조건이 성립하였는지 체크한다.
카운트값이(B-1)보다 작으면, 제어부(57)는 다음 코드 블록의 우도 데이터를, 상기 복호 정지 신호에 따른 복호기에 세트하고(스텝 106), 스텝 101 이후의 처리를 반복한다.
스텝 105에서, 제어부(57)는 카운트값=(B-1)로 되면, 최후의 코드 블록의 우도 데이터를 상기 복호 정지 신호에 따른 복호기에 입력한다(스텝 107). 그리고, 제어부(57)는 최후의 코드 블록의 복호 처리마다 스위치(61a, 61b)를 제어하여 복호 결과를 복호 정지 판정부(56)에 입력하지 않고, 복호 결과 결합부(58)에 입력한다. 이에 의해 복호 정지 판정부(56)에 의한 정지 판정이 스킵한다(스텝 108). 복호 결과 결합부(58)는, 최후의 코드 블록의 복호 처리마다, 그 복호 결과와 다른 코드 블록의 복호 결과를 직렬로 결합하여, 오류 검출부(57)에 입력한다. 또한, 제어부(57)는 오류 검출부(57)에 CRC 체크 인에이블 신호 CEN을 입력한다(스텝 109). 이 인에이블 신호에 의해, 오류 검출부(59)는 복호 결과 결합부(58)가 출력하는 직렬 결합된 복호 결과에 CRC 오류 검출 부호를 이용하여 오류 검출 처리를 행한다. 제어부(57)는 CRC 체크에 의해 오류가 검출되었는지의 여부를 조사하고(스텝 110), 오류가 검출되지 않으면, 복호기에 의한 복호 처리를 종료한다(스텝 111).
스텝 110에서 오류가 검출되면, 제1, 제2 복호기(55a, 55b)의 복호 횟수가 최대 반복수와 동등하게 되었는지 조사하고(스텝 112), 동등하게 되어 있지 않으면 스텝 110 이후의 처리를 반복하고, CRC 체크 OK로 되기 전에 제1, 제2 복호기(55a, 55b)의 복호 횟수가 최대 반복수와 동등하게 되면 복호 오류를 출력한다(스텝 113).
제2 실시예에 따르면, 최후의 코드 블록의 복호 정지 판정을 스킵하여 CRC 부호를 이용한 오류 검출 처리를 행하기 때문에, CRC의 쪽이 검출 정밀도가 높은 경우에는 보다 정밀도 좋게 판정하는 것이 가능하게 된다. 또한, 1회분의 복호 정지 판정 처리를 생략할 수 있기 때문에 처리 시간을 단축할 수 있다.
(D) 제3 실시예
도 8은 제3 실시예의 수신 장치의 주요부 구성도이며, 도 3의 제1 실시예의 수신 장치와 동일 부분에는 동일 부호를 붙이고 있다. 구성적으로 상이한 점은, 제1, 제2 복호기(55a, 55b)의 복호 결과를 복호 정지 판정부(56)와 복호 결과 결합 부(58)에 선택적으로 입력하는 제1, 제2의 2개의 스위치(61a, 61b)를 설치한 점이다.
도 9는 제3 실시예에서의 제어부(57)의 처리 플로우이다.
제어부(57)는 복호 정지 신호 DSP1, DSP2가 발생하였는지 감시하고(스텝 201), 발생하지 않으면, 감시 결과 RPM1, RPM2를 참조하여 제1, 제2 복호기(55a, 55b)의 복호 횟수가 최대 반복수와 동등하게 되었는지를 조사하고(스텝 202), 동등하게 되어 있지 않으면 스텝 201로 되돌아가 복호 정지 신호 DSP1, DSP2의 발생을 대기한다. 그러나, 제1, 제2 복호기(55a, 55b)의 복호 횟수가 최대 반복수와 동등하게 되어 있으면, 복호 오류를 출력한다(스텝 203).
스텝 201에서, 복호 정지 신호 DSP1, DSP2의 한쪽이 발생하면, 제어부(57)는 그 복호 정지 신호의 발생 횟수를 카운트하고(스텝 204), 카운트값이 1프레임당의 코드 블록수 B와 동등한지 체크한다(스텝 205). 환언하면, 전체 코드 블록의 복호 정지 조건이 성립하였는지 체크한다.
카운트값이 B보다 작으면, 제어부(57)는 다음 코드 블록의 우도 데이터를, 상기 복호 정지 신호에 따른 복호기에 입력하고(스텝 206), 스텝 201 이후의 처리를 반복한다.
스텝 205에서, 제어부(57)는 카운트값=B로 되면, 복호 완료 신호 DEND를 출력한다(스텝 207). 즉, 제1, 제2 복호기에서의 복호 처리의 반복 횟수가 미리 설정되어 있는 최대 반복 횟수(8회)를 초과하기 전에, 전체 코드 블록 c0∼c3의 복호 정지 조건이 성립하면, 제어부(57)는 복호 완료 신호 DEND를 복호 결과 결합부(58) 와 오류 검출부(59)에 입력한다.
복호 완료 신호 DEND에 의해, 복호 결과 결합부(58)는 각 코드 블록의 복호 결과를 직렬로 결합하고, 오류 검출부(59)는 그 결합한 복호 결과에 CRC 부호를 이용하여 오류 검출 처리를 행하고, 오류 검출 처리에서 오류가 없으면 결합한 복호 결과를 출력한다. 한편, 오류가 검출되면 제어부(57)는 복호 오류로 판단하고(스텝 208), 복호 처리의 반복 횟수가 미리 설정되어 있는 최대 반복 횟수로 될 때까지, 각 복호기(55a, 55b)에 각 코드 블록 c0∼c3의 복호 처리를 순서대로 실행시킨다(스텝 209). 또한, 제1, 제2 복호기(55a, 55b)는 복호 결과 결합부(58)의 버퍼(58b0∼58b3)에 보존되어 있는 복호 결과와 버퍼(54)에 보존되어 있는 우도 데이터를 이용하여 각 코드 블록 c0∼c3의 복호 처리를 순서대로 실행하고, 제어부(57)는 복호 결과를 스위치(61a, 61b)를 통하여 복호 결과 결합부(58)의 각 버퍼(58b0∼58b3)에 순서대로 저장한다.
제어부(57)는 복호 처리의 반복 횟수가 미리 설정되어 있는 최대 반복 횟수와 동등하게 되었는지 체크하고(스텝 210), 동등하게 될 때까지 스텝 209의 처리를 계속하고, 동등하게 되면, 다시 복호 완료 신호 DEND를 발생한다(스텝 211). 복호 완료 신호 DEND에 의해, 복호 결과 결합부(58)는 각 코드 블록의 복호 결과를 직렬로 결합하고, 오류 검출부(59)는 그 결합한 복호 결과에 CRC 부호를 이용하여 오류 검출 처리를 행하고, 오류가 검출되지 않으면 결합한 복호 결과를 출력하고, 한편 오류가 검출되면 복호 오류를 출력한다.
제3 실시예에 따르면, CRC 오류 검출에 의해 오류가 검출되었을 때, 최대 반복 횟수와 동등하게 될 때까지 각 코드 블록의 복호 처리를 계속하도록 하였기 때문에, 복호 오류로 판정하는 횟수를 감소할 수 있다.
(E) 제4 실시예
도 10은 제4 실시예의 원리 설명도이다. 제1 실시예에서는, 2개의 복호기(55a, 55b)에 코드 블록 c0∼c3의 복호 처리를 c0→c1→c2→c3의 순서대로 할당한 경우이다. 그러나, 이 할당법에서는, 도 10의 (A)에 도시한 바와 같이, 복호 정지 조건이 성립하기 어려운 2개의 코드 블록 c1, c3이 동일한 제2 복호기(55b)에 할당되게 되어, 복호 처리를 규정의 최대 반복 횟수 행하여도 전체 코드 블록에서 복호 정지 조건이 성립하지 않게 될 경우가 발생한다. 일반적으로 코드 블록의 우도 데이터의 신뢰도가 높을수록, 적은 횟수의 복호 처리에서 복호 정지 조건이 성립한다. 따라서, 도 10의 (B)에 도시한 바와 같이 우도 데이터의 신뢰도가 높은 코드 블록과 낮은 코드 블록이 1개의 복호기에 할당되도록 하면, 복호 처리 횟수가 규정의 최대 반복 횟수로 되기 전에 전체 코드 블록에서 복호 정지 조건이 성립하게 된다. 도 10의 (B)에서는, 제1 복호기(55a)에 신뢰도가 높은 코드 블록 co와 낮은 코드 블록 c3을 할당하고, 제2 복호기(55b)에 신뢰도가 높은 코드 블록 c2와 낮은 코드 블록 c1을 할당한 경우이며, 복호 처리 횟수=7로 전체 코드 블록의 복호 정지 조건이 성립한 예이다.
따라서, 제4 실시예에서는, 도 11에 도시한 바와 같이 각 코드 블록 c0∼c3의 신뢰도를 측정하고, 신뢰도가 나쁜 c3→c1→c2→c0의 순서대로 코드 블록을 제1 복호기(55a), 제2 복호기(55b)에 할당한다. 이와 같이 하면, 도 10의 (B)에 도시한 바와 같이, 우선 코드 블록 c3, c1이 제1 복호기(55a), 제2 복호기(55b)에 각각 할당되고, 계속해서 복호 정지 조건이 성립할 때마다 c2→c0의 순서대로 코드 블록이 제2 복호기(55b), 제1 복호기(55a)에 할당된다.
도 12는 각 코드 블록의 신뢰도 측정의 구성예이며, 절대값 회로(65a)는 코드 블록을 구성하는 부호화 정보 비트의 우도 데이터(부호와 그 신뢰도)의 절대값을 계산하고, 평균화부(65b)는 전체 우도 데이터의 절대값의 평균값을 계산하고, 그 평균값을 신뢰도로서 출력한다. 또한, 신뢰도로서는, 우도의 절대값의 평균값 대신에 우도 데이터의 평균 SNR이나 우도의 절대값의 최소값을 사용할 수 있다.
도 13은 제4 실시예의 수신 장치의 주요부 구성도이며, 도 3의 제1 실시예의 수신 장치와 동일 부분에는 동일 부호를 붙이고 있다. 구성적으로 상이한 점은, (1) 도 12에 도시한 신뢰도 측정부(65)를 형성하고 있는 점, (2) 코드 블록 선택부(66)를 형성하고 있는 점이다. 코드 블록 선택부(66)는 복호 처리 개시 시 및 복호 정지 조건 성립 시에, 제어부(57)로부터의 지시에 기초하여, 스위치 SW를 제어하여 신뢰도가 나쁜 순서대로 코드 블록을 제1 복호기(55a), 제2 복호기(55b)에 할당한다.
제4 실시예에 따르면, 복호 처리 횟수가 규정의 최대 반복 횟수로 되기 전에 전체 코드 블록에서 복호 정지 조건이 성립하기 쉬워지기 때문에, 복호 오류를 감소할 수 있다.
(F) 제5 실시예
도 14 및 도 15는 제5 실시예의 원리 설명도이다.
수신 장치의 복조부로부터 출력되는 수신 우도 데이터는 도 14에 도시한 바와 같이, 4코드 블록분의 조직 비트 s, 제1 패리티 비트 p, 제2 패리티 비트 q를 연결한 구성을 갖고 있다.
코드 블록 분할부는 조직 비트 s, 제1 패리티 비트 p, 제2 패리티 비트 q의 각각을, 코드 블록마다의 조직 비트 i(i=0∼3), 코드 블록마다의 제1 패리티 비트 pi(i=0∼3), 코드 블록마다의 제2 패리티 비트 qi(i=0∼3)로 분리하고, 계속해서 c0(s0, p0, q0)→c1(s1, p1, q1)→c2(s2, p2, q2)→c3(s3, p3, q3)의 순서대로 시계열적으로 코드 블록을 조립하여 버퍼에 보존하는 처리를 행한다. 이 시계열적 처리의 결과, 코드 블록 c0으로부터 순서대로 복호 처리가 가능하게 되고, 다음 코드 블록 c1의 복호 개시는 지연한다. 또한, 시계열적 처리는 회로 규모를 작게 하는 점에서 필요한 처리이다.
제5 실시예에서는, 이 지연 시간 동안에 예를 들면 1회의 복호 처리가 가능하다고 하면, 도 15에 도시한 타이밍에서 제1 복호기(55a)에 의한 제2회째의 복호 처리와 제2 복호기(55b)에 의한 제1회째의 복호 처리를 행하고, 이후 제1 복호기(55a)에 의한 제n회째의 복호 처리와 제2 복호기(55b)에 의한 제(n-1)회째의 복호 처리를 행한다. 그리고, 최초에 복호 처리를 개시하는 제1 복호기(55a)의 최대 반복 횟수를 제2 복호기(55b)의 최대 반복 횟수보다 많게 한다. 도 15의 예에서는 제1 복호기(55a)의 최대 반복 횟수를 9회, 제2 복호기(55b)의 최대 반복 횟수를 8회로 한다.
도 16은 제5 실시예의 수신 장치의 주요부 구성도이며, 도 3의 제1 실시예의 수신 장치와 동일 부분에는 동일 부호를 붙이고 있다. 구성적으로 상이한 점은, 코드 블록 설정부(71)를 형성하고 있는 점이다. 코드 블록 설정부(71)는 복호 처리의 개시 시에서, 최초의 코드 블록 c0이 복호 처리 가능하게 되면 그 코드 블록 c0의 우도 데이터를 제1 복호기(55a)에 설정하고, 다음 코드 블록 c1이 복호 처리 가능하게 되면 그 코드 블록 c1의 우도 데이터를 제2 복호기(55b)에 설정하고, 제어부(57)는 도 15에 도시한 타이밍에서 복호기(55a, 55b)의 복호 처리의 실행을 제어한다.
도 17은 제5 실시예의 제어부(57)의 처리 플로우이다. 복호 처리의 개시 시에서, 최초의 코드 블록 c0이 복호 처리 가능하게 되면, 코드 블록 설정부(71)는 제어부(57)로부터의 지시에 따라서, 그 코드 블록 c0의 우도 데이터를 제1 복호기(55a)에 설정한다(스텝 301). 이에 의해, 제1 복호기(55a)는 제1회째의 복호 처리를 개시한다(스텝 302). 그 사이에, 다음 코드 블록 c1이 복호 처리 가능하게 되면, 코드 블록 설정부(71)는 제어부(57)로부터의 지시에 따라서, 그 코드 블록 c1의 우도 데이터를 제2 복호기(55b)에 설정한다(스텝 303). 제어부(57)는 제1 복호기(55a)의 1회째의 복호 처리가 종료되면, 이후 제1 복호기(55a)에 의한 제n회째의 복호 처리와 제2 복호기(55b)에 의한 제(n-1)회째의 복호 처리가 동시에 행해지도록 제어한다(스텝 304).
계속해서, 제어부(57)는 복호 정지 신호 DSP1, DSP2가 발생하였는지 감시하고(스텝 305), 발생하지 않았으면, 감시 결과 RPM1, RPM2를 참조하여 제1, 제2 복 호기(55a, 55b)의 복호 횟수가 최대 반복수와 동등하게 되었는지 조사하고(스텝 306), 동등하게 되어 있지 않으면 스텝 304로 되돌아가 복호 정지 신호 DSP1, DSP2의 발생을 대기한다. 그러나, 제1, 제2 복호기(55a, 55b)의 복호 횟수가 최대 반복수와 동등하게 되어 있으면, 복호 오류를 출력한다(스텝 307).
스텝 305에서, 복호 정지 신호 DSP1, DSP2의 한쪽이 발생하면, 제어부(57)는 그 복호 정지 신호의 발생 횟수를 카운트하고(스텝 308), 카운트값이 1프레임당의 코드 블록수 B와 동등한지 체크한다(스텝 309). 환언하면, 전체 코드 블록의 복호 정지 조건이 성립하였는지 체크한다.
카운트값이 B보다 작으면, 제어부(57)는 다음 코드 블록의 우도 데이터를, 상기 복호 정지 신호에 따른 복호기에 입력하고(스텝 310), 스텝 304 이후의 처리를 반복한다.
스텝 309에서, 제어부(57)는 카운트값=B로 되면, 복호 완료 신호 DEND를 출력한다(스텝 311). 즉, 제1, 제2 복호기에서의 복호 처리의 반복 횟수가 미리 설정되어 있는 최대 반복 횟수(각각 9회와 8회)를 초과하기 전에, 전체 코드 블록 c0∼c3의 복호 정지 조건이 성립하면, 제어부(57)는 복호 완료 신호 DEND를 복호 결과 결합부(58)와 오류 검출부(59)에 입력한다. 복호 완료 신호 DEND에 의해, 복호 결과 결합부(58)는 각 코드 블록의 복호 결과를 직렬로 결합하고, 오류 검출부(59)는 그 결합한 복호 결과에 CRC 부호를 이용하여 오류 검출 처리를 행하고, 오류 검출 처리에서 오류가 없으면 결합한 복호 결과를 출력한다.
제5 실시예에 따르면, 복호 처리의 개시가 빠른 복호기일수록 최대 반복수를 크게 할 수 있기 때문에, 복호 오류로 판정하는 횟수를 감소할 수 있다.
(G) 제6 실시예
도 18은 제6 실시예의 수신 장치의 구성도이며, 고속 복호 처리 가능한 1대의 복호기, 예를 들면 패러럴 MAP 연산 구성의 복호기(일본 특허 공개 제2004-164040호 공보 참조)를 설치한 예이다. 1대의 복호기(55)가 설치되어 있는 것뿐이기 때문에, 정지 판정부(56)도 1개로 된다. 다른 구성은 도 3의 제1 실시예와 동일하며, 동일 번호를 붙이고 있다.
도 19는 복호기(55)의 일례이며, 상세한 구성은 상기 특허 문헌을 참조하길 바란다. 이 복호기(55)는 우도 데이터 분리ㆍ분할부(81), 제1 요소 복호기(DEC1)(82), 인터리버(83), 제2 요소 복호기(DEC2)(84), 디인터리버(85)로 구성되어 있다. 각 부를 접속하는 태선은 M개의 병렬 입력, 병렬 출력 가능하도록 M개의 신호선으로 구성되어 있다. 제1 요소 복호기(DEC1)(82), 제2 요소 복호기(DEC2)(84)를 공통화하여, 교대로 전반의 MAP 복호 처리, 후반의 복호 처리를 행하도록 구성할 수 있다. 또한, 인터리버(83)와 디인터리버(85)도 공통화하고, 적절히 인터리브, 디인터리브 처리하도록 구성할 수 있다.
우도 데이터 분리ㆍ분할부(81)는 코드 블록 ci를 조직 비트 si, 제1 패리티 pi, 제2 패리티 qi로 분리함과 함께, 각각을 M개로 분할한다. 제1 요소 복호기(82)는, 예를 들면 MAP 복호법을 채용한 M개의 요소 복호기(821∼82M)를 병렬로 구비하고, 마찬가지로 제1 요소 복호기(84)는 MAP 복호법을 채용한 M개의 요소 복 호기(841∼84M)를 병렬로 구비하고 있다. 제1 요소 복호기(82)는 M개의 요소 복호기를 이용하여 병렬적으로 전반의 요소 복호 처리를 실행하고, 인터리버(83)는 각 요소 복호 결과를 통합하여 인터리브하고, 제2 요소 복호기(82)는 M개의 요소 복호기를 이용하여 병렬적으로 후반의 요소 복호 처리를 실행하고, 디인터리버(85)는 각 요소 복호 결과를 통합하여 디인터리브한다. 도 19의 복호기에 따르면, 코드 블록의 우도 데이터를 M 분할하여, 각 분할 정보에 대해 복호 연산을 동시 병행적으로 실행하기 때문에, 복호 연산 속도를 M배로 할 수 있다.
도 20은 제6 실시예의 복호 처리의 설명도이며, 복호기(55)로서 고속의 복호기를 사용하고 있기 때문에, M=2로 하면 최대 반복 횟수는 16회로 된다. 순차적으로 코드 블록 c0, c1, c2, c3의 복호 처리가 행해지고, 최대 반복 횟수 전에 전체 코드 블록의 복호 정지 조건이 성립한다.
제6 실시예에 따르면, 복호기를 1대로 할 수 있어, 구성, 제어를 심플하게 할 수 있으므로, 회로 규모를 작게 할 수 있는 이점이 있다.
또한, 제6 실시예에 따르면, 복수의 복호기를 사용하는 실시예에 비해, 헛되지 않게 반복 복호 처리를 행할 수 있어 특성적으로도 유리해진다. 예를 들면, 2개의 복호기를 사용하는 실시예에서, 제1 복호기가 제2 복호기보다 빨리 자기에게 할당된 코드 블록의 복호 처리를 종료하였다고 하면, 그 제1 복호기는 규정 시간까지의 남은 시간에 아무것도 하지 않아 그 시간이 헛되게 된다. 그러나, 제6 실시예와 같이 복호기가 1개이면, 그 시간도 포함하여 다른 코드 블록의 복호 처리에 이용할 수 있으므로, 헛되지 않게 반복 복호 처리를 행할 수 있다.
(H) 제7 실시예
제1∼제6 실시예에서는, 송신 장치가 도 27에 따라서 코드 블록 분할하고, 터보 부호화하여 송신하는 경우이지만, 송신 장치에서 최후의 코드 블록을 제외하고 다른 모든 코드 블록에 오류 검출 부호(CRC 부호)를 부가함과 함께 코드 블록 전체에 1개의 오류 검출 부호(CRC 부호)를 부가하고, 그러한 후 각 코드 블록을 터보 부호화하여 송신할 수도 있다. 이러한 경우, 도 4의 구성의 정지 판정부에서 복호 정지 조건이 성립하고 있는지의 여부를 판정하지 않고, CRC 오류 검출 구성에 의해 복호 정지 조건이 성립하고 있는지의 여부를 판정할 수 있다.
도 21은 송신 장치의 처리 설명도이며, 코드 블록 분할부(31)는 송신할 정보 데이터 D1이 상위 레이어로부터 프레임 단위로 수신하면, 그 정보 데이터 D1을 복수개, 여기서는 4개의 코드 블록 u0, u1, u2, u3으로 분할한다(Code Block Segmentation). 계속해서, 제1 CRC 부가부(32)는, 블록 단위로 최초의 3개의 코드 블록 u0, u1, u2에 대해, CRC에 의해 오류 검출을 위한 부호화를 행하고(CRC 부가), 코드 블록 s0, s1, s2를 생성한다. 계속해서, 코드 블록 결합부(33)는 CRC 부가된 3개의 코드 블록 s0, s1, s2와 CRC가 부가되어 있지 않은 코드 블록 u3을 결합하고, 제2 CRC 부가부(34)는, 전체의 블록에 대해, CRC에 의해 오류 검출을 위한 부호화를 행한다(CRC 부가). 또한, 코드 블록 u3과 전체의 CRC로 코드 블록 s3이 생성된다. 터보 부호화부(35)는, 각 코드 블록 s0, s1, s2, s3에 대해 터보 부호화 처리를 실시하여 부호화한다. 이에 의해, 코드 블록 s0은 터보 부호화되어 코 드 블록(s0, p0, q0)으로 되고, 코드 블록 s1은 터보 부호화되어 코드 블록(s1, p1, q1)으로 되고, 코드 블록 s2는 터보 부호화되어 코드 블록(s2, p2, q2)으로 되고, 코드 블록 s3은 터보 부호화되어 코드 블록(s3, p3, q3)으로 된다. 코드 블록 결합부(36)는 터보 부호화부(35)로부터 출력되는 각 부호화 코드 블록을 조직 비트 i(i=0∼3), 패리티 비트 pi, 패리티 비트 qi의 각각으로 나누고, 동일한 것끼리를 시리얼로 연결한다. 펑처링부(37)는 코드 블록 결합된 데이터 D3의 전체 비트 길이가, 규정 사이즈보다 크면 규정 사이즈로 되도록 패리티 p, 패리티 q에 펑처링을 실시한다. 이후, 물리 채널 분리부(도시하지 않음)는 펑처링된 데이터 D4를 물리 채널로 분할하고(Physical Channel Segmentation), 각각에 소정의 처리를 실시하여 변조부에 넘겨준다.
도 22는 제7 실시예의 수신 장치의 주요부 블록도이며, 도 6의 제2 실시예와 동일 부분에는 동일 부호를 붙이고 있다. 상이한 점은, 복호 정지 판정부(56a, 56b)를 CRC 정지 판정부(81a, 81b)로 구성하고 있는 점이다. CRC 정지 판정부(81a, 81b)는 코드 블록 복호 결과에 포함되는 CRC 부호에 의해 오류 검출 처리를 실행하고, 오류를 검출하지 않으면 복호 정지 조건이 성립한 것으로 하여 복호 정지 신호 DSP1, DSP2를 출력한다. 제어부(57)의 처리는 도 7의 처리 플로우와 동일하다.
제7 실시예에 따르면, 코드 블록에 CRC 부호가 포함되어 있는 경우에, 그 CRC 부호를 이용하여 복호 정지 판정을 행할 수 있다. 또한, 제7 실시예에 따르면, 제2 실시예와 마찬가지의 효과를 발휘할 수 있다.
이상 본 발명에 따르면, 1개의 복호기로 복수의 코드 블록에 대해서 복호 처리를 행하는 것이 가능하게 되어, 실장하는 복호기의 수를 줄일 수 있고, 입력된 데이터에 대한 복호기당의 복호 반복 횟수를 늘릴 수 있기 때문에, 오류 특성을 유지하거나, 또는 향상시킬 수 있다.

Claims (20)

1프레임의 정보 비트를 복수의 블록으로 분할하고, 복호 처리를 반복할 때마다 복호 결과의 오류가 감소하는 부호를 이용하여 각 블록의 정보 비트를 부호화하여 송신하고, 각 블록의 부호화 정보 비트를 수신하여 부호화 전의 정보 비트를 복호하는 통신 시스템에서의 수신 장치의 복호 방법에 있어서,
수신 장치에 1프레임당의 블록수보다 적은 수의 복호기를 설치하고, 각 복호기에서의 복호 처리의 최대 반복 횟수를 미리 설정하고,
수신한 각 블록의 부호화 정보 비트를 우도(尤度)로 표현하고,
각 복호기에서, 소정 블록의 우도 표현된 부호화 정보 비트에 복호 처리를 실시하고, 복호 처리마다 복호 정지 조건이 성립하였는지의 판정을 행하고,
복호 정지 조건이 성립하면, 복호 결과를 보존함과 함께, 복호 처리되어 있지 않은 별도의 블록의 부호화 정보 비트의 복호 처리를 실행하는 것을 특징으로 하는 복호 방법.
제1항에 있어서, 또한,
각 블록의 우도 표현된 부호화 정보 비트의 신뢰도를 측정하고,
신뢰도가 낮은 순서대로, 각 복호기에서 각 블록의 부호화 정보 비트에 복호 처리를 실시하는 것을 특징으로 하는 복호 방법.
제2항에 있어서,
상기 신뢰도는, 주목 블록에서의 우도 표현된 부호화 정보 비트의 절대값의 평균값인 것을 특징으로 하는 복호 방법.
제1항 또는 제2항에 있어서, 또한,
각 복호기에서, 복호 처리의 반복 횟수가 미리 설정되어 있는 최대 반복 횟수를 초과하기 전에, 전체 블록의 복호 정지 조건이 성립하면, 각 블록의 복호 결과를 직렬로 결합하고, 그 결합한 복호 결과에 오류 검출 처리를 실시하고,
오류 검출 처리에서 오류가 없으면 상기 직렬로 결합한 복호 결과를 출력하는 것을 특징으로 하는 복호 방법.
제4항에 있어서,
상기 오류 검출 처리에서 오류가 검출되면, 각 복호기에서, 복호 처리의 반복 횟수가 미리 설정되어 있는 최대 반복 횟수로 될 때까지, 각 블록의 복호 처리를 순서대로 반복하고,
복호 처리의 반복 횟수가 미리 설정되어 있는 최대 반복 횟수로 된 후, 각 블록의 복호 결과를 직렬로 결합하고, 그 결합한 복호 결과에 오류 검출 처리를 실시하고,
오류 검출 처리에서 오류가 없으면 상기 직렬로 결합한 복호 결과를 출력하는 것을 특징으로 하는 복호 방법.
제1항 또는 제2항에 있어서,
1개의 블록을 남기고 다른 전체 블록의 복호 정지 조건이 성립하면, 최후의 블록의 복호 처리마다, 그 복호 결과와 다른 블록의 복호 결과를 직렬로 결합하고,
상기 결합한 복호 결과에 오류 검출 처리를 실시하고, 그 오류 검출 처리에서 오류가 없으면 상기 직렬로 결합한 복호 결과를 출력하는 것을 특징으로 하는 복호 방법.
제4항 내지 제6항 중 어느 한 항에 있어서,
1프레임의 정보 비트에 포함되어 있는 오류 검출 부호를 이용하여, 상기 오류 검출 처리를 실행하는 것을 특징으로 하는 복호 방법.
제1항 또는 제2항에 있어서,
각 블록의 부호화 정보 비트의 복호 처리가 가능하게 되었을 때, 순차적으로 복호기에 복호 처리를 개시시켜, 개시가 빠른 순서대로 최대 반복수를 많게 하는 것을 특징으로 하는 복호 방법.
제7항에 있어서,
송신 장치에서 1개의 블록을 제외하고 다른 모든 블록에 오류 검출 부호를 부가함과 함께 프레임 전체에 1개의 오류 검출 부호를 부가한 경우, 그 오류 검출 부호를 이용하여 상기 블록의 복호 정지 조건의 성립의 판정 및 상기 복호 결과의 출력의 판정을 하는 것을 특징으로 하는 복호 방법.
제1항 또는 제2항에 있어서,
상기 복호기는, 상기 블록의 부호화 정보 비트를 복수개로 분할하고, 각 분할 정보 비트에 병렬로 복호를 실시하고, 복수개의 복호 결과를 통합함으로써 복호 처리를 행하는 것을 특징으로 하는 복호 방법.
제1항 또는 제2항에 있어서,
상기 판정 스텝에서, 금회의 복호 결과와 그것까지의 연속하는 규정수의 복호 결과가 동일할 때 상기 복호 정지 조건이 성립하였다고 판정하는 것을 특징으로 하는 복호 방법.
1프레임의 정보 비트를 복수의 블록으로 분할하고, 복호 처리를 반복할 때마다 복호 결과의 오류가 감소하는 부호를 이용하여 각 블록의 정보 비트를 부호화하여 송신하고, 각 블록의 부호화 정보 비트를 수신하여 부호화 전의 정보 비트를 복호하는 통신 시스템에서의 수신 장치에 있어서,
수신한 각 블록의 부호화 정보 비트를 우도 데이터로 출력하는 복조부와,
1프레임당의 블록수보다 적은 수의 복호기로서, 각각 소정 블록의 우도 표현된 부호화 정보 비트에 복호 처리를 실시하는 복호기와,
각 복호기의 복호 처리마다 복호 정지 조건이 성립하였는지의 판정을 행하는 복호 정지 판정부와,
소정의 복호기에서 복호 정지 조건이 성립하면, 복호 처리되어 있지 않은 별도의 블록의 복호 처리를 그 복호기에 할당하는 제어부와,
각 복호기에서 복호 처리의 반복 횟수가 미리 설정되어 있는 최대 반복 횟수를 초과하기 전에, 전체 블록의 복호 정지 조건이 성립하면, 각 블록의 복호 결과를 직렬로 결합하는 복호 결과 결합부와,
상기 결합한 복호 결과에 오류 검출 처리를 실시하고, 오류 검출 처리에서 오류가 없으면 상기 결합한 복호 결과를 출력하는 오류 검출부
를 구비한 것을 특징으로 하는 복호 장치.
제12항에 있어서, 또한,
각 블록의 우도 표현된 부호화 정보 비트의 신뢰도를 측정하는 신뢰도 측정부를 구비하고,
상기 제어부는 신뢰도가 낮은 블록순으로, 각 복호기에 각 블록의 복호 처리를 할당하는 것을 특징으로 하는 수신 장치.
제13항에 있어서,
상기 신뢰도 측정부는, 주목 블록에서의 우도 표현된 부호화 정보 비트의 절대값의 평균값을 신뢰도로서 출력하는 것을 특징으로 하는 수신 장치.
제12항에 있어서,
상기 제어부는, 상기 오류 검출 처리에서 오류가 검출되면, 각 복호기에서, 복호 처리의 반복 횟수가 미리 설정되어 있는 최대 반복 횟수로 될 때까지, 각 블록의 복호 처리를 순서대로 행하게 하고,
상기 복호 결과 결합부는, 복호 처리의 반복 횟수가 미리 설정되어 있는 최대 반복 횟수로 된 후, 각 블록의 복호 결과를 직렬로 결합하고,
상기 오류 검출부는, 그 결합한 복호 결과에 오류 검출 처리를 실시하고, 오류 검출 처리에서 오류가 없으면 상기 직렬로 결합한 복호 결과를 출력하는 것을 특징으로 하는 수신 장치.
제12항에 있어서,
상기 복호 결과 결합부는, 1개의 블록을 남기고 다른 전체 블록의 복호 정지 조건이 성립하면, 최후의 블록의 복호 처리마다, 그 복호 결과와 다른 블록의 복호 결과를 직렬로 결합하고,
상기 오류 검출부는, 그 결합한 복호 결과에 오류 검출 처리를 실시하고, 그 오류 검출 처리에서 오류가 없으면 상기 직렬로 결합한 복호 결과를 출력하는 것을 특징으로 하는 수신 장치.
제12항에 있어서,
상기 제어부는, 각 블록의 부호화 정보 비트의 복호 처리가 가능하게 되었을 때, 순차적으로 복호기에 복호 처리를 개시시켜, 최초에 복호 처리를 개시하는 복호기의 최대 반복 횟수를 다른 복호기의 최대 반복 횟수보다 많게 하는 것을 특징으로 하는 수신 장치.
제12항에 있어서,
송신 장치에서 1개의 블록을 제외하고 다른 모든 블록에 오류 검출 부호를 부가함과 함께 프레임 전체에 1개의 오류 검출 부호를 부가한 경우, 상기 복호 정지 판정부 및 오류 검출부는 그 오류 검출 부호를 이용하여 상기 블록의 복호 정지 조건의 성립의 판정 및 상기 복호 결과의 출력의 판정을 하는 것을 특징으로 하는 수신 장치.
제12항에 있어서,
상기 복호기는, 상기 블록의 부호화 정보 비트를 복수개로 분할하고, 각 분할 정보 비트에 병렬로 요소 복호를 실시하고, 복수개의 요소 복호 결과를 통합함으로써 복호 처리를 행하는 것을 특징으로 하는 수신 장치.
제12항에 있어서,
상기 복호 정지 판정부는, 금회의 복호 결과와 그것까지의 연속하는 규정수의 복호 결과가 동일할 때 상기 복호 정지 조건이 성립하였다고 판정하는 것을 특 징으로 하는 수신 장치.
KR1020087026516A 2006-08-02 2006-08-02 수신 장치 및 그 복호 방법 KR101037243B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/315287 WO2008015742A1 (fr) 2006-08-02 2006-08-02 Appareil récepteur et son procédé de décodage

Publications (2)

Publication Number Publication Date
KR20090016663A true KR20090016663A (ko) 2009-02-17
KR101037243B1 KR101037243B1 (ko) 2011-05-26

Family

ID=38996930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087026516A KR101037243B1 (ko) 2006-08-02 2006-08-02 수신 장치 및 그 복호 방법

Country Status (6)

Country Link
US (1) US8464139B2 (ko)
EP (1) EP2048790B1 (ko)
JP (1) JP4992900B2 (ko)
KR (1) KR101037243B1 (ko)
CN (1) CN101449466B (ko)
WO (1) WO2008015742A1 (ko)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8363675B2 (en) * 2006-03-24 2013-01-29 Samsung Electronics Co., Ltd. Method and system for transmission of uncompressed video over wireless communication channels
US7979784B2 (en) * 2006-03-29 2011-07-12 Samsung Electronics Co., Ltd. Method and system for enhancing transmission reliability of video information over wireless channels
JP2008011460A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd ターボ復号器
US8127206B2 (en) * 2007-09-13 2012-02-28 Samsung Electronics Co., Ltd. System and method for wireless communication of uncompressed video having reed-solomon code error concealment
US7826436B2 (en) * 2007-10-01 2010-11-02 Samsung Electronics Co., Ltd. Method and system for wireless communication of data with a fragmentation pattern and low-density parity-check codes
US8205126B2 (en) * 2007-11-27 2012-06-19 Samsung Electronics Co., Ltd. System and method for wireless communication of uncompressed video using selective retransmission
JP5182563B2 (ja) * 2008-03-04 2013-04-17 富士通株式会社 復号装置、復号方法、および復号プログラム
US8665996B2 (en) * 2008-04-01 2014-03-04 Qualcomm Incorporated Efficient parallel sub-packet decoding using multiple decoders
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
DE102008040797B4 (de) 2008-07-28 2010-07-08 Secutanta Gmbh Verfahren zum Empfangen eines Datenblocks
JP5186324B2 (ja) * 2008-09-29 2013-04-17 京セラ株式会社 通信装置及び通信方法
WO2010049988A1 (ja) * 2008-10-27 2010-05-06 富士通株式会社 復号装置、受信装置、通信システム、復号方法および受信方法
JP5145208B2 (ja) * 2008-12-25 2013-02-13 京セラ株式会社 無線通信端末、復号方法及び復号器
US8347155B2 (en) * 2009-04-17 2013-01-01 Lsi Corporation Systems and methods for predicting failure of a storage medium
CN102265345B (zh) 2009-04-28 2015-11-25 安华高科技通用Ip(新加坡)公司 用于读数据处理系统中的动态定标的系统和方法
US8352841B2 (en) 2009-06-24 2013-01-08 Lsi Corporation Systems and methods for out of order Y-sample memory management
US8266505B2 (en) 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
US8442163B2 (en) * 2009-08-24 2013-05-14 Eric Morgan Dowling List-viterbi hard iterative decoder for multilevel codes
WO2011064837A1 (ja) * 2009-11-24 2011-06-03 富士通株式会社 受信機、受信方法及び受信制御プログラム
JPWO2011111234A1 (ja) * 2010-03-12 2013-06-27 富士通株式会社 受信機、受信方法及び無線通信システム
US8418019B2 (en) 2010-04-19 2013-04-09 Lsi Corporation Systems and methods for dynamic scaling in a data decoding system
US8614977B2 (en) * 2010-05-11 2013-12-24 Qualcomm Incorporated Method and apparatus for parallel de-interleaving of LTE interleaved data
US8959421B2 (en) 2010-05-21 2015-02-17 Nec Corporation Decoding device and decoding order control method
US8385014B2 (en) 2010-10-11 2013-02-26 Lsi Corporation Systems and methods for identifying potential media failure
WO2012094179A1 (en) * 2011-01-07 2012-07-12 Marvell World Trade Ltd. Low latency simd architecture for multiple iterative decoders arranged parallel
WO2012171199A1 (zh) * 2011-06-16 2012-12-20 华为技术有限公司 误块率估计方法及通信设备
US8862972B2 (en) 2011-06-29 2014-10-14 Lsi Corporation Low latency multi-detector noise cancellation
US8650451B2 (en) 2011-06-30 2014-02-11 Lsi Corporation Stochastic stream decoding of binary LDPC codes
US8595576B2 (en) 2011-06-30 2013-11-26 Lsi Corporation Systems and methods for evaluating and debugging LDPC iterative decoders
US8566666B2 (en) 2011-07-11 2013-10-22 Lsi Corporation Min-sum based non-binary LDPC decoder
US8656249B2 (en) 2011-09-07 2014-02-18 Lsi Corporation Multi-level LDPC layer decoder
US8756478B2 (en) 2011-09-07 2014-06-17 Lsi Corporation Multi-level LDPC layer decoder
JP5760920B2 (ja) 2011-09-30 2015-08-12 富士通株式会社 符号化信号の繰り返し復号法及び符号化信号の繰り返し復号装置
US8996597B2 (en) 2011-10-12 2015-03-31 Lsi Corporation Nyquist constrained digital finite impulse response filter
US8707144B2 (en) 2011-10-17 2014-04-22 Lsi Corporation LDPC decoder with targeted symbol flipping
US8788921B2 (en) 2011-10-27 2014-07-22 Lsi Corporation Detector with soft pruning
US8604960B2 (en) 2011-10-28 2013-12-10 Lsi Corporation Oversampled data processing circuit with multiple detectors
US8700981B2 (en) 2011-11-14 2014-04-15 Lsi Corporation Low latency enumeration endec
US8760991B2 (en) 2011-11-14 2014-06-24 Lsi Corporation Systems and methods for post processing gain correction
US8719686B2 (en) 2011-11-22 2014-05-06 Lsi Corporation Probability-based multi-level LDPC decoder
US8631300B2 (en) 2011-12-12 2014-01-14 Lsi Corporation Systems and methods for scalable data processing shut down
US8625221B2 (en) 2011-12-15 2014-01-07 Lsi Corporation Detector pruning control system
US8707123B2 (en) 2011-12-30 2014-04-22 Lsi Corporation Variable barrel shifter
US8819515B2 (en) 2011-12-30 2014-08-26 Lsi Corporation Mixed domain FFT-based non-binary LDPC decoder
CN104039404A (zh) * 2012-01-17 2014-09-10 索尼电脑娱乐公司 服务器、终端、信息处理方法、信息处理程序、和存储信息处理程序的计算机可读记录介质
US8751889B2 (en) 2012-01-31 2014-06-10 Lsi Corporation Systems and methods for multi-pass alternate decoding
US8850295B2 (en) 2012-02-01 2014-09-30 Lsi Corporation Symbol flipping data processor
US8775896B2 (en) 2012-02-09 2014-07-08 Lsi Corporation Non-binary LDPC decoder with low latency scheduling
US8749907B2 (en) 2012-02-14 2014-06-10 Lsi Corporation Systems and methods for adaptive decoder message scaling
US8782486B2 (en) 2012-03-05 2014-07-15 Lsi Corporation Systems and methods for multi-matrix data processing
US8731115B2 (en) 2012-03-08 2014-05-20 Lsi Corporation Systems and methods for data processing including pre-equalizer noise suppression
US8610608B2 (en) 2012-03-08 2013-12-17 Lsi Corporation Systems and methods for reduced latency loop correction
US8873182B2 (en) 2012-03-09 2014-10-28 Lsi Corporation Multi-path data processing system
US8977937B2 (en) 2012-03-16 2015-03-10 Lsi Corporation Systems and methods for compression driven variable rate decoding in a data processing system
US9141470B2 (en) * 2012-03-19 2015-09-22 Panasonic Corporation Decoding device
CN102710366B (zh) * 2012-03-21 2016-06-22 华为技术有限公司 数据译码的方法及装置
US9230596B2 (en) * 2012-03-22 2016-01-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for variable rate coding in a data processing system
US9043684B2 (en) 2012-03-22 2015-05-26 Lsi Corporation Systems and methods for variable redundancy data protection
US8775897B2 (en) * 2012-05-07 2014-07-08 Lsi Corporation Data processing system with failure recovery
US8612826B2 (en) 2012-05-17 2013-12-17 Lsi Corporation Systems and methods for non-binary LDPC encoding
US8880986B2 (en) 2012-05-30 2014-11-04 Lsi Corporation Systems and methods for improved data detection processing
US8839079B2 (en) * 2012-08-20 2014-09-16 Qualcomm Incorporated Methods and apparatuses for saving power during transport block decoding in UMTS systems
US9324372B2 (en) 2012-08-28 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for local iteration randomization in a data decoder
US9019647B2 (en) 2012-08-28 2015-04-28 Lsi Corporation Systems and methods for conditional positive feedback data decoding
US8751915B2 (en) 2012-08-28 2014-06-10 Lsi Corporation Systems and methods for selectable positive feedback data processing
US8930780B2 (en) 2012-08-28 2015-01-06 Lsi Corporation Systems and methods for non-zero syndrome based processing
US8949702B2 (en) 2012-09-14 2015-02-03 Lsi Corporation Systems and methods for detector side trapping set mitigation
US8634152B1 (en) 2012-10-15 2014-01-21 Lsi Corporation Systems and methods for throughput enhanced data detection in a data processing circuit
US9112531B2 (en) 2012-10-15 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced local iteration randomization in a data decoder
US9048870B2 (en) 2012-11-19 2015-06-02 Lsi Corporation Low density parity check decoder with flexible saturation
US8929009B2 (en) 2012-12-19 2015-01-06 Lsi Corporation Irregular low density parity check decoder with low syndrome error handling
US9130589B2 (en) 2012-12-19 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Low density parity check decoder with dynamic scaling
US8773791B1 (en) 2013-01-14 2014-07-08 Lsi Corporation Systems and methods for X-sample based noise cancellation
US9003263B2 (en) 2013-01-15 2015-04-07 Lsi Corporation Encoder and decoder generation by state-splitting of directed graph
US9009557B2 (en) 2013-01-21 2015-04-14 Lsi Corporation Systems and methods for reusing a layered decoder to yield a non-layered result
US8885276B2 (en) * 2013-02-14 2014-11-11 Lsi Corporation Systems and methods for shared layer data decoding
US8930792B2 (en) * 2013-02-14 2015-01-06 Lsi Corporation Systems and methods for distributed low density parity check decoding
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US8797668B1 (en) 2013-03-13 2014-08-05 Lsi Corporation Systems and methods for penalty based multi-variant encoding
US9048873B2 (en) 2013-03-13 2015-06-02 Lsi Corporation Systems and methods for multi-stage encoding of concatenated low density parity check codes
US9048874B2 (en) 2013-03-15 2015-06-02 Lsi Corporation Min-sum based hybrid non-binary low density parity check decoder
US9281843B2 (en) 2013-03-22 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for reduced constraint code data processing
US9048867B2 (en) 2013-05-21 2015-06-02 Lsi Corporation Shift register-based layered low density parity check decoder
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US9047882B2 (en) 2013-08-30 2015-06-02 Lsi Corporation Systems and methods for multi-level encoding and decoding
US9129651B2 (en) 2013-08-30 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with quadrature amplitude modulation
US9298720B2 (en) 2013-09-17 2016-03-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for fragmented data recovery
CN104518801A (zh) 2013-09-29 2015-04-15 Lsi公司 非二进制的分层低密度奇偶校验解码器
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
JP6201669B2 (ja) * 2013-11-15 2017-09-27 富士通株式会社 通信方法、通信装置、通信プログラム、および、通信システム
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
US9130599B2 (en) 2013-12-24 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods of converting detector output to multi-level soft information
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
JP2019149589A (ja) * 2016-07-08 2019-09-05 シャープ株式会社 基地局装置、端末装置、通信方法、および、集積回路
CN112332949B (zh) * 2016-07-15 2023-11-07 夏普株式会社 发送装置、接收装置以及通信方法
TW201811060A (zh) * 2016-08-26 2018-03-16 智慧行動傳播科技股份有限公司 電子設備及解碼程式
CN111224673B (zh) * 2018-11-26 2024-10-11 中兴通讯股份有限公司 译码方法、装置及译码器
JP6972424B2 (ja) * 2019-03-15 2021-11-24 三菱電機株式会社 復号装置および復号方法
CN111641416B (zh) * 2020-06-19 2023-04-07 重庆邮电大学 一种多归一化因子的低密度奇偶校验码译码方法
US12021620B2 (en) * 2022-09-14 2024-06-25 Qualcomm Incorporated Cyclic redundancy check design for common and private transport blocks in rate splitting transmissions

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252917B1 (en) * 1998-07-17 2001-06-26 Nortel Networks Limited Statistically multiplexed turbo code decoder
CA2344046C (en) * 1998-09-28 2008-02-05 Advanced Hardware Architectures, Inc. Turbo product code decoder
US6292918B1 (en) * 1998-11-05 2001-09-18 Qualcomm Incorporated Efficient iterative decoding
JP3910777B2 (ja) * 2000-01-14 2007-04-25 株式会社エヌ・ティ・ティ・ドコモ 復号装置
JP2002016504A (ja) 2000-06-29 2002-01-18 Nec Corp ターボ復号処理回路、ｃｄｍａ基地局及びターボ復号処理方法
US6865708B2 (en) * 2000-08-23 2005-03-08 Wang Xiao-An Hybrid early-termination methods and output selection procedure for iterative turbo decoders
KR100713331B1 (ko) * 2000-12-23 2007-05-04 삼성전자주식회사 부호분할다중접속 이동통신시스템의 반복복호 중지 장치 및 방법
US20020120902A1 (en) * 2001-02-23 2002-08-29 Alcatel Method and system for frame synchronous forward error correction
EP1364462A1 (en) 2001-02-23 2003-11-26 Koninklijke Philips Electronics N.V. Turbo decoder system comprising parallel decoders
DE10214393A1 (de) * 2001-03-27 2003-02-06 Univ Dresden Tech Verfahren zur iterativen Decodierung von verketteten Codes
JP3898574B2 (ja) * 2002-06-05 2007-03-28 富士通株式会社 ターボ復号方法及びターボ復号装置
JP2004088388A (ja) * 2002-08-27 2004-03-18 Ntt Data Corp 受信装置、受信データのデータ処理方法及びプログラム
JP2004164040A (ja) 2002-11-08 2004-06-10 Nec Fielding Ltd 決済システム、決済方法、声紋認証サーバ装置及びプログラム
JP2005203959A (ja) * 2004-01-14 2005-07-28 Nec Corp ターボ復号制御装置
JP4501566B2 (ja) * 2004-07-13 2010-07-14 富士通株式会社 無線通信装置及び移動局
US7844877B2 (en) * 2005-11-15 2010-11-30 Ramot At Tel Aviv University Ltd. Method and device for multi phase error-correction

Also Published As

Publication number Publication date
JPWO2008015742A1 (ja) 2009-12-17
EP2048790B1 (en) 2013-05-01
US20090132893A1 (en) 2009-05-21
WO2008015742A1 (fr) 2008-02-07
JP4992900B2 (ja) 2012-08-08
US8464139B2 (en) 2013-06-11
CN101449466B (zh) 2012-07-04
EP2048790A4 (en) 2011-09-21
EP2048790A1 (en) 2009-04-15
KR101037243B1 (ko) 2011-05-26
CN101449466A (zh) 2009-06-03

Similar Documents

Publication Publication Date Title
KR101037243B1 (ko) 수신 장치 및 그 복호 방법
JP4366463B2 (ja) 符号化装置及び符号化方法
US7873893B2 (en) Method and apparatus for encoding and decoding data
US6606724B1 (en) Method and apparatus for decoding of a serially concatenated block and convolutional code
JPH10154942A (ja) 誤り訂正装置
KR20010085425A (ko) 데이터 전송 방법, 데이터 전송 시스템, 송신기 및 수신기
US20230163787A1 (en) Forward error control coding
CN101753152A (zh) 一种Turbo码译码器及译码方法
EP1821415B1 (en) Hybrid decoding using multiple turbo decoders in parallel
CN116743189A (zh) 一种采用哈希函数的咬尾卷积码编码方法和译码方法
JP4138723B2 (ja) 復号処理方法および通信装置
US7346117B2 (en) Turbo decoder
KR100738250B1 (ko) Ｌｌｒ의 부호 비교를 이용한 터보 복호기의 반복복호제어장치 및 방법
KR20080088030A (ko) 직렬연접 ｌｄｐｃ 부호기, 복호기 및 이를 이용한복호방법
US6532564B1 (en) Encoder for multiplexing blocks of error protected bits with blocks of unprotected bits
US7565594B2 (en) Method and apparatus for detecting a packet error in a wireless communications system with minimum overhead using embedded error detection capability of turbo code
JP2001196943A (ja) 復号装置及び復号方法
JP3514213B2 (ja) 直接連接畳込み符号器、及び、直接連接畳込み符号化方法
KR100564015B1 (ko) 터보 복호기
KR100564016B1 (ko) 터보 복호기
JP2000295115A (ja) 復号装置
KR20150024183A (ko) 수신 시퀀스를 디코딩 하는 방법 및 장치
KR20130102820A (ko) 부호화 장치 및 복호화 장치의 동작 방법
Hegu et al. Designing & Analysis of Advanced Turbo Encoder and Decoder
KR20110096222A (ko) 터보 코드 복호기 및 이를 위한 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee