JP4366463B2 - 符号化装置及び符号化方法 - Google Patents
符号化装置及び符号化方法 Download PDFInfo
- Publication number
- JP4366463B2 JP4366463B2 JP35226199A JP35226199A JP4366463B2 JP 4366463 B2 JP4366463 B2 JP 4366463B2 JP 35226199 A JP35226199 A JP 35226199A JP 35226199 A JP35226199 A JP 35226199A JP 4366463 B2 JP4366463 B2 JP 4366463B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- code
- output
- data frame
- encoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
- H04L1/0051—Stopping criteria
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0066—Parallel concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Description
【発明の属する技術分野】
本発明は、通信システムを介して情報を伝送するために情報を多次元符号化する符号化装置及び符号化方法に関する。特に、本発明は、例えば無線通信システム等の通信システムの通信端末として実現される符号化装置及び符号化方法に関する。
【0002】
【従来の技術】
例えば、無線通信システムにおける基地局等の送信装置から、移動局等の受信端末に情報を伝送する場合、外乱等により伝送チャネルにおいて誤り(エラー)が発生することがある。受信端末は、このような誤りを検出し、訂正する必要がある。伝送される情報内で発生した誤りを検出及び訂正するために、例えばチャネル符号化の手法を用いることができる。チャネル符号化においては、誤り符号シンボル又は誤り符号ビットを伝送すべき情報に付加する。これらの冗長誤りビットは、情報とともに伝送され、受信側で復号され、これにより伝送された情報内に発生した誤りが検出され、訂正される。
【0003】
チャネル符号化を実現するために、送信装置内に設けられた符号化装置は、対応する符号化方式に応じて、情報ビットに基づいて誤り符号を生成する。受信側は、誤り符号を用いて、誤りが生じた情報ビットを検出する。誤り訂正の可否は、誤りの大きさ、発生位置、誤り符号の量等により決定される。
【0004】
このようなチャネル符号化において、マルチプル符号化法が用いられることがある。マルチプル符号化の1つとして多次元符号化の手法が知られている。さらに、多次元符号化の1つとして、並列連接再帰的組織畳み込み符号(parallel concatenated systematic recursive codes)、いわゆるターボ符号が知られている。このターボ符号については、シー・ベロウ(C.Berrou)著、1993年5月発行のProc.ICC'93「ニア・シャノン限界誤り訂正及び復号:ターボ符号(1)(Near Shannon limit error-correcting and decoding: Turbo-Codes(1)」に記載されている。
【0005】
多次元符号化された情報は、受信側において、反復復号処理により復号される。ここでは、所定の回数の反復復号処理又は繰り返しステップが実行され、これにより、ビット誤り率又はデータフレーム誤り率を所定の値に改善することができる。ターボ復号処理においては、例えば8回又は16回等の所定の回数の反復復号処理又は復号ループが実行され、これにより全体的に十分な性能が得られる。
【0006】
符号化率(code rate)が1/3の符号化装置40の構成を図3に示す。入力される情報はNビットからなる符号ブロックであり、この符号ブロックは、この符号化装置40により符号化され、3本の出力線から出力される。図3に示す従来の符号化装置40は、第1の符号器41と第2の符号器42を備える。第1の符号器41には、入力情報が何ら変更を加えられないまま供給される。一方、第2の符号器42には、後述するターボインターリーバ43においてインターリーブ処理された入力情報が供給される。
【0007】
この符号化装置40は、なんら変更を加えていない入力情報(以下、無変更の入力情報という。)を第1の出力ビット#0として出力する。
【0008】
第1の符号器41は、入力情報をそれぞれ1ビット遅延させる遅延器44,45を備える。第1の符号器41に供給された無変更の入力情報は、遅延器44に供給されて1ビット遅延され、続いて遅延器45に供給されてさらに1ビット遅延される。遅延器44及び遅延器45から出力された情報は、それぞれ加算器46にフィードバックされる。この加算器46において、無変更の入力情報と、遅延器44からの出力情報と、遅延器45からの出力情報とが加算される。この加算器46から出力された情報は、遅延器44及び加算器47に供給される。加算器47は、加算器46から出力された情報と遅延器45から出力された情報とを加算する。この加算器47から出力される情報が、この符号化装置40の第2の出力情報、すなわち出力ビット#1となる。
【0009】
この符号化装置40に入力された情報は、上述のように、ターボインターリーバ43にも供給される。ターボインターリーバ43は、入力された情報をインターリーブし、このインターリーブした情報を第2の符号器42に供給する。この情報は、遅延器48に供給されて1ビット遅延された後、遅延器49に供給されてさらに1ビット遅延される。遅延器48及び遅延器49から出力された情報は、加算器50に供給される。加算器50は、ターボインターリーバ43から供給された情報に、これら遅延器48から出力された情報と、遅延器49から出力された情報を加算する。加算器50から出力された情報は、遅延器48及び加算器51に供給される。加算器51は、加算器50から供給された情報と遅延器49から供給された情報とを加算する。この加算器51から出力される情報は、この符号化装置40における第3の出力情報、すなわち出力ビット#2となる。
【0010】
上述した3つの出力ビット#0,#1,#2は、さらに所定の処理が施された後、所定の伝送チャネルを介して受信装置に伝送される。受信装置は、例えば図4に示すようなターボ復号装置60を備え、このターボ復号装置60は、受信装置が受信した信号にターボ復号処理を施す。図4に示すターボ復号装置60には、図3に示す符号化装置40から出力される3つの出力信号#0,#1,#2に対応する3つの入力情報が供給される。
【0011】
図3に示す符号化装置40の第1の出力ビット#0は、無変更の入力情報に基づくものであり、この情報ビットは、ターボ復号装置60内に設けられている第1の復号器61に供給される。第1符号の受信パリティビットは、図3に示す符号化装置40の第2の出力ビット#1に対応する軟判定用のパリティ情報であり、このパリティビットも第1の復号器61に供給される。第2符号の受信パリティビットは、図3に示す符号化装置40の第3の出力ビット#2に対応する軟判定用のパリティ情報であり、このパリティビットは、第2の復号器62に供給される。
【0012】
このように、図3に示す符号化装置の第2の出力ビット#1と第3の出力ビット#2は、パリティビット、すなわち誤り符号ビットであり、これらは、無変更の情報、すなわち出力ビット#1とともに伝送され、誤り符号として機能し、受信側は、これらの誤り符号を用いて伝送されてきた情報、すなわち第1の出力ビット#0に対応する情報における誤りを検出し、訂正する。
【0013】
第1の復号器61は、第1符号の受信パリティビット及び受信情報ビットが供給され、これらに基づいて復号軟判定値を生成し、デインターリーバ63に供給する。デインターリーバ63は、この復号軟判定値をデインターリーブし、デインターリーブした復号軟判定値を第2の復号器62に供給する。
【0014】
受信情報ビットは、インターリーバ64にも供給される。インターリーバ64は、受信情報ビットをインターリーブし、インターリーブした情報を第2の復号器62に供給する。また、第2符号の受信パリティビットもこの第2の復号器62に供給される。
【0015】
第2の復号器62は、上述のように、3つの入力ビットを復号する。第2の復号器62の出力信号は、軟判定値であり、デインターリーバ66にフィードバックされる。デインターリーバ66は、この軟判定値をデインターリーブして第1の復号器61にフィードバックする。
【0016】
図4に示すターボ復号装置60において、デインターリーバ66が繰り返す処理の回数は、例えば8回又は16回等のように固定されており、これによりビット誤り率又はデータフレーム誤り率に関する十分な性能が得られる。すなわち、各繰り返しステップにおいて、第2の復号器62は、第1の復号器61及びデインターリーバ63の軟判定尤度値を向上させる。各繰り返しステップにおいて、軟判定尤度値は、変化及び向上し、これによりビット誤り率及びデータフレーム誤り率が改善される。
【0017】
【発明が解決しようとする課題】
上述のようなターボ復号器60ににおいては、所定回数の反復復号処理が行われた後、第2の復号器62から出力される軟判定値は、デインターリーバ65に供給される。デインターリーバ65は、この軟判定値をデインターリーブした後、デインターリーブした軟判定値を硬判定器67に供給する。硬判定器67は、軟判定値を硬判定値、例えば「0」又は「1」のビット情報に変換して出力する。このようなターボ復号装置60では、常に相当数の繰り返し処理が必要であるため、計算の負荷が高く、電力の消費量が大きい。また、各繰り返しループに一定の処理時間が必要なため、処理による遅延も大きい。
【0018】
そこで、欧州特許公開公報EP0755122A2には、多次元復号において、反復復号処理に関する最適な回数を決定する手法が開示されている。この手法においては、反復復号処理を行うたびに第2の復号器から出力される軟判定値が直前の処理における軟判定値と比較される。2つの連続する反復復号処理の結果得られた2つの軟判定値に変化がない場合、反復復号処理は停止される。しかしながら、この手法では、伝送された情報ビットに誤りが多い場合、誤りの検出及び訂正の精度が低くなる。また、上述のように、2つの連続する反復復号処理の結果得られる軟判定尤度値が同じになるまで、処理を繰り返す必要があるため、実際に必要な処理よりも常に1回多く処理を行う必要がある。
【0019】
そこで、本発明は、反復復号処理を有効かつ効率的に行うことを可能にした、情報を多次元符号化する符号化装置及び符号化方法を提供することを目的とする。
【0022】
【課題を解決するための手段】
上記目的を解決するために、本発明に係る符号化装置は、入力データに対するチェックサム符号を生成するチェックサム符号生成手段と、上記入力データ及び上記チェックサム符号生成手段が生成したチェックサム符号に基づいてデータフレームを生成するデータフレーム生成手段と、上記データフレームを多次元符号化する多次元符号化手段とを備え、上記チェックサム符号生成手段は、巡回冗長チェックサム符号を生成する。
【0023】
また、本発明に係る符号化方法は、入力データに対するチェックサム符号を生成するチェックサム符号生成ステップと、上記入力データ及び上記チェックサム符号生成ステップにて生成したチェックサム符号に基づいてデータフレームを生成するデータフレーム生成ステップと、上記データフレームを多次元符号化する多次元符号化ステップとを有し、上記チェックサム符号生成ステップにおいて、巡回冗長チェックサム符号を生成する。
【0031】
本発明に係る符号化装置及び符号化方法によれば、多次元符号化された情報に対する反復復号処理を最適化し、効率を向上させることが可能な多次元符号化を実現することができる。特に、本発明に係る符号化装置は、好ましくは、チェックサム符号生成手段を備え、さらにこのチェックサム符号は好ましくは巡回冗長チェックサム符号である。元の入力ビットと、入力ビットに基づいて生成された巡回冗長チェックサム符号ビットを用いて、新たなデータフレームを構成する。これによりデータ量が若干増加するが、この増加分は極僅かであり、受信側は、この巡回冗長チェックサム符号を用いて電力消費量及び計算の複雑性を大幅に削減することができる。
【0032】
【発明の実施の形態】
以下、本発明に係る符号化装置及び符号化方法について図面を参照して詳細に説明する。
【0033】
図1は、本発明を適用した符号化装置10の構成を示すブロック図である。この符号化装置10は、所定のシリアルデータが入力されるデータ入力部11と、データ入力部11に入力されたデータに基づいてチェックサム符号を生成するチェックサム生成器12と、データ入力部11に入力されたデータ及びチェックサム生成器が生成したチェックサム符号にもとづいてデータフレームを生成するフレームフォーマッタ13と、フレームフォーマッタ13が生成したデータフレームをターボ符号化するターボ符号器14とを備える。
【0034】
データ入力部11は、連続して供給されるシリアルデータから例えばN個のデータd0,d1,・・・dN-1からなるデータフレームを受信し、このデータフレームをチェックサム生成器12及びフレームフォーマッタ13に供給する。チェックサム生成器12は、入力されたデータフレームのビットに基づいて例えば巡回冗長チェックサム符号等のチェックサム符号を生成する。例えば、この実施例において、データフレームが1024ビットである場合、チェックサム生成器12は、Mを16としてC0,・・・,CM-1からなる16チェックサム符号ビットを生成し、このチェックサム符号ビットをフレームフォーマッタ13に供給する。
【0035】
フレームフォーマッタ13は、データ入力部12から受信したデータフレームとチェックサム生成器12から受信したチェックサム符号に基づいて、元の情報に基づくデータビットとチェックサム生成器12が生成したチェックサム符号とを含む新たなデータフレームを生成する。この具体例においては、新たなデータフレームは、1024+16、すなわち1040ビットから構成される。ここで、元のデータフレームサイズに対して付加されたビットの割合は、16/1040、すなわち約1.5%となり、この値は非常に小さいものである。フレームフォーマッタ13は、以上のようにして生成した新たなデータフレームをターボ符号器14に供給する。この具体例において、ターボ符号器14は、情報伝送のための多次元符号化を行う符号器の一例に過ぎない。
【0036】
図2は、本実施の形態における復号装置20のブロック図である。例えば復調器から出力された、軟判定値形式の入力情報ビットは、デマルチプレクサ21で3つの異なる出力ビットにデマルチプレクスされ、これにより軟データビットと軟パリティビットが分離される。この異なる3つの出力ビットは、例えば図1に示す符号化装置10等の対応する送信機のターボ符号化装置によって生成された3つの出力信号にそれぞれ対応する。第1の出力信号は、変更が加えられていない受信情報ビットであり、この受信情報ビットは、一旦、バッファ22に格納される。デマルチプレクサ21から出力される第2の出力信号は、第1符号の受信パリティビットであり、このパリティビットは、一旦、バッファ23に格納される。デマルチプレクサ21から出力される第3の出力信号は、第2符号の受信パリティビットであり、このパリティビットは、一旦、バッファ24に格納される。バッファ22,23,24から出力される3つの信号は、多次元符号化された情報をインターリーブ復号する復号器、すなわちターボ復号器25に供給される。
【0037】
この実施例におけるターボ復号器25は、後に詳細に説明するが、入力された各データフレームに対して1回目の反復復号処理を実行した後は、繰り返しステップを実行させるための制御信号によるトリガを待って反復復号処理を繰り返す。換言すれば、ターボ復号器25は、各データフレームに対する1回目の反復復号処理以外については、制御信号によるトリガがない限り反復復号処理を繰り返さない。
【0038】
本実施の形態における復号装置20は、さらに、各反復復号処理により復号された情報を検査し、その検査による結果に基づいて、例えばターボ復号器25等の復号器を制御し、さらなる反復復号処理を実行させる検査回路を備える。この図2に示す実施例においては、復号された情報を検査する検査回路は、巡回冗長チェックサム符号検査器29であり、巡回冗長チェックサム符号検査器29は、各データフレームに含まれているチェックサム符号ビットc0,c1,・・・,cM-1に基づいて、転送データd0,d1,・・・,dN-1の誤りを検出する。
【0039】
巡回冗長チェックサム符号検査器29の前段には、硬判定器26と、データバッファ27が設けられている。硬判定器26は、ターボ復号器25から出力された軟判定値を硬判定値、例えば0又は1のビット情報に変換し、この硬判定値をデータバッファ27に供給する。データバッファ27は、この情報を一旦バッファリングし、この情報をデータフレーム単位で巡回冗長チェックサム符号検査器29に供給する。巡回冗長チェックサム符号検査器29は、巡回冗長検査により情報の誤りを検出する。巡回冗長チェックサム符号検査器29は、伝送データd0,d1,・・・,dN-1の誤りを検出したときには、制御信号を生成して、この制御信号をターボ復号器25にフィードバックする。ターボ復号器25内には、トリガ回路又は制御回路が設けられており、このトリガ回路又は制御回路は、巡回冗長チェックサム符号検査器29から出力された制御信号に応じて、ターボ復号器25本体を制御し、さらなる反復復号処理を実行させる。ターボ復号器25は、反復復号処理を実行するたびに軟判定値を出力し、出力された軟判定値は、硬判定器26において硬判定値に変換された後、データバッファ27に格納される。すなわち、このようにして、データバッファ27には、元の伝送情報を推定して得られた情報と、巡回冗長検査符号とが格納される。
【0040】
さらに、ターボ復号器25は、各反復ループの完了を示す信号を反復カウンタ28に供給し、この信号に基づいて反復カウンタ28は、反復復号処理が行われた回数を計数、すなわちカウントする。反復カウンタ28は、ターボ復号器25による反復復号処理が行われる度にカウント値を1インクリメントし、新たなデータフレームが受信され、処理されたデータフレームが出力されたときに、カウント値をリセットする。処理されたデータフレームが出力される場合とは、巡回冗長チェックサム符号検査器29が肯定的な判定を行った場合、あるいはターボ復号器25による反復復号処理が所定の回数繰り返された場合のいずれかである。反復カウンタ28のカウント値が所定の最大繰り返し回数、例えば8又は16回に到達すると、反復カウンタ28は、これを示す制御信号又はトリガ信号をデータ抽出器30に供給する。データ抽出器30は、この制御信号又はトリガ信号を受信すると、CRC検査器29による検査が終了したデータフレームからデータフレームに付加されている巡回冗長チェックビットを取り除いてデータを抽出し、抽出したデータを出力する。巡回冗長検査の結果得られた巡回冗長検査状態を示す追加的信号に基づいて、次の処理ステージにおいて、誤りを含むデータフレームをどのように扱うかを判断することができる。
【0041】
エラー検査巡回冗長検査符号に代えて、誤り訂正符号を用いてもよい。この場合、本発明を適用した符号化装置は、例えばビット誤りを検出し訂正するBCH符号やシンボル誤りを検出し訂正するRS(リード・ソロモン)符号等の誤り訂正符号を生成し、送信すべきデータにこの訂正符号を付加する。一方、復号装置においては、例えば図2に示す巡回冗長検査器29に代えて、使用されている誤り訂正符号方式に対応する誤り検出/訂正器を設ける。このような構成により、ターボ復号器25が反復復号処理を最大回数行っても全ての誤りを訂正できないような場合にも、ビットエラーを訂正することができる。
【0042】
上述のように、本発明を適用して情報を多次元符号化することにより、多次元符号情報に対する反復復号処理を非常に単純な構成で実現することができる。さらに、反復復号処理の最大反復回数に比べて、実際に必要な反復復号処理回数は少なく、したがって処理遅延の平均値を下げることができる。すなわち、本発明を適用した符号化装置は、単純で低コストの構造を提供する。本発明においては、必要なオーバーヘッドは、巡回冗長チェックサム符号のみでよく、このオーバーヘッドは非常に小さい。復号装置におけるターボ復号器25による反復復号処理の必要回数に応じて、計算の複雑性を低下させることができる。交換された付帯的な情報を観察する他の手法に比べて、本発明によれば信頼性の高いデータフレーム訂正を行うことがでる。また、本発明によれば、復号装置において、反復復号処理は、常に必要な回数だけ行われ、不必要な反復復号処理を行う必要がない。
【0043】
【発明の効果】
以上のように、本発明に係る符号化装置及び符号化方法によれば、入力データに対するチェックサム符号を生成し、入力データ及び生成したチェックサム符号に基づいてデータフレームを生成し、データフレームを多次元符号化する。これにより、このようにして多次元符号化された情報に対しては、反復復号処理を常に必要な回数だけ行い、復号処理の信頼度を低下させることなく処理量及び処理遅延を軽減することができる。
【図面の簡単な説明】
【図1】本発明を適用した符号化装置の構成を示すブロック図である。
【図2】 本実施の形態における復号装置の構成を示すブロック図である。
【図3】従来の符号化装置の構成を示すブロック図である。
【図4】従来のターボ復号装置の構成を示すブロック図である。
【符号の説明】
5 デマルチプレクサ、6 バッファ、7 バッファ、8 バッファ、9 ターボ復号器、10 硬判定器、11データバッファ、12 反復カウンタ、13CRC検査器、14 データ抽出器
Claims (2)
- 入力データに対するチェックサム符号を生成するチェックサム符号生成手段と、
上記入力データ及び上記チェックサム符号生成手段が生成したチェックサム符号に基づいてデータフレームを生成するデータフレーム生成手段と、
上記データフレームを多次元符号化する多次元符号化手段とを備え、
上記チェックサム符号生成手段は、巡回冗長チェックサム符号を生成する符号化装置。 - 入力データに対するチェックサム符号を生成するチェックサム符号生成ステップと、
上記入力データ及び上記チェックサム符号生成ステップにて生成したチェックサム符号に基づいてデータフレームを生成するデータフレーム生成ステップと、
上記データフレームを多次元符号化する多次元符号化ステップとを有し、
上記チェックサム符号生成ステップにおいて、巡回冗長チェックサム符号を生成する符号化方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP98123611.0 | 1998-12-10 | ||
EP98123611A EP1009098A1 (en) | 1998-12-10 | 1998-12-10 | Error correction using a turbo code and a CRC |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000183758A JP2000183758A (ja) | 2000-06-30 |
JP4366463B2 true JP4366463B2 (ja) | 2009-11-18 |
Family
ID=8233122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35226199A Expired - Lifetime JP4366463B2 (ja) | 1998-12-10 | 1999-12-10 | 符号化装置及び符号化方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6557139B2 (ja) |
EP (1) | EP1009098A1 (ja) |
JP (1) | JP4366463B2 (ja) |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3239870B2 (ja) | 1998-12-28 | 2001-12-17 | 日本電気株式会社 | データ誤り訂正システム |
EP1530336B1 (en) | 1999-01-08 | 2009-06-10 | Sony Deutschland GmbH | Synchronization preamble structure for OFDM system |
JP3932091B2 (ja) | 1999-03-01 | 2007-06-20 | 富士通株式会社 | ターボ復号装置 |
JP3535427B2 (ja) * | 1999-11-25 | 2004-06-07 | 松下電器産業株式会社 | 無線通信装置 |
AU4710501A (en) | 1999-12-03 | 2001-06-18 | Broadcom Corporation | Interspersed training for turbo coded modulation |
US7499507B2 (en) | 1999-12-03 | 2009-03-03 | Broadcom Corporation | Synchronization module using a Viterbi slicer for a turbo decoder |
WO2001065700A1 (en) * | 2000-03-02 | 2001-09-07 | Kawasaki Steel Corporation | Decoder |
US7080307B2 (en) | 2000-03-02 | 2006-07-18 | Kawasaki Steel Corporation | Error correction decoder with correction of lowest soft decisions |
US6516437B1 (en) * | 2000-03-07 | 2003-02-04 | General Electric Company | Turbo decoder control for use with a programmable interleaver, variable block length, and multiple code rates |
GB2366159B (en) * | 2000-08-10 | 2003-10-08 | Mitel Corp | Combination reed-solomon and turbo coding |
US6865708B2 (en) * | 2000-08-23 | 2005-03-08 | Wang Xiao-An | Hybrid early-termination methods and output selection procedure for iterative turbo decoders |
US7421044B2 (en) | 2000-09-05 | 2008-09-02 | Broadcom Corporation | Quasi error free (QEF) communication using turbo codes |
US7242726B2 (en) | 2000-09-12 | 2007-07-10 | Broadcom Corporation | Parallel concatenated code with soft-in soft-out interactive turbo decoder |
US6604220B1 (en) | 2000-09-28 | 2003-08-05 | Western Digital Technologies, Inc. | Disk drive comprising a multiple-input sequence detector selectively biased by bits of a decoded ECC codedword |
JP2002111512A (ja) * | 2000-09-29 | 2002-04-12 | Sony Corp | 復号装置及び方法、並びにデータ受信装置及び方法 |
KR20020031721A (ko) * | 2000-10-23 | 2002-05-03 | 이계철 | 채널정보를 이용한 터보코드 복호화 장치 및 그 방법 |
US6518892B2 (en) | 2000-11-06 | 2003-02-11 | Broadcom Corporation | Stopping criteria for iterative decoding |
KR100369561B1 (ko) * | 2000-11-08 | 2003-01-29 | 학교법인 한국정보통신학원 | 터보 코드용 인코더 및 디코더 |
US6956912B2 (en) * | 2000-11-14 | 2005-10-18 | David Bass | Turbo decoder with circular redundancy code signature comparison |
US7533320B2 (en) | 2000-11-14 | 2009-05-12 | Interdigital Technology Corporation | Wireless transmit/receive unit having a turbo decoder with circular redundancy code signature comparison and method |
KR100818441B1 (ko) * | 2000-11-14 | 2008-04-03 | 인터디지탈 테크날러지 코포레이션 | 순환 리던던시 코드 서명 비교를 구비한 터보 디코더 |
JP4555454B2 (ja) * | 2000-11-21 | 2010-09-29 | 富士通株式会社 | データ再生装置 |
JP3683497B2 (ja) | 2000-11-30 | 2005-08-17 | 松下電器産業株式会社 | 復号装置および復号方法 |
JP2002190745A (ja) * | 2000-12-22 | 2002-07-05 | Nec Corp | 繰り返し回数更新装置及び方法 |
FR2819672B1 (fr) | 2001-01-18 | 2003-04-04 | Canon Kk | Procede et dispositif d'emission et de reception d'images numeriques utilisant un marqueur d'image pour le decodage |
JP3540224B2 (ja) * | 2001-03-06 | 2004-07-07 | シャープ株式会社 | ターボ復号器とターボ復号方法及びその方法を記憶した記憶媒体 |
JP3512176B2 (ja) | 2001-05-15 | 2004-03-29 | 松下電器産業株式会社 | ターボ復号装置およびターボ復号における復号の繰返し回数の制御方法 |
JP2003006993A (ja) | 2001-06-25 | 2003-01-10 | Fujitsu Ltd | データ再生装置及びデータ記録再生装置 |
ES2294010T3 (es) * | 2001-07-04 | 2008-04-01 | Telefonaktiebolaget Lm Ericsson (Publ) | Metodo de iteracion para obtener una señal de recepcion final con calidad mejorada. |
JP3730885B2 (ja) * | 2001-07-06 | 2006-01-05 | 株式会社日立製作所 | 誤り訂正ターボ符号の復号器 |
FR2827444B1 (fr) * | 2001-07-13 | 2004-03-05 | France Telecom | Recepteur radiotelephonique de type umts |
US20030023920A1 (en) * | 2001-07-26 | 2003-01-30 | Gibong Jeong | Method and apparatus for reducing the average number of iterations in iterative decoding |
KR100449578B1 (ko) * | 2001-09-14 | 2004-09-21 | 한국전자통신연구원 | 3차원 이상의 블럭터보 부호에 대한 반복 복호 방법 |
US8977284B2 (en) | 2001-10-04 | 2015-03-10 | Traxcell Technologies, LLC | Machine for providing a dynamic data base of geographic location information for a plurality of wireless devices and process for making same |
JP3633556B2 (ja) * | 2001-12-27 | 2005-03-30 | 日本電気株式会社 | ターボ復号回路およびその制御方法 |
JP2003203435A (ja) * | 2002-01-09 | 2003-07-18 | Fujitsu Ltd | データ再生装置 |
KR100444571B1 (ko) | 2002-01-11 | 2004-08-16 | 삼성전자주식회사 | 터보디코더와 알에스디코더가 연접된 디코딩장치 및 그의디코딩방법 |
JP2003223764A (ja) | 2002-01-24 | 2003-08-08 | Fujitsu Ltd | データ再生装置 |
JP3440092B1 (ja) * | 2002-03-29 | 2003-08-25 | 松下電器産業株式会社 | 誤り訂正復号装置および誤り訂正復号方法 |
US7386779B2 (en) * | 2002-05-31 | 2008-06-10 | Lucent Technologies | Systems and methods for correcting errors in a received frame |
US7093180B2 (en) * | 2002-06-28 | 2006-08-15 | Interdigital Technology Corporation | Fast H-ARQ acknowledgement generation method using a stopping rule for turbo decoding |
KR20040046649A (ko) * | 2002-11-28 | 2004-06-05 | 삼성전자주식회사 | 에러 정정을 위한 부호화 장치 및 방법과 복호화 장치 및방법 |
US8014651B2 (en) * | 2003-06-26 | 2011-09-06 | International Business Machines Corporation | MPEG-2 decoder, method and buffer scheme for providing enhanced trick mode playback of a video stream |
US7643637B2 (en) * | 2004-02-10 | 2010-01-05 | Microsoft Corporation | Efficient code constructions via cryptographic assumptions |
US7266756B2 (en) * | 2004-06-25 | 2007-09-04 | Via Telecom Co., Ltd. | Read enable generator for a turbo decoder deinterleaved symbol memory |
JP2006041960A (ja) * | 2004-07-28 | 2006-02-09 | Nec Corp | ターボ復号装置及びターボ復号方法並びにプログラム |
JP2006115145A (ja) * | 2004-10-14 | 2006-04-27 | Nec Electronics Corp | 復号装置及び復号方法 |
WO2006128164A2 (en) * | 2005-05-27 | 2006-11-30 | Aquantia Corporation | Method and apparatus for extending decoding time in an iterative decoder using input codeword pipelining |
US20070071139A1 (en) * | 2005-09-23 | 2007-03-29 | Guner Arslan | Channel decoding using hard and soft decisions |
CN1988431B (zh) * | 2005-12-21 | 2010-12-08 | 美国博通公司 | 信号处理的方法及系统 |
JP4572933B2 (ja) * | 2007-12-14 | 2010-11-04 | 富士通株式会社 | 受信装置及び再送制御方法 |
JP4863519B2 (ja) | 2008-02-14 | 2012-01-25 | シャープ株式会社 | 復号化装置、復号化方法、復号化プログラム、受信装置、及び通信システム |
US20100084472A1 (en) * | 2008-10-02 | 2010-04-08 | Silverbrook Research Pty Ltd | Method of distinguishing first coding pattern from second coding pattern |
US8522119B2 (en) * | 2011-12-07 | 2013-08-27 | Xilinx, Inc. | Reduction in decoder loop iterations |
US8938663B2 (en) * | 2012-01-24 | 2015-01-20 | Broadcom Corporation | Modem architecture for joint source channel decoding |
US9037942B2 (en) | 2012-01-24 | 2015-05-19 | Broadcom Corporation | Modified joint source channel decoder |
US9053698B2 (en) | 2012-01-24 | 2015-06-09 | Broadcom Corporation | Jitter buffer enhanced joint source channel decoding |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5812603A (en) * | 1996-08-22 | 1998-09-22 | Lsi Logic Corporation | Digital receiver using a concatenated decoder with error and erasure correction |
US6105158A (en) * | 1998-04-03 | 2000-08-15 | Lucent Technologies, Inc. | Screening for undetected errors in data transmission systems |
US6292918B1 (en) * | 1998-11-05 | 2001-09-18 | Qualcomm Incorporated | Efficient iterative decoding |
US6233709B1 (en) * | 1998-12-07 | 2001-05-15 | Nokia Mobile Phones Ltd. | Dynamic iterative decoding for balancing quality of service parameters |
-
1998
- 1998-12-10 EP EP98123611A patent/EP1009098A1/en not_active Withdrawn
-
1999
- 1999-12-08 US US09/456,376 patent/US6557139B2/en not_active Expired - Lifetime
- 1999-12-10 JP JP35226199A patent/JP4366463B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1009098A1 (en) | 2000-06-14 |
US6557139B2 (en) | 2003-04-29 |
US20030033571A1 (en) | 2003-02-13 |
JP2000183758A (ja) | 2000-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4366463B2 (ja) | 符号化装置及び符号化方法 | |
EP1147610B1 (en) | An iterative decoder and an iterative decoding method for a communication system | |
JP3610329B2 (ja) | 大最小距離を用いたターボ符号化方法及びそれを実現するシステム | |
US6292918B1 (en) | Efficient iterative decoding | |
US6848069B1 (en) | Iterative decoding process | |
US7418644B2 (en) | System for error correction coding and decoding | |
JP3310185B2 (ja) | 誤り訂正装置 | |
WO2008015742A1 (fr) | Appareil récepteur et son procédé de décodage | |
US11201695B2 (en) | Forward error correction with compression coding | |
CA2661264C (en) | Method of correcting message errors using cyclic redundancy checks | |
JP3545623B2 (ja) | 復号方法 | |
US7346117B2 (en) | Turbo decoder | |
EP3605851A1 (en) | Iterative decoding using re-encoding between decoding stages | |
US7395492B2 (en) | Method and apparatus for detecting a packet error in a wireless communications system with minimum overhead using tail bits in turbo code | |
Fupeng et al. | BCH encoder and decoder design for the digital television terrestrial broadcasting system standard of China | |
JP2017158015A (ja) | 通信システム、通信システムの制御方法、送信装置および受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090702 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4366463 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |