KR20090013384A - 적층 패키지 및 그 제조 방법 - Google Patents

적층 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20090013384A
KR20090013384A KR1020070077454A KR20070077454A KR20090013384A KR 20090013384 A KR20090013384 A KR 20090013384A KR 1020070077454 A KR1020070077454 A KR 1020070077454A KR 20070077454 A KR20070077454 A KR 20070077454A KR 20090013384 A KR20090013384 A KR 20090013384A
Authority
KR
South Korea
Prior art keywords
lead
package
bent portion
package body
bent
Prior art date
Application number
KR1020070077454A
Other languages
English (en)
Inventor
전인수
최진아
김민성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070077454A priority Critical patent/KR20090013384A/ko
Publication of KR20090013384A publication Critical patent/KR20090013384A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

적층 패키지 및 그 제조 방법에 대하여 개시한다. 본 발명에 따른 적층 패키지는 제1 반도체 칩을 밀봉하는 제1 패키지 몸체 및 제1 패키지 몸체 내부에서 외부로 돌출되는 제1 리드를 포함하는 제1 리드프레임 패키지, 제1 리드프레임 패키지의 상단부에 적층되며 제2 반도체 칩을 밀봉하는 제2 패키지 몸체 및 제2 패키지 몸체 내부에서 외부로 돌출되는 제2 리드를 포함하는 제2 리드프레임 패키지를 포함하며, 제1 리드프레임 패키지의 제1 리드는 제1 패키지 몸체에서 바깥 방향으로 소정 길이 돌출된 후 하향으로 절곡되는 1차 절곡부를 포함하며, 제2 리드프레임 패키지의 제2 리드는, 제2 패키지 몸체에서 바깥쪽 수평 방향으로 소정 길이 돌출된 후 하향으로 절곡되는 상부 절곡부 및 하향으로 소정 길이 연장된 후 상부 절곡부의 절곡 방향과 반대 방향으로 절곡되는 하부 절곡부를 포함하며, 하부 절곡부가 제1 패키지 몸체를 가이드한다. 이를 통하여 미스얼라인 발생을 방지하고 리드 간의 접합이 용이한 반도체 소자의 적층 패키지를 제조할 수 있다.
적층 패키지, 리드프레임 패키지, 솔더

Description

적층 패키지 및 그 제조 방법{Stacked package and method for forming it}
본 발명은 적층 패키지 및 그 제조 방법에 관한 것으로, 보다 구체적으로는 패키지간의 정렬 불량 및 접촉 분량을 방지할 수 있는 적층 패키지 및 그 제조 방법에 관한 것이다.
최근 반도체 산업의 발전과 사용자의 요구에 따라 전자기기는 더욱 더 소형화 및 경량화 되고 있으며 이에 따라 전자기기의 핵심 부품인 반도체 소자 또한 소형화 및 경량화가 요구되고 있다. 이에 따라 복수의 반도체 소자를 하나의 제품으로 구성하는 기술이 개발되고 있다. 복수의 반도체 소자를 하나의 제품으로 구성하기 위하여, 패키지(package) 상태의 반도체 소자를 반복적으로 적층하거나 웨이퍼 상태의 반도체 소자를 반복적으로 적층하는 방법이 사용되고 있다.
웨이퍼 상태의 반도체 소자를 적층하는 방법은 크기를 작게할 수 있는 장점이 있으나, 웨이퍼(wafer) 칩(chip)이 노출된 상태에서 공정이 진행되므로 공정이 복잡해지고 불량의 발생이 많다. 패키지 상태의 반도체 소자를 적층하는 방법은 패키지에 의하여 개별 웨이퍼 칩이 보호가 되므로 상대적으로 불량이 적게 발생하여 많이 활용되고 있다.
도 1은 종래 기술에 의한 패키지 상태의 반도체 소자를 적층한 적층 패키지를 개략적으로 나타난 단면도이다.
도 1을 참조하면, 하부 리드프레임(lead frame) 패키지(10) 위에 상부 리드프레임 패키지(20)가 적층되어 있다. 하부 리드프레임 패키지(10)는 반도체 칩(미도시)을 밀봉하는 하부 패키지 몸체(11) 및 하부 패키지 몸체(11) 내부에서 외부로 돌출되는 하부 리드(12)를 포함한다. 상부 리드프레임 패키지(20)도 반도체 칩(미도시)을 밀봉하는 상부 패키지 몸체(21) 및 상부 패키지 몸체(21) 내부에서 외부로 돌출되는 상부 리드(22)를 포함한다. 패키지 상태로 하부 리드프레임 패키지(10)와 상부 리드프레임 패키지(20)를 적층을 한 후, 전기적 연결을 하기 위해서는 각각의 하부 리드(12) 및 상부 리드(22)를 접합한다. 접합을 위해서는 상부 리드(22)의 외부 돌출 부분에 절곡부(23)가 있으며, 상부 리드(22)와 하부 리드(12)가 접촉하는 부분(A)에서 솔더를 통하여 접합한다. 또한 상부 리드프레임 패키지(20)와 하부 리드프레임 패키지(10) 사이에 접착층(미도시)을 사용할 수도 있다.
이때 하부 리드프레임 패키지(10)와 상부 리드프레임 패키지(20) 사이에 미스얼라인(misalign)이 발생하는 경우, 접합부(A)는 제대로 접촉되지 못하고, 상부 리드(22)와 하부 리드(12) 사이에 간격이 발생할 수 있다. 또한 상부 리드(22)의 길이가 충분히 확보되지 못하는 경우에도, 접합이 불안정하게 될 수 있다. 따라서 상부 리드프레임 패키지(20)와 하부 리드프레임 패키지(10) 사이의 접합에 불량이 발생할 가능성이 높다. 특히, 상부 리드프레임 패키지(20)와 하부 리드프레임 패키지(10) 사이에 미스얼라인(misalign)이 심하게 발생할 경우, 상부 리드(22)가 하부 리드(12)가 아닌 하부 패키지 몸체(11)의 상단 경사부에 접촉하게 되어, 접합 불량 또는 패키지간의 박리(delamination)가 발생할 수도 있다.
본 발명의 기술적 과제는 상기한 종래의 문제점을 해결하기 위한 것으로, 적층되는 패키지 사이에 미스얼라인 발생을 방지하고 리드 간의 접합이 용이한 반도체 소자의 적층 패키지를 제공하는 것이다.
또한 본 발명의 다른 기술적 과제는 상기 반도체 소자의 적층 패키지를 제공하는데 적합한 반도체 소자의 적층 패키지 제조 방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 반도체 소자의 적층 패키지를 제공한다.
본 발명에 따른 반도체 소자의 적층 패키지는 제1 반도체 칩을 밀봉하는 제1 패키지 몸체 및 상기 제1 패키지 몸체 내부에서 외부로 돌출되는 제1 리드를 포함하는 제1 리드프레임 패키지, 및 상기 제1 리드프레임 패키지의 상단부에 적층되며 제2 반도체 칩을 밀봉하는 제2 패키지 몸체 및 상기 제2 패키지 몸체 내부에서 외부로 돌출되는 제2 리드를 포함하는 제2 리드프레임 패키지를 포함하고, 상기 제1 리드프레임 패키지의 상기 제1 리드는 상기 제1 패키지 몸체에서 바깥 방향으로 소정 길이 돌출된 후 하향으로 절곡되는 1차 절곡부를 포함하며, 상기 제2 리드프레임 패키지의 상기 제2 리드는 상기 제2 패키지 몸체에서 바깥쪽 수평 방향으로 소정 길이 돌출된 후 하향으로 절곡되는 상부 절곡부 및 하향으로 소정 길이 연장된 후 상기 상부 절곡부의 절곡 방향과 반대 방향으로 절곡되는 하부 절곡부를 포함하 며, 상기 하부 절곡부가 상기 제1 패키지 몸체를 가이드한다.
상기 제2 리드의 상부 절곡부는, 절곡되는 각도가 90도 이상인 것이 바람직하다. 또한 상기 제2 리드는 상기 제1 리드의 제1 패키지 몸체에서 돌출되는 부분과 1차 절곡부 사이에 접촉하는 것이 바람직하다. 그리고 상기 제2 리드는 상기 제2 패키지 몸체의 바깥쪽 수평방향에 대하여 소정 각도를 가지며 하향하도록 하부 절곡부에서 절곡되는 것이 바람직하다.
바람직하게는 상기 제1 리드프레임 패키지의 제1 리드의 외부로 돌출된 부분은 갈매기 날개 형태(gull wing type) 또는 J 형태(J type)일 수 있다. 더욱 바람직하게는 상기 제2 리드와 상기 제1 리드는 상기 접촉하는 부분에서 솔더를 통해 접합할 수 있다.
또한 상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 반도체 소자의 적층 패키지 제조 방법을 제공한다.
본 발명에 의한 반도체 소자의 적층 패키지 제조 방법은 제1 반도체 칩을 밀봉하는 제1 패키지 몸체, 및 상기 제1 패키지 몸체 내부에서 외부로 돌출되는 제1 리드를 포함하는 제1 리드프레임 패키지를 준비하는 단계, 제2 반도체 칩을 밀봉하는 제2 패키지 몸체, 및 상기 제2 패키지 몸체 내부에서 외부로 돌출되는 제2 리드를 포함하는 제2 리드프레임 패키지를 준비하는 단계, 상기 제1 리드의 외부로 돌출된 부분을 하향으로 절곡하여 제1차 절곡부를 형성하는 단계, 상기 제2 리드의 외부로 돌출된 부분을 하향으로 절곡하여 상부 절곡부를 형성하는 단계, 상기 제2 리드의 상부 절곡부에서 하향으로 절곡된 부분을 상기 상부 절곡부의 절곡 방향과 반대 방향으로 절곡하여 하부 절곡부를 형성하는 단계, 상기 하부 절곡부가 상기 제1 패키지 몸체를 가이드하고, 상기 제2 리드는 상기 제1 리드의 제1 패키지 몸체에서 돌출되는 부분과 상기 1차 절곡부 사이에서 상기 제1 리드와 접촉하도록 상기 제2 리드프레임 패키지를 상기 제1 리드프레임 패키지의 상단부에 적층하는 단계, 및 상기 제2 리드와 상기 제1 리드를 상기 접촉하는 부분에서 솔더를 통해 접합하는 단계를 포함한다.
상기 상부 절곡부를 형성하는 단계는, 절곡되는 각도가 90도 이상이 되도록 절곡하는 것이 바람직하다. 또한 상기 하부 절곡부를 형성하는 단계는, 상기 하부 절곡부에서 상기 제2 패키지 몸체의 바깥쪽 수평방향에 대하여 소정 각도를 가지며 하향하도록 절곡하는 것이 바람직하다.
상술한 바와 같이 본 발명에 의한 반도체 소자의 적층 패키지는, 상단에 적층되는 리드프레임 패키지가 하단의 리드프레임 패키지를 가이드하고, 리드 간 접촉이 유지된다. 또한 리드 간 접촉 면적이 확보되어, 구조적으로 안정성이 향상된다. 특히, 이러한 구조적인 안정성으로 인하여 적층된 리드프레임 패키지 간의 발생할 수 있는 리드의 접합 불량을 최소화시킬 수 있다. 따라서 신뢰성이 높은 적층 패키지의 구현이 가능하다.
또한 상술한 바와 같이 본 발명의 의한 적층 패키지의 제조 방법은, 리드프레임 패키지의 적층시 발생할 수 있는 미스얼라인(misalign) 현상을 근본적으로 최소화시킬 수 있다. 따라서 적층시 정렬의 정확성을 높이기 위한 노력이 줄어들게 되어 생산시간과 생산비용에 있어서 생산성의 향상을 이룰 수 있다. 특히 리드의 형태로 인하여 리드 간의 접촉이 유지되므로 솔더(solder)를 통한 리드 간의 접합에 있어서, 솔더의 양을 최소화해도 접합 불량을 줄일 수 있다. 또한, 리드 간 접촉 면적이 확보될 수 있으므로 접합 자체가 안정적으로 이루어질 수 있다.
상술한 본 발명의 양상은 첨부된 도면을 참조하여 설명되는 바람직한 실시 예들을 통하여 더욱 명백해질 것이다. 이하에서는 바람직한 실시 예를 통해 당업자가 본 발명을 용이하게 이해하고 재현할 수 있도록 상세히 설명하기로 한다. 그러나 다음에 예시하는 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며 본 발명의 범위가 다음에 상술하는 실시 예에 한정되는 것은 아니다. 본 발명의 실시 예는 당 업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
도 2는 본 발명의 실시 예에 의한 적층 패키지(1)를 개략적으로 나타난 단면도이다.
도 2를 참조하면, 제1 리드프레임 패키지(100)는 반도체 칩(미도시)을 밀봉하는 제1 패키지 몸체(110) 및 제1 패키지 몸체(110) 내부에서 외부로 돌출되는 제1 리드(120)를 포함한다. 제2 리드프레임 패키지(200)도 반도체 칩(미도시)을 밀봉하는 제2 패키지 몸체(210) 및 제2 패키지 몸체(219) 내부에서 외부로 돌출되는 제2 리드(220)를 포함한다.
제2 리드(220)는, 제2 패키지 몸체(210)에서 바깥 방향으로 소정 길이 돌출 된 후 하향으로 절곡되는 상부 절곡부(231)를 포함한다. 또한 상부 절곡부(231)에서 하향으로 소정 길이 연장된 후 상부 절곡부(231)의 절곡 방향과 반대 방향으로 절곡되는 하부 절곡부(232)를 포함한다. 제1 리드(120)는 제1 패키지 몸체(110)에서 바깥 방향으로 소정 길이 돌출된 후 1차 절곡부(131)에서 하향으로 절곡된다.
제1 리드프레임(lead frame) 패키지(100) 위에는 제2 리드프레임 패키지(200)를 적층한다. 제2 리드(220)의 하부 절곡부(232)는 제1 리드(120)의 상측에 있는 제1 패키지 몸체(110)를 가이드할 수 있도록 접촉하는 부분(B)이 있게 한다. 도면에는 나타나지 않았으나, 제2 리드(220)는 제2 리드프레임 패키지(200)의 양측면에서 각각 외부로 돌출될 수 있다. 또는 제2 리드(220)는 제2 리드프레임 패키지(200)의 네측면에서 각각 외부로 돌출될 수 있다. 따라서 제2 리드(220)의 하부 절곡부(232)는 제1 리드프레임 몸체(110)를 양측면에서 또는 4측면에서 가이드하여, 제1 리드프레임 패키지(100)와 제2 리드프레임 패키지(200) 사이에 미스얼라인(misalign)이 발생하지 않도록 할 수 있다.
제1 리드프레임 몸체(110)와 제2 리드프레임 몸체(120)의 크기가 동일하거나 유사한 경우, 하부 절곡부(232)가 제1 리드프레임 몸체(110)를 가이드하기 위해서는 제2 리드(220)가 제1 리드프레임 몸체(110) 방향으로 절곡하는 것이 바람직하다. 따라서 상부 절곡부(231)의 절곡되는 각도(θ1)는 90도 이상으로 하는 것이 바람직하다. 더욱 바람직하게는 상부 절곡부(231)의 절곡되는 각도(θ1)는 95도 내지 135도로 할 수 있다.
제2 리드(220)는 하부 절곡부(232)가 제1 리드프레임 몸체(110)를 가이드한 후, 하부 절곡부(232)에서 연장된 부분이 전기적 연결을 위하여 제1 리드(120)와 접촉하는 것이 바람직하다. 특히, 제2 리드(220)는 제1 리드(120)의 제1 패키지 몸체(110)에서 돌출되는 부분과 1차 절곡부(131) 사이에서 접촉하는 부분(C)을 만드는 것이 바람직하다. 제2 리드(220)와 제1 리드(120)가 접촉하기 위해서, 하부 절곡부(232)는 제2 패키지 몸체(210)의 바깥쪽 수평방향에 대하여 소정 각도(θ2)를 가지며 하향하도록 절곡되는 것이 바람직하다. 더욱 바람직하게는 제2 패키지 몸체(210)의 바깥쪽 수평방향에 대하여 하부 절곡부(232)의 절곡되는 각도(θ2)는 5도 내지 45도로 할 수 있다.
또한 제1 리드프레임 패키지(100)와 제2 리드프레임 패키지(200)간의 전기적 연결을 확실하게 하기 위하여 제1 리드(120)와 제2 리드(220)가 접촉하는 부분(C)에 솔더(solder)를 통한 접합을 하는 것이 더욱 바람직하다. 제2 리드(220)의 형태로 인하여 제1 리드(120)와 제2 리드(220)는 접촉하는 부분(C)이 생기면서 접촉 면적이 유지가 되므로 솔더를 통한 접합은 더욱 안정적이 될 수 있다.
제1 리드프레임 패키지(100)가 적층 패키지(1)에서 가장 하단의 리드프레임 패키지인 경우, 제1 리드(120)의 형태는 도시된 것과 같은 갈매기 날개 형태(gull wing type)이거나 J 형태(J type, 미도시)인 것이 바람직하다. 제1 리드프레임 패키지(100)가 적층 패키지(1)에서 가장 하단의 리드프레임 패키지가 아닌 경우, 제1 리드(120)의 형태는 제2 리드프레임 패키지(200)의 제2 리드(220)와 동일하거나 유 사한 형태를 가지는 것이 바람직하다. 즉, 1차 절곡부(131)에서 하향으로 소정 길이 연장된 후 1차 절곡부(131)의 절곡 방향과 반대 방향으로 절곡되는 2차 절곡부(미도시)를 포함하는 것이 바람직하다.
제1 리드프레임 패키지(100) 아래에 다른 리드프레임 패키지(미도시)가 있는 경우를 구체적으로 살펴보면, 제1 리드(120)의 상기 2차 절곡부(미도시)는 제1 리드프레임 패키지(100) 아래에 있는 상기 다른 리드프레임 패키지의 패키지 몸체(미도시)를 가이드할 수 있다. 또한 제1 리드프레임 몸체(110)와 상기 리드프레임 패키지(미도시)의 패키지 몸체(미도시)의 크기가 동일하거나 유사한 경우, 상기 2차 절곡부가 상기 다른 리드프레임 패키지의 패키지 몸체를 가이드하기 위해서는 1차 절곡부(131)에서 상기 다른 리드프레임 패키지의 패키지 몸체 방향으로 절곡하는 것이 바람직하다. 따라서 1차 절곡부(131)의 절곡되는 각도는 90도 이상으로 하는 것이 바람직하다. 더욱 바람직하게는 1차 절곡부(131)의 절곡되는 각도는 95도 내지 135도로 할 수 있다.
제1 리드(220)는 상기 2차 절곡부가 상기 다른 리드프레임 패키지의 리드프레임 몸체를 가이드한 후, 상기 2차 절곡부에서 연장된 부분이 전기적 연결을 위하여 상기 다른 리드프레임 패키지의 리드와 접촉하는 것이 바람직하다. 따라서 상기 2차 절곡부는 제1 패키지 몸체(110)의 바깥쪽 수평방향에 대하여 소정 각도를 가지며 하향하도록 절곡하는 것이 바람직하다. 더욱 바람직하게는 제1 패키지 몸체(110)의 바깥쪽 수평방향에 대하여 상기 2차 절곡부의 절곡되는 각도는 5도 내지 45도로 할 수 있다.
도 3 내지 도 6은 본 발명의 실시 예에 의한 적층 패키지에 사용되는 리드프레임 패키지의 리드를 가공하는 모습을 개략적으로 나타난 단면도이다.
도 3을 참조하면, 반도체 칩(미도시)을 밀봉하는 패키지 몸체(310) 및 패키지 몸체(310) 내부에서 외부로 돌출되는 리드(320)를 포함하는 리드프레임 패키지(300)를 지지대(400)에 고정한다. 리드(320)는 가공 이전에는 패키지 몸체(310)의 바깥으로 수평 방향을 향한다. 지지대(400)는 패키지 몸체(310) 하단에 공간을 가지도록 하며, 일정한 공간의 아래에는 패키지 몸체보다 돌출되면서 둥근 모서리를 갖도록 한다.
도 4를 참조하면, 돌출된 리드(320)를 제1 가공부(331)에서 소정 각도(θ3)를 가지며 하향하도록 절곡하는 1단계 가공을 한다. 제1 가공부(331)에서의 절곡 각도(θ3)는 90도 이하가 되도록 하는 것이 바람직하다.
도 5를 참조하면, 리드(320)의 제1 가공부(331)에서 절곡된 후 연장된 부분에 있는 제2 가공부(332)를 절곡도구(500)로 밀어서 절곡한다. 절곡도구(500)의 제2 가공부(332)에 닿는 부분은 일정 두께의 둥근 모양을 가지도록 하여, 제2 가공부(332)가 일정한 곡률 반경을 갖도록 하면서 절곡되게 하는 것이 바람직하다.
도 6을 참조하면, 절곡도구(500)로 제2 가공부(332)를 패키지 몸체(310) 아래 부분까지 밀어서 절곡하는 2단계 가공을 한다. 바람직하게는 제1 가공부(331)를 90도 이상의 일정 각도(θ4) 절곡하고, 제2 가공부(332)를 패키지 몸체(310)의 바깥쪽 수평방향에 대하여 일정 각도(θ5)를 가지면서 하향하도록 절곡할 수 있다. 더욱 바람직하게는 제1 가공부(331)의 절곡되는 각도(θ4)는 95도 내지 135도로 할 수 있다. 또한 더욱 바람직하게는 패키지 몸체(310)의 바깥쪽 수평방향에 대하여 제2 가공부(332)의 절곡되는 각도(θ5)는 5도 내지 45도로 할 수 있다.
적층 패키지의 가장 하단에 들어가는 리드프레임 패키지의 경우는 도3 및 도4를 통하여 설명한 상기 1단계 가공을 한 후, 필요에 따라서 갈매기 날개 형태(gull wing type) 또는 J 형태(J type)의 리드를 가지도록 추가적인 절곡을 위한 가공을 할 수 있다.
이와 같은 가공을 통하여 복수의 리드프레임 패키지을 준비한 후, 도 2에 보인 것과 같이 제1 리드프레임 패키지(100) 상단에 제2 리드프레임 패키지(200)를 적층한다. 이때 제1 리드프레임 패키지(100)는 인쇄 회로 보드(PCB) 등에 고정된 것일 수도 있고, 다른 리드프레임 패키지 위에 적층된 것일 수도 있다. 적층한 제2 리드프레임 패키지(200)는 상술한 것과 같이 하부 절곡부(232)가 제1 패키지 몸체(110)를 가이드한다. 또한 제2 리드는, 제1 리드(120)의 제1 패키지 몸체(110)에서 돌출되는 부분과 1차 절곡부(131) 사이에서 제1 리드와 접촉하는 부분(C)을 만들게 된다.
이와 같은 적층은 적어도 1번 이상을 실시하여 복수개의 리드프레임 패키지가 적층 패키지(1)를 구성할 수 있다. 그리고 1차 리드(120)와 제2 리드(220)가 접촉하는 부분(C)에서 안정적인 전기적 연결을 위하여 솔더를 통해 접합을 하면 도 2에 보인 것과 같은 적층 패키지(1)를 완성할 수 있다.
도 1은 종래 기술에 의한 패키지 상태의 반도체 소자를 적층한 적층 패키지를 개략적으로 나타난 단면도이다.
도 2는 본 발명의 실시 예에 의한 반도체 소자의 적층 패키지를 개략적으로 나타난 단면도이다.
도 3 내지 도 6은 본 발명의 실시 예에 의한 반도체 소자의 적층 패키지에 사용되는 리드프레임 패키지의 리드를 가공하는 모습을 개략적으로 나타난 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
1 : 적층 패키지
100 : 제1 리드프레임 패키지 200 : 제2 리드프레임 패키지
110 : 제1 패키지 몸체 210 : 제2 패키지 몸체
120 : 제1 리드 220 : 제2 리드
131 : 1차 절곡부 231 : 상부 절곡부
232 : 하부 절곡부

Claims (10)

  1. 제1 반도체 칩을 밀봉하는 제1 패키지 몸체, 및 상기 제1 패키지 몸체 내부에서 외부로 돌출되는 제1 리드를 포함하는 제1 리드프레임 패키지; 및
    상기 제1 리드프레임 패키지의 상단부에 적층되며, 제2 반도체 칩을 밀봉하는 제2 패키지 몸체, 및 상기 제2 패키지 몸체 내부에서 외부로 돌출되는 제2 리드를 포함하는 제2 리드프레임 패키지를 포함하는 반도체 소자의 적층 패키지에 있어서,
    상기 제1 리드프레임 패키지의 상기 제1 리드는, 상기 제1 패키지 몸체에서 바깥 방향으로 소정 길이 돌출된 후 하향으로 절곡되는 1차 절곡부를 포함하며,
    상기 제2 리드프레임 패키지의 상기 제2 리드는, 상기 제2 패키지 몸체에서 바깥쪽 수평 방향으로 소정 길이 돌출된 후 하향으로 절곡되는 상부 절곡부 및 하향으로 소정 길이 연장된 후 상기 상부 절곡부의 절곡 방향과 반대 방향으로 절곡되는 하부 절곡부를 포함하며, 상기 하부 절곡부가 상기 제1 패키지 몸체를 가이드하는 반도체 소자의 적층 패키지.
  2. 제1 항에 있어서,
    상기 제2 리드의 상부 절곡부는, 절곡되는 각도가 90도 이상인 반도체 소자의 적층 패키지.
  3. 제1 항에 있어서,
    상기 제2 리드는, 상기 제1 리드의 제1 패키지 몸체에서 돌출되는 부분과 상기 1차 절곡부 사이에서 상기 제1 리드와 접촉하는 반도체 소자의 적층 패키지.
  4. 제1 항에 있어서,
    상기 제2 리드는, 상기 하부 절곡부에서 상기 제2 패키지 몸체의 바깥쪽 수평방향에 대하여 소정 각도를 가지며 하향하도록 절곡되는 반도체 소자의 적층 패키지.
  5. 제1 항에 있어서,
    상기 제1 리드의 외부로 돌출된 부분은 갈매기 날개 형태(gull wing type) 또는 J 형태(J type)인 반도체 소자의 적층 패키지.
  6. 제1 항에 있어서,
    상기 제1 리드는, 상기 제1차 절곡부에서 하향으로 소정 길이 연장된 후 상기 1차 절곡부의 절곡 방향과 반대 방향으로 절곡되는 2차 절곡부를 포함하며, 상기 1차 절곡부에서 절곡되는 각도는 90도 이상이고, 상기 2차 절곡부에서 절곡되는 각도는 상기 제1 패키지 몸체의 바깥쪽 수평방향에 대하여 소정 각도를 가지며 하향하도록 절곡되는 반도체 소자의 적층 패키지.
  7. 제3 항에 있어서,
    상기 제2 리드와 상기 제1 리드는 상기 접촉하는 부분에서 솔더를 통해 접합하는 반도체 소자의 적층 패키지.
  8. 제1 반도체 칩을 밀봉하는 제1 패키지 몸체, 및 상기 제1 패키지 몸체 내부에서 외부로 돌출되는 제1 리드를 포함하는 제1 리드프레임 패키지를 준비하는 단계;
    제2 반도체 칩을 밀봉하는 제2 패키지 몸체, 및 상기 제2 패키지 몸체 내부에서 외부로 돌출되는 제2 리드를 포함하는 제2 리드프레임 패키지를 준비하는 단계;
    상기 제1 리드의 외부로 돌출된 부분을 하향으로 절곡하여 제1차 절곡부를 형성하는 단계;
    상기 제2 리드의 외부로 돌출된 부분을 하향으로 절곡하여 상부 절곡부를 형성하는 단계;
    상기 제2 리드의 상부 절곡부에서 하향으로 절곡된 부분을 상기 상부 절곡부의 절곡 방향과 반대 방향으로 절곡하여 하부 절곡부를 형성하는 단계;
    상기 하부 절곡부가 상기 제1 패키지 몸체를 가이드하고, 상기 제2 리드는 상기 제1 리드의 제1 패키지 몸체에서 돌출되는 부분과 상기 1차 절곡부 사이에서 상기 제1 리드와 접촉하도록 상기 제2 리드프레임 패키지를 상기 제1 리드프레임 패키지의 상단부에 적층하는 단계; 및
    상기 제2 리드와 상기 제1 리드를 상기 접촉하는 부분에서 솔더를 통해 접합하는 단계를 포함하는 반도체 소자의 적층 패키지 제조 방법.
  9. 제8 항에 있어서,
    상기 상부 절곡부를 형성하는 단계는, 절곡되는 각도가 90도 이상이 되도록 절곡하는 반도체 소자의 적층 패키지 제조 방법
  10. 제8 항에 있어서,
    상기 하부 절곡부를 형성하는 단계는, 상기 하부 절곡부에서 상기 제2 패키지 몸체의 바깥쪽 수평방향에 대하여 소정 각도를 가지며 하향하도록 절곡하는 반도체 소자의 적층 패키지 제조 방법.
KR1020070077454A 2007-08-01 2007-08-01 적층 패키지 및 그 제조 방법 KR20090013384A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070077454A KR20090013384A (ko) 2007-08-01 2007-08-01 적층 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070077454A KR20090013384A (ko) 2007-08-01 2007-08-01 적층 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20090013384A true KR20090013384A (ko) 2009-02-05

Family

ID=40683830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070077454A KR20090013384A (ko) 2007-08-01 2007-08-01 적층 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20090013384A (ko)

Similar Documents

Publication Publication Date Title
US7629677B2 (en) Semiconductor package with inner leads exposed from an encapsulant
JP2011109066A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
US20130147060A1 (en) Semiconductor package
US20080073779A1 (en) Stacked semiconductor package and method of manufacturing the same
JP5171009B2 (ja) 半導体パッケージおよびその製造方法
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
KR101336572B1 (ko) 반도체 패키지
KR20090013384A (ko) 적층 패키지 및 그 제조 방법
JP5549501B2 (ja) 半導体装置及びその製造方法
KR101121483B1 (ko) 적층형 반도체 패키지 및 그 적층 방법
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ
JP2015065296A (ja) 半導体装置
TW201340260A (zh) 半導體裝置
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
US8129826B2 (en) Semiconductor package apparatus having redistribution layer
KR100818083B1 (ko) 적층형 패키지
JP4716836B2 (ja) 半導体装置
KR101550551B1 (ko) 적층형 반도체 패키지용 웨이퍼의 커팅방법
CN216311755U (zh) 多芯片半导体封装结构及其隔离器
KR20030024553A (ko) 반도체장치
US7652369B1 (en) Integrated circuit package and apparatus and method of producing an integrated circuit package
KR20080054878A (ko) 적층 패키지
KR101432481B1 (ko) 스택 패키지
KR20050033919A (ko) 적층 패키지 및 그 제조방법
KR101676713B1 (ko) 적층형 반도체 패키지, 적층형 반도체 패키지의 와이어 본딩장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid