KR20080114206A - 불휘발성 메모리 장치 - Google Patents

불휘발성 메모리 장치 Download PDF

Info

Publication number
KR20080114206A
KR20080114206A KR1020070063551A KR20070063551A KR20080114206A KR 20080114206 A KR20080114206 A KR 20080114206A KR 1020070063551 A KR1020070063551 A KR 1020070063551A KR 20070063551 A KR20070063551 A KR 20070063551A KR 20080114206 A KR20080114206 A KR 20080114206A
Authority
KR
South Korea
Prior art keywords
data
signal
address
enable signal
write enable
Prior art date
Application number
KR1020070063551A
Other languages
English (en)
Inventor
유병성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070063551A priority Critical patent/KR20080114206A/ko
Publication of KR20080114206A publication Critical patent/KR20080114206A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Read Only Memory (AREA)

Abstract

본원 발명은 종래에 비해 주기가 감소된 라이트 인에이블 신호에 동기되어 외부 어드레스 또는 데이터를 입력받는 불휘발성 메모리 장치에 관한 발명이다.
본원 발명은 제1 라이트 인에이블 신호, 상기 제1 라이트 인에이블 신호의 주기의 1/2에 해당하는 주기를 갖는 제2 라이트 인에이블 신호 및 상기 제1 라이트 인에이블 신호의 주기의 1/4에 해당하는 주기를 갖는 제3 라이트 인에이블 신호에 따라 데이터 또는 어드레스를 입력받는 입력버퍼를 포함하는 것을 특징으로 한다.
불휘발성 메모리 장치, 라이트 인에이블 신호

Description

불휘발성 메모리 장치{Non volatile memory device}
도 1은 본 발명이 적용되는 불휘발성 메모리 장치의 전체 구성을 도시한 도면이다.
도 2는 상기 불휘발성 메모리 장치의 통상적인 프로그램 동작과 관련된 신호들의 파형도이다.
도 3a은 본원 발명의 일 실시예에 따라 1/4 주기 라이트 인에이블 신호(/WE)에 동기되어 외부 어드레스 및 데이터를 입력받는 동작을 도시한 타이밍도이다.
도 3b는 제1 내지 제3 라이트 인에이블 신호의 상태에 따른 상태신호값을 나타낸 표이다.
본원 발명은 종래에 비해 주기가 감소된 라이트 인에이블 신호에 동기되어 외부 어드레스 또는 데이터를 입력받는 불휘발성 메모리 장치에 관한 발명이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이러한 불휘발성 메모리 장치의 구동시에는 메모리 셀 어레이에 특정 데이터를 프로그램 하는 동작, 상기 프로그램이 적절히 잘 되었는지를 판단하는 검증 동작, 상기 메모리 셀 어레이에 저장된 데이터를 읽어내는 독출동작, 메모리 셀 어레이에 저장된 데이터를 소거하는 소거 동작등을 실시하게 된다.
이러한 각종 동작에 있어서 외부에서 인가되는 특정 어드레스나 데이터를 입력받게 되는데, 입력받는 시간을 최소화하여 불휘발성 메모리 장치의 동작속도를 증가시킬 필요가 있다.
본원 발명은 외부의 어드레스 또는 데이터를 입력받는 속도를 개선시킨 불휘발성 메모리 장치를 제공하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본원 발명의 불휘발성 메모리 장치는 제1 라이 트 인에이블 신호, 상기 제1 라이트 인에이블 신호의 주기의 1/2에 해당하는 주기를 갖는 제2 라이트 인에이블 신호 및 상기 제1 라이트 인에이블 신호의 주기의 1/4에 해당하는 주기를 갖는 제3 라이트 인에이블 신호에 따라 데이터 또는 어드레스를 입력받는 입력버퍼를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다.
도 1은 본 발명이 적용되는 불휘발성 메모리 장치의 전체 구성을 도시한 도면이다.
상기 불휘발성 메모리 장치(100)는 메모리 셀 어레이(102), 페이지 버퍼(108), X/Y-디코더(104, 106), 고전압 발생기(110), 명령어 인터페이스 로직부(112), 명령어 레지스터(114), 어드레스 레지스터/카운터(116), IO 버퍼부(120)를 포함한다.
상기 불휘발성 메모리 장치의 동작을 살펴보기로 한다.
먼저, 상기 명령어 인터페이스 로직부(112)에 대하여 칩 인에이블 신호(/CE)가 디스에이블되고, 라이트 인에이블 신호(/WE)가 토글되면, 이에 응답하여, 상기 명령어 인터페이스 로직부(112)가 상기 IO 버퍼부(110)와 명령어 레지스터(114)를 통하여 수신되는 명령어 신호를 수신하고, 그 명령어에 따라 프로그램 명령, 소거 명령 또는 독출 명령등을 발생시킨다. 이때, 상기 커맨드 신호는 상기 불휘발성 메모리 장치의 동작 모드를 결정하는 페이지 프로그램 셋업 코드(page program setup code)를 포함한다. 한편, 상기 명령어 인터페이스 로직부(112)에서 출력되는 동작상태 신호(/R/B)는 일정 시간 동안 디스에이블되는데, 외부의 메모리 컨트롤러(미도시)는 상기 동작상태 신호(/R/B)를 수신하고 상기 불휘발성 메모리 장치가 프로그램/소거/독출 등의 동작 상태임을 인식한다. 즉, 상기 동작상태 신호(/R/B)가 디스에이블되는 시간 동안, 상기 메모리 셀 어레이 중 하나의 페이지에 대한 프로그램/소거/독출 등이 실행된다.
또한, 어드레스 레지스터/카운터(116)는 상기 IO 버퍼부(120)를 통하여 수신되는 어드레스 신호를 수신하고, 로우 어드레스 신호 및 칼럼 어드레스 신호를 발생시킨다. 상기 어드레스 신호는 상기 메모리 셀 중 하나에 포함되는 페이지들 중 하나에 대응한다.
상기 고전압 발생기(110)는 상기 프로그램 명령, 소거 명령 또는 독출 명령에 응답하여 바이어스 전압들을 발생하고 이를 페이지 버퍼(108), X-디코더(104)등에 공급한다.
상기 X-디코더(104)는 상기 로우 어드레스 신호에 응답하여, 상기 메모리 셀 어레이의 블록들 중 하나에 상기 고전압 발생기(110)로 부터 공급받은 바이어스 전압들을 메모리 셀 어레이(102)에 공급한다.
상기 Y-디코더(106)는 상기 컬럼 어드레스 신호에 응답하여, 상기 페이지 버퍼를 통하여 상기 메모리 셀 어레이의 블록들에 의해 공유되는 비트 라인들(미도시)에 데이터 신호를 공급한다.
상기 페이지 버퍼(108)는 상기 IO 버퍼부(110) 및 상기 Y-디코더(106)를 통 하여 수신되는 데이터 신호를 래치하여 상기 메모리 셀 어레이의 블록들에 의해 공유되는 비트 라인들(미도시)에 출력한다.
도 2는 상기 불휘발성 메모리 장치의 통상적인 프로그램 동작과 관련된 신호들의 파형도이다.
먼저, IO 버퍼부(120)가 외부 장치로부터 프로그램 셋업 코드(예를 들면, 80h)를 포함하는 스타트 커맨드 신호를 수신하여, 명령어 인터페이스 로직부(112)에 출력한다. 또한, 상기 IO 버퍼부(120)는 라이트 인에이블 신호(/WE)가 토글링 되는것에 동기하여 상기 외부 장치로부터 외부 어드레스 신호들을 수신하여, 어드레스 레지스터/카운터(116)에 출력한다. 상기 어드레스 레지스터/카운터(116)는 어드레스 신호들 중 일부에 기초하여 플레인 어드레스 신호, 블록 어드레스 신호 및 칼럼 어드레스 신호등을 출력한다.
또한, 상기 IO 버퍼부(120)는 라이트 인에이블 신호(/WE)가 토글링 되는것에 동기하여 외부 장치로부터 데이터들을 입력받아 상기 페이지 버퍼(108)에 입력시킨다.
이후 확인 코드(confirm code)(예를 들어, 10h)가 포함된 확인 명령어 신호가 입력되면, 상기 명령어 인터페이스 로직부(112)는 상기 동작 상태 신호(/R/B)를 설정 시간동안 디스에이블시킨다. 그리고, 이 시간 동안 프로그램 동작이 진행된다.
다만, 상기와 같은 방법의 경우 라이트 인에이블 신호의 토글링에 동기되어 외부 어드레스 및 데이터가 입력되는바, 상기 입력시간을 최소화하기 위하여 좀 더 빠른 신호에 동기되어 어드레스 및 데이터를 입력받을 필요가 있다.
도 3a은 본원 발명의 일 실시예에 따라 1/4 주기 라이트 인에이블 신호(/WE)에 동기되어 외부 어드레스 및 데이터를 입력받는 동작을 도시한 타이밍도이다.
제1 라이트 인에이블 신호(/WE), 상기 제1 라이트 인에이블 신호(/WE)의 주기의 1/2에 해당하는 주기를 갖는 제2 라이트 인에이블 신호( 0.5 /WE), 상기 제1 라이트 인에이블 신호(/WE)의 주기의 1/4에 해당하는 주기를 갖는 제3 라이트 인에이블 신호( 0.25 /WE)의 상태 값에 따라 어드레스 및 데이터의 입력여부가 결정된다.
도 3b는 상기 제1 내지 제3 라이트 인에이블 신호의 상태에 따른 상태신호값을 나타낸 표이다.
도시된 바와 같이 제1 내지 제3 라이트 인에이블 신호가 모두 1인 경우의 상태신호(DWF_DECODE)는 '16'으로 정의하고, 제1 내지 제3 라이트 인에이블 신호가 모두 0인 경우의 상태신호는 '0'으로 정의한다. 나머지 상태에 대한 각 상태신호의 값은 도 3b에 도시되어 있다.
다시 도 3a를 참조하면, 상기 상태신호의 값이 '8', '2', '16', '10'일때 외부 데이터가 입력된다. 또한, 어드레스 카운터는 상태신호의 값이 '8', '2', '16', '10'일때 어드레스를 1씩 증가시킨다.
다시 말하면, 상기 제3 라이트 인에이블 신호( 0.25 /WE)의 라이징 에지부분 에서 데이터 입력 및 어드레스 증가 동작이 일어난다.
이와 같은 구성에 따라 데이터 입력 및 어드레스 증가 동작이 종래 기술에 비해 4배 빠르게 이루어지게 된다.
도 4는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 인터페이스이다.
상기와 같은 구성이 불휘발성 메모리 장치에서 사용되기 위한 구성을 도시하였다. 제1 내지 제3 라이트 인에이블 신호에 따라 외부에서 전달되는 어드레스와 데이터를 입력받는 입력버퍼부(410), 상기 입력버퍼부(410)를 통해 전달되는 데이터를 상태신호에 따라 디코딩하는 데이터용 상태신호 디코더(420), 상기 제1 라이트 인에이블 신호를 상태신호에 따라 디코딩하는 클럭용 상태신호 디코더(430), 상기 데이터용 상태신호 디코더(420)에서 전달되는 데이터를 임시저장하는 래치부(440), 상기 클럭용 상태신호 디코더(430)에서 전달되는 클럭의 위상을 쉬프트시키는 DLL(Delayed Locked Loop, 450)을 포함한다.
상기 데이터용 상태 신호 디코더(420)는 입력버퍼에서 전달되는 데이터 또는 어드레스와 동기되는 상태신호에 따라 해당 데이터를 래치부(440)에 포함된 제1 내지 제4 래치로 각각 분리하여 전송한다.
즉, 상태신호가 '2'일때 입력된 데이터 또는 어드레스는 래치부(440)의 제1 래치(442)로, 상태신호가 '8'일때 입력된 데이터 또는 어드레스는 래치부(440)의 제2 래치(444)로, 상태신호가 '10'일때 입력된 데이터 또는 어드레스는 래치 부(440)의 제3 래치(446)로, 상태신호가 '16'일때 입력된 데이터 또는 어드레스는 래치부(440)의 제4 래치(442)로 입력된다.
상기 각 래치는 바람직하게는 SR래치로 구성된다.
상기 래치부를 거친 데이터 또는 어드레스는 이후 도 1의 Y 디코더(106)로 전달되거나, 어드레스 레지스터/카운터(116)에 전달된다.
한편, 상기 클럭용 상태 신호 디코더(420)는 입력버퍼에 인가되는 제1 내지제3 라이트 인에이블 신호를 상태신호에 따라 DLL부(450)로 전달한다.
상기 DLL부(450)는 상기 각 인에이블 신호의 위상을 쉬프트시켜 상기 각 래치의 클럭부에 인가시킨다.
전술한 본원 발명의 구성에 따라, 외부 어드레스 또는 데이터 입력속도를 4배로 증가시킬 수 있게 된다. 따라서, 전체적인 불휘발성 메모리 장치의 동작 속도를 75%이상 증가시키게 된다.

Claims (4)

  1. 제1 라이트 인에이블 신호,
    상기 제1 라이트 인에이블 신호의 주기의 1/2에 해당하는 주기를 갖는 제2 라이트 인에이블 신호 및
    상기 제1 라이트 인에이블 신호의 주기의 1/4에 해당하는 주기를 갖는 제3 라이트 인에이블 신호에 따라 데이터 또는 어드레스를 입력받는 입력버퍼를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  2. 제1항에 있어서, 상기 입력버퍼는 제3 라이트 인에이블 신호의 라이징 에지에서 데이터 또는 어드레스를 입력받는 것을 특징으로 하는 불휘발성 메모리 장치.
  3. 제1항에 있어서, 상기 입력버퍼에서 전달되는 데이터 또는 어드레스와 동기되는 상태신호에 따라 해당 데이터 또는 어드레스를 판독하는 데이터용 상태신호 디코더와,
    상기 데이터용 상태신호 디코더에서 출력된 데이터를 임시저장하는 래치부를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  4. 제3항에 있어서, 상기 래치부는 제1 상태신호에 동기되어 입력된 데이터 또는 어드레스를 저장하는 제1 래치,
    제2 상태신호에 동기되어 입력된 데이터 또는 어드레스를 저장하는 제2 래치,
    제3 상태신호에 동기되어 입력된 데이터 또는 어드레스를 저장하는 제3 래치,
    제4 상태신호에 동기되어 입력된 데이터 또는 어드레스를 저장하는 제4 래치를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
KR1020070063551A 2007-06-27 2007-06-27 불휘발성 메모리 장치 KR20080114206A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070063551A KR20080114206A (ko) 2007-06-27 2007-06-27 불휘발성 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070063551A KR20080114206A (ko) 2007-06-27 2007-06-27 불휘발성 메모리 장치

Publications (1)

Publication Number Publication Date
KR20080114206A true KR20080114206A (ko) 2008-12-31

Family

ID=40371344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070063551A KR20080114206A (ko) 2007-06-27 2007-06-27 불휘발성 메모리 장치

Country Status (1)

Country Link
KR (1) KR20080114206A (ko)

Similar Documents

Publication Publication Date Title
KR100551646B1 (ko) 페이지 복사 기능을 갖는 반도체 기억 장치
JP5052784B2 (ja) マルチプレーン型フラッシュメモリ装置並びにそのプログラム動作および読出し動作の制御方法
KR100305490B1 (ko) 비휘발성메모리제어회로
KR20140046979A (ko) 불휘발성 반도체 메모리 디바이스 및 데이터 독출 방법
JP2009151910A (ja) 揮発性メモリ装置の頁バッファ及びそのプログラム方法
US6930919B2 (en) NAND-type flash memory device having array of status cells for storing block erase/program information
JP2012226819A (ja) 不揮発性メモリ装置及びそのプログラム方法
US7613070B2 (en) Interleaved input signal path for multiplexed input
KR100837279B1 (ko) 과표본화 읽기 동작을 수행하는 플래시 메모리 장치 및그것의 인터페이싱 방법
US8842474B2 (en) Nonvolatile memory device and nonvolatile memory system including the same
KR100967026B1 (ko) 불휘발성 메모리 장치 및 그 캐쉬리드 방법
KR20110034980A (ko) 상변화 메모리 장치 및 이를 위한 라이트 제어 방법
JP4919775B2 (ja) 不揮発性半導体記憶装置
JP2008090995A (ja) フラッシュメモリ装置及びその消去方法
KR20080114206A (ko) 불휘발성 메모리 장치
JP7012174B1 (ja) 半導体装置および連続読出し方法
KR20110001581A (ko) 불휘발성 메모리 장치의 카피백 동작 방법
US20030142570A1 (en) Memory controller and serial memory
KR20090000330A (ko) 불휘발성 메모리 장치의 데이터 설정 방법
KR20080095592A (ko) 불휘발성 메모리 장치의 카피백 프로그램 방법
KR100288417B1 (ko) 동기형 반도체 기억 장치
JP2008310371A (ja) 同期型メモリコントローラ、同期型メモリ及びその制御方法
KR20080084024A (ko) 불휘발성 메모리 장치의 카피백 프로그램 방법
KR20080114209A (ko) 불휘발성 메모리 장치
JP4666394B2 (ja) データ処理装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination