KR20080114209A - 불휘발성 메모리 장치 - Google Patents

불휘발성 메모리 장치 Download PDF

Info

Publication number
KR20080114209A
KR20080114209A KR1020070063554A KR20070063554A KR20080114209A KR 20080114209 A KR20080114209 A KR 20080114209A KR 1020070063554 A KR1020070063554 A KR 1020070063554A KR 20070063554 A KR20070063554 A KR 20070063554A KR 20080114209 A KR20080114209 A KR 20080114209A
Authority
KR
South Korea
Prior art keywords
control signal
driving control
high voltage
memory device
nonvolatile memory
Prior art date
Application number
KR1020070063554A
Other languages
English (en)
Inventor
유병성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070063554A priority Critical patent/KR20080114209A/ko
Publication of KR20080114209A publication Critical patent/KR20080114209A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 프로그램 동작속도가 개선된 불휘발성 메모리 장치에 관한 것이다. 본원 발명의 불휘발성 메모리 장치는 복수의 레벨의 고전압를 생성하는 고전압 발생기와, 외부에서 입력되는 명령어에 따라 상기 고전압 발생기를 구동시키는 제1 구동제어신호를 생성하는 명령어 디코더와, 외부에서 입력되는 어드레스에 따라 상기 고전압 발생기를 구동시키는 제2 구동제어신호를 생성하는 제2 구동제어신호 발생부를 포함하는 것을 특징으로 한다.
불휘발성 메모리 장치, 프로그램

Description

불휘발성 메모리 장치{Non volatile memory device}
도 1은 본 발명이 적용되는 불휘발성 메모리 장치의 전체 구성을 도시한 도면이다.
도 2는 불휘발성 메모리 장치의 통상적인 프로그램 동작을 도시한 도면이다.
도 3은 상기 동작상태 신호(/R/B)가 로우레벨이 되는 구간동안의 상세동작을 도시한 도면이다.
도 4는 본원 발명의 일 실시예에 따라 고전압 발생기의 구동제어신호를 인가하는 방법을 도시한 타이밍도이다.
도 5는 상기 도 4의 내용을 구현한 FSM(finite state machine) 흐름도이다.
도 6은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치를 도시한 블럭도이다.
도 7은 종래의 FSM 머신의 구조를 도시한 개념도이다.
도 8은 본원 발명의 일 실시예에 따른 FSM 머신의 구조를 도시한 개념도이다.
본 발명은 프로그램 동작속도가 개선된 불휘발성 메모리 장치에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이러한 불휘발성 메모리 장치의 프로그램 동작에 있어서, 프로그램 동작에 소요되는 시간 중 실제로 프로그램 펄스가 인가되는 시간 외의 준비 시간등이 상당한 비중을 차지하고 있는바 이를 미리 수행하여 프로그램에 소요되는 시간을 감소시킬 필요가 있다.
전술한 문제점을 해결하기 위하여 본원 발명은 프로그램 펄스가 인가되기 전의 준비 시간등을 미리 수행할 수 있는 불휘발성 메모리 장치를 제공하는 것을 목 적으로 한다.
전술한 목적을 달성하기 위한 본원 발명의 불휘발성 메모리 장치는 복수의 레벨의 고전압를 생성하는 고전압 발생기와, 외부에서 입력되는 명령어에 따라 상기 고전압 발생기를 구동시키는 제1 구동제어신호를 생성하는 명령어 디코더와, 외부에서 입력되는 어드레스에 따라 상기 고전압 발생기를 구동시키는 제2 구동제어신호를 생성하는 제2 구동제어신호 발생부를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다.
도 1은 본 발명이 적용되는 불휘발성 메모리 장치의 전체 구성을 도시한 도면이다.
상기 불휘발성 메모리 장치(100)는 메모리 셀 어레이(102), 페이지 버퍼(108), X/Y-디코더(104, 106), 고전압 발생기(110), 명령어 인터페이스 로직부(112), 명령어 레지스터(114), 어드레스 레지스터/카운터(116), IO 버퍼부(120)를 포함한다.
상기 불휘발성 메모리 장치의 동작을 살펴보기로 한다.
먼저, 상기 명령어 인터페이스 로직부(112)에 대하여 칩 인에이블 신호(/CE)가 디스에이블되고, 라이트 인에이블 신호(/WE)가 토글되면, 이에 응답하여, 상기 명령어 인터페이스 로직부(112)가 상기 IO 버퍼부(110)와 명령어 레지스터(114)를 통하여 수신되는 명령어 신호를 수신하고, 그 명령어에 따라 프로그램 명령, 소거 명령 또는 독출 명령등을 발생시킨다. 이때, 상기 커맨드 신호는 상기 불휘발성 메모리 장치의 동작 모드를 결정하는 페이지 프로그램 셋업 코드(page program setup code)를 포함한다. 한편, 상기 명령어 인터페이스 로직부(112)에서 출력되는 동작상태 신호(/R/B)는 일정 시간 동안 디스에이블되는데, 외부의 메모리 컨트롤러(미도시)는 상기 동작상태 신호(/R/B)를 수신하고 상기 불휘발성 메모리 장치가 프로그램/소거/독출 등의 동작 상태임을 인식한다. 즉, 상기 동작상태 신호(/R/B)가 디스에이블되는 시간 동안, 상기 메모리 셀 어레이 중 하나의 페이지에 대한 프로그램/소거/독출 등이 실행된다.
또한, 어드레스 레지스터/카운터(116)는 상기 IO 버퍼부(120)를 통하여 수신되는 어드레스 신호를 수신하고, 로우 어드레스 신호 및 칼럼 어드레스 신호를 발생시킨다. 상기 어드레스 신호는 상기 메모리 셀 중 하나에 포함되는 페이지들 중 하나에 대응한다.
상기 고전압 발생기(110)는 상기 프로그램 명령, 소거 명령 또는 독출 명령에 응답하여 바이어스 전압들을 발생하고 이를 페이지 버퍼(108), X-디코더(104)등에 공급한다.
상기 X-디코더(104)는 상기 로우 어드레스 신호에 응답하여, 상기 메모리 셀 어레이의 블록들 중 하나에 상기 고전압 발생기(110)로 부터 공급받은 바이어스 전압들을 메모리 셀 어레이(102)에 공급한다.
상기 Y-디코더(106)는 상기 컬럼 어드레스 신호에 응답하여, 상기 페이지 버 퍼를 통하여 상기 메모리 셀 어레이의 블록들에 의해 공유되는 비트 라인들(미도시)에 데이터 신호를 공급한다.
상기 페이지 버퍼(108)는 상기 IO 버퍼부(110) 및 상기 Y-디코더(106)를 통하여 수신되는 데이터 신호를 래치하여 상기 메모리 셀 어레이의 블록들에 의해 공유되는 비트 라인들(미도시)에 출력한다.
도 2는 불휘발성 메모리 장치의 통상적인 프로그램 동작을 도시한 도면이다.
데이터 입력 명령어(80h)가 I/O 버퍼부(110)를 통해 입력된 후, 순차적으로 컬럼어드레스(Col.Add1, Col.Add2)와 로우어드레스(Row.Add1, Row.Add2, Row.Add3)가 입력된다. 다음으로, 메모리 셀에 저장될 데이터가 페이지 버퍼로 순차적으로 입력된다. 다음으로 확인 명령어(10h)가 입력되면, 동작상태 신호(/R/B)가 로우레벨로 천이되어, 불휘발성 메모리 장치의 프로그램 동작이 시작된다.
이때, 동작상태 신호(/R/B)가 로우레벨이 되는 구간(tPROG)에 대해 더욱 상세히 살펴보기로 한다.
도 3은 상기 동작상태 신호(/R/B)가 로우레벨이 되는 구간동안의 상세동작을 도시한 도면이다.
T1 구간에서는 알고리즘을 진행하기 전 초기화가 진행된다.
다음으로, T2 구간에서는 비트라인 프리차지/디스차지 동작이 일어나며, T3 구간에서는 비선택된 워드라인에 공급되는 VPASS 전압의 상승 동작, T4 구간에서는 선택된 워드라인에 공급되는 VPGM 전압의 상승 동작이 일어난다.
다음으로, T5 구간에서는 프로그램 펄스가 인가되며, T6 구간에서는 워드라인 및 비트라인을 디스차지 시킨다.
상기 T2~T6 구간의 동작은 프로그램 동작을 구성한다.
다음으로, 프로그램이 적절하게 되었는지 여부를 확인하는 검증동작을 실시한다.
T7 구간에서는 선택된 워드라인에 공급되는 VREAD 전압의 상승동작이 일어나며, T8 구간에서는 독출동작이 일어난다. T9 구간에서는 워드라인 디스차지 동작이 일어나며, T10 에서는 모든 프로그램 및 검증 동작이 종료된 후 고전압 펌프를 디스차지하는 동작이 일어난다.
상기 동작에서 실질적으로 프로그램을 하기 위해서 사용되는 시간은 T5의 값이 된다. 이에 본원 발명은 프로그램의 준비 동작에 사용되는 T1~T4의 구간을 상기 동작상태 신호(/R/B)가 로우레벨이 되는 구간(tPROG)이 시작되기 전에 미리 실행함으로써 전체적으로 프로그램 시간을 감소시키고자 한다. 이를 위해 상기 고전압 발생기(110)를 구동시킬 수 있는 신호를 발생시켜야 한다.
도 4는 본원 발명의 일 실시예에 따라 고전압 발생기의 구동제어신호를 인가하는 방법을 도시한 타이밍도이다.
제1 구동 제어신호(MICRO)가 하이레벨인 구간 동안 상기 동작상태신호(/R/B)가 로우 레벨이 되어 고전압 발생기가 동작을 하게 된다. 이때 상기 제1 구동 제어 신호는 데이터 입력구간이 종료한 뒤에 하이레벨이 되는 특징을 갖는다.
본원 발명에서는 제2 구동 제어신호(Pre_MICRO)를 이용하여 고전압 발생기가 미리 동작하도록 한다.
즉, 컬럼 어드레스가 입력되는 시점(T1)에 하이 레벨의 제2 구동 제어신호가 입력되거나, 로우 어드레스가 입력되는 시점(T2)에 하이 레벨의 제2 구동 제어신호가 입력되도록 한다. 또는 어드레스 중간의 컬럼 어드레스와 특정 어드레스가 일치하는 시점(T3)에 하이 레벨의 제2 구동 제어신호가 입력되도록 한다.
이와 같이 제2 구동 제어신호가 하이 레벨이 됨에 따라 상기 고전압 발생기가 동작할 수 있게 되며, 프로그램 펄스가 인가되기 전에 비트라인의 프리차지/디스차지 동작, VPASS 전압 상승 동작 또는 VPGM 전압 상승 동작등을 미리 실시할 수 있게 된다
도 5는 상기 도 4의 내용을 구현한 FSM(finite state machine) 흐름도이다.
명령어(CMD) 입력후, 제1 컬럼 어드레스 FSM(COL.ADD1)과 제1 서브 컬럼 어드레스 FSM(COL.ADD1_SUB)으로 접속된다. 상기 제1 컬럼 어드레스 FSM(COL.ADD1)은 제2 컬럼 어드레스 FSM(COL.ADD2) 및 제3 로우 어드레스 FSM(ROW.ADD3)과 접속되며, 상기 제2 컬럼 어드레스 FSM(COL.ADD2)은 제1 로우 어드레스 FSM(ROW.ADD1)과 제1 서브 로우 어드레스 FSM(ROW.ADD1_SUB)와 접속된다. 상기 제1 로우 어드레스 FSM(ROW.ADD1)은 제2 로우 어드레스 FSM(ROW.ADD2)과 접속되며, 상기 제1 서브 로우 어드레스 FSM(ROW.ADD1_SUB)은 제2 로우 어드레스 FSM(ROW.ADD2)과 접속된다. 상기 제2 로우 어드레스 FSM(ROW.ADD2)은 상기 제3 로우 어드레스 FSM(ROW.ADD3)과 접속된다.
도 6은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치를 도시한 블럭도이다.
상기 불휘발성 메모리 장치는 특정 어드레스를 입력받아 증가시키는 어드레스 카운터(510), 외부에서 입력되는 명령어를 입력받아 제1 구동제어신호(MICRO)을 출력하는 명령어 디코더(520), 상기 어드레스 카운터를 통해 전달받은 어드레스를 기초로 하여 제2 구동제어신호(Pre_MICRO)를 생성하는 제2 구동제어신호 발생부(530), 상기 제1 구동제어신호와 제2 구동제어신호에 따라 여러 종류의 고전압를 출력하는 고전압 발생기(540)를 포함한다. 페이지 버퍼나 X 디코더블럭등은 상기 어드레스 카운터(510)로 부터 특정 어드레스를 입력받으며, 고전압 발생기로 부터 특정 고전압들을 공급받는다.
상기 제2 구동제어 신호 발생부(530)는 컬럼 어드레스가 입력되는 시점에 하이 레벨의 제2 구동 제어신호를 생성하거나, 로우 어드레스가 입력되는 시점에 하이 레벨의 제2 구동 제어신호를 생성한다. 또한, 상기 제2 구동제어신호 발생부(530)는 컬럼 어드레스와 특정 어드레스가 일치하는 시점에 하이 레벨의 제2 구동 제어신호를 생성한다.
상기 제2 구동제어신호 발생부(530)는 FSM(Finite State Machine)을 이용한 다.
도 7은 종래의 FSM 머신의 구조를 도시한 개념도이다.
각기 필요한 FSM1 내에 신호들을 제어하여 다음 상태로 천이할때 각 상태가 레지스터에 저장되었다가 클록에 동기되어 다음 상태로 천이 되고 다음 상태의 FSM2은 내부적인 연산에 의해서 그 다음 상태를 보낸다. 각 FSM마다 레지스터와 신호 제어에 해당하는 IN/OUT 및 불필요한 서브 블록의 활성화로 누설성분이 늘어나게 된다.
도 8은 본원 발명의 일 실시예에 따른 FSM 머신의 구조를 도시한 개념도이다.
도 7의 구성의 문제점을 해소하기 위해 로컬 상태 레지스터는 공유되어 면적의 측면에서 최적화할 수 있다.
즉 여러가지 상태를 로컬 상태 레지스터(공유 레지스터)에 저장함으로써 고전압 발생기가 지연요소를 가지지 않고 동작된다.
전술한 본원발명의 구성에 따라 프로그램 펄스가 인가되기 전에 설정되어야 하는 작업들을 어드레스를 입력받는 동안 또는 데이터를 입력받는 동안에 수행할 수 있다.

Claims (6)

  1. 복수의 레벨의 고전압를 생성하는 고전압 발생기와,
    외부에서 입력되는 명령어에 따라 상기 고전압 발생기를 구동시키는 제1 구동제어신호를 생성하는 명령어 디코더와,
    외부에서 입력되는 어드레스에 따라 상기 고전압 발생기를 구동시키는 제2 구동제어신호를 생성하는 제2 구동제어신호 발생부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  2. 제1항에 있어서, 상기 고전압 발생기는 제1 구동제어신호 또는 제2 구동제어신호가 하이레벨인 경우 동작하는 것을 특징으로 하는 불휘발성 메모리 장치.
  3. 제1항에 있어서, 상기 제2 구동제어 신호 발생부는 컬럼 어드레스가 입력되는 시점에 하이 레벨의 제2 구동 제어신호를 생성하거나, 로우 어드레스가 입력되는 시점에 하이 레벨의 제2 구동 제어신호를 생성하는 것을 특징으로 하는 불휘발성 메모리 장치.
  4. 제1항에 있어서, 상기 제2 구동제어신호 발생부는 컬럼 어드레스와 특정 어드레스가 일치하는 시점에 하이 레벨의 제2 구동 제어신호를 생성하는 것을 특징으로 하는 불휘발성 메모리 장치.
  5. 제1항에 있어서, 상기 고전압 발생기는 제2 구동제어신호가 하이레벨인 구간동안 프로그램 전압을 생성하는 것을 특징으로 하는 불휘발성 메모리 장치.
  6. 제1항에 있어서, 상기 고전압 발생기는 제2 구동제어신호가 하이레벨인 구간동안 패스 전압을 생성하는 것을 특징으로 하는 불휘발성 메모리 장치.
KR1020070063554A 2007-06-27 2007-06-27 불휘발성 메모리 장치 KR20080114209A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070063554A KR20080114209A (ko) 2007-06-27 2007-06-27 불휘발성 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070063554A KR20080114209A (ko) 2007-06-27 2007-06-27 불휘발성 메모리 장치

Publications (1)

Publication Number Publication Date
KR20080114209A true KR20080114209A (ko) 2008-12-31

Family

ID=40371347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070063554A KR20080114209A (ko) 2007-06-27 2007-06-27 불휘발성 메모리 장치

Country Status (1)

Country Link
KR (1) KR20080114209A (ko)

Similar Documents

Publication Publication Date Title
KR100463197B1 (ko) 멀티-페이지 프로그램 동작, 멀티-페이지 읽기 동작,그리고 멀티-블록 소거 동작을 갖는 낸드 플래시 메모리장치
KR100805839B1 (ko) 고전압 발생기를 공유하는 플래시 메모리 장치
JP4170682B2 (ja) 不揮発性半導体メモリ装置
US7616496B2 (en) Charge trap type non-volatile memory device and program method thereof
KR100839700B1 (ko) 불휘발성 반도체 기억 장치
KR100960448B1 (ko) 불휘발성 메모리 장치의 프로그램 검증 방법
JPH05128878A (ja) 不揮発性半導体記憶装置
US20110141809A1 (en) Page buffer of non-volatile memory device and programming method of non-volatile memory device
KR20070008899A (ko) 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
US6307783B1 (en) Descending staircase read technique for a multilevel cell NAND flash memory device
JP2009146474A (ja) 不揮発性半導体記憶装置
KR20090100077A (ko) 플래시 메모리 소자의 동작 전압 제공 방법
JP2006031871A (ja) 半導体記憶装置
KR100996108B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
JP2008016112A (ja) 半導体記憶装置
KR101099982B1 (ko) 불휘발성 메모리 장치의 동작 방법
KR100965076B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
JP4828520B2 (ja) 半導体装置およびその制御方法
KR100967026B1 (ko) 불휘발성 메모리 장치 및 그 캐쉬리드 방법
JP2009048750A (ja) 不揮発性半導体記憶装置
JP4919775B2 (ja) 不揮発性半導体記憶装置
JP5407949B2 (ja) 不揮発性記憶装置及びデータ書き込み方法
KR100621637B1 (ko) 프로그램 시간을 단축시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
JP2011181131A (ja) 半導体記憶装置
JP2010218623A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination