KR20080108012A - Laminated ceramic electronic component - Google Patents

Laminated ceramic electronic component Download PDF

Info

Publication number
KR20080108012A
KR20080108012A KR1020080050233A KR20080050233A KR20080108012A KR 20080108012 A KR20080108012 A KR 20080108012A KR 1020080050233 A KR1020080050233 A KR 1020080050233A KR 20080050233 A KR20080050233 A KR 20080050233A KR 20080108012 A KR20080108012 A KR 20080108012A
Authority
KR
South Korea
Prior art keywords
ceramic
sintered body
mol
electronic component
ceramic sintered
Prior art date
Application number
KR1020080050233A
Other languages
Korean (ko)
Other versions
KR101035882B1 (en
Inventor
코지 스즈키
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20080108012A publication Critical patent/KR20080108012A/en
Application granted granted Critical
Publication of KR101035882B1 publication Critical patent/KR101035882B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

A laminated ceramic electronic component is provided to improve moisture resistant reliability of a laminated ceramic electronic component in which an inner electrode is arranged through a ceramic layer of a ceramic sintered body and obtain a laminated ceramic electronic component in which reliability about wetproof is high. A laminated ceramic condenser comprises a ceramic sintered body, first and second inner electrodes and first and second external terminal electrodes. The ceramic sintered body(10) in which a plurality of ceramic layers(3) are laminated is formed. The first and second inner electrodes(1,2) are arranged in order to be drawn out to an opposite side by turns inside the ceramic sintered body. The first and second external terminal electrodes(31, 32) are arranged in order to be connected with the outlet of the first and the second inner electrodes in a first section(11) and a second section(12) which each other is faced of the ceramic sintered body.

Description

적층 세라믹 전자 부품{LAMINATED CERAMIC ELECTRONIC COMPONENT}Multilayer Ceramic Electronic Components {LAMINATED CERAMIC ELECTRONIC COMPONENT}

본 발명은 세라믹 전자 부품에 관한 것으로, 상세하게는 세라믹층과 용량 형성용 내부 전극을 적층해서 이루어지는 적층 세라믹 전자 부품에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to ceramic electronic components, and more particularly, to a multilayer ceramic electronic component formed by laminating a ceramic layer and internal electrodes for capacitance formation.

최근, 휴대 전화나 휴대폰 음악 플레이어 등의 전자 기기의 소형화에 따라 탑재되는 전자 부품의 소형화가 급속하게 진행되고 있다. 예를 들면, 칩형 적층 세라믹 콘덴서로 대표되는 칩형 적층 세라믹 전자 부품에 있어서는 소정의 특성을 확보하면서 칩 사이즈를 작게 하기 위해서 세라믹층의 박층화가 진행되고 있다.In recent years, with the miniaturization of electronic devices such as mobile phones and cellular phone music players, miniaturization of electronic components to be mounted is rapidly progressing. For example, in the chip type multilayer ceramic electronic components represented by the chip type multilayer ceramic capacitors, thinning of the ceramic layer is progressing in order to reduce the chip size while securing predetermined characteristics.

그리고, 세라믹층의 박층화에 따라 세라믹층의 적층 매수도 증가되는 경향이 있다. 통상, 적층 세라믹 전자 부품은 세라믹층과 내부 전극이 교대로 적층된 구조를 갖고 있지만, 내부 전극이 칩의 측면으로부터 노출되지 않도록 내부 전극은 세라믹층 전부를 덮지 않고, 세라믹층의 둘레 가장자리부로부터 약간 후퇴된 내측의 위치까지밖에 형성되어 있지 않기 때문에 내부 전극과 세라믹층 사이에는 단차가 발생된다. 그리고, 세라믹층의 적층 매수가 증가되면 이 단차를 원인으로 하는 디라미네이션(delamination) 등의 구조 결함이 발생되기 쉬워진다.As the ceramic layer is thinned, the number of laminated layers of the ceramic layer also tends to increase. In general, a multilayer ceramic electronic component has a structure in which a ceramic layer and an internal electrode are alternately stacked, but the internal electrode does not cover the entire ceramic layer so that the internal electrode is not exposed from the side of the chip, but slightly from the peripheral edge of the ceramic layer. Since only the inner position of the recessed side is formed, a step is generated between the internal electrode and the ceramic layer. In addition, when the number of laminated layers of the ceramic layer is increased, structural defects such as delamination caused by this step are likely to occur.

이러한 문제를 해결하는 방책으로서 예를 들면, 세라믹 그린 시트 상에 내부 전극 패턴을 인쇄한 후, 내부 전극이 인쇄되어 있지 않은 부분에 세라믹 페이스트를 인쇄하고, 이 세라믹 페이스트에 의해 단차를 흡수하는 방법이 제안되고 있다(특허문헌1 참조).As a solution to this problem, for example, a method of printing an internal electrode pattern on a ceramic green sheet, then printing a ceramic paste on a portion where the internal electrode is not printed, and absorbing the step by the ceramic paste, It is proposed (refer patent document 1).

그러나, 상기 방법의 경우, 세라믹층과 내부 전극 사이의 단차를 흡수할 수는 있어도 소성시에 있어서 내부 전극과 세라믹층의 소결 수축 거동의 차이에 의해 내부 전극 단부와 세라믹층 사이에 미세한 간극이 발생되고, 습기 등의 수분이 이 간극에 침입되어 내습 불량을 야기한다는 문제점이 있다.However, in the above method, even though the step between the ceramic layer and the internal electrode can be absorbed, a minute gap is generated between the inner electrode end and the ceramic layer due to the difference in the sintering shrinkage behavior of the internal electrode and the ceramic layer during firing. Therefore, there is a problem that moisture such as moisture penetrates into this gap and causes poor moisture resistance.

또한, 상술한 특허문헌1에 관련된 기술로서 단차 흡수용 세라믹 페이스트에 SiO2를 첨가하고, 세라믹과 내부 전극의 소결 수축 거동의 차를 작게 하는 방법이 제안되고 있다(특허문헌2 참조).In addition, it is a method of reducing the difference in sintering shrinkage behavior of the addition of SiO 2 in the ceramic paste for the absorption step, the ceramic and the internal electrodes proposed as a technology related to the above-described Patent Document 1 (see Patent Document 2).

그러나, 이 특허문헌2의 방법에 있어서도 세라믹과 내부 전극의 양자의 소결 수축 거동을 완전히 매칭시키는 것은 매우 곤란하며, 상기 간극에 기인하는 내습 불량의 문제점은 반드시 충분히 해결되어 있지 않은 것이 실정이다.However, even in the method of this patent document 2, it is very difficult to completely match the sintering shrinkage behavior of both a ceramic and an internal electrode, and the situation of the moisture resistance defect resulting from the said gap is not necessarily fully solved.

또한, 단차 흡수 부분은 원래 칩의 외표면에 가깝기 때문에 소성 공정에서 열이 전달되기 쉽고, 소결되기 쉽고 또한, SiO2의 첨가에 의해 소결 온도가 더 저하되고, 측면측 갭부가 과소결로 되고, 콘덴서 본체의 구조 결함이나 강도 저하를 초래하기 쉽다는 문제점이 있다.In addition, since the step absorbing portion is close to the outer surface of the original chip, heat is easily transferred in the firing process, is easy to sinter, and the sintering temperature is further lowered by the addition of SiO 2 , and the side gap portion is under-sintered, There is a problem that it is easy to cause structural defects and a decrease in strength of the main body.

또한, 단차의 문제를 해결하는 방법으로서 단차 흡수용 세라믹 페이스트에 Cu를 첨가하고, 내부 전극 재료인 Ni와, 세라믹 페이스트 중의 Cu를 합금화해서 내 부 전극과 단차 흡수층의 접합성을 높이도록 한 방법이 제안되고 있다(특허문헌3 참조).In addition, as a method of solving the problem of step difference, a method of adding Cu to the step absorbing ceramic paste and alloying Ni as the internal electrode material and Cu in the ceramic paste to improve the bonding between the internal electrode and the step absorbing layer is proposed. (Refer patent document 3).

그러나, 이 특허문헌3의 방법의 경우, Ni와 Cu의 합금은 소성 분위기 등에 의해 용이하게 산화 환원 반응을 발생시키기 때문에 산화 반응에 의한 체적 팽창 후에 환원 반응에 의한 체적 감소가 발생됨으로써 단차부에 간극이 발생되어 버리기 때문에 내습성에 대한 신뢰성을 충분히 확보하는 것은 곤란한 것이 실정이다.However, in the method of this Patent Document 3, since the alloy of Ni and Cu easily generates a redox reaction by a firing atmosphere or the like, a volume reduction caused by the reduction reaction occurs after the volume expansion caused by the oxidation reaction, resulting in a gap in the stepped portion. Since this is generated, it is difficult to secure enough reliability for moisture resistance.

[특허문헌1] 일본 특허공개 소56-94719호 공보[Patent Document 1] Japanese Patent Application Laid-open No. 56-94719

[특허문헌2] 일본 특허공개 2004-96010호 공보[Patent Document 2] Japanese Patent Application Laid-Open No. 2004-96010

[특허문헌3] 일본 특허공개 2005-101301호 공보 [Patent Document 3] Japanese Patent Laid-Open No. 2005-101301

본 발명은 상기 과제를 해결하는 것이며, 소형화한 경우에도 내습성에 대한 신뢰성이 높은 적층 세라믹 전자 부품을 제공하는 것을 목적으로 한다.This invention solves the said subject and an object of this invention is to provide the laminated ceramic electronic component with high reliability with respect to moisture resistance, even if it miniaturized.

상기 과제를 해결하기 위해서 본 발명(청구항 1)의 적층 세라믹 전자 부품은,In order to solve the above problems, the multilayer ceramic electronic component of the present invention (claim 1),

복수의 세라믹층이 적층되어 이루어지고, 서로 대향하는 제 1 측면 및 제 2 측면과, 서로 대향하는 제 1 단면 및 제 2 단면을 갖는 세라믹 소결체와, A ceramic sintered body formed by stacking a plurality of ceramic layers and having a first side surface and a second side surface facing each other, and a first cross section and a second cross section facing each other;

상기 세라믹 소결체 내부에 형성되고, 상기 제 1 단면에 인출된 Ni를 함유하는 제 1 내부 전극과, A first internal electrode formed in the ceramic sintered body and containing Ni drawn out in the first end surface;

특정의 상기 세라믹층을 통해 상기 제 1 내부 전극과 대향하도록 해서 상기 세라믹 소결체 내부에 형성되고, 상기 제 2 단면에 인출된 Ni를 함유하는 제 2 내부 전극과, A second internal electrode which is formed inside the ceramic sintered body and faces the first internal electrode via the specific ceramic layer and contains Ni drawn out in the second end surface;

상기 세라믹 소결체의 상기 제 1 단면에 형성되고, 상기 제 1 내부 전극과 전기적으로 접속되는 제 1 외부 단자 전극과, A first external terminal electrode formed on the first end surface of the ceramic sintered body and electrically connected to the first internal electrode;

상기 세라믹 소결체의 상기 제 2 단면에 형성되고, 상기 제 2 내부 전극과 전기적으로 접속되어 상기 제 1 외부 단자 전극과는 다른 전위에 접속되는 제 2 외부 단자 전극을 구비하는 적층 세라믹 전자 부품으로서, A multilayer ceramic electronic component having a second external terminal electrode formed on said second end face of said ceramic sintered body and electrically connected to said second internal electrode and connected to a potential different from said first external terminal electrode.

상기 세라믹 소결체는,The ceramic sintered body,

상기 세라믹층 중, 상기 제 1 내부 전극 및 상기 제 2 내부 전극에 끼워지고, 용량 형성에 기여하는 유효층부와, An effective layer portion interposed between the first internal electrode and the second internal electrode and contributing to the formation of a capacitance among the ceramic layers;

상기 제 1, 제 2 내부 전극의 측부와 상기 세라믹 소결체의 제 1, 제 2 측면 사이 및 상기 유효층부의 측부와 상기 세라믹 소결체의 제 1, 제 2 측면 사이에 존재하는 측면측 갭부를 포함하고, A side-side gap portion existing between the side portions of the first and second internal electrodes and the first and second side surfaces of the ceramic sintered body and between the side portions of the effective layer portion and the first and second side surfaces of the ceramic sintered body,

상기 측면측 갭부 중, 적어도 상기 제 1, 제 2 내부 전극과 인접하는 영역은 상기 유효층부에 비해서 Mg 농도가 높은 Mg 리치 영역으로 되어 있는 것을 특징으로 하고 있다.At least the region adjacent to the first and second internal electrodes in the side gap portion is an Mg rich region having a higher Mg concentration than the effective layer portion.

또한, 본 발명에 있어서는 상기 측면측 갭부 중, 상기 제 1, 제 2 내부 전극 각각과 동일한 높이에 위치하는 영역은 상기 Mg 리치 영역으로 되어 있는 것이 바람직하다.Moreover, in this invention, it is preferable that the area | region located in the same height as each of the said 1st, 2nd internal electrode among the said side gap part becomes the said Mg rich area | region.

또한, 본 발명에 있어서는 상기 측면측 갭부 전체를 상기 Mg 리치 영역으로 하는 것도 가능하다.Moreover, in this invention, it is also possible to make whole the said side side gap part into the said Mg rich area | region.

또한, 본 발명에 있어서는 상기 세라믹 소결체는 상기 제 1, 제 2 내부 전극의 단부와 상기 세라믹 소결체의 제 1, 제 2 단면 사이 및 상기 유효층부의 단부와 상기 세라믹 소결체의 제 1 또는 제 2 단면 사이에 존재하는 단면측 갭부를 포함하고, In the present invention, the ceramic sintered body is formed between the end portions of the first and second internal electrodes and the first and second end faces of the ceramic sintered body, and between the end portions of the effective layer portion and the first or second end faces of the ceramic sintered body. Including a cross-sectional side gap portion present in,

상기 단면측 갭부 중, 적어도 상기 제 1, 제 2 내부 전극과 인접하는 영역은 상기 유효층부에 비해서 Mg 농도가 높은 Mg 리치 영역으로 되어 있는 것이 바람직하다.It is preferable that at least the area | region adjacent to the said 1st, 2nd internal electrode among the said cross-sectional side gap parts becomes an Mg rich area | region where Mg density | concentration is high compared with the said effective layer part.

또한, 본 발명에 있어서는 상기 제 1, 제 2 내부 전극 중의 최외층의 내부 전극으로부터 외측의 세라믹층의 상기 측면측 갭부의 수직 투영 영역 및 상기 단면 측 갭부의 수직 투영 영역의 적어도 한쪽은 상기 유효층부에 비해서 Mg 농도가 높은 Mg 리치 영역으로 하는 것도 가능하다.In the present invention, at least one of the vertical projection area of the side gap portion and the vertical projection area of the cross section side gap portion of the ceramic layer outside from the inner electrode of the outermost layer among the first and second internal electrodes is the effective layer part. It is also possible to set it as Mg rich area | region which has a high Mg density compared with.

또한, 본 발명에 있어서는 상기 유효층부를 구성하는 세라믹 재료의 주성분 100mol%에 대한 Mg의 첨가 비율에 비해서 상기 Mg 리치 영역을 구성하는 세라믹 재료의 주성분 100mol%에 대한 Mg의 첨가 비율을 0.5~1.0mol% 많게 하는 것이 바람직하다.In addition, in this invention, 0.5-1.0 mol of Mg addition ratio with respect to 100 mol% of main components of the ceramic material which comprises the said Mg rich area | region is compared with Mg addition ratio with respect to 100 mol% of the main components of the ceramic material which comprises the said effective layer part. It is preferable to increase the%.

또한, 본 발명에 있어서는 상기 Mg 리치 영역에 있어서 Mg 농도가 세라믹 소결체의 외측으로부터 내측을 향해서 저하되는 농도 구배를 갖고 있는 구성으로 하는 것도 가능하다.Moreover, in this invention, it is also possible to set it as the structure which has the density | concentration gradient which Mg density | concentration falls to the inside from the outer side of a ceramic sintered compact in the said Mg rich region.

(발명의 효과)(Effects of the Invention)

본 발명(청구항 1)의 적층 세라믹 전자 부품은 상술한 바와 같이, 세라믹 소결체와, 세라믹 소결체 내부에 형성된 제 1 및 제 2 내부 전극과, 제 1 내부 전극과 전기적으로 접속되는 제 1 외부 단자 전극과, 제 2 내부 전극과 전기적으로 접속된 제 2 외부 단자 전극을 구비하는 적층 세라믹 전자 부품에 있어서, 세라믹 소결체의 제 1 내부 전극 및 제 2 내부 전극의 측부와 세라믹 소결체의 제 1, 제 2 측면 사이 및 유효층부의 측부와 세라믹 소결체의 제 1, 제 2 측면 사이에 존재하는 측면측 갭부 중, 적어도 제 1, 제 2 내부 전극과 인접하는 영역을 유효층부에 비해서 Mg 농도가 높은 Mg 리치 영역으로 하고 있으므로 내부 전극과 측면측 갭부의 경계부에 내부 전극을 구성하는 금속인 Ni와, 세라믹 유래의 금속 원소인 Mg의 산화 화합물이 생성되고, 내부 전극과 측면측 갭부의 경계부의 간극이 이 산화 화 합물에 의해 충전됨과 아울러, 내부 전극과 측면측 갭부가 이 산화 화합물에 의해 결합되기 때문에 내습성이 향상된다. 또한, 산화 화합물이 생성되는 것에 의한 체적 팽창에 의해 내부 전극과 측면측 갭부의 경계부의 간극의 충전 효과가 증대되기 때문에 이 점에서도 내습성의 대폭적인 향상이 기대된다.As described above, the multilayer ceramic electronic component of the present invention (claim 1) includes a ceramic sintered body, first and second internal electrodes formed inside the ceramic sintered body, and a first external terminal electrode electrically connected to the first internal electrode; A multilayer ceramic electronic component having a second external terminal electrode electrically connected to a second internal electrode, comprising: a side between a first internal electrode and a second internal electrode of the ceramic sintered body and a first and second side surface of the ceramic sintered body And a region adjacent to at least the first and second internal electrodes among the side gap portions existing between the side portions of the effective layer portion and the first and second side surfaces of the ceramic sintered body as Mg rich regions having a higher Mg concentration than the effective layer portion. Therefore, an oxidizing compound of Ni, which is a metal constituting the internal electrode, and Mg, which is a metal element derived from ceramic, is formed at the boundary between the internal electrode and the side gap portion, and the internal electrode and the side As soon side filling gap is the gap of the boundary portion by the screen oxide compound as well, the internal electrodes and the side surface side gap portion is improved in moisture resistance are bonded by an oxide compound. In addition, since the filling effect of the gap between the boundary between the inner electrode and the side gap portion is increased by the volume expansion caused by the formation of the oxidizing compound, a significant improvement in moisture resistance is also expected from this point.

본 발명에 있어서, Mg 리치 영역에 관해서 「유효층부에 비해서 Mg 농도가 높다」란, 유효층부가 Mg을 함유하고 있는 경우에는 Mg 리치 영역이 유효층부의 Mg 함유율보다 높은 비율로 Mg을 함유하고 있는 것을 의미하는 개념이며, 또한 유효층부가 Mg을 함유하고 있지 않은 경우에는 내부 전극을 구성하는 금속인 Ni와 Mg의 산화 화합물의 생성에 유의성이 있는 정도의 Mg을 함유하고 있는 것을 의미하는 개념이다.In the present invention, the Mg rich region means that "the Mg concentration is higher than the effective layer portion" means that the Mg rich region contains Mg at a higher ratio than the Mg content of the effective layer portion when the effective layer portion contains Mg. When the effective layer part does not contain Mg, it is a concept which means that it contains Mg of the grade which is significant enough to produce | generate the oxidation compound of Ni and Mg which are metals which comprise an internal electrode.

또한, 내환원성 세라믹 재료로서 BaTiO3 등에 MgO를 첨가한 것을 사용하는 경우에는 Mg 리치 영역이 이 유효층부의 Mg0로부터 유래되는 Mg보다 적당히 높은 함유율로 Mg을 함유하고 있는 것이 요건이 된다.In addition, when using MgO added to BaTiO 3 etc. as a reducing-resistant ceramic material, it is a requirement that Mg rich area | region contains Mg with the content rate moderately higher than Mg derived from Mg0 of this effective layer part.

또한, 본 발명의 적층 세라믹 전자 부품에 있어서는 측면측 갭부 중, 제 1, 제 2 내부 전극 각각과 동일한 높이에 위치하는 영역 즉, 내부 전극의 측변부를 Mg 리치 영역으로 함으로써 내부 전극의 주변부와 측면측 갭부의 경계부에 내부 전극을 구성하는 금속인 Ni와, 세라믹 유래의 금속 원소인 Mg의 산화 화합물을 생성시켜서 내습성의 향상을 꾀하는 것이 가능해진다.In the multilayer ceramic electronic component of the present invention, the side portion of the side gap portion, which is located at the same height as each of the first and second internal electrodes, that is, the side edge portion of the internal electrode is set to the Mg rich region, so that the peripheral portion and the side surface of the internal electrode are different. It is possible to produce an oxidized compound of Ni, which is a metal constituting the internal electrode, and Mg, which is a metal element derived from a ceramic, at the boundary portion of the gap to improve moisture resistance.

또한, 상기 측면측 갭부 전체를 Mg 리치 영역으로 한 경우, 내부 전극과 측 면측 갭부의 간극에 기인하는 내습성의 열화를 방지해서 보다 확실하게 내습성이 우수한 적층 세라믹 전자 부품을 얻는 것이 가능해진다.Moreover, when the said side gap part whole is made into Mg rich area | region, it becomes possible to prevent the deterioration of moisture resistance resulting from the clearance of an internal electrode and a side gap part, and to obtain the laminated ceramic electronic component which was excellent in moisture resistance more reliably.

또한, 유효층부의 단부와 세라믹 소결체의 제 1 또는 제 2 단면 사이에 존재하는 단면측 갭부 중, 적어도 제 1, 제 2 내부 전극과 인접하는 영역을 Mg 리치 영역으로 함으로써 단면으로부터의 수분의 침입도 억제, 방지해서 내습성을 더욱 향상시킬 수 있다.In addition, the penetration of moisture from the cross section by setting the region adjacent to at least the first and second internal electrodes as the Mg rich region among the cross section side gap portions existing between the end of the effective layer portion and the first or second cross section of the ceramic sintered body. Suppression and prevention can further improve moisture resistance.

또한, 단면에는 외부 단자 전극이 형성되기 때문에 외부 단자 전극에 의해 수분의 침입 억제 효과가 얻어지므로 단면측에는 특별히 Mg 리치 영역을 형성하지 않아도 좋은 경우가 적지 않지만 이 단면측에도 Mg 리치 영역을 형성함으로써 내습 신뢰성을 더욱 높일 수 있다.In addition, since the external terminal electrode is formed in the cross section, the effect of suppressing the ingress of moisture is obtained by the external terminal electrode. Therefore, it is not necessary to form the Mg rich region in particular on the cross section side. Can be further increased.

또한, 본 발명에 있어서는 제 1, 제 2 내부 전극 중의 최외층에 배치된 내부 전극으로부터 외측의 세라믹층의 측면측 갭부의 수직 투영 영역 및 단면측 갭부의 수직 투영 영역의 적어도 한쪽이 유효층부에 비해서 Mg 농도가 높은 Mg 리치 영역으로 하는 것도 가능하며, 그 경우에는 보다 확실하게 내습성이 우수한 적층 세라믹 전자 부품을 얻을 수 있다.In the present invention, at least one of the vertical projection area of the side gap portion and the vertical projection area of the cross section side gap portion of the ceramic layer on the outer side is disposed from the inner electrode disposed at the outermost layer among the first and second internal electrodes as compared with the effective layer part. It is also possible to set it as Mg rich region with high Mg concentration, and in that case, the laminated ceramic electronic component excellent in moisture resistance can be obtained reliably.

또한, 유효층부를 구성하는 세라믹 재료의 주성분 100mol%에 대한 Mg의 첨가 비율에 비해서 Mg 리치 영역을 구성하는 세라믹 재료의 주성분 100mol%에 대한 Mg의 첨가 비율을 0.5~1.0mol% 많게 함으로써 확실하게 내습 신뢰성을 높이는 것이 가능해져 본 발명을 보다 실효있게 할 수 있다.In addition, the moisture content can be reliably increased by increasing the amount of Mg added to 100 mol% of the main component of the ceramic material constituting the Mg rich region by 0.5 to 1.0 mol% as compared to the amount of Mg added to 100 mol% of the main component of the ceramic material constituting the effective layer portion. It is possible to improve the reliability and to make the present invention more effective.

또한, 본 발명에 있어서는 Mg 리치 영역에 있어서 Mg 농도가 세라믹 소결체 의 외측으로부터 내측을 향해서 저하되는 농도 구배를 갖는 구성으로 한 경우에도 내습성이 우수한 적층 세라믹 전자 부품을 얻을 수 있다.Moreover, in this invention, even when it is set as the structure which has the density | concentration gradient which Mg concentration falls from the outer side of the ceramic sintered compact in the Mg rich area | region, the laminated ceramic electronic component excellent in moisture resistance can be obtained.

또한, Mg 농도가 세라믹 소결체의 외측으로부터 내측을 향해서 저하되는 농도 구배를 갖는 구성으로 하는 방법으로서는 소성 전의 생칩을 Mg을 함유하는 바인더에 침지하고, Mg을 함침시킨 후, 생칩을 소성하는 방법 등이 예시된다.As a method of having a concentration gradient in which the Mg concentration decreases from the outside to the inside of the ceramic sintered body, a method of immersing the raw chips before firing in a binder containing Mg, impregnating Mg, and then firing the raw chips Is illustrated.

이하에 본 발명의 실시형태를 나타내고, 본 발명의 특징으로 하는 바를 더욱 상세하게 설명한다.EMBODIMENT OF THE INVENTION Below, embodiment of this invention is shown, and the feature of this invention is demonstrated in detail.

[실시형태1]Embodiment 1

도 1은 본 발명의 일실시형태에 따른 적층 세라믹 전자 부품(이 실시형태에서는 적층 세라믹 콘덴서)의 구성을 나타내는 사시도, 도 2는 도 1의 A-A선 단면도, 도 3은 도 1의 B-B선 단면도, 도 4는 본 발명의 실시형태1에 따른 적층 세라믹 콘덴서의 구성을 설명하기 위한 도면이다.1 is a perspective view showing the structure of a multilayer ceramic electronic component (in this embodiment, a multilayer ceramic capacitor) according to one embodiment of the present invention, FIG. 2 is a sectional view taken along the line AA of FIG. 1, and FIG. 4 is a view for explaining the configuration of a multilayer ceramic capacitor according to Embodiment 1 of the present invention.

이 실시형태1의 적층 세라믹 콘덴서는 도 1~4에 나타내는 바와 같이, 복수의 세라믹층(3)이 적층된 세라믹 소결체(10)와, 그 내부에 교대로 반대측으로 인출되도록 배치된 제 1 및 제 2 내부 전극(1, 2)과, 세라믹 소결체(10)의 서로 대향하는 제 1 단면(11)과 제 2 단면(12)에 제 1 및 제 2 내부 전극(1, 2)의 인출부와 도통하도록 배치된 제 1 및 제 2 외부 단자 전극(31, 32)을 구비하고 있다.As shown in FIGS. 1-4, the multilayer ceramic capacitor of this Embodiment 1 is the ceramic sintered compact 10 in which the several ceramic layer 3 was laminated | stacked, and the 1st and 1st arrange | positioned so that it may take out to the other side alternately in the inside. 2 Internal electrodes 1 and 2 and conductive parts of the first and second internal electrodes 1 and 2 are connected to the first end face 11 and the second end face 12 of the ceramic sintered body 10 facing each other. And first and second external terminal electrodes 31 and 32 arranged so as to be disposed.

더욱 상세하게 설명하면 세라믹 소결체(10)는 서로 대향하는 제 1 측면(21) 및 제 2 측면(22)(도 1, 도 3)과, 서로 대향하는 제 1 단면(11) 및 제 2 단면 (12)(도 1, 도 2)을 갖고 있고, 내부에는 도 2, 도 3에 나타내는 바와 같이, 제 1 단면(11)에 인출된 Ni를 함유하는 제 1 내부 전극(1)과, 소정의 세라믹층(용량 형성에 기여하는 유전체층임)(3)을 통해 제 1 내부 전극(1)과 대향하도록 해서 세라믹 소결체(10)의 내부에 배치되고, 제 2 단면(12)에 인출된 Ni를 함유하는 제 2 내부 전극(2)이 배치되어 있다.In more detail, the ceramic sintered body 10 includes a first side face 21 and a second side face 22 (FIGS. 1 and 3) facing each other, and a first end face 11 and a second end face facing each other ( 12) (FIG. 1, FIG. 2), and as shown in FIG. 2, FIG. 3 inside, the 1st internal electrode 1 containing Ni drawn out to the 1st end surface 11, and predetermined | prescribed ceramic A layer (which is a dielectric layer that contributes to capacitance formation) 3 is disposed inside the ceramic sintered body 10 so as to face the first internal electrode 1 and contains Ni drawn out in the second end surface 12. The second internal electrode 2 is arranged.

또한, 세라믹 소결체(10)의 제 1 단면(11)에는 도 1, 도 2에 나타내는 바와 같이, 제 1 내부 전극(1)과 전기적으로 접속되는 제 1 외부 단자 전극(31)이 배치되어 있고, 세라믹 소결체(10)의 제 2 단면(12)에는 제 2 내부 전극(2)과 전기적으로 접속되어 제 1 외부 단자 전극(31)과는 다른 전위에 접속되는 제 2 외부 단자 전극(32)이 배치되어 있다.Moreover, as shown to FIG. 1, FIG. 2, the 1st external terminal electrode 31 electrically connected to the 1st internal electrode 1 is arrange | positioned at the 1st end surface 11 of the ceramic sintered compact 10, On the second end face 12 of the ceramic sintered body 10, a second external terminal electrode 32 is arranged which is electrically connected to the second internal electrode 2 and connected to a potential different from that of the first external terminal electrode 31. It is.

또한, 이 적층 세라믹 콘덴서에 있어서 세라믹 소결체(10)는 도 3, 도 4에 나타내는 바와 같이, 세라믹층(3) 중, 제 1 내부 전극(1) 및 제 2 내부 전극(2)에 끼워지고, 용량 형성에 기여하는 유효층부(3a)와, 제 1 내부 전극(1) 및 제 2 내부 전극(2)의 측부와 세라믹 소결체(10)의 제 1, 제 2 측면(21, 22) 사이 및 유효층부(3a)의 측부와 세라믹 소결체(10)의 제 1, 제 2 측면(21, 22) 사이에 존재하는 측면측 갭부(GS)와, 제 1 내부 전극(1) 및 제 2 내부 전극(2)의 단부와 세라믹 소결체(10)의 제 1, 제 2 단면(11, 12) 사이 및 유효층부(3a)의 단부와 세라믹 소결체(10)의 제 1 또는 제 2 단면(11, 12) 사이에 존재하는 단면측 갭부(GE)를 포함하고 있다.In this multilayer ceramic capacitor, as shown in FIGS. 3 and 4, the ceramic sintered body 10 is sandwiched between the first internal electrodes 1 and the second internal electrodes 2 in the ceramic layer 3. Between the effective layer portion 3a contributing to the formation of the capacitance, the sides of the first internal electrode 1 and the second internal electrode 2 and the first and second side surfaces 21 and 22 of the ceramic sintered body 10 and the effective The side gap portion G S existing between the side of the layer portion 3a and the first and second side surfaces 21 and 22 of the ceramic sintered body 10, the first internal electrode 1 and the second internal electrode ( Between the end of 2) and the first and second end faces 11 and 12 of the ceramic sintered body 10 and between the end of the effective layer portion 3a and the first or second end faces 11 and 12 of the ceramic sintered body 10. The cross-sectional side gap part G E which exists in is included.

또한, 세라믹 소결체(10)는 도 3에 나타내는 바와 같이, 최상층의 내부 전극{1(2)} 및 최하층의 내부 전극{1(2)}보다 외측에 용량의 형성에 기여하지 않는 세라믹층인 외층(3b)을 구비하고 있다.In addition, as shown in FIG. 3, the ceramic sintered body 10 is an outer layer which is a ceramic layer which does not contribute to the formation of a capacitance outside the innermost electrode 1 (2) of the uppermost layer and the inner electrode {1 (2) of the lowermost layer. (3b) is provided.

그리고, 상기 측면측 갭부(GS) 및 단면측 갭부(GE) 중, 제 1, 제 2 내부 전극(1, 2)과 인접하는 영역{GS1(도 3, 도 4), GE1(도 4)}이 유효층부(3a)에 비해서 Mg 농도가 높은 Mg 리치 영역(MR)으로 되어 있고, Mg는 갭부 전체에 걸쳐 거의 균일하게 분포되어 있다.The region GS1 (FIGS. 3 and 4) and G E1 (which are adjacent to the first and second internal electrodes 1 and 2 of the side gap portion G S and the end surface side gap portion G E ). Fig. 4) is an Mg rich region M R having a higher Mg concentration than the effective layer portion 3a, and Mg is distributed almost uniformly throughout the gap portion.

또한, 이 실시형태1에서는 갭부 전체에 걸쳐 Mg을 거의 균일하게 분포시키도록 하고 있지만 반드시 Mg는 갭부 전체에 걸쳐 균일하게 분포되어 있을 필요는 없고, 갭부의 내부 전극 근방 부분에 Mg가 존재하고 있으면 좋다. 또한, Mg는 이 실시형태1의 경우와 같이, 세라믹 소결체의 측면에까지 이르도록 갭부 전체에 분포되어 있어도 좋고, 또한, 갭부의 내부 전극 근방 부분에 편석되도록 분포되어 있어도 좋다.In addition, in this Embodiment 1, although Mg is distributed substantially uniformly over the whole gap part, Mg does not necessarily need to be distributed uniformly over the whole gap part, and Mg should just exist in the vicinity of the internal electrode of a gap part. . As in the case of the first embodiment, Mg may be distributed throughout the gap portion so as to reach the side surface of the ceramic sintered body, or may be distributed so as to segregate in the vicinity of the internal electrode of the gap portion.

또한, 이 실시형태1에서는 유효층부(3a)를 구성하는 세라믹 재료로서 Mg을 함유하지 않는 재료가 이용되고 있고, Mg 리치 영역(MR)을 구성하는 재료로서는 유효층부(3a)를 구성하는 세라믹 재료로서는 주성분 100mol%에 대해서 Mg을 0.5~1.0mol%의 범위에서 첨가한 세라믹 재료가 이용되고 있다.Further, in the present embodiment the first ceramic constituting the effective layer portion (3a) and is used materials which do not contain Mg, as the material constituting the Mg-rich region (M R) as the ceramic material constituting the effective layer portion (3a) As a material, the ceramic material which added Mg in 0.5-1.0 mol% with respect to 100 mol% of main components is used.

이 실시형태1의 적층 세라믹 콘덴서에 있어서는 상술한 바와 같이, 측면측 갭부(GS) 및 단면측 갭부(GE) 중, 제 1, 제 2 내부 전극(1, 2)과 인접하는 영역(GS1 및 GE1)을 유효층부(3a)보다 Mg 농도가 높은 Mg 리치 영역(MR)으로 하고 있으므로 제 1, 제 2 내부 전극(1, 2)과, 그것에 인접하는 세라믹으로 이루어지는 영역(GS1 및 GE1)의 경계부에 내부 전극(1, 2)을 구성하는 금속인 Ni와, 세라믹 유래의 금속 원소인 Mg의 산화 화합물이 생성되고, 내부 전극(1, 2)과 영역(GS1 및 GE1)의 경계부의 간극(C)(도 5 참조)이 이 산화 화합물에 의해 충전됨과 아울러, 내부 전극(1, 2)과 영역(GS1 및 GE1)이 이 산화 화합물에 의해 결합되기 때문에 높은 내습성을 구비하고, 소형화한 경우에도 내습성에 대한 신뢰성이 높은 적층 세라믹 콘덴서를 얻을 수 있다.In the multilayer ceramic capacitor according to the first embodiment, as described above, the region G adjacent to the first and second internal electrodes 1 and 2 among the side gap portions G S and the end face gap portions G E. Since S1 and G E1 are Mg rich regions M R having a higher Mg concentration than the effective layer portion 3a, the regions G S1 made of the first and second internal electrodes 1 and 2 and ceramics adjacent thereto are provided. And an oxidizing compound of Ni, which is a metal constituting the internal electrodes 1, 2, and Mg, which is a metal element derived from ceramic, is formed at the boundary of G E1 , and the internal electrodes 1, 2 and the regions G S1 and G are formed. The gap C (see FIG. 5) at the boundary of E1 is filled by this oxidizing compound, and the internal electrodes 1 and 2 and the regions G S1 and G E1 are joined by this oxidizing compound, so that In the case of having a moisture resistance and miniaturization, a multilayer ceramic capacitor having high reliability against moisture resistance can be obtained.

다음에, 이 적층 세라믹 콘덴서의 제조 방법에 대해서 설명한다.Next, the manufacturing method of this multilayer ceramic capacitor is demonstrated.

(1) 우선, 유전체 세라믹을 주된 성분으로 하는 세라믹 그린 시트, Ni 분말을 도전 재료로서 함유하는 내부 전극용 도전성 페이스트, 외부 단자 전극용 도전성 페이스트를 준비한다.(1) First, a ceramic green sheet containing a dielectric ceramic as a main component, a conductive paste for an internal electrode containing Ni powder as a conductive material, and a conductive paste for an external terminal electrode are prepared.

세라믹 그린 시트나 각종 도전성 페이스트에는 바인더 및 용제가 함유되지만 공지의 유기 바인더나 유기 용제를 사용할 수 있다.Although a binder and a solvent are contained in a ceramic green sheet and various electroconductive pastes, a well-known organic binder and an organic solvent can be used.

(2) 그리고, 도 6의 (a)에 나타내는 바와 같이, 세라믹 그린 시트(41) 상에 예를 들면 스크린 인쇄 등에 의해 도(島) 형상으로 도전성 페이스트(42)를 인쇄하여 내부 전극 패턴(42p)을 형성한다.(2) Then, as shown in Fig. 6A, the conductive paste 42 is printed on the ceramic green sheet 41 in an island shape by, for example, screen printing and the internal electrode pattern 42p. ).

(3) 그리고, 도 6의 (b)에 나타내는 바와 같이, 세라믹 그린 시트(41) 상의 내부 전극 패턴(42p)이 형성되어 있지 않은 부분에 측면측 갭부(GS) 및 단면측 갭부(GE)용 세라믹 페이스트(43)를 인쇄한다.(3) And as shown in FIG.6 (b), the side side gap part G S and the cross section side gap part G E in the part in which the internal electrode pattern 42p on the ceramic green sheet 41 is not formed. ) Is printed.

이 세라믹 페이스트를 구성하는 세라믹 재료로서 하지가 되는 세라믹 그린 시트(41)를 구성하는 세라믹 재료에 비해서 Mg의 함유율이 높은 세라믹 재료를 이용한 것을 사용하고 있다.As the ceramic material constituting the ceramic paste, a ceramic material having a high Mg content is used as compared with the ceramic material constituting the underlying ceramic green sheet 41.

또한, 갭부에 있어서 Mg을 치우쳐서 분포시키는 경우에는 예를 들면, Mg의 함유율이 다른 복수 종류의 세라믹 페이스트를 준비하고, 인접해서 순차적으로 인쇄하는 방법 등을 이용하는 것이 가능하다.In addition, when dispersing Mg in a gap part and distributing it, it is possible to use the method of preparing several types of ceramic paste from which the content rate of Mg differs, and printing sequentially and adjacently, for example.

(4) 다음에, 도 6의 (b)에 나타내는 세라믹 그린 시트(41)를 길이 방향으로 교대로 소정 거리만큼 변위시키면서 적층하여 머더 블록을 제작한다. 또한, 최외층에는 내부 전극 패턴이 형성되어 있지 않은 외층용 그린 시트를 적층한다.(4) Next, the ceramic green sheet 41 shown in FIG. 6B is laminated while being alternately displaced by a predetermined distance in the longitudinal direction to produce a mother block. In addition, the outermost green sheet which does not have an internal electrode pattern is laminated | stacked on the outermost layer.

또한, 머더 블록은 필요에 따라 정수압 프레스 등의 수단에 의해 적층 방향으로 압착한다.In addition, a mother block is crimped | bonded to a lamination direction by means, such as a hydrostatic press, as needed.

(5) 다음에, 머더 블록을 소정의 컷팅 라인(L)을 따라 소정 사이즈로 컷팅해서 생칩을 잘라낸다{도 6의 (c) 참조}. 또한, 도 6의 (c)에서는 편의상, 세라믹 그린 시트 1장을 인출해서 컷팅 라인(L)을 나타내고 있다. 또한, 필요에 따라 생칩을 배럴 연마 등의 방법에 의해 연마해서 생칩의 능선부 및 모서리부를 둥글게 해도 좋다.(5) Next, the mother block is cut to a predetermined size along a predetermined cutting line L to cut raw chips (see FIG. 6C). 6C, one ceramic green sheet is taken out and the cutting line L is shown for convenience. If necessary, the raw chips may be polished by a method such as barrel polishing to round the ridges and corners of the raw chips.

(6) 다음에, 생칩(생의 세라믹 적층체)을 소성한다. 소성 온도는 900~1300℃인 것이 바람직하다. 소성 분위기는 대기, N2 등의 분위기를 적당히 구분해서 사용한다.(6) Next, the raw chip (raw ceramic laminate) is fired. It is preferable that baking temperature is 900-1300 degreeC. The firing atmosphere is appropriately divided into atmospheres such as air and N 2 .

(7) 다음에, 소성된 세라믹 적층체의 양단면에 도전성 페이스트를 도포하고, 베이킹해서 외부 단자 전극을 형성한다. 베이킹 온도는 700~900℃인 것이 바람직하다. 베이킹 분위기는 대기, N2 등의 분위기를 적당히 구분해서 사용한다.(7) Next, conductive paste is applied to both end faces of the fired ceramic laminate, and baked to form external terminal electrodes. It is preferable that baking temperature is 700-900 degreeC. Baking atmosphere is appropriately divided into the atmosphere, such as atmosphere, N 2 .

또한, 필요에 따라 외부 단자 전극 표면에 전기적 접속 신뢰성의 향상이나 납땜성의 향상 등의 목적으로 도금막을 형성한다.If necessary, a plating film is formed on the surface of the external terminal electrode for the purpose of improving the electrical connection reliability or the solderability.

이것에 의해 도 1~4에 나타내는 바와 같은 구성을 갖는 적층 세라믹 콘덴서가 얻어진다.Thereby, the multilayer ceramic capacitor which has a structure as shown to FIGS. 1-4 is obtained.

이 실시형태1의 적층 세라믹 콘덴서의 경우, 측면측 갭부(GS) 및 단면측 갭부(GE)용 세라믹 페이스트로서 세라믹 그린 시트(1)를 구성하는 재료보다 Mg 함유율이 높은 재료를 사용하고 있으므로 도 3 및 도 4에 나타내는 바와 같이, 측면측 갭부(GS), 단면측 갭부(GE) 중 제 1 및 제 2 내부 전극(1, 2)과 동일한 높이 위치에 있는 영역에 함유되는 Mg의 농도가 기타 세라믹 부분{유효층부(3a) 등}에 함유되는 Mg의 농도보다 높고, 내부 전극(1, 2)을 구성하는 Ni와, 이 Mg의 산화 화합물에 의해 내부 전극(1, 2)과 영역(GS1 및 GE1)의 경계부의 간극(C)(도 5 참조)이 충전됨과 아울러, 내부 전극(1, 2)과 영역(GS1 및 GE1)이 이 산화 화합물에 의해 결합되기 때 문에 높은 내습성을 구비한 적층 세라믹 콘덴서가 얻어진다.In the case of the multilayer ceramic capacitor of the first embodiment, a material having a higher Mg content than that of the material constituting the ceramic green sheet 1 is used as the ceramic paste for the side gap portion G S and the cross section side gap portion G E. As shown in FIG.3 and FIG.4, of Mg contained in the area | region located at the same height position as the 1st and 2nd internal electrodes 1 and 2 among the side gap part G S and the cross section side gap part G E. The concentration is higher than the concentration of Mg contained in other ceramic portions (such as the active layer portion 3a), and the Ni constituting the internal electrodes 1, 2, and the oxidized compound of Mg, When the gap C (see FIG. 5) of the boundary of the regions G S1 and G E1 is filled, and the internal electrodes 1, 2 and the regions G S1 and G E1 are joined by this oxidizing compound, A multilayer ceramic capacitor having high moisture resistance to the door is obtained.

또한, 세라믹층끼리에서 구성 성분의 다소의 확산이 일어날 수 있기 때문에 측면측 갭부(GS), 단면측 갭부(GE) 중의 Mg 리치 영역(MR)인 영역(GS1)끼리, 영역(GE1)끼리에 의해 끼워진 부분도 약간 Mg 농도가 높게 될 수 있다.Further, since some diffusion of the constituents may occur between the ceramic layers, the regions G S1 , which are the Mg rich regions M R in the side gap portion G S and the cross section side gap portion G E , are separated from each other. The portion sandwiched by G E1 ) may also be slightly higher in Mg concentration.

또한, 세라믹 중의 Mg는 Mg0 등의 형태로 존재할 수 있지만, 기타 Mg 산화물 등의 화합물의 상태로도 존재할 수 있다. 단, 유리 성분으로서의 Mg는 바람직하지 않다. 이것은 측면측 갭부(GS), 단면측 갭부(GE)에 있어서의 유리량이 늘어나면 측면측 갭부(GS), 단면측 갭부(GE)의 소결 온도가 저하되고, 원래 칩의 외표면 근방에 위치하는 측면측 갭부(GS), 단면측 갭부(GE)에는 열이 전달되기 쉽기 때문에 측면측 갭부(GS), 단면측 갭부(GE)가 과소결로 되고, 콘덴서 본체의 구조 결함이나 강도 저하를 초래할 우려가 있는 것에 의한다.In addition, Mg in the ceramic may exist in the form of Mg0 or the like, but may also exist in the form of compounds such as other Mg oxides. However, Mg as a glass component is not preferable. This side-side gap (G S), after increasing the amount of glass in the cross-section-side gap (G E) the sintering temperature of the side-side gap (G S), cross-section-side gap (G E) is lowered, the outer surface of the original chip side-side gap portion positioned in the vicinity (G S), cross-section-side gap (G E), since heat tends to be passed to the side-side gap (G S), cross-section-side gap (G E), and under-condensation, the structure of the capacitor body It may cause a defect or a fall in strength.

또한, Mg 리치 영역(MR)의 Mg 함유율은 상술한 바와 같이, 구체적으로는 세라믹 재료의 주성분 100mol%에 대한 Mg의 첨가 비율로서 유효층부(3a)에 비해서 0.5~1.0mol% 많게 하는 것이 바람직하다.As described above, the Mg content rate of the Mg rich region M R is preferably 0.5 to 1.0 mol% more than the effective layer portion 3a as the Mg addition ratio to 100 mol% of the main component of the ceramic material. Do.

본 발명의 구성에 관해서, 콘덴서 본체를 구성하는 세라믹 전체에 함유되는 Mg 농도를 두루 높게 하는 것도 고려되지만 유효층부의 조성을 변경하면 원하는 콘덴서 특성(유전율, 온도 특성 등)이 얻어지지 않게 될 우려가 있다는 점에서 본 발명과 같이, 측면측 갭부(GS), 단면측 갭부(GE)에 의해 많은 Mg을 함유시키는 것이 바람직하다.As regards the configuration of the present invention, it is also considered to increase the Mg concentration contained in the entire ceramic constituting the capacitor body, but there is a possibility that the desired capacitor characteristics (dielectric constant, temperature characteristic, etc.) may not be obtained if the effective layer portion is changed in composition. In view of the present invention, it is preferable to contain a large amount of Mg by the side gap portion G S and the end surface gap portion G E.

또한, 본 발명의 적층 세라믹 전자 부품에 있어서 세라믹층으로서는 BaTiO3, CaTiO3, SrTiO3, CaZrO3 등을 주성분으로 하는 유전체 세라믹을 사용할 수 있다. 또한, 이들 주성분에 Mn 화합물, Fe 화합물, Cr 화합물, Co 화합물, Ni 화합물 등의 부성분을 첨가한 것을 사용해도 좋다.Further, in the multilayer ceramic electronic device of the present invention as the ceramic layer BaTiO 3, CaTiO 3, SrTiO 3 , can use the dielectric ceramics as a main component, such as CaZrO 3. Moreover, you may use what added subcomponents, such as a Mn compound, a Fe compound, a Cr compound, a Co compound, and a Ni compound, to these main components.

또한, 본 발명의 적층 세라믹 전자 부품에 있어서 세라믹층의 두께는 1~10㎛로 하는 것이 바람직하다.In the multilayer ceramic electronic component of the present invention, the thickness of the ceramic layer is preferably 1 to 10 µm.

또한, 본 발명에서는 내부 전극이 Ni를 함유하는 것을 요건으로 한다. 구체적으로는 금속으로서의 Ni, NiO 등의 Ni 화합물 또는 Ni 합금 등을 함유하는 것을 요건으로 한다. 내부 전극의 두께는 1~10㎛인 것이 바람직하다.In addition, in this invention, it is a requirement that an internal electrode contains Ni. Specifically, it is required to contain Ni compounds such as Ni, NiO, or Ni alloys as metals. It is preferable that the thickness of an internal electrode is 1-10 micrometers.

또한, 본 발명에서는 외부 단자 전극을 하지 전극과 그 위에 형성되는 도금층을 구비한 복수층 구조로 하는 것이 바람직하다. 외부 단자 전극은 통상, 단면으로부터 주면 및 측면에 돌아 들어가도록 해서 형성되지만 적어도 단면에 형성되어 있으면 좋다.In addition, in this invention, it is preferable to make an external terminal electrode into the multiple layer structure provided with a base electrode and the plating layer formed on it. The external terminal electrode is usually formed so as to enter the main surface and the side surface from the end face, but may be formed at least in the end face.

외부 단자 전극을 구성하는 하지 전극으로서는 Cu, Ni, Ag, Ag-Pd 등의 금속을 사용할 수 있다. 하지 전극에는 유리가 함유되는 것이 바람직하다.Metals, such as Cu, Ni, Ag, Ag-Pd, can be used as a base electrode which comprises an external terminal electrode. It is preferable that a base electrode contains glass.

외부 단자 전극의 도금층으로서는 적층 세라믹 전자 부품이 땜납 실장되는 것인 경우에는 Ni 도금층, Sn 도금층의 2층 구조를 채용하는 것이 바람직하다. 도전성 접착제나 와이어 본딩에 의해 실장되는 적층 세라믹 전자 부품의 경우에는 Ni 도금층, Au 도금층의 2층 구조를 채용하는 것이 바람직하다. 또한, 콘덴서가 수지 기판에 매설되는 것인 경우에는 최외층을 Cu 도금층에 의해 구성하는 것이 바람직하다. 도금층은 반드시 2층일 필요는 없고, 1층이어도 3층 이상이어도 좋다. 또한, 도금층 한 층당 두께는 1~10㎛인 것이 바람직하다. 또한, 하지 전극과 도금층 사이에 응력 완화용 수지층이 형성되어 있어도 좋다.As the plating layer of the external terminal electrode, when the multilayer ceramic electronic component is solder mounted, it is preferable to adopt a two-layer structure of a Ni plating layer and a Sn plating layer. In the case of a multilayer ceramic electronic component mounted by a conductive adhesive or wire bonding, it is preferable to adopt a two-layer structure of a Ni plating layer and an Au plating layer. In addition, when a capacitor is embed | buried in a resin substrate, it is preferable to comprise an outermost layer by a Cu plating layer. The plating layer does not necessarily need to be two layers, but may be one layer or three or more layers. Moreover, it is preferable that the thickness per layer of a plating layer is 1-10 micrometers. Moreover, the resin layer for stress relaxation may be formed between the base electrode and the plating layer.

또한, 본 발명은 내부 전극에 함유되는 Ni와 세라믹에 함유되는 Mg의 반응에 착안한 발명이며, 본 발명 특유의 구성으로 하는 것이 가능하며, 또한, 작용 효과를 기대할 수 있는 것이면 적층 세라믹 콘덴서에 한정되지 않고, 적층 서미스터, 적층 인덕터 등에도 적용하는 것이 가능하다.In addition, the present invention focuses on the reaction between Ni contained in the internal electrode and Mg contained in the ceramic, and the present invention can be configured as a unique structure of the present invention. The present invention can also be applied to multilayer thermistors, multilayer inductors, and the like.

[실시형태2]Embodiment 2

도 7은 본 발명의 다른 실시형태(실시형태2)에 따른 적층 세라믹 전자 부품(이 실시형태에서는 적층 세라믹 콘덴서)의 주요부 구성을 나타내는 단면도이며, 실시형태1의 도 1의 B-B선 단면도에 상당하는 도면, 도 8은 본 발명의 실시형태2에 따른 적층 세라믹 콘덴서의 구성을 설명하기 위한 도면이다.FIG. 7 is a cross-sectional view showing a main part structure of a multilayer ceramic electronic component (lamination ceramic capacitor in this embodiment) according to another embodiment (second embodiment) of the present invention, which corresponds to the sectional view taken along line BB of FIG. 8 is a diagram for explaining the configuration of a multilayer ceramic capacitor according to Embodiment 2 of the present invention.

이 실시형태2의 적층 세라믹 콘덴서는 도 7 및 8에 나타내는 바와 같이, 측면측 갭부(GS)가 Mg 리치 영역(MR)으로 되어 있음과 아울러, 내부 전극 중의 최외층의 내부 전극으로부터 외측의 세라믹층(외층)(3b)의 측면측 갭부(GS)의 수직 투영 영역(13b)도 Mg 리치 영역(MR)으로 되어 있다.In the multilayer ceramic capacitor according to the second embodiment, as shown in Figs. 7 and 8, the side gap portion G S is an Mg rich region M R , and the outer side of the internal ceramic of the outermost layer of the internal electrodes is located outside. The vertical projection region 13b of the side gap portion G S of the ceramic layer (outer layer) 3b also becomes Mg rich region M R.

그리고, 이 실시형태2의 적층 세라믹 콘덴서의 경우, Mg 리치 영역(MR)에 있 어서는 Mg 농도가 세라믹 소결체의 외측으로부터 내측을 향해서 저하되는 농도 구배를 갖고 있다.In the multilayer ceramic capacitor of the second embodiment, the Mg rich region M R has a concentration gradient in which the Mg concentration decreases from the outside to the inside of the ceramic sintered body.

즉, 이 실시형태2의 적층 세라믹 콘덴서는 내부 전극 중의 최외층의 내부 전극으로부터 외측의 세라믹층(외층)(3b)의 측면측 갭부(GS)의 수직 투영 영역(13b)에도 Mg 리치 영역(MR)이 형성되어 있는 점, 단면측 갭부(GE)에는 Mg 리치 영역이 형성되어 있지 않은 점 및 Mg 리치 영역(MR)에 있어서는 Mg 농도가 세라믹 소결체의 외측으로부터 내측을 향해서 저하되는 농도 구배를 갖고 있음에 있어서 상기 실시형태1의 경우와는 구성을 달리하고 있다.That is, the multilayer ceramic capacitor according to the second embodiment has the Mg rich region (also in the vertical projection region 13b of the side gap portion G S of the outer ceramic layer (outer layer) 3b from the inner electrode of the outermost layer of the inner electrode). At the point where M R ) is formed, the Mg rich region is not formed at the cross-sectional side gap portion G E , and the Mg rich region M R , the concentration at which the Mg concentration decreases from the outside to the inside of the ceramic sintered body. In the case of having a gradient, the configuration is different from that of the first embodiment.

또한, 기타 구성은 상기 실시형태1의 경우와 동일하다.In addition, the other structure is the same as that of the said Embodiment 1.

이 실시형태2의 구성의 경우에도 측면측 갭부(GS) 및 측면측 갭부(GS)의 수직 투영 영역(13b)이 Mg 리치 영역으로 되어 있고, 내부 전극의 측부와 세라믹층의 간극이 Ni와 Mg의 산화 화합물에 의해 충전되고, 또한, 내부 전극의 측부와 세라믹층이 Ni와 Mg의 산화 화합물에 보다 확실하게 결합되기 때문에 상기 실시형태1의 경우와 마찬가지로, 높은 내습성을 구비하고, 소형화한 경우에도 내습성에 대한 신뢰성이 높은 적층 세라믹 콘덴서를 얻을 수 있다.For the configuration of the second embodiment of the side-side gap to (G S) and the side-side gap (G S) perpendicular to the projection area (13b) is Mg, and is a rich region, the gap between the side and the ceramic layers of the internal electrodes of Ni It is filled with the oxidized compound of Mg and Mg, and since the side of the internal electrode and the ceramic layer are more reliably bonded to the oxidized compound of Ni and Mg, it has high moisture resistance and miniaturization as in the case of the first embodiment. Even in this case, a multilayer ceramic capacitor having high reliability against moisture resistance can be obtained.

다음에, 이 적층 세라믹 콘덴서의 제조 방법에 대해서 설명한다.Next, the manufacturing method of this multilayer ceramic capacitor is demonstrated.

이 실시형태2의 적층 세라믹 콘덴서를 제조함에 있어서는 실시형태1의 적층 세라믹 콘덴서의 제조 방법에 있어서의 공정(3)에 있어서 세라믹 그린 시트 상의 내부 전극 패턴의 주변 영역(내부 전극 패턴이 형성되어 있지 않은 부분)에 하지가 되는 세라믹 그린 시트를 구성하는 세라믹 재료와 동일한 세라믹 재료를 사용한 세라믹 페이스트를 도포한다.In manufacturing the multilayer ceramic capacitor of the second embodiment, in the step (3) in the method of manufacturing the multilayer ceramic capacitor of the first embodiment, the peripheral region of the internal electrode pattern on the ceramic green sheet (the internal electrode pattern is not formed) The ceramic paste using the same ceramic material as the ceramic material which comprises the ceramic green sheet used as the base) is apply | coated to the part).

그리고, 실시형태1의 경우와 마찬가지로, 세라믹 그린 시트를 길이 방향으로 교대로 소정 거리만큼 변위시키면서 적층해서 머더 블록을 제작한다. 또한, 최외층에는 내부 전극 패턴이 형성되어 있지 않은 외층용 그린 시트를 적층한다.In the same manner as in the first embodiment, the ceramic green sheet is laminated while being alternately displaced by a predetermined distance in the longitudinal direction to produce a mother block. In addition, the outermost green sheet which does not have an internal electrode pattern is laminated | stacked on the outermost layer.

그리고, 머더 블록을 필요에 따라 정수압 프레스 등의 수단에 의해 적층 방향으로 압착한다.And a mother block is crimped | bonded to a lamination direction by means, such as a hydrostatic press as needed.

그 후, 실시형태1의 경우와 마찬가지로 해서, 머더 블록을 소정의 컷팅 라인을 따라 소정의 사이즈로 컷팅해서 생칩을 잘라낸다. 또한, 필요에 따라 생칩을 배럴 연마 등의 방법에 의해 연마해서 생칩의 능선부 및 모서리부를 둥글게 해도 좋다.Thereafter, the mother chip is cut to a predetermined size along a predetermined cutting line in the same manner as in the first embodiment, and the raw chips are cut out. If necessary, the raw chips may be polished by a method such as barrel polishing to round the ridges and corners of the raw chips.

그리고, 얻어진 생칩의 양측면을 MgO를 1mol/L의 비율로 함유하는 유기 바인더 용액에 침지해서 생칩에 Mg분을 함침시킨 후, 건조시킨다.And both sides of the obtained raw chip are immersed in the organic binder solution containing MgO in 1 mol / L ratio, and the raw chip is impregnated with Mg component, and it dries.

그 후, 실시형태1의 경우와 동일한 방법에 의해 소성, 외부 단자 전극의 형성을 행함으로써 도 7 및 8에 주요부를 나타내는 바와 같은 세라믹 소결체(10)의 Mg 리치 영역(MR)에 있어서는 Mg 농도가 세라믹 소결체(10)의 외측으로부터 내측을 향해서 저하되는 농도 구배를 갖는 적층 세라믹 콘덴서가 얻어진다.Thereafter, firing and formation of the external terminal electrode are performed in the same manner as in the first embodiment, so that the Mg concentration in the Mg rich region M R of the ceramic sintered body 10 as shown in Figs. 7 and 8 is shown. A multilayer ceramic capacitor having a concentration gradient lowering from the outside of the ceramic sintered body 10 toward the inside is obtained.

또한, 이 실시형태2에서는 생칩의 한 쌍의 측면을 MgO를 함유하는 유기 바인더 용액에 침지하도록 하고 있지만 경우에 따라서는 생칩 전체를 Mg0를 함유하는 유기 바인더 용액에 침지하도록 구성하는 것도 가능하다.In the second embodiment, the pair of side surfaces of the raw chips are immersed in the organic binder solution containing MgO, but in some cases, the whole chips may be immersed in the organic binder solution containing Mg0.

[실시형태3]Embodiment 3

도 9는 본 발명의 다른 실시형태(실시형태3)에 따른 적층 세라믹 전자 부품(이 실시형태에서는 적층 세라믹 콘덴서)의 주요부 구성을 나타내는 단면도이며, 실시형태1의 도 1의 B-B선 단면도에 상당하는 도면, 도 10은 본 발명의 실시형태3에 따른 적층 세라믹 콘덴서의 구성을 설명하기 위한 도면이다.FIG. 9 is a cross-sectional view showing the configuration of main parts of a multilayer ceramic electronic component (multilayer ceramic capacitor in this embodiment) according to another embodiment (Embodiment 3) of the present invention, which corresponds to the sectional view taken along line BB of FIG. 10 is a diagram for explaining the configuration of a multilayer ceramic capacitor according to Embodiment 3 of the present invention.

이 실시형태3의 적층 세라믹 콘덴서는 도 9 및 10에 나타내는 바와 같이, 측면측 갭부(GS)에 Mg 리치 영역(MR)이 형성되어 있음과 아울러, 내부 전극 중의 최외층의 내부 전극으로부터 외측의 세라믹층(외층)(3b)의 측면측 갭부(GS)의 수직 투영 영역(13b)에도 Mg 리치 영역(MR)이 형성되어 있다.In the multilayer ceramic capacitor according to the third embodiment, as shown in Figs. 9 and 10, the Mg rich region M R is formed in the side gap portion G S , and the outer side is formed from the inner electrode of the outermost layer of the inner electrode. The Mg rich region M R is also formed in the vertical projection region 13b of the side gap portion G S of the ceramic layer (outer layer) 3b of the ceramic layer.

한편, 도 10에 나타내는 바와 같이, 단면측 갭부(GE)에는 Mg 리치 영역이 형성되어 있지 않다.On the other hand, as shown in FIG. 10, the Mg rich region is not formed in the cross-sectional side gap portion G E.

즉, 이 실시형태3의 적층 세라믹 콘덴서는 내부 전극 중의 최외층의 내부 전극으로부터 외측의 세라믹층(외층)(3b)의 측면측 갭부(GS)의 수직 투영 영역(13b)에도 Mg 리치 영역(MR)이 형성되어 있는 점 및 단면측 갭부(GE)에는 Mg 리치 영역이 형성되어 있지 않은 점에 있어서 상기 실시형태1의 경우와는 구성을 달리하고 있다.That is, the multilayer ceramic capacitor according to the third embodiment has the Mg rich region (also referred to as the vertical projection region 13b of the side gap portion G S of the outer ceramic layer (outer layer) 3b from the inner electrode of the outermost layer of the inner electrode). In the point where M R ) is formed and the Mg rich region is not formed in the cross section side gap portion G E , the configuration is different from that in the first embodiment.

기타 구성은 상기 실시형태1의 경우와 동일하다. 또한, 이 실시형태3에서도 갭부 전체에 걸쳐 Mg을 거의 균일하게 분포시키고 있지만 Mg는 갭부 전체에 걸쳐 균일하게 분포되어 있을 필요는 없고, 갭부의 내부 전극 근방 부분에 있어서 Mg가 존재하고 있으면 좋다. 또한, Mg는 실시형태3의 경우와 같이, 세라믹 소결체의 측면에까지 이르도록 갭부 전체에 분포되어 있어도 좋고, 또한, 갭부의 내부 전극 근방 부분에 편석되는 형태로 존재하고 있어도 좋다.The other configuration is the same as that of the first embodiment. In addition, in this Embodiment 3, although Mg is distributed substantially uniformly over the whole gap part, Mg does not need to be distributed uniformly over the whole gap part, and Mg should just exist in the inner electrode vicinity of a gap part. In addition, as in the case of Embodiment 3, Mg may be distributed in the whole gap part so that it may reach to the side surface of a ceramic sintered compact, and may exist in the form which segregates in the internal electrode vicinity part of a gap part.

이 실시형태3의 구성의 경우에도 높은 내습성을 구비하고, 소형화한 경우에도 내습성에 대한 신뢰성이 높은 적층 세라믹 콘덴서를 얻을 수 있다.Even in the case of the configuration of the third embodiment, a multilayer ceramic capacitor having high moisture resistance and high reliability against moisture resistance can be obtained even when downsized.

다음에, 이 적층 세라믹 콘덴서의 제조 방법에 대해서 설명한다.Next, the manufacturing method of this multilayer ceramic capacitor is demonstrated.

도 11의 (a)에 나타내는 바와 같이, 세라믹 그린 시트(41) 상에 예를 들면, 스크린 인쇄 등에 의해 띠상으로 도전성 페이스트(42)를 인쇄하여 내부 전극 패턴(42p)을 형성한다.As shown in Fig. 11A, the conductive paste 42 is printed on the ceramic green sheet 41 in a band shape by, for example, screen printing to form an internal electrode pattern 42p.

다음에, 도 11의 (a)에 나타내는 세라믹 그린 시트(41)를 폭 방향으로 교대로 소정 거리만큼 변위시키면서 적층해서 머더 블록을 제작한다. 또한, 최외층에는 내부 전극 패턴이 형성되어 있지 않은 외층용 그린 시트를 적층한다.Next, the ceramic green sheet 41 shown in Fig. 11A is laminated while being alternately displaced by a predetermined distance in the width direction to produce a mother block. In addition, the outermost green sheet which does not have an internal electrode pattern is laminated | stacked on the outermost layer.

또한, 머더 블록은 필요에 따라 정수압 프레스 등의 수단에 의해 적층 방향으로 압착한다.In addition, a mother block is crimped | bonded to a lamination direction by means, such as a hydrostatic press, as needed.

그리고, 머더 블록을 소정의 컷팅 라인(L)을 따라 소정의 사이즈로 컷팅해서 생칩을 잘라낸다{도 11의 (b) 참조}. 또한, 도 11의 (b)에서는 편의상, 세라믹 그린 시트 1장을 인출해서 컷팅 라인(L)을 나타내고 있다.Then, the mother block is cut to a predetermined size along a predetermined cutting line L to cut raw chips (see FIG. 11B). In addition, in FIG.11 (b), one ceramic green sheet is taken out and the cutting line L is shown for convenience.

또한, 이 생칩은 한쪽 단면 뿐만 아니라 양측면에도 내부 전극 패턴이 노출 된 구조로 되는 점에서 실시형태1 및 2의 생칩과는 그 구성을 달리하고 있다.This raw chip has a different structure from the raw chips of Embodiments 1 and 2 in that the internal electrode pattern is exposed not only on one end face but also on both sides.

다음에, 생칩의 양측면에 세라믹 그린 시트를 구성하는 세라믹보다 Mg 함유율이 높은 세라믹을 사용한 세라믹 페이스트를 소정의 두께로 도포하고, 건조시킨다.Next, on both sides of the raw chip, a ceramic paste using a ceramic having a higher Mg content than that of the ceramic constituting the ceramic green sheet is applied to a predetermined thickness and dried.

또한, 갭부에 있어서 Mg을 치우쳐서 분포시키는 경우에는 예를 들면, Mg의 함유율이 다른 복수 종류의 세라믹 페이스트를 준비하고, 순차적으로 도포, 건조를 행해서 겹쳐서 도포하는 방법 등을 사용하는 것이 가능하다.In addition, when distributing Mg in a gap part and distributing it, for example, it is possible to use the method of preparing several types of ceramic paste from which Mg content rate differs, and apply | coating sequentially, drying, and apply | coating over and over.

이것에 의해 생칩 양측면에 측면측 갭부에 상당하는 Mg 리치 영역이 형성된다(도 9 참조).As a result, Mg rich regions corresponding to the side gap portions are formed on both sides of the raw chip (see FIG. 9).

또한, 이 방법의 경우, 내부 전극 중의 최외층의 내부 전극으로부터 외측의 세라믹층의 단면측 갭부의 수직 투영 영역에도 Mg 리치 영역이 형성된다.In the case of this method, the Mg rich region is also formed in the vertical projection region of the cross-sectional side gap portion of the outer ceramic layer from the inner electrode of the outermost layer among the inner electrodes.

그 후, 필요에 따라 생칩을 배럴 연마 등의 방법에 의해 연마해서 생칩의 능선부 및 모서리부를 둥글게 해도 좋다. 단, 세라믹 페이스트 도포시에 생칩의 측면을 세라믹 페이스트욕에 침지하는 딥 공법을 사용한 경우에는 세라믹 페이스트의 도포 형상에 따라서는 생칩의 능선부 및 모서리부가 둥글게 되기 때문에 배럴 연마가 불필요해지는 경우가 있다.Thereafter, if necessary, the raw chips may be polished by a method such as barrel polishing to round the ridges and corners of the raw chips. However, in the case of using the dip method in which the side of the raw chip is immersed in the ceramic paste bath when the ceramic paste is applied, barrel grinding may be unnecessary because the ridge and the corner of the raw chip are rounded depending on the application shape of the ceramic paste.

기타 공정에 대해서는 실시형태1과 동일하다.Other processes are the same as those in the first embodiment.

(실시예)(Example)

[실시예1]Example 1

우선, 내환원성의 티탄산 바륨계 세라믹 분말을 주체로 하는 세라믹 슬러리 를 이용해서 두께 2.0㎛의 직사각형의 세라믹 그린 시트를 성형했다. 상기 내환원성의 티탄산 바륨계 세라믹 분말, 즉, 유효층부용 세라믹 재료로서, 이 실시예1에서는 BaTiO3을 99mol%, Y2O3을 1mol%의 비율로 함유하고, Mg0를 함유하지 않는 재료(Mg0 첨가량: 0mol%의 재료)를 사용했다.First, a rectangular ceramic green sheet having a thickness of 2.0 µm was molded using a ceramic slurry mainly composed of reducing barium titanate-based ceramic powder. The redox-resistant barium titanate-based ceramic powder, that is, the ceramic material for the effective layer part, which in Example 1 contains 99 mol% of BaTiO 3 and 1 mol% of Y 2 O 3 and does not contain Mg0 ( Mg0 addition amount: 0 mol% material) was used.

그리고, 이 세라믹 그린 시트 상에 내부 전극 형성용 도전성 페이스트로서 평균 입경 0.3㎛의 니켈 분말 100중량부와 유기 바인더 3.0중량부를 배합한 도전성 페이스트를 단변의 폭이 800㎛로 되도록 스크린 인쇄하여 내부 전극 패턴을 형성했다.The conductive paste containing 100 parts by weight of nickel powder having an average particle diameter of 0.3 μm and 3.0 parts by weight of an organic binder as the conductive paste for forming internal electrodes on the ceramic green sheet was screen printed so as to have a width of a short side of 800 μm to form an internal electrode pattern. Formed.

그리고, BaTiO3을 99mol%, Y2O3을 1mol%의 비율로 함유하는 주성분 100mol%에 대해서 첨가물로서 MgO를 0.5mol%의 비율로 배합한 세라믹 재료(갭부를 구성하는 세라믹 재료이며, 상기 유효층부용 세라믹 재료보다 MgO 첨가 비율이 0.5mol% 많은 세라믹 재료) 100중량부와 유기 바인더 3.0중량부를 배합한 세라믹 페이스트를 내부 전극 패턴과 그 주위의 단차가 없어지도록 내부 전극 패턴의 주위에 스크린 인쇄했다.And a ceramic material in which MgO is added in an amount of 0.5 mol% as an additive with respect to 100 mol% of the main component containing 99 mol% of BaTiO 3 and 1 mol% of Y 2 O 3 (the ceramic material constituting the gap portion, which is effective A ceramic paste blended with 100 parts by weight of MgO and 0.5 parts by weight of the organic binder) and 3.0 parts by weight of the organic binder was screen-printed around the inner electrode pattern so that the step between the inner electrode pattern and the surrounding step was eliminated. .

그리고, 이 도전성 페이스트 및 세라믹 페이스트가 인쇄된 세라믹 그린 시트를 240장 적층하고, 그 상하 양면측에 상술한 바와 같이 성형되고, 또한, 내부 전극 패턴이 형성되어 있지 않은 세라믹 그린 시트(외층용 세라믹 그린 시트)를 각각 70장 더 적층하고, 두께 방향으로 가압해서 컷팅함으로써 길이 2.0㎜×폭 1.0㎜×두께 1.0㎜의 생칩(미소성의 세라믹 소결체)을 얻었다.Then, 240 ceramic green sheets on which the conductive paste and the ceramic paste are printed are laminated, and ceramic green sheets (outer layer ceramic green) which are molded as described above on the upper and lower surfaces of both sides and have no internal electrode pattern formed thereon. 70 sheets each were laminated | stacked, and it pressed and cut in the thickness direction, and obtained the raw chip (micro ceramic sintered compact) of length 2.0mm x width 1.0mm x thickness 1.0mm.

이 생칩을 1300℃의 온도에서 소성하여 길이 1.6㎜×폭 0.8㎜×두께 0.8㎜의 세라믹 소결체를 얻었다.This raw chip was baked at a temperature of 1300 ° C. to obtain a ceramic sintered body having a length of 1.6 mm, a width of 0.8 mm, and a thickness of 0.8 mm.

얻어진 세라믹 소결체의 내부 전극의 노출면인 양단면에 도전성 페이스트를 도포하고, 베이킹함으로써 외부 단자 전극을 형성하여 적층 세라믹 콘덴서 A(시료 A)를 얻었다.The electrically conductive paste was apply | coated to the both end surfaces which are the exposed surfaces of the internal electrode of the obtained ceramic sintered compact, and the external terminal electrode was formed by baking, and the multilayer ceramic capacitor A (sample A) was obtained.

또한, 갭부를 구성하는 세라믹 재료로서 BaTiO3을 99mol%, Y2O3을 1mol%의 비율로 함유하는 주성분 100mol%에 대해서 첨가물로서 MgO를 0.75mol%의 비율로 배합한 세라믹 재료(상기 유효층부용 세라믹 재료보다 MgO 첨가 비율이 0.75mol% 많은 재료)를 사용하고, 그 외에는 상기 적층 세라믹 콘덴서 A의 경우와 동일한 조건으로 적층 세라믹 콘덴서 B(시료 B)를 제작했다.A ceramic material comprising MgO in an amount of 0.75 mol% as an additive to 100 mol% of a main component containing 99 mol% of BaTiO 3 and 1 mol% of Y 2 O 3 as a ceramic material constituting the gap portion (the effective layer A multilayer ceramic capacitor B (sample B) was produced under the same conditions as in the case of the multilayer ceramic capacitor A, except that the MgO addition ratio was 0.75 mol% more than that of the bouillon ceramic material.

또한, 갭부를 구성하는 세라믹 재료로서 BaTiO3을 99mol%, Y2O3을 1mol%의 비율로 함유하는 주성분 100mol%에 대해서 첨가물로서 MgO를 1mol%의 비율로 배합한 세라믹 재료(상기 유효층부용 세라믹 재료보다 Mg0 첨가 비율이 1mol% 많은 재료)를 사용하고, 그 외에는 상기 적층 세라믹 콘덴서 A의 경우와 동일한 조건으로 적층 세라믹 콘덴서 C(시료 C)를 제작했다.A ceramic material containing MgO in an amount of 1 mol% as an additive to 100 mol% of a main component containing 99 mol% of BaTiO 3 and 1 mol% of Y 2 O 3 as a ceramic material constituting the gap portion (for the effective layer portion) A multilayer ceramic capacitor C (sample C) was produced under the same conditions as in the multilayer ceramic capacitor A, except that the Mg0 addition ratio was 1 mol% higher than that of the ceramic material.

또한, 갭부를 구성하는 세라믹 재료로서 BaTiO3을 99mol%, Y2O3을 1mol%의 비율로 함유하는 주성분 100mol%에 대해서 첨가물로서 MgO를 1.5mol%의 비율로 배합한 세라믹 재료(상기 유효층부용 세라믹 재료보다 MgO 첨가 비율이 1.5mol% 많은 재료)를 사용하고, 그 외에는 상기 적층 세라믹 콘덴서 A의 경우와 동일한 조건으 로 적층 세라믹 콘덴서 D(시료 D)를 제작했다.A ceramic material containing MgO in an amount of 1.5 mol% as an additive to 100 mol% of a main component containing 99 mol% of BaTiO 3 and 1 mol% of Y 2 O 3 as a ceramic material constituting the gap portion (the effective layer The MgO addition ratio was 1.5 mol% more than that of the bouillon ceramic material, and a multilayer ceramic capacitor D (sample D) was produced under the same conditions as in the case of the multilayer ceramic capacitor A.

또한, 비교를 위해서 상기 세라믹 페이스트로서 Mg0를 첨가하고 있지 않은 세라믹 그린 시트와 동일한 세라믹 분말을 사용한 세라믹 페이스트를 내부 전극 패턴의 주위에 스크린 인쇄한 세라믹 그린 시트를 사용하고, 마찬가지로 해서 비교예1로서의 적층 세라믹 콘덴서 E(시료 E)를 제작했다.Incidentally, for comparison, the ceramic paste using the same ceramic powder as the ceramic green sheet to which Mg0 was not added as the ceramic paste was screen-printed around the internal electrode pattern, and similarly laminated as Comparative Example 1 Ceramic capacitor E (sample E) was produced.

그리고, 이 실시예1의 적층 세라믹 콘덴서(시료) A, B, C, D 및 비교예1의 적층 세라믹 콘덴서(시료) E에 대해서 0.5V의 직류 전압을 인가하는 시험을 행하여 전기 저항값이 1.0×10E6Ω 이하인 적층 세라믹 콘덴서를 불량품, 그 외를 양품으로서 선별했다.Then, a test was performed to apply a DC voltage of 0.5V to the multilayer ceramic capacitors (samples) A, B, C, D of Example 1 and the multilayer ceramic capacitors (samples) E of Comparative Example 1, and the electrical resistance value was 1.0. A multilayer ceramic capacitor having a size of 10 E6 or less was selected as a defective product and others as a good product.

그리고, 선별 후의 양품에 대해서 내습 시험을 행하여 내습성을 확인했다.And the moisture resistance test was done about the good quality after screening, and the moisture resistance was confirmed.

시험 조건은 온도 125℃, 습도 95%RH, 직류 전압 5V 인가, 유지 시간 144시간으로 하고, 시험 후에 상온에서 직류 전압 10V를 인가하여 저항값 1.0×10E6Ω 이하인 것을 내습 불량으로 판정했다.The test conditions were made into temperature 125 degreeC, humidity 95% RH, DC voltage 5V application, holding time 144 hours, and after the test, DC voltage 10V was applied at normal temperature, and it judged that it was the resistance value 1.0x10E6 ohms or less.

실시예1의 적층 세라믹 콘덴서(시료) A, B, C, D, 및 비교예1의 적층 세라믹 콘덴서(시료) E 각 500개에 대해서 조사한 내습 시험 전의 선별 불량률과, 선별 후의 양품 각 100개에 대해서 조사한 내습 시험 불량률의 측정 결과를 표 1에 나타낸다.To each of the multilayer ceramic capacitors (samples) A, B, C, D of Example 1, and the multilayer ceramic capacitors (samples) E of Comparative Example 1, the screening failure rate before the moisture resistance test examined for each of the 500 and 100 articles for screening after screening Table 1 shows the measurement results of the moisture resistance test failure rate investigated.

Figure 112008038571815-PAT00001
Figure 112008038571815-PAT00001

표 1에 나타내는 바와 같이, 실시예1의 적층 세라믹 콘덴서(시료) A, B, C, D 및 비교예1의 적층 세라믹 콘덴서(시료) E의 내습 시험 전의 불량률은 동등하지만 내습 시험 불량률에 대해서는 실시예1의 시료 A, B, C, D쪽이 비교예1의 시료 E보다 대폭 낮은 것이 확인되었다. 특히, 시료 B, C에서는 내습 시험 불량률이 0%였다.As shown in Table 1, the defective rates before the moisture resistance test of the multilayer ceramic capacitors (samples) A, B, C, D of Example 1 and the multilayer ceramic capacitors (samples) E of Comparative Example 1 are equivalent, but the moisture resistance test failure rates are performed. It was confirmed that Samples A, B, C, and D of Example 1 were significantly lower than Sample E of Comparative Example 1. In particular, in samples B and C, the moisture-proof test defective rate was 0%.

또한, 비교예1의 시료 E에서는 내습 시험 후에 양품으로 판정되어 있는 것이어도 시험 전에 비해서 시험 후의 저항값이 저하되어 있는 것이 많이 확인되었다.Moreover, in the sample E of the comparative example 1, even if it was judged good quality after a moisture proof test, it was confirmed that the resistance value after a test fell compared with before a test.

또한, 실시예1의 시료 B, C에 있어서는 내부 전극의 단부에 간극을 전혀 검출할 수 없고, 시료 A, D에서도 적층 방향 중앙부의 내부 전극의 단부에 약간 간극이 확인되었을 뿐이었다. 이것으로부터 실시예1의 적층 세라믹 콘덴서에 있어서는 내부 전극의 단부와 주위의 세라믹의 간극으로의 수분의 침입이 억제되어 내습 시험에 있어서의 불량의 발생이 억제된 것으로 생각된다.In addition, in Samples B and C of Example 1, no gap could be detected at the end of the internal electrode, and only a slight gap was observed at the end of the internal electrode in the center of the stacking direction in Samples A and D, too. From this, in the multilayer ceramic capacitor of Example 1, intrusion of moisture into the gap between the end of the internal electrode and the surrounding ceramic is suppressed, and it is considered that generation of defects in the moisture resistance test is suppressed.

[실시예2] Example 2

우선, 내환원성의 티탄산 바륨계 세라믹 분말을 주체로 하는 세라믹 슬러리를 이용해서 두께 2.0㎛의 직사각형의 세라믹 그린 시트를 성형했다. 상기 내환원성의 티탄산 바륨계 세라믹 분말로서는 구체적으로는 BaTiO3을 99mol%, Y2O3을 1mol%의 비율로 함유하고, MgO를 함유하지 않는 재료(MgO 첨가량: 0mol%)를 사용했다.First, a rectangular ceramic green sheet having a thickness of 2.0 µm was molded using a ceramic slurry mainly composed of reducing barium titanate-based ceramic powder. Specifically, the reducing-resistant barium titanate-based ceramic powder contained a material containing 99 mol% of BaTiO 3 and 1 mol% of Y 2 O 3 , and containing no MgO (amount of MgO added: 0 mol%).

그리고, 이 세라믹 그린 시트 상에 내부 전극 형성용 도전성 페이스트로서 평균 입경 0.3㎛의 니켈 분말 100중량부와 유기 바인더 3.0중량부를 배합한 도전성 페이스트를 단변의 폭이 800㎛로 되도록 스크린 인쇄하여 내부 전극 패턴을 형성했다.The conductive paste containing 100 parts by weight of nickel powder having an average particle diameter of 0.3 μm and 3.0 parts by weight of an organic binder as the conductive paste for forming internal electrodes on the ceramic green sheet was screen printed so as to have a width of a short side of 800 μm to form an internal electrode pattern. Formed.

그리고, 상기 세라믹 그린 시트를 성형하는데에 사용한 세라믹 슬러리에 함유되는 세라믹 분말과 동일한 세라믹 분말(Mg0는 첨가되어 있지 않음) 100중량부와 유기 바인더 3.0중량부를 배합한 세라믹 페이스트를 내부 전극 패턴과 그 주위의 단차가 없어지도록 내부 전극 패턴의 주위에 스크린 인쇄했다.Then, a ceramic paste containing 100 parts by weight of the same ceramic powder (Mg0 is not added) and 3.0 parts by weight of the organic binder as the ceramic powder contained in the ceramic slurry used for molding the ceramic green sheet was prepared. Screen printing was performed around the internal electrode pattern so that the step difference was eliminated.

그리고, 이 도전성 페이스트 및 세라믹 페이스트가 인쇄된 세라믹 그린 시트를 240장 적층하고, 그 상하 양면측에 상술한 바와 같이 성형되고, 또한, 내부 전극 패턴이 형성되어 있지 않은 세라믹 그린 시트(외층용 세라믹 그린 시트)를 각각 70장 더 적층하고, 두께 방향으로 가압해서 컷팅함으로써 길이 2.0㎜×폭 1.0㎜×두께 1.0㎜의 생칩(미소성의 세라믹 소결체)을 얻었다.Then, 240 ceramic green sheets on which the conductive paste and the ceramic paste are printed are laminated, and ceramic green sheets (outer layer ceramic green) which are molded as described above on the upper and lower surfaces of both sides and have no internal electrode pattern formed thereon. 70 sheets each were laminated | stacked, and it pressed and cut in the thickness direction, and obtained the raw chip (micro ceramic sintered compact) of length 2.0mm x width 1.0mm x thickness 1.0mm.

그리고, 얻어진 생칩의 한쪽 측면을 MgO를 1mol/L의 비율로 함유하는 유기 바인더 용액에 침지해서 건조시킨 후, 다른쪽 측면도 침지하여 양측면에 Mg분을 함침시켰다.Then, one side of the obtained raw chip was immersed in an organic binder solution containing MgO at a rate of 1 mol / L, and dried, and then the other side was also immersed, and Mg was impregnated on both sides.

이 생칩을 건조시킨 후, 1300℃의 온도에서 소성하여 길이 1.6㎜×폭 0.8㎜×두께 0.8㎜의 세라믹 소결체를 얻었다.After drying this raw chip, it baked at the temperature of 1300 degreeC, and obtained the ceramic sintered compact of length 1.6mm x width 0.8mm x thickness 0.8mm.

그리고, 얻어진 세라믹 소결체의 내부 전극의 노출면인 양단면에 도전성 페이스트를 도포하고, 베이킹함으로써 외부 단자 전극을 형성하여 적층 세라믹 콘덴서 F(시료F)를 얻었다.Then, an electrically conductive paste was applied to both exposed surfaces of the internal electrodes of the obtained ceramic sintered body and baked to form external terminal electrodes to obtain a multilayer ceramic capacitor F (sample F).

또한, 이 적층 세라믹 콘덴서 F(시료 F)는 상술한 실시형태2에서 설명한 구성을 갖는 적층 세라믹 콘덴서에 상당하는 적층 세라믹 콘덴서이며, 세라믹 소결체의 양측면측이 Mg 리치 영역으로 되어 있고, 또한, Mg 리치 영역에 있어서는 Mg 농도가 세라믹 소결체의 외측으로부터 내측을 향해서 저하되는 농도 구배를 갖는 적층 세라믹 콘덴서(도 7, 도 8 참조)이다. The multilayer ceramic capacitor F (sample F) is a multilayer ceramic capacitor corresponding to the multilayer ceramic capacitor having the structure described in Embodiment 2 described above, and both side surfaces of the ceramic sintered body are Mg rich regions, and Mg rich regions. In the region, the multilayer ceramic capacitor (see FIGS. 7 and 8) has a concentration gradient in which the Mg concentration decreases from the outside to the inside of the ceramic sintered body.

또한, 마찬가지로 MgO를 3.0mol/L의 비율로 함유하는 유기 바인더 용액을 이용해서 동일한 공정에 의해 적층 세라믹 콘덴서 G(시료G)를 얻었다.Similarly, multilayer ceramic capacitor G (sample G) was obtained by the same process using an organic binder solution containing MgO at a rate of 3.0 mol / L.

또한, 비교를 위해서 상기 실시예1에서 설명한 비교예1의 경우와 동일한 방법에 의해 비교예2로서의 적층 세라믹 콘덴서 H(시료 H)를 제작했다. 또한, 이 비교예2의 시료 H는 상기 비교예1과 동일한 방법에 의해 제조했지만 비교예1과는 제조 로트가 다른 시료이다.In addition, the laminated ceramic capacitor H (sample H) as the comparative example 2 was produced by the same method as the case of the comparative example 1 demonstrated in the said Example 1 for the comparison. In addition, although the sample H of this comparative example 2 was manufactured by the same method as the said comparative example 1, it is a sample from which manufacture lot differs from the comparative example 1.

그리고, 이 실시예2의 적층 세라믹 콘덴서 F, G와 비교예2의 적층 세라믹 콘덴서 H에 대해서 상기 실시예1의 경우와 동일한 방법에 의해 내습 시험 전의 선별 및 선별 후의 양품에 대한 내습 시험을 행했다.And the laminated ceramic capacitors F and G of Example 2 and the laminated ceramic capacitor H of Comparative Example 2 were subjected to the moisture resistance test for the selection before the moisture resistance test and the good after the selection by the same method as in the case of Example 1.

그 결과를 표 2에 나타낸다.The results are shown in Table 2.

Figure 112008038571815-PAT00002
Figure 112008038571815-PAT00002

표 2에 나타내는 바와 같이, 이 실시예2의 적층 세라믹 콘덴서 F, G와, 비교예2의 적층 세라믹 콘덴서 H에 대해서도 표 2에 나타내는 바와 같이, 상기 실시예1 및 비교예1과 거의 동일한 평가 결과가 얻어졌다.As shown in Table 2, the multilayer ceramic capacitors F and G of Example 2 and the multilayer ceramic capacitor H of Comparative Example 2 are also shown in Table 2, and the evaluation results are almost the same as those of Example 1 and Comparative Example 1. Was obtained.

즉, 표 2에 나타내는 바와 같이, 실시예2의 적층 세라믹 콘덴서 F, G 및 비교예2의 적층 세라믹 콘덴서 H의 내습 시험 전의 불량률은 동등하지만 내습 시험 불량률에 대해서는 실시예2의 시료인 적층 세라믹 콘덴서 F, G쪽이 비교예2의 적층 세라믹 콘덴서 H보다 대폭 낮은 것이 확인되었다. 특히, 시료 G에서는 내습 시험 불량률이 0%였다.That is, as shown in Table 2, although the defective rate before the moisture resistance test of the multilayer ceramic capacitors F and G of Example 2 and the multilayer ceramic capacitor H of the comparative example 2 is the same, the multilayer ceramic capacitor which is a sample of Example 2 regarding the moisture resistance test defect rate is equivalent. It was confirmed that F and G were significantly lower than the multilayer ceramic capacitor H of Comparative Example 2. In particular, in sample G, the moisture-proof test defective rate was 0%.

또한, 비교예2의 적층 세라믹 콘덴서 H에서는 내습 시험 후에 양품으로 판정되어 있는 것이어도 시험 전에 비해서 시험 후의 저항값이 저하되어 있는 것이 많이 확인되었다.Moreover, in the multilayer ceramic capacitor H of the comparative example 2, even if it was judged good quality after a moisture proof test, it was confirmed that the resistance value after a test fell compared with before a test.

또한, 실시예2의 적층 세라믹 콘덴서 G로부터는 내부 전극의 단부에 간극을 전혀 검출할 수 없고, 비교예2의 적층 세라믹 콘덴서 H에서도 적층 방향 중앙부의 내부 전극의 단부에 약간 간극이 확인되었을 뿐이었다.In addition, no gap was detected at the end of the internal electrode from the multilayer ceramic capacitor G of Example 2, and even in the multilayer ceramic capacitor H of Comparative Example 2, only a slight gap was observed at the end of the internal electrode in the center of the stacking direction.

[실시예3] Example 3

우선, 내환원성의 티탄산 바륨계 세라믹 분말을 주체로 하는 세라믹 슬러리를 이용해서 두께 2.0㎛의 직사각형의 세라믹 그린 시트를 성형했다.First, a rectangular ceramic green sheet having a thickness of 2.0 µm was molded using a ceramic slurry mainly composed of reducing barium titanate-based ceramic powder.

상기 내환원성의 티탄산 바륨계 세라믹 분말, 즉, 유효층부용 세라믹 재료로서 이 실시예3에서는 BaTiO3을 99mol%, Y2O3을 1mol%의 비율로 함유하는 주성분 100mol%에 대해서 첨가물로서 Mg0를 1mol%의 비율로 배합한 재료를 사용했다.The reduction-resistant barium titanate-based ceramic powder, that is, the ceramic material for the effective layer portion, in this Example 3, Mg0 was added as an additive to 100 mol% of the main component containing 99 mol% of BaTiO 3 and 1 mol% of Y 2 O 3 . The material mix | blended in the ratio of 1 mol% was used.

그리고, 이 세라믹 그린 시트 상에 내부 전극 형성용 도전성 페이스트로서 평균 입경 0.3㎛의 니켈 분말 100중량부와 유기 바인더 3.0중량부를 배합한 도전성 페이스트를 단변의 폭이 800㎛로 되도록 스크린 인쇄하여 내부 전극 패턴을 형성했다.The conductive paste containing 100 parts by weight of nickel powder having an average particle diameter of 0.3 μm and 3.0 parts by weight of an organic binder as the conductive paste for forming internal electrodes on the ceramic green sheet was screen printed so as to have a width of a short side of 800 μm to form an internal electrode pattern. Formed.

그리고, BaTiO3을 99mol%, Y2O3을 1mol%의 비율로 함유하는 주성분 100mol%에 대해서 첨가물로서 MgO를 1.5mol%의 비율로 배합한 세라믹 재료(갭부를 구성하는 세라믹 재료이며, 상기 유효층부용 세라믹 재료보다 MgO 첨가 비율이 0.5mol% 많은 세라믹 재료) 100중량부와 유기 바인더 3.0중량부를 배합한 세라믹 페이스트를 내부 전극 패턴과 그 주위의 단차가 없어지도록 내부 전극 패턴 주위에 스크린 인쇄했다.And a ceramic material in which MgO is added in an amount of 1.5 mol% as an additive with respect to 100 mol% of the main component containing 99 mol% of BaTiO 3 and 1 mol% of Y 2 O 3 (the ceramic material constituting the gap portion, which is effective A ceramic paste containing 100 parts by weight of a MgO addition ratio (more than 0.5 mol% of a ceramic material) and 3.0 parts by weight of an organic binder was screen-printed around the inner electrode pattern so that there was no step between the inner electrode pattern and the surrounding portion.

그리고, 이 도전성 페이스트 및 세라믹 페이스트가 인쇄된 세라믹 그린 시트를 240장 적층하고, 그 상하 양면측에 상술한 바와 같이 성형되고, 또한, 내부 전극 패턴이 형성되어 있지 않은 세라믹 그린 시트(외층용 세라믹 그린 시트)를 각각 70장 더 적층하고, 두께 방향으로 가압해서 컷팅함으로써 길이 2.0㎜×폭 1.0㎜×두께 1.0㎜의 생칩(미소성의 세라믹 소결체)을 얻었다.Then, 240 ceramic green sheets on which the conductive paste and the ceramic paste are printed are laminated, and ceramic green sheets (outer layer ceramic green) which are molded as described above on the upper and lower surfaces of both sides and have no internal electrode pattern formed thereon. 70 sheets each were laminated | stacked, and it pressed and cut in the thickness direction, and obtained the raw chip (micro ceramic sintered compact) of length 2.0mm x width 1.0mm x thickness 1.0mm.

이 생칩을 1300℃의 온도에서 소성하여 길이 1.6㎜×폭 0.8㎜×두께 0.8㎜의 세라믹 소결체를 얻었다.This raw chip was baked at a temperature of 1300 ° C. to obtain a ceramic sintered body having a length of 1.6 mm, a width of 0.8 mm, and a thickness of 0.8 mm.

얻어진 세라믹 소결체의 내부 전극의 노출면인 양단면에 도전성 페이스트를 도포하고, 베이킹함으로써 외부 단자 전극을 형성하여 적층 세라믹 콘덴서 I(시료 I)를 얻었다.The electrically conductive paste was apply | coated to the both end surfaces which are the exposed surfaces of the internal electrode of the obtained ceramic sintered compact, and the external terminal electrode was formed by baking, and the multilayer ceramic capacitor I (sample I) was obtained.

또한, 갭부를 구성하는 세라믹 재료로서 BaTiO3을 99mol%, Y2O3을 1mol%의 비율로 함유하는 주성분 100mol%에 대해서 첨가물로서 MgO를 1.75mol%의 비율로 배합한 세라믹 재료(상기 유효층부용 세라믹 재료보다 MgO 첨가 비율이 0.75mol% 많은 재료)를 사용하고, 그 외에는 상기 적층 세라믹 콘덴서 I의 경우와 동일한 조건으로 적층 세라믹 콘덴서 J(시료 J)를 제작했다.A ceramic material comprising MgO in an amount of 1.75 mol% as an additive with respect to 100 mol% of a main component containing 99 mol% of BaTiO 3 and 1 mol% of Y 2 O 3 as a ceramic material constituting the gap portion (the effective layer) A material having a MgO addition ratio of 0.75 mol% more than that of the bouillon ceramic material was used, and else a multilayer ceramic capacitor J (sample J) was produced under the same conditions as in the case of the multilayer ceramic capacitor I described above.

또한, 갭부를 구성하는 세라믹 재료로서 BaTiO3을 99mol%, Y2O3을 1mol%의 비율로 함유하는 주성분 100mol%에 대해서 첨가물로서 MgO를 2mol%의 비율로 배합한 세라믹 재료(상기 유효층부용 세라믹 재료보다 Mg0 첨가 비율이 1mol% 많은 재료)를 사용하고, 그 외에는 상기 적층 세라믹 콘덴서 I의 경우와 동일한 조건으로 적층 세라믹 콘덴서 K(시료 K)를 제작했다.A ceramic material containing MgO in an amount of 2 mol% as an additive to 100 mol% of a main component containing 99 mol% of BaTiO 3 and 1 mol% of Y 2 O 3 as a ceramic material constituting the gap portion (for the effective layer portion) A material containing 1 mol% Mg0 more than that of the ceramic material) was used, and a multilayer ceramic capacitor K (sample K) was produced under the same conditions as in the case of the multilayer ceramic capacitor I.

또한, 갭부를 구성하는 세라믹 재료로서 BaTiO3을 99mol%, Y2O3을 1mol%의 비율로 함유하는 주성분 100mol%에 대해서 첨가물로서 MgO를 2.5mol%의 비율로 배합한 세라믹 재료(상기 유효층부용 세라믹 재료보다 MgO 첨가 비율이 1.5mol% 많은 재료)를 사용하고, 그 외에는 상기 적층 세라믹 콘덴서 I의 경우와 동일한 조건으로 적층 세라믹 콘덴서 L(시료 L)을 제작했다.A ceramic material comprising MgO in an amount of 2.5 mol% as an additive to 100 mol% of a main component containing 99 mol% of BaTiO 3 and 1 mol% of Y 2 O 3 as a ceramic material constituting the gap portion (the effective layer A multilayer ceramic capacitor L (sample L) was produced under the same conditions as in the case of the multilayer ceramic capacitor I, except that the MgO addition ratio was 1.5 mol% more than that of the bouillon ceramic material.

또한, 비교를 위해서 갭부를 구성하는 세라믹 재료로서 BaTiO3을 99mol%, Y2O3을 1mol%의 비율로 함유하는 주성분 100mol%에 대해서 첨가물로서 Mg0를 1mol%의 비율로 배합한 재료(상기 유효층부용 세라믹 재료와 동일한 재료)를 사용하고, 그 외에는 상기 적층 세라믹 콘덴서 I의 경우와 동일한 조건으로 적층 세라믹 콘덴서 M(시료 M)을 제작했다.Further, for comparison, a material in which Mg0 is added in an amount of 1 mol% as an additive to 100 mol% of a main component containing 99 mol% of BaTiO 3 and 1 mol% of Y 2 O 3 as a ceramic material constituting the gap portion (the above effective A multilayer ceramic capacitor M (sample M) was produced under the same conditions as in the case of the multilayer ceramic capacitor I above, using the same material as the ceramic material for the layer portion).

그리고, 이 실시예3의 적층 세라믹 콘덴서(시료) I, J, K, L 및 비교예3의 적층 세라믹 콘덴서(시료) M에 대해서 0.5V의 직류 전압을 인가하는 시험을 행하여 전기 저항값이 1.0×10E6Ω 이하인 적층 세라믹 콘덴서를 불량품, 그 외를 양품으로서 선별했다.Then, a test was performed to apply a DC voltage of 0.5V to the multilayer ceramic capacitors (samples) I, J, K, L of this Example 3, and the multilayer ceramic capacitors (samples) M of Comparative Example 3, and the electrical resistance value was 1.0. A multilayer ceramic capacitor having a size of 10 E6 or less was selected as a defective product and others as a good product.

그리고, 선별 후의 양품에 대해서 내습 시험을 행하여 내습성을 확인했다.And the moisture resistance test was done about the good quality after screening, and the moisture resistance was confirmed.

시험 조건은 온도 125℃, 습도 95%RH, 직류 전압 5V 인가, 유지 시간 144시간으로 하고, 시험 후에 상온에서 직류 전압 10V를 인가해서 저항값 1.0×10E6Ω 이하인 것을 내습 불량으로 판정했다.The test conditions were made into temperature 125 degreeC, humidity 95% RH, DC voltage 5V application, holding time 144 hours, and after the test, DC voltage 10V was applied at normal temperature, and it judged that it was the resistance value 1.0x10E6Ω or less as moisture resistance failure.

실시예3의 적층 세라믹 콘덴서(시료) I, J, K, L 및 비교예3의 적층 세라믹 콘덴서(시료) M 각 500개에 대해서 조사한 내습 시험 전의 선별 불량률과, 선별 후의 양품 각 100개에 대해서 조사한 내습 시험 불량률의 측정 결과를 표 3에 나타낸다.For each of the multilayer ceramic capacitors (samples) I, J, K, L of Example 3, and the multilayer ceramic capacitors (samples) M of Comparative Example 3, the screening failure rate before the moisture resistance test investigated for each of the 500 and 100 articles for screening after screening Table 3 shows the measurement results of the investigated moisture proof failure rate.

Figure 112008038571815-PAT00003
Figure 112008038571815-PAT00003

표 3에 나타내는 바와 같이, 실시예3의 적층 세라믹 콘덴서(시료) I, K, L 및 비교예3의 적층 세라믹 콘덴서(시료) M의 내습 시험 전의 불량률은 거의 동등하지만 내습 시험 불량률에 대해서는 실시예3의 시료 I, K, L쪽이 비교예3의 시료 M보다 대폭 낮은 것이 확인되었다.As shown in Table 3, the defective rate before the moisture resistance test of the multilayer ceramic capacitors (sample) I, K, L of Example 3 and the multilayer ceramic capacitor (sample) M of Comparative Example 3 was almost equal, but the moisture resistance test failure rate was It was confirmed that Samples I, K and L of 3 were significantly lower than Sample M of Comparative Example 3.

또한, MgO의 첨가량이 1.75mol%인 실시예의 시료 J의 경우, 내습 시험 전의 불량률이 0%이며, 내습 시험 후의 불량률도 0%였다.In addition, in the case of the sample J of the Example whose addition amount of MgO is 1.75 mol%, the defective rate before a moisture proof test was 0%, and the defective rate after a moisture proof test was also 0%.

또한, MgO의 첨가량이 1.5mol%인 실시예의 시료 I의 경우, 내습 시험 전의 불량률은 0.20%였지만 내습 시험 불량률은 0%이며, MgO의 첨가량이 2mol%인 실시예의 시료 K의 경우, 내습 시험 전의 불량률은 0.40%였지만 내습 시험 후의 불량률은 0%였다.In addition, in the case of sample I of the example in which the addition amount of MgO was 1.5 mol%, the failure rate before the moisture test was 0.20%, but the moisture resistance test failure rate was 0%, and in the case of sample K of the example in which the addition amount of MgO was 2 mol%, The defective rate was 0.40%, but the defective rate after the moisture resistance test was 0%.

한편, MgO의 첨가량이 2.5mol%인 실시예의 시료 L의 경우, 내습 시험 전의 불량률은 0.40%였지만 내습 시험 불량률은 8%로, 비교예3의 시료 M의 내습 시험 불량률에 비하면 대폭 낮지만 본 발명의 요건을 만족시키는 다른 시료 I, J, K과 비교하면 내습 시험 불량률이 높게 되는 것이 확인되었다.On the other hand, in the case of the sample L of the example of the MgO addition amount of 2.5 mol%, the failure rate before the moisture test was 0.40%, but the moisture resistance test failure rate is 8%, significantly lower than the moisture resistance test failure rate of the sample M of Comparative Example 3, but the present invention It was confirmed that the moisture proof test failure rate was high compared with other samples I, J, and K satisfying the requirements of.

또한, 비교예3의 시료 M에서는 내습 시험 후에 양품으로 판정되어 있는 것이어도 시험 전에 비해서 시험 후의 저항값이 저하되어 있는 것이 많이 확인되었다.Moreover, in the sample M of the comparative example 3, even if it was judged good quality after a moisture proof test, it was confirmed that the resistance value after a test fell compared with before a test.

상기 각 실시형태 및 실시예1, 2에서는 유효층부를 구성하는 세라믹에 Mg가 함유되어 있지 않은 경우를 예로 들어서 설명하고, 실시예3에서는 유효층부를 구성하는 세라믹에 Mg가 함유되어 있는 경우를 예로 들어서 설명했지만 유효층부를 구성하는 세라믹에 Mg가 함유되어 있는지의 여부에 관계없이 Mg 리치층의 Mg 함유율을 본 발명 소정의 범위에서 유효층부의 Mg 함유율보다 높게 함으로써 본 발명의 기본적인 효과를 얻을 수 있다.In each of the above embodiments and Examples 1 and 2, the case where Mg is not contained in the ceramic constituting the effective layer portion is described as an example, and in Example 3, the case where Mg is contained in the ceramic constituting the effective layer portion is used as an example. Although described above, regardless of whether or not Mg is contained in the ceramic constituting the effective layer portion, the basic effect of the present invention can be obtained by making the Mg content of the Mg rich layer higher than the Mg content of the effective layer portion within a predetermined range of the present invention. .

또한, 상기 실시형태 및 실시예에서는 적층 세라믹 콘덴서를 예로 들어서 설명했지만 본 발명은 적층 세라믹 콘덴서에 한정되지 않고, Ni를 함유하는 내부 전극을 구비한 예를 들면, 적층 서미스터나 적층 인덕터 등, 여러가지의 적층 세라믹 전자 부품에 널리 적용하는 것이 가능하다.In the above embodiments and examples, the multilayer ceramic capacitor has been described as an example, but the present invention is not limited to the multilayer ceramic capacitor, and the present invention is not limited to the multilayer ceramic capacitor. It is possible to apply widely to multilayer ceramic electronic components.

본 발명은 또한, 그 밖의 점에 있어서도 상기 실시예에 한정되는 것은 아니고, 세라믹층과 내부 전극의 적층 형태나 적층수, 유효층부나 측면측, 단면측 갭부를 구성하는 세라믹 재료의 종류, Ni를 함유하는 내부 전극 재료의 조성 등에 관한 것이며, 발명의 범위 내에 있어서 여러가지의 응용, 변형을 추가하는 것이 가능하다.In addition, the present invention is not limited to the above embodiment in other respects as well, but the stacking form and number of laminations of the ceramic layer and the internal electrodes, the type of ceramic material constituting the effective layer portion, the side surface portion, and the cross section side gap portion, Ni, It relates to the composition of the internal electrode material to contain and the like, and it is possible to add various applications and modifications within the scope of the invention.

상술한 바와 같이, 본 발명에 의하면 세라믹 소결체 중에 세라믹층을 통해 내부 전극이 배치된 구조를 갖는 적층 세라믹 전자 부품의 내습 신뢰성을 향상시키는 것이 가능하며, 소형화한 경우에도 내습성에 대한 신뢰성이 높은 적층 세라믹 전자 부품을 제공할 수 있게 된다. As described above, according to the present invention, it is possible to improve the moisture resistance reliability of the multilayer ceramic electronic component having the structure in which the internal electrodes are arranged in the ceramic sintered body through the ceramic layer, and even in the case of miniaturization, high reliability for moisture resistance It is possible to provide ceramic electronic components.

따라서, 본 발명은 여러가지의 용도에 이용되는 적층 세라믹 콘덴서, 적층 서미스터, 적층 인덕터 등의 적층 세라믹 콘덴서 등에 바람직하게 이용할 수 있다.Therefore, this invention can be used suitably for multilayer ceramic capacitors, such as a multilayer ceramic capacitor, a laminated thermistor, and a laminated inductor used for various uses.

도 1은 본 발명의 실시형태1에 따른 적층 세라믹 전자 부품(적층 세라믹 콘덴서)을 나타내는 사시도이다.1 is a perspective view showing a multilayer ceramic electronic component (layer ceramic capacitor) according to Embodiment 1 of the present invention.

도 2는 도 1의 A-A선 단면도이다.2 is a cross-sectional view taken along the line A-A of FIG.

도 3은 도 1의 B-B선 단면도이다.3 is a cross-sectional view taken along the line B-B in FIG.

도 4는 본 발명의 실시형태1의 적층 세라믹 콘덴서의 구성을 설명하기 위한 도면이다.4 is a view for explaining the configuration of the multilayer ceramic capacitor according to the first embodiment of the present invention.

도 5는 본원 발명의 실시형태1의 적층 세라믹 콘덴서의 작용을 설명하기 위한 주요부 단면도이다.5 is a cross-sectional view of an essential part for explaining the action of the multilayer ceramic capacitor according to the first embodiment of the present invention.

도 6의 (a), (b), (c)는 본원 발명의 실시형태1의 적층 세라믹 콘덴서의 제조 방법을 나타내는 도면이다.6A, 6B, and 6C are diagrams illustrating a method of manufacturing the multilayer ceramic capacitor of Embodiment 1 of the present invention.

도 7은 본원 발명의 실시형태2의 적층 세라믹 콘덴서의 구성을 나타내는 측면 단면도이다.7 is a side sectional view showing a configuration of a multilayer ceramic capacitor of Embodiment 2 of the present invention.

도 8은 본원 발명의 실시형태2의 적층 세라믹 콘덴서의 구성을 설명하기 위한 도면이다.8 is a view for explaining the configuration of the multilayer ceramic capacitor according to the second embodiment of the present invention.

도 9는 본원 발명의 실시형태3의 적층 세라믹 콘덴서의 구성을 나타내는 측면 단면도이다.Fig. 9 is a side sectional view showing the structure of a multilayer ceramic capacitor of Embodiment 3 of the present invention.

도 10은 본원 발명의 실시형태3의 적층 세라믹 콘덴서의 구성을 설명하기 위한 도면이다.FIG. 10 is a diagram for explaining the structure of a multilayer ceramic capacitor according to the third embodiment of the present invention. FIG.

도 11의 (a), (b)는 본원 발명의 실시형태3의 적층 세라믹 콘덴서의 제조 방 법을 나타내는 도면이다.11 (a) and 11 (b) are diagrams showing a manufacturing method of the multilayer ceramic capacitor of Embodiment 3 of the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

1: 제 1 내부 전극 2: 제 2 내부 전극1: first internal electrode 2: second internal electrode

3: 세라믹층 3a: 유효층부3: ceramic layer 3a: effective layer portion

3b: 외층 10: 세라믹 소결체3b: outer layer 10: ceramic sintered body

11: 세라믹 소결체의 제 1 단면 12: 세라믹 소결체의 제 2 단면11: first cross section of ceramic sintered body 12: second cross section of ceramic sintered body

13b: 수직 투영 영역 21: 세라믹 소결체의 제 1 측면13b: vertical projection area 21: first side of ceramic sintered body

22: 세라믹 소결체의 제 2 측면 31: 제 1 외부 단자 전극22: second side face of ceramic sintered body 31: first external terminal electrode

32: 제 2 외부 단자 전극 41: 세라믹 그린 시트32: second external terminal electrode 41: ceramic green sheet

42: 도전성 페이스트 42p: 내부 전극 패턴42: conductive paste 42p: internal electrode pattern

43: 세라믹 페이스트 GE: 단면측 갭부43 ceramic paste G E

GE1: 단면측 갭부의 제 1, 제 2 내부 전극과 인접하는 영역G E1 : region adjacent to the first and second internal electrodes of the cross-sectional side gap portion

GS: 측면측 갭부G S : side gap

GS1: 측면측 갭부의 제 1, 제 2 내부 전극과 인접하는 영역G S1 : region adjacent to the first and second internal electrodes of the side gap portion

L: 컷팅 라인 MR: Mg 리치 영역L: Cutting Line M R : Mg Rich Area

Claims (14)

복수의 세라믹층이 적층되어 이루어지고, 서로 대향하는 제 1 측면 및 제 2 측면과, 서로 대향하는 제 1 단면 및 제 2 단면을 갖는 세라믹 소결체;A ceramic sintered body formed by stacking a plurality of ceramic layers, the ceramic sintered body having first and second side surfaces opposed to each other, and first and second cross sections facing each other; 상기 세라믹 소결체 내부에 형성되고, 상기 제 1 단면에 인출된 Ni를 함유하는 제 1 내부 전극;A first internal electrode formed inside the ceramic sintered body and containing Ni extracted in the first end surface; 특정의 상기 세라믹층을 통해 상기 제 1 내부 전극과 대향하도록 해서 상기 세라믹 소결체 내부에 형성되고, 상기 제 2 단면에 인출된 Ni를 함유하는 제 2 내부 전극;A second internal electrode formed in the ceramic sintered body so as to face the first internal electrode through the specific ceramic layer and containing Ni drawn out in the second end surface; 상기 세라믹 소결체의 상기 제 1 단면에 형성되고, 상기 제 1 내부 전극과 전기적으로 접속되는 제 1 외부 단자 전극; 및A first external terminal electrode formed on the first end surface of the ceramic sintered body and electrically connected to the first internal electrode; And 상기 세라믹 소결체의 상기 제 2 단면에 형성되고, 상기 제 2 내부 전극과 전기적으로 접속되어 상기 제 1 외부 단자 전극과는 다른 전위에 접속되는 제 2 외부 단자 전극을 구비하는 적층 세라믹 전자 부품으로서:A multilayer ceramic electronic component having a second external terminal electrode formed on said second end face of said ceramic sintered body and electrically connected to said second internal electrode and connected to a potential different from said first external terminal electrode: 상기 세라믹 소결체는, The ceramic sintered body, 상기 세라믹층 중, 상기 제 1 내부 전극 및 상기 제 2 내부 전극에 끼워지고, 용량 형성에 기여하는 유효층부, 및An effective layer portion interposed between the first internal electrode and the second internal electrode in the ceramic layer and contributing to the formation of a capacitance; and 상기 제 1, 제 2 내부 전극의 측부와 상기 세라믹 소결체의 제 1, 제 2 측면 사이 및 상기 유효층부의 측부와 상기 세라믹 소결체의 제 1, 제 2 측면 사이에 존재하는 측면측 갭부를 포함하고; A side-side gap portion existing between the side portions of the first and second internal electrodes and the first and second side surfaces of the ceramic sintered body and between the side portions of the effective layer portion and the first and second side surfaces of the ceramic sintered body; 상기 측면측 갭부 중, 적어도 상기 제 1, 제 2 내부 전극과 인접하는 영역은 상기 유효층부에 비해서 Mg 농도가 높은 Mg 리치 영역으로 되어 있는 것을 특징으로 하는 적층 세라믹 전자 부품.At least a region adjacent to the first and second internal electrodes in the side gap portion is an Mg rich region having a higher Mg concentration than the effective layer portion. 제 1 항에 있어서, 상기 측면측 갭부 중, 상기 제 1, 제 2 내부 전극 각각과 동일한 높이에 위치하는 영역은 상기 Mg 리치 영역으로 되어 있는 것을 특징으로 하는 적층 세라믹 전자 부품.The multilayer ceramic electronic component according to claim 1, wherein a region located at the same height of each of the first and second internal electrodes as the Mg rich region is formed among the side gaps. 제 1 항에 있어서, 상기 측면측 갭부 전체는 상기 Mg 리치 영역으로 되어 있는 것을 특징으로 하는 적층 세라믹 전자 부품.The multilayer ceramic electronic component according to claim 1, wherein the entire side surface gap portion is the Mg rich region. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 세라믹 소결체는 상기 제 1, 제 2 내부 전극의 단부와 상기 세라믹 소결체의 제 1, 제 2 단면 사이 및 상기 유효층부의 단부와 상기 세라믹 소결체의 제 1 또는 제 2 단면 사이에 존재하는 단면측 갭부를 포함하고;The ceramic sintered body according to any one of claims 1 to 3, wherein the ceramic sintered body is between an end of the first and second internal electrodes and first and second end faces of the ceramic sintered body, and an end of the effective layer part and the ceramic sintered body. A cross-sectional side gap portion existing between the first or second cross-section of the cross section; 상기 단면측 갭부 중, 적어도 상기 제 1, 제 2 내부 전극과 인접하는 영역은 상기 유효층부에 비해서 Mg 농도가 높은 Mg 리치 영역으로 되어 있는 것을 특징으로 하는 적층 세라믹 전자 부품.At least a region adjacent to the first and second internal electrodes in the cross-sectional side gap portion is an Mg rich region having a higher Mg concentration than the effective layer portion. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 제 1, 제 2 내부 전극 중의 최외층의 내부 전극으로부터 외측의 세라믹층의 상기 측면측 갭부의 수직 투영 영역 및 상기 단면측 갭부의 수직 투영 영역의 적어도 한쪽은 상기 유효층부에 비해서 Mg 농도가 높은 Mg 리치 영역으로 되어 있는 것을 특징으로 하는 적층 세라믹 전자 부품.The vertical projection area of the side-side gap portion of the ceramic layer on the outer side and the vertical projection of the cross-sectional side gap portion from any of the innermost electrodes of the first and second inner electrodes. At least one of the regions is an Mg rich region having a higher Mg concentration than the effective layer portion. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 유효층부를 구성하는 세라믹 재료의 주성분 100mol%에 대한 Mg의 첨가 비율에 비해서 상기 Mg 리치 영역을 구성하는 세라믹 재료의 주성분 100mol%에 대한 Mg의 첨가 비율을 0.5~1.0mol% 많게 한 것을 특징으로 하는 적층 세라믹 전자 부품.The Mg with respect to 100 mol% of the main component of the ceramic material which comprises the said Mg rich area | region compared with the addition ratio of Mg with respect to 100 mol% of the main component of the ceramic material which comprises the said effective layer part. Multilayer ceramic electronic component, characterized in that the addition ratio of 0.5 to 1.0 mol% is increased. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 Mg 리치 영역에 있어서 Mg 농도는 세라믹 소결체의 외측으로부터 내측을 향해서 저하되는 농도 구배를 갖고 있는 것을 특징으로 하는 적층 세라믹 전자 부품.The multilayer ceramic electronic component according to any one of claims 1 to 3, wherein the Mg concentration in the Mg rich region has a concentration gradient that decreases from the outside to the inside of the ceramic sintered body. 제 4 항에 있어서, 상기 제 1, 제 2 내부 전극 중의 최외층의 내부 전극으로부터 외측의 세라믹층의 상기 측면측 갭부의 수직 투영 영역 및 상기 단면측 갭부의 수직 투영 영역의 적어도 한쪽은 상기 유효층부에 비해서 Mg 농도가 높은 Mg 리치 영역으로 되어 있는 것을 특징으로 하는 적층 세라믹 전자 부품.5. The effective layer portion according to claim 4, wherein at least one of the vertical projection region of the side-side gap portion and the vertical projection region of the cross-section side gap portion of the ceramic layer outside from the inner electrode of the outermost layer among the first and second inner electrodes is the effective layer portion. A multilayer ceramic electronic component comprising an Mg rich region having a higher Mg concentration as compared to the above. 제 4 항에 있어서, 상기 유효층부를 구성하는 세라믹 재료의 주성분 100mol% 에 대한 Mg의 첨가 비율에 비해서 상기 Mg 리치 영역을 구성하는 세라믹 재료의 주성분 100mol%에 대한 Mg의 첨가 비율을 0.5~1.0mol% 많게 한 것을 특징으로 하는 적층 세라믹 전자 부품.The amount of Mg added to 100 mol% of the main component of the ceramic material constituting the Mg rich region is 0.5 to 1.0 mol, as compared with the addition ratio of Mg to 100 mol% of the main component of the ceramic material constituting the effective layer portion. Laminated ceramic electronic component, characterized in that a lot. 제 5 항에 있어서, 상기 유효층부를 구성하는 세라믹 재료의 주성분 100mol%에 대한 Mg의 첨가 비율에 비해서 상기 Mg 리치 영역을 구성하는 세라믹 재료의 주성분 100mol%에 대한 Mg의 첨가 비율을 0.5~1.0mol% 많게 한 것을 특징으로 하는 적층 세라믹 전자 부품.6. The amount of Mg added to 100 mol% of the main component of the ceramic material constituting the Mg rich region is 0.5 to 1.0 mol, compared to the amount of Mg added to 100 mol% of the main component of the ceramic material constituting the effective layer portion. Laminated ceramic electronic component, characterized in that a lot. 제 8 항에 있어서, 상기 유효층부를 구성하는 세라믹 재료의 주성분 100mol%에 대한 Mg의 첨가 비율에 비해서 상기 Mg 리치 영역을 구성하는 세라믹 재료의 주성분 100mol%에 대한 Mg의 첨가 비율을 0.5~1.0mol% 많게 한 것을 특징으로 하는 적층 세라믹 전자 부품.9. The amount of Mg added to 100 mol% of the main component of the ceramic material constituting the Mg rich region is 0.5 to 1.0 mol, compared to the ratio of Mg to 100 mol% of the main component of the ceramic material constituting the effective layer portion. Laminated ceramic electronic component, characterized in that a lot. 제 4 항에 있어서, 상기 Mg 리치 영역에 있어서 Mg 농도는 세라믹 소결체의 외측으로부터 내측을 향해서 저하되는 농도 구배를 갖고 있는 것을 특징으로 하는 적층 세라믹 전자 부품.The multilayer ceramic electronic component according to claim 4, wherein the Mg concentration in the Mg rich region has a concentration gradient that decreases from the outside to the inside of the ceramic sintered body. 제 5 항에 있어서, 상기 Mg 리치 영역에 있어서 Mg 농도는 세라믹 소결체의 외측으로부터 내측을 향해서 저하되는 농도 구배를 갖고 있는 것을 특징으로 하는 적층 세라믹 전자 부품.The multilayer ceramic electronic component according to claim 5, wherein the Mg concentration in the Mg rich region has a concentration gradient that decreases from the outside to the inside of the ceramic sintered body. 제 8 항에 있어서, 상기 Mg 리치 영역에 있어서 Mg 농도는 세라믹 소결체의 외측으로부터 내측을 향해서 저하되는 농도 구배를 갖고 있는 것을 특징으로 하는 적층 세라믹 전자 부품.The multilayer ceramic electronic component according to claim 8, wherein the Mg concentration in the Mg rich region has a concentration gradient that decreases from the outside to the inside of the ceramic sintered body.
KR1020080050233A 2007-06-08 2008-05-29 Laminated ceramic electronic component KR101035882B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00153110 2007-06-08
JP2007153110 2007-06-08
JPJP-P-2008-00114310 2008-04-24
JP2008114310A JP4591537B2 (en) 2007-06-08 2008-04-24 Multilayer ceramic electronic components

Publications (2)

Publication Number Publication Date
KR20080108012A true KR20080108012A (en) 2008-12-11
KR101035882B1 KR101035882B1 (en) 2011-05-20

Family

ID=40180615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080050233A KR101035882B1 (en) 2007-06-08 2008-05-29 Laminated ceramic electronic component

Country Status (4)

Country Link
JP (2) JP4591537B2 (en)
KR (1) KR101035882B1 (en)
CN (1) CN101320624B (en)
TW (1) TWI406309B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8773840B2 (en) 2009-12-11 2014-07-08 Murata Manufacturing Co., Ltd. Monolithic ceramic electronic component

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4591537B2 (en) * 2007-06-08 2010-12-01 株式会社村田製作所 Multilayer ceramic electronic components
JP5230565B2 (en) * 2009-03-27 2013-07-10 京セラ株式会社 Wiring board
JP5275918B2 (en) * 2009-06-24 2013-08-28 Tdk株式会社 Multilayer ceramic electronic components
KR101141457B1 (en) * 2010-12-08 2012-05-04 삼성전기주식회사 The multi-layerd ceramic condenser and fabricating method using thereof
KR101141342B1 (en) * 2011-03-09 2012-05-03 삼성전기주식회사 A multilayer ceramic capacitor and a method for manufactuaring the same
KR101188032B1 (en) * 2011-03-09 2012-10-08 삼성전기주식회사 A multilayer ceramic capacitor and a method for manufacturing the same
JP5852321B2 (en) * 2011-04-15 2016-02-03 太陽誘電株式会社 Multilayer ceramic capacitor
JP5838927B2 (en) 2011-10-14 2016-01-06 Tdk株式会社 Multilayer ceramic electronic components
JP5900449B2 (en) * 2012-12-28 2016-04-06 株式会社村田製作所 Method for manufacturing ceramic electronic component and ceramic electronic component
JP6024483B2 (en) * 2013-01-29 2016-11-16 株式会社村田製作所 Multilayer ceramic electronic components
JP6627916B2 (en) * 2014-05-21 2020-01-08 株式会社村田製作所 Multilayer ceramic capacitors
JP6439551B2 (en) * 2014-05-21 2018-12-19 株式会社村田製作所 Multilayer ceramic capacitor
JP2016001723A (en) * 2014-05-22 2016-01-07 株式会社村田製作所 Multilayer ceramic capacitor
JP2016136561A (en) * 2015-01-23 2016-07-28 Tdk株式会社 Multilayer capacitor
JP2016149484A (en) * 2015-02-13 2016-08-18 Tdk株式会社 Multilayer capacitor
JP6867745B2 (en) * 2015-02-13 2021-05-12 Tdk株式会社 Multilayer capacitor and mounting structure of multilayer capacitor
JP2016152379A (en) 2015-02-19 2016-08-22 株式会社村田製作所 Multilayer capacitor and method of manufacturing the same
KR101854519B1 (en) 2015-05-29 2018-05-03 다이요 유덴 가부시키가이샤 Multilayer ceramic capacitor and method for manufacturing the same
JP6346910B2 (en) * 2015-05-29 2018-06-20 太陽誘電株式会社 Multilayer ceramic capacitor and manufacturing method thereof
JP6370744B2 (en) * 2015-06-24 2018-08-08 太陽誘電株式会社 Multilayer ceramic capacitor and manufacturing method thereof
JP6665438B2 (en) * 2015-07-17 2020-03-13 株式会社村田製作所 Multilayer ceramic capacitors
KR101701049B1 (en) * 2015-08-07 2017-01-31 삼성전기주식회사 Multi-layered ceramic electronic component and manufacturing method of the same
JP6110927B2 (en) * 2015-12-04 2017-04-05 太陽誘電株式会社 Multilayer ceramic capacitor
JP6487364B2 (en) * 2016-03-30 2019-03-20 太陽誘電株式会社 Manufacturing method of multilayer ceramic electronic component
JP2018037492A (en) 2016-08-30 2018-03-08 太陽誘電株式会社 Multilayer ceramic capacitor and manufacturing method of the same
JP6996854B2 (en) 2017-03-08 2022-01-17 太陽誘電株式会社 Multilayer ceramic capacitors and their manufacturing methods
JP2019021816A (en) * 2017-07-19 2019-02-07 太陽誘電株式会社 Multilayer ceramic capacitor and method for manufacturing the same
TWI814730B (en) * 2017-07-19 2023-09-11 日商太陽誘電股份有限公司 Multilayer ceramic capacitor and manufacturing method thereof
JP7058987B2 (en) * 2017-11-27 2022-04-25 太陽誘電株式会社 Manufacturing method of multilayer ceramic capacitors and multilayer ceramic capacitors
JP7444346B2 (en) 2017-12-07 2024-03-06 サムソン エレクトロ-メカニックス カンパニーリミテッド. Multilayer ceramic capacitor
JP7424740B2 (en) 2018-05-18 2024-01-30 太陽誘電株式会社 Multilayer ceramic capacitor and its manufacturing method
JP7266969B2 (en) * 2018-05-21 2023-05-01 太陽誘電株式会社 Manufacturing method for multilayer ceramic electronic component
JP6595670B2 (en) * 2018-07-10 2019-10-23 太陽誘電株式会社 Multilayer ceramic capacitor
JP6596547B2 (en) * 2018-07-10 2019-10-23 太陽誘電株式会社 Multilayer ceramic capacitor
KR102141217B1 (en) 2018-07-26 2020-08-04 삼성전기주식회사 Multi-layered ceramic capacitor
KR102381271B1 (en) 2018-07-26 2022-03-30 삼성전기주식회사 Multi-layered ceramic capacitor
KR102121580B1 (en) 2018-10-02 2020-06-10 삼성전기주식회사 Multi-layered ceramic capacitor
KR102500112B1 (en) 2018-10-02 2023-02-15 삼성전기주식회사 Multi-layered ceramic capacitor
JP7209072B2 (en) * 2019-06-17 2023-01-19 太陽誘電株式会社 Multilayer ceramic capacitor
JP6980873B2 (en) * 2019-06-17 2021-12-15 太陽誘電株式会社 Multilayer ceramic capacitors
JP6766225B2 (en) * 2019-06-17 2020-10-07 太陽誘電株式会社 Multilayer ceramic capacitors
KR102603410B1 (en) * 2019-06-28 2023-11-17 가부시키가이샤 무라타 세이사쿠쇼 Multilayer electronic component and method for manufacturing multilayer electronic component
KR20190116131A (en) * 2019-07-10 2019-10-14 삼성전기주식회사 Multilayered capacitor and board having the same mounted thereon
JP6816225B2 (en) * 2019-07-29 2021-01-20 太陽誘電株式会社 Multilayer ceramic capacitors
KR102671969B1 (en) * 2019-08-16 2024-06-05 삼성전기주식회사 Multilayered capacitor and board having the same mounted thereon
JP7237806B2 (en) * 2019-12-02 2023-03-13 株式会社村田製作所 Multilayer ceramic capacitor
JP7314983B2 (en) * 2019-12-02 2023-07-26 株式会社村田製作所 Multilayer ceramic capacitor
KR102575598B1 (en) * 2019-12-27 2023-09-06 가부시키가이샤 무라타 세이사쿠쇼 Multilayer ceramic capacitor
KR102575247B1 (en) * 2019-12-27 2023-09-06 가부시키가이샤 무라타 세이사쿠쇼 Multilayer ceramic capacitor
US11450484B2 (en) * 2019-12-27 2022-09-20 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP2021108364A (en) * 2019-12-27 2021-07-29 株式会社村田製作所 Laminated ceramic capacitor
KR102414829B1 (en) 2020-07-29 2022-06-30 삼성전기주식회사 Multi-layered ceramic capacitor
WO2024111306A1 (en) * 2022-11-24 2024-05-30 株式会社村田製作所 Multilayer ceramic capacitor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243254B1 (en) * 1998-08-11 2001-06-05 Murata Manufacturing Co., Ltd. Dielectric ceramic composition and laminated ceramic capacitor using the same
JP2000340450A (en) * 1999-05-26 2000-12-08 Kyocera Corp Laminated ceramic capacitor and manufacture thereof
JP4688326B2 (en) * 2001-03-27 2011-05-25 京セラ株式会社 Ceramic laminate and manufacturing method thereof
JP2005101301A (en) * 2003-09-25 2005-04-14 Kyocera Corp Laminated electronic component and manufacturing method thereof
JP2006210590A (en) * 2005-01-27 2006-08-10 Kyocera Corp Laminated ceramic capacitor and its manufacturing method
JP4146858B2 (en) * 2005-08-26 2008-09-10 Tdk株式会社 Multilayer capacitor
JP4591537B2 (en) * 2007-06-08 2010-12-01 株式会社村田製作所 Multilayer ceramic electronic components

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8773840B2 (en) 2009-12-11 2014-07-08 Murata Manufacturing Co., Ltd. Monolithic ceramic electronic component
KR101523630B1 (en) * 2009-12-11 2015-05-28 가부시키가이샤 무라타 세이사쿠쇼 Lamination type ceramic electronic part
KR101533411B1 (en) * 2009-12-11 2015-07-03 가부시키가이샤 무라타 세이사쿠쇼 Lamination type ceramic electronic part

Also Published As

Publication number Publication date
JP2009016796A (en) 2009-01-22
TWI406309B (en) 2013-08-21
JP4930609B2 (en) 2012-05-16
KR101035882B1 (en) 2011-05-20
CN101320624B (en) 2011-07-20
TW200908043A (en) 2009-02-16
CN101320624A (en) 2008-12-10
JP2010103566A (en) 2010-05-06
JP4591537B2 (en) 2010-12-01

Similar Documents

Publication Publication Date Title
KR101035882B1 (en) Laminated ceramic electronic component
US7859823B2 (en) Multi-layered ceramic electronic component
KR101845701B1 (en) Multilayer ceramic capacitor and method for making multilayer ceramic capacitor
KR101751079B1 (en) Multi-layered ceramic electronic parts and fabrication method thereof
US8194391B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US11915877B2 (en) Multilayer ceramic electronic component
JP2018186291A (en) Multilayer ceramic capacitor
KR101532114B1 (en) Multi-layered ceramic electronic parts
KR101029689B1 (en) Multilayer ceramic electronic component and method for manufacturing same
JP7363654B2 (en) Multilayer ceramic electronic components
CN112614697B (en) Multilayer ceramic capacitor
JP2019192862A (en) Multilayer ceramic capacitor and manufacturing method of the same
JP5925628B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP5780856B2 (en) Multilayer ceramic capacitor
JP2014078674A (en) Multilayered ceramic electronic component and method of manufacturing the same
CN114551100B (en) Laminated ceramic capacitor
JP2023098566A (en) Multilayer ceramic capacitor
JP2015060940A (en) Ceramic electronic component
JP4387150B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
WO2024018718A1 (en) Laminated ceramic electronic component and mounting structure for laminated ceramic electronic component
JP2021166214A (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2023099271A (en) Laminate-type electronic component
JP2023109441A (en) 3 terminal type multilayer ceramic capacitor
KR101771715B1 (en) Multilayer ceramic electronic part and a manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170508

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180504

Year of fee payment: 8