JP5275918B2 - Multilayer ceramic electronic components - Google Patents

Multilayer ceramic electronic components Download PDF

Info

Publication number
JP5275918B2
JP5275918B2 JP2009149975A JP2009149975A JP5275918B2 JP 5275918 B2 JP5275918 B2 JP 5275918B2 JP 2009149975 A JP2009149975 A JP 2009149975A JP 2009149975 A JP2009149975 A JP 2009149975A JP 5275918 B2 JP5275918 B2 JP 5275918B2
Authority
JP
Japan
Prior art keywords
internal electrode
phase
multilayer ceramic
oxide
mol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009149975A
Other languages
Japanese (ja)
Other versions
JP2011009369A (en
Inventor
友義 藤村
慶友 松下
敏志 ▲高▼木
大介 吉田
研太 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009149975A priority Critical patent/JP5275918B2/en
Publication of JP2011009369A publication Critical patent/JP2011009369A/en
Application granted granted Critical
Publication of JP5275918B2 publication Critical patent/JP5275918B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、積層型セラミック電子部品に関し、特に耐電圧特性が向上された積層型セラミック電子部品に関する。   The present invention relates to a multilayer ceramic electronic component, and more particularly to a multilayer ceramic electronic component having improved withstand voltage characteristics.

積層型セラミック電子部品は、小型、高性能、高信頼性の電子部品として広く利用されており、電気機器および電子機器の中で使用される個数も多数にのぼる。近年、機器の小型かつ高性能化に伴い、積層型セラミック電子部品に対する更なる小型化、高性能化、高信頼性化への要求はますます厳しくなっている。   Multilayer ceramic electronic components are widely used as small-sized, high-performance, and high-reliability electronic components, and many of them are used in electrical and electronic devices. In recent years, with the miniaturization and high performance of devices, the demand for further miniaturization, higher performance, and higher reliability of multilayer ceramic electronic components has become increasingly severe.

積層型セラミック電子部品の一例としての積層セラミックコンデンサの中には、定格電圧の高い条件下で用いられる中高圧用コンデンサがある。このような高い電圧下において使用されるコンデンサにおいては、内部電極層の端部付近に外部から印加される電界が集中しやすく、電圧負荷が大きくなる。その結果、内部電極層の端部付近に存在している誘電体層を起点として、誘電体層の破壊が生じ、信頼性を確保できないという問題があった。   Among the multilayer ceramic capacitors as an example of the multilayer ceramic electronic component, there is a medium-high voltage capacitor used under conditions of a high rated voltage. In a capacitor used under such a high voltage, the electric field applied from the outside tends to concentrate near the end of the internal electrode layer, and the voltage load increases. As a result, there has been a problem that the dielectric layer is broken starting from the dielectric layer existing in the vicinity of the end of the internal electrode layer, and the reliability cannot be ensured.

このような問題に対し、特許文献1には、内部電極の先端部を、他の領域よりも耐圧性の高い高耐圧領域に配置することにより、誘電体層の破壊を防止し、耐電圧特性を改善している積層セラミックコンデンサが開示されている。   In order to solve such a problem, Patent Document 1 discloses that the tip portion of the internal electrode is disposed in a high breakdown voltage region having a higher breakdown voltage than other regions, thereby preventing the dielectric layer from being broken and having a breakdown voltage characteristic. A multilayer ceramic capacitor that improves the above is disclosed.

しかしながら、特許文献1に開示された積層セラミックコンデンサにおいては、誘電率の低い高耐圧領域が内部電極の層間にも配置されている。そのため、静電容量を高めることができず、コンデンサとして高容量化を実現できないという問題があった。また、焼成後に誘電体層となるグリーンシートを、高耐圧領域と低耐圧領域との複合グリーンシートとする必要があり、製造工程への負荷が大きいという問題もあった。   However, in the multilayer ceramic capacitor disclosed in Patent Document 1, a high withstand voltage region having a low dielectric constant is also disposed between the layers of the internal electrodes. For this reason, there has been a problem that the capacitance cannot be increased and a high capacity cannot be realized as a capacitor. In addition, the green sheet that becomes the dielectric layer after firing needs to be a composite green sheet of a high withstand voltage region and a low withstand voltage region, which causes a problem that the load on the manufacturing process is large.

特開2004−111608号公報JP 2004-111608 A

本発明は、このような実状に鑑みてなされ、耐電圧特性が向上され、信頼性の高い積層型セラミック電子部品を提供することを目的とする。   The present invention has been made in view of such a situation, and an object thereof is to provide a multilayer ceramic electronic component having improved withstand voltage characteristics and high reliability.

上記目的を達成するために、本発明に係る積層型セラミック電子部品は、
セラミック層と内部電極層とが交互に積層された素子本体を有する積層型セラミック電子部品であって、
前記セラミック層が主成分および副成分を含んでおり、前記主成分100モルに対して、
副成分としてのMgの酸化物が、Mg元素換算で、1.0モル以上、副成分としてのMnおよび/またはCrの酸化物が、Mnおよび/またはCr元素換算で、0.05モル以上含まれ、
Mn元素および/またはCr元素の合計モル数に対するMg元素のモル数の比(Mg/(Mn+Cr))をαとすると、2.5≦α≦50である関係を満足し、
前記セラミック層の厚みが3μm以下であり、
前記セラミック層が、主相と偏析相とから構成されており、
積層面において、前記偏析相が、前記内部電極層の周端部近傍の少なくとも一部に形成され、前記偏析相と積層方向に対向している前記主相よりも絶縁性の高い相であり、
前記偏析相が、Mnおよび/またはCrと、Mgと、の複合酸化物を含むことを特徴とする。
In order to achieve the above object, a multilayer ceramic electronic component according to the present invention comprises:
A multilayer ceramic electronic component having an element body in which ceramic layers and internal electrode layers are alternately stacked,
The ceramic layer contains a main component and subcomponents, and with respect to 100 mol of the main component,
Mg oxide as a subcomponent contains 1.0 mol or more in terms of Mg element, and Mn and / or Cr oxide as a subcomponent contains 0.05 mol or more in terms of Mn and / or Cr element And
When the ratio of the number of moles of Mg element to the total number of moles of Mn element and / or Cr element (Mg / (Mn + Cr)) is α, the relationship of 2.5 ≦ α ≦ 50 is satisfied,
The ceramic layer has a thickness of 3 μm or less;
The ceramic layer is composed of a main phase and a segregation phase;
In the laminated surface, the segregation phase, the formed on at least a portion in the vicinity of the peripheral end portion of the internal electrode layers, Ri the segregated phase high phase der insulating properties than said main phase facing the stacking direction ,
The segregation phase includes a complex oxide of Mn and / or Cr and Mg .

本発明においては、主相および内部電極層の組成とは異なる偏析相が、内部電極層の周端部近傍に形成されている。しかしながら、この偏析相は内部電極層の層間には形成されていない。この偏析相は内部電極層の層間に存在する主相よりも絶縁性が高いため、この偏析相に電界が集中しても、偏析相は容易に破壊されない。   In the present invention, a segregation phase different from the composition of the main phase and the internal electrode layer is formed in the vicinity of the peripheral end of the internal electrode layer. However, this segregation phase is not formed between the internal electrode layers. Since this segregation phase has higher insulation than the main phase existing between the internal electrode layers, the segregation phase is not easily destroyed even if an electric field is concentrated on this segregation phase.

したがって、このような絶縁性の高い偏析相が、内部電極層の周端部近傍に形成されていることで、積層型セラミック電子部品としての耐電圧特性を向上させることができる。   Therefore, such a segregation phase having a high insulating property is formed in the vicinity of the peripheral end portion of the internal electrode layer, whereby the withstand voltage characteristics as the multilayer ceramic electronic component can be improved.

しかも、この偏析相は、内部電極層の周端部近傍にのみ形成されており、内部電極層の層間には形成されていない。そのため、内部電極層の層間に存在するセラミック層(主に主相)が発現する特性を妨げることはない。したがって、特性を損なうことなく、耐電圧特性を向上させることができる。   In addition, this segregation phase is formed only in the vicinity of the peripheral end portion of the internal electrode layer, and is not formed between the internal electrode layers. Therefore, the characteristic that the ceramic layer (mainly the main phase) existing between the internal electrode layers is not disturbed. Therefore, the withstand voltage characteristic can be improved without impairing the characteristic.

上記の複合酸化物は、絶縁性が高いため、偏析相にこのような複合酸化物が含まれることにより、積層型セラミック電子部品の耐電圧特性をさらに向上させることができる。   Since the above complex oxide has high insulating properties, the breakdown voltage characteristics of the multilayer ceramic electronic component can be further improved by including such a complex oxide in the segregation phase.

Mgの酸化物、Mnおよび/またはCrの酸化物の含有量およびこれらの元素のモル比を上記の範囲とすることで、上記の偏析相を容易に形成することができる。   By making the content of the oxide of Mg, the oxide of Mn and / or Cr, and the molar ratio of these elements within the above ranges, the segregation phase can be easily formed.

好ましくは、前記セラミック層が誘電体層である。本発明においては、セラミック層が誘電体層である場合に、特に耐電圧特性を向上させる効果が大きくなる。   Preferably, the ceramic layer is a dielectric layer. In the present invention, when the ceramic layer is a dielectric layer, the effect of improving the withstand voltage characteristic is particularly large.

本発明に係る積層型セラミック電子部品においては、内部電極層の周端部近傍にのみ、主相よりも絶縁性の高い偏析相が形成されている。そのため、外部から印加された電圧が、内部電極層の端部付近に集中した場合であっても、偏析相は容易に破壊されない。その結果、本発明に係る積層型セラミック電子部品の耐電圧特性を向上させることができる。しかも、この偏析相は、内部電極層の層間に形成されていないため、内部電極層の層間に挟まれたセラミック層が有する特性を妨げることなく、耐電圧特性を向上させることができる。   In the multilayer ceramic electronic component according to the present invention, a segregation phase having higher insulation than the main phase is formed only in the vicinity of the peripheral end portion of the internal electrode layer. Therefore, even if the voltage applied from the outside is concentrated in the vicinity of the end of the internal electrode layer, the segregation phase is not easily destroyed. As a result, the withstand voltage characteristic of the multilayer ceramic electronic component according to the present invention can be improved. In addition, since the segregation phase is not formed between the internal electrode layers, the withstand voltage characteristics can be improved without impeding the characteristics of the ceramic layer sandwiched between the internal electrode layers.

図1は、本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。FIG. 1 is a perspective view of a multilayer ceramic capacitor according to an embodiment of the present invention. 図2は、図1に示す積層セラミックコンデンサを、II−II線に沿って切断した断面図である。FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor shown in FIG. 1 cut along the line II-II. 図3は、図1に示す積層セラミックコンデンサを、III−III線に沿って切断した断面図である。FIG. 3 is a cross-sectional view of the multilayer ceramic capacitor shown in FIG. 1 cut along the line III-III. 図4は、図1に示す積層セラミックコンデンサを、IV−IV線に沿って切断した断面図である。4 is a cross-sectional view of the multilayer ceramic capacitor shown in FIG. 1 cut along line IV-IV. 図5Aは、本発明の実施例および比較例の試料を、誘電体層に対して垂直であって、かつ外部電極を含まない面で切断した断面模式図である。FIG. 5A is a schematic cross-sectional view of samples of examples and comparative examples of the present invention cut along a plane perpendicular to a dielectric layer and not including an external electrode. 図5Bは、図5Aに示すVB部分についてSEM観察結果およびEPMA分析結果の模式図である。FIG. 5B is a schematic diagram of SEM observation results and EPMA analysis results for the VB portion shown in FIG. 5A. 図5Cは、図5Aに示すVC部分についてSEM観察結果およびEPMA分析結果の模式図である。FIG. 5C is a schematic diagram of SEM observation results and EPMA analysis results for the VC portion shown in FIG. 5A.

以下、本発明を、図面に示す実施形態に基づき説明する。   Hereinafter, the present invention will be described based on embodiments shown in the drawings.

積層セラミックコンデンサ1
図1に示すように、本発明の一実施形態に係る積層セラミックコンデンサ1は、セラミック層としての誘電体層2(図示省略)と、内部電極層3と、が交互に積層された構成のコンデンサ素子本体10を有する。内部電極層3は、各端面がコンデンサ素子本体10の対向する2端部の表面に交互に露出するように積層してある。一対の外部電極4は、コンデンサ素子本体10の両端部に形成され、交互に配置された内部電極層3の露出端面に接続されて、コンデンサ回路を構成する。
Multilayer ceramic capacitor 1
As shown in FIG. 1, a multilayer ceramic capacitor 1 according to an embodiment of the present invention includes a capacitor having a configuration in which dielectric layers 2 (not shown) as ceramic layers and internal electrode layers 3 are alternately stacked. An element body 10 is included. The internal electrode layers 3 are laminated so that the end faces are alternately exposed on the surfaces of the two opposite ends of the capacitor element body 10. The pair of external electrodes 4 are formed at both ends of the capacitor element body 10 and are connected to the exposed end surfaces of the alternately arranged internal electrode layers 3 to constitute a capacitor circuit.

コンデンサ素子本体10の形状に特に制限はないが、図1に示すように、通常、直方体状とされる。また、その寸法にも特に制限はなく、用途に応じて適当な寸法とすればよい。   The shape of the capacitor element body 10 is not particularly limited, but is usually a rectangular parallelepiped as shown in FIG. Moreover, there is no restriction | limiting in particular also in the dimension, What is necessary is just to set it as a suitable dimension according to a use.

誘電体層2
誘電体層2は、主相と偏析相20とから構成されている。本実施形態では、主相と偏析相20とは組成が異なっており、主相は、誘電体磁器組成物から構成される。誘電体磁器組成物を構成する材質は特に限定されないが、主成分としては、たとえばチタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウムあるいはこれらの混合物などが好ましい。特に、チタン酸バリウム(好ましくは、組成式BaTiO2+m で表され、mが0.995≦m≦1.010であり、BaとTiとの比が0.995≦Ba/Ti≦1.010である)が好適に使用できる。
Dielectric layer 2
The dielectric layer 2 is composed of a main phase and a segregation phase 20. In the present embodiment, the main phase and the segregation phase 20 have different compositions, and the main phase is composed of a dielectric ceramic composition. The material constituting the dielectric ceramic composition is not particularly limited, but as a main component, for example, calcium titanate, strontium titanate, barium titanate, or a mixture thereof is preferable. In particular, barium titanate (preferably represented by the composition formula Ba m TiO 2 + m , m is 0.995 ≦ m ≦ 1.010, and the ratio of Ba to Ti is 0.995 ≦ Ba / Ti ≦ 1. 010) can be preferably used.

また、本実施形態では、上記誘電体磁器組成物は、副成分として、Mgの酸化物と、Mnの酸化物および/またはCrの酸化物と、を含有する。すなわち、本実施形態において、Mg、Mn、Crの各酸化物を、以下のいずれかの組み合わせで含有する。
(1)Mgの酸化物およびMnの酸化物
(2)Mgの酸化物およびCrの酸化物
(3)Mgの酸化物、Mnの酸化物およびCrの酸化物
In the present embodiment, the dielectric ceramic composition contains Mg oxide and Mn oxide and / or Cr oxide as subcomponents. That is, in this embodiment, each oxide of Mg, Mn, and Cr is contained in any of the following combinations.
(1) Mg oxide and Mn oxide (2) Mg oxide and Cr oxide (3) Mg oxide, Mn oxide and Cr oxide

Mgの酸化物の含有量は、主成分100モルに対して、Mg元素換算で、好ましくは0.75モル以上、より好ましくは0.75〜7.0モル、さらに好ましくは0.75〜2.0モルである。Mgの酸化物の含有量が少なすぎても多すぎても、後述する偏析相が形成されにくい傾向にある。   The content of Mg oxide is preferably 0.75 mol or more, more preferably 0.75 to 7.0 mol, further preferably 0.75 to 2 in terms of Mg element with respect to 100 mol of the main component. 0.0 mole. Even if the content of the Mg oxide is too small or too large, the segregation phase described later tends not to be formed.

Mnの酸化物および/またはCrの酸化物の含有量は、主成分100モルに対して、Mn元素および/またはCr元素換算で、好ましくは0.05モル以上、より好ましくは0.05〜4.0モルで、さらに好ましくは0.05〜0.5モルである。すなわち、たとえば、Crの酸化物の含有量が1.0モルであった場合、Crとしての含有量は、0.5モルとなる。Mnの酸化物および/またはCrの酸化物の含有量が少なすぎても多すぎても、後述する偏析相が形成されにくい傾向にある。 The content of the Mn oxide and / or Cr oxide is preferably 0.05 mol or more, more preferably 0.05 to 4 in terms of Mn element and / or Cr element with respect to 100 mol of the main component. 0.0 mol, and more preferably 0.05 to 0.5 mol. That is, for example, when the content of Cr oxide is 1.0 mol, the content as Cr 2 O 3 is 0.5 mol. Even if the content of Mn oxide and / or Cr oxide is too small or too large, the segregation phase described later tends to be difficult to be formed.

さらに、Mn元素および/またはCr元素の合計モル数に対するMg元素のモル数の比(Mg/(Mn+Cr))をαとすると、好ましくは2.5≦α≦50、より好ましくは2.5≦α≦25である。αが小さすぎても大きすぎても後述する偏析相20が形成されにくい傾向にある。   Further, when the ratio of the number of moles of Mg element to the total number of moles of Mn element and / or Cr element (Mg / (Mn + Cr)) is α, preferably 2.5 ≦ α ≦ 50, more preferably 2.5 ≦ α ≦ 25. Even if α is too small or too large, the segregation phase 20 described later tends to be hardly formed.

偏析相20
偏析相20は、主相および内部電極層3とは組成が異なり、主相よりも絶縁性の高い相である。この偏析相20は、主相よりも絶縁性が高い相であれば、特に制限されないが、Mgと、Mnおよび/またはCrと、の複合酸化物を含んでいることが好ましい。上記の複合酸化物を構成する酸化物は、積層セラミックコンデンサの特性向上のために用いられる酸化物であり、かつ、その複合酸化物の絶縁性が非常に高く、耐電圧特性を向上させる効果が大きいためである。
Segregation phase 20
The segregation phase 20 is a phase having a different composition from the main phase and the internal electrode layer 3 and having a higher insulating property than the main phase. The segregation phase 20 is not particularly limited as long as it has a higher insulating property than the main phase, but preferably contains a composite oxide of Mg and Mn and / or Cr. The oxide constituting the composite oxide is an oxide used for improving the characteristics of the multilayer ceramic capacitor, and the insulating property of the composite oxide is very high, which has the effect of improving the withstand voltage characteristics. Because it is big.

偏析相20は、内部電極層の周端部近傍の少なくとも一部に形成されており、偏析相20以外の誘電体層2(主相)に囲まれた周端部全体に形成されていることが好ましい。本実施形態では、図2に示すように、積層面に垂直であって、外部電極4を含まない面(図1のII−II線方向)で切断した断面においては、内部電極の両端部近傍に偏析相20が形成されている。ただし、内部電極層3の層間には、偏析相20は存在していない。   The segregation phase 20 is formed at least in the vicinity of the peripheral end portion of the internal electrode layer, and is formed on the entire peripheral end portion surrounded by the dielectric layer 2 (main phase) other than the segregation phase 20. Is preferred. In the present embodiment, as shown in FIG. 2, in the cross section taken along the plane perpendicular to the laminated surface and not including the external electrode 4 (II-II line direction in FIG. 1), in the vicinity of both end portions of the internal electrode The segregation phase 20 is formed on the surface. However, the segregation phase 20 does not exist between the internal electrode layers 3.

また、図3に示すように、積層面に垂直であって、外部電極4を含む面(図1のIII−III線方向)で切断した断面においては、内部電極の一方の端部近傍に偏析相20が形成されている。なお、内部電極層3の他方の端部は外部電極4と接続されている。   Further, as shown in FIG. 3, in a cross section cut by a plane perpendicular to the laminated surface and including the external electrode 4 (III-III line direction in FIG. 1), segregation occurs in the vicinity of one end of the internal electrode. Phase 20 is formed. The other end of the internal electrode layer 3 is connected to the external electrode 4.

また、図4に示すように、内部電極層3を含む積層面(図1のIV−IV線方向)で切断した断面においては、外部電極4と接続している端部(辺)を除き、内部電極層3の周端部近傍に偏析相20が形成されている。   Further, as shown in FIG. 4, in the cross section cut along the laminated surface including the internal electrode layer 3 (IV-IV line direction in FIG. 1), except for the end (side) connected to the external electrode 4, A segregation phase 20 is formed in the vicinity of the peripheral end portion of the internal electrode layer 3.

このように、偏析相20が、内部電極層3の周端部近傍に形成されていることで、外部から電圧が印加され、内部電極層の周端部に電界が集中した場合であっても、偏析相20は主相よりも絶縁性が高い(主相よりも誘電率が低い)ため、主相に比べて破壊されにくい。その結果、積層セラミックコンデンサとしての耐電圧特性を向上させることができ、製品としての信頼性を高めることができる。   As described above, since the segregation phase 20 is formed in the vicinity of the peripheral end portion of the internal electrode layer 3, even when a voltage is applied from the outside and the electric field is concentrated on the peripheral end portion of the internal electrode layer. The segregated phase 20 has higher insulating properties than the main phase (having a lower dielectric constant than the main phase), and is therefore less likely to be destroyed than the main phase. As a result, the withstand voltage characteristic as a multilayer ceramic capacitor can be improved, and the reliability as a product can be improved.

しかも、偏析相20が内部電極層3の層間には形成されておらず、内部電極層3の層間には、偏析相20よりも誘電率の高い主相(偏析相20以外の誘電体層2)のみが配置されている。そのため、積層セラミックコンデンサの高容量化を実現しつつ、耐電圧特性を向上させることができる。   Moreover, the segregation phase 20 is not formed between the internal electrode layers 3, and the main phase (dielectric layer 2 other than the segregation phase 20) has a higher dielectric constant than the segregation phase 20. Only) are arranged. Therefore, the withstand voltage characteristic can be improved while realizing the high capacity of the multilayer ceramic capacitor.

偏析相20は、内部電極層3と連続するように形成されていることが好ましいが、完全に連続している必要はなく、内部電極層3と偏析相20との間に1μm程度の空隙が存在していてもよい。   The segregation phase 20 is preferably formed so as to be continuous with the internal electrode layer 3, but does not have to be completely continuous, and there is a gap of about 1 μm between the internal electrode layer 3 and the segregation phase 20. May be present.

また、偏析相20の長さ(内部電極層3の延長面方向の長さ)は、コンデンサ素体10のマージン部と同じ、あるいは、マージン部よりも短ければ、特に制限されないが、好ましくは1〜5μm程度である。偏析相20の長さが短すぎる場合には、耐電圧特性を向上させる効果が小さくなる傾向にある。また、長すぎる場合には、構造欠陥の原因となる可能性がある。   Further, the length of the segregation phase 20 (the length in the extension surface direction of the internal electrode layer 3) is not particularly limited as long as it is the same as the margin portion of the capacitor body 10 or shorter than the margin portion. About 5 μm. When the length of the segregation phase 20 is too short, the effect of improving the withstand voltage characteristic tends to be small. Moreover, when too long, it may become a cause of a structural defect.

本実施形態に係る誘電体磁器組成物は、さらに、所望の特性に応じて、その他の副成分を含有してもよい。   The dielectric ceramic composition according to the present embodiment may further contain other subcomponents according to desired characteristics.

具体的には、本実施形態に係る誘電体磁器組成物は、副成分として、Rの酸化物(ただし、Rは、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、YbおよびLuから選択される少なくとも1つである)を含有することが好ましい。Rの酸化物は、たとえば、絶縁抵抗(IR)の寿命を長くする効果を有する。Rの酸化物の含有量は、主成分100モルに対して、R元素換算で、好ましくは0.05〜9.0モル、より好ましくは0.05〜2.0モルである。   Specifically, the dielectric ceramic composition according to the present embodiment includes an oxide of R as a subcomponent (where R is Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd). , Tb, Dy, Ho, Er, Tm, Yb and Lu). For example, the oxide of R has an effect of extending the life of the insulation resistance (IR). The content of the oxide of R is preferably 0.05 to 9.0 mol, more preferably 0.05 to 2.0 mol in terms of R element with respect to 100 mol of the main component.

また、本実施形態に係る誘電体磁器組成物は、副成分として、Vの酸化物、Moの酸化物、Wの酸化物から選択される少なくとも1つを含有することが好ましい。これらの酸化物は、たとえば、キュリー点以上の温度での容量温度特性を平坦化させる効果およびIR寿命を向上させる効果を有する。これらの酸化物の含有量は、主成分100モルに対して、V元素、Mo元素およびW元素換算で、好ましくは0.001〜0.5モル、より好ましくは0.001〜0.1モルである。   The dielectric ceramic composition according to the present embodiment preferably contains at least one selected from a V oxide, a Mo oxide, and a W oxide as a subcomponent. These oxides have, for example, the effect of flattening the capacity-temperature characteristics at temperatures above the Curie point and the effect of improving the IR lifetime. The content of these oxides is preferably 0.001 to 0.5 mol, more preferably 0.001 to 0.1 mol, in terms of V element, Mo element and W element, with respect to 100 mol of the main component. It is.

また、本実施形態に係る誘電体磁器組成物は、副成分として、Siの酸化物を含有することが好ましい。Siの酸化物は、たとえば、焼結助剤としての作用および薄層化した際の初期絶縁抵抗の不良率を改善する効果を有する。Siの酸化物の含有量は、主成分100モルに対して、Si元素換算で、好ましくは0.2〜12.0モル、より好ましくは0.5〜3.0モルである。なお、Siの酸化物が含有される形態については特に制限されず、たとえば、SiOの形態で含まれていてもよいし、(Ba,Ca)SiO等の複合酸化物の形態で含まれていてもよい。 The dielectric ceramic composition according to the present embodiment preferably contains a Si oxide as a subcomponent. The oxide of Si has, for example, an effect as a sintering aid and an effect of improving a defective rate of initial insulation resistance when thinned. The content of the Si oxide is preferably 0.2 to 12.0 mol, more preferably 0.5 to 3.0 mol in terms of Si element with respect to 100 mol of the main component. The form in which the Si oxide is contained is not particularly limited. For example, it may be contained in the form of SiO 2 or in the form of a composite oxide such as (Ba, Ca) SiO 3. It may be.

本実施形態に係る誘電体磁器組成物が、上記の主成分および副成分を含有することにより、本発明の効果に加え、たとえば、X8R特性を満足する積層セラミックコンデンサを得ることができる。あるいは、X7R特性を満足する積層型セラミックコンデンサや、B特性およびX5R特性を満足する積層型セラミックコンデンサを得ることができる。   When the dielectric ceramic composition according to the present embodiment contains the above-mentioned main component and subcomponent, in addition to the effects of the present invention, for example, a multilayer ceramic capacitor satisfying X8R characteristics can be obtained. Alternatively, a multilayer ceramic capacitor that satisfies the X7R characteristics and a multilayer ceramic capacitor that satisfies the B characteristics and the X5R characteristics can be obtained.

誘電体層2の厚みは、特に限定されないが、一層あたり5μm以下であることが好ましく、より好ましくは3μm以下、さらに好ましくは2μm以下、特に好ましくは1.5μm以下である。厚さの下限は、特に限定されないが、たとえば0.5μm程度である。誘電体層の厚みが、一層あたり5μmよりも大きくなると、偏析相の存在による耐電圧特性を向上させる効果が小さくなる傾向にある。   The thickness of the dielectric layer 2 is not particularly limited, but is preferably 5 μm or less per layer, more preferably 3 μm or less, still more preferably 2 μm or less, and particularly preferably 1.5 μm or less. Although the minimum of thickness is not specifically limited, For example, it is about 0.5 micrometer. When the thickness of the dielectric layer is larger than 5 μm per layer, the effect of improving the withstand voltage characteristics due to the presence of the segregation phase tends to be reduced.

誘電体層2の積層数は、特に限定されないが、20以上であることが好ましく、より好ましくは50以上、特に好ましくは、100以上である。積層数の上限は、特に限定されないが、たとえば2000程度である。   The number of laminated dielectric layers 2 is not particularly limited, but is preferably 20 or more, more preferably 50 or more, and particularly preferably 100 or more. The upper limit of the number of stacked layers is not particularly limited, but is about 2000, for example.

内部電極層3
内部電極層3に含有される導電材は特に限定されないが、誘電体層2の構成材料が耐還元性を有するため、比較的安価な卑金属を用いることができる。導電材として用いる卑金属としては、NiまたはNi合金が好ましい。Ni合金としては、Mn,Cr,CoおよびAlから選択される1種以上の元素とNiとの合金が好ましく、合金中のNi含有量は95重量%以上であることが好ましい。なお、NiまたはNi合金中には、P等の各種微量成分が0.1重量%程度以下含まれていてもよい。内部電極層3の厚さは用途等に応じて適宜決定すればよいが、通常、0.1〜3μm、特に0.2〜2.0μm程度であることが好ましい。
Internal electrode layer 3
The conductive material contained in the internal electrode layer 3 is not particularly limited, but a relatively inexpensive base metal can be used because the constituent material of the dielectric layer 2 has reduction resistance. As the base metal used as the conductive material, Ni or Ni alloy is preferable. The Ni alloy is preferably an alloy of Ni and one or more elements selected from Mn, Cr, Co and Al, and the Ni content in the alloy is preferably 95% by weight or more. In addition, in Ni or Ni alloy, various trace components, such as P, may be contained about 0.1 wt% or less. The thickness of the internal electrode layer 3 may be appropriately determined according to the application and the like, but is usually 0.1 to 3 μm, particularly preferably about 0.2 to 2.0 μm.

外部電極4
外部電極4に含有される導電材は特に限定されないが、本発明では安価なNi,Cuや、これらの合金を用いることができる。外部電極4の厚さは用途等に応じて適宜決定すればよいが、通常、10〜50μm程度であることが好ましい。
External electrode 4
The conductive material contained in the external electrode 4 is not particularly limited, but in the present invention, inexpensive Ni, Cu, and alloys thereof can be used. The thickness of the external electrode 4 may be appropriately determined according to the application and the like, but is usually preferably about 10 to 50 μm.

積層セラミックコンデンサ1の製造方法
本実施形態の積層セラミックコンデンサ1は、従来の積層セラミックコンデンサと同様に、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、外部電極を印刷または転写して焼成することにより製造される。以下、製造方法について具体的に説明する。
Manufacturing Method of Multilayer Ceramic Capacitor 1 The multilayer ceramic capacitor 1 of the present embodiment is the same as a conventional multilayer ceramic capacitor. After producing a green chip by a normal printing method or a sheet method using a paste and firing it, It is manufactured by printing or transferring an external electrode and firing. Hereinafter, the manufacturing method will be specifically described.

まず、誘電体層用ペーストに含まれる誘電体原料(誘電体磁器組成物粉末)を準備し、これを塗料化して、誘電体層用ペーストを調製する。   First, a dielectric material (dielectric ceramic composition powder) contained in the dielectric layer paste is prepared, and this is made into a paint to prepare a dielectric layer paste.

誘電体層用ペーストは、誘電体原料と有機ビヒクルとを混練した有機系の塗料であってもよく、水系の塗料であってもよい。   The dielectric layer paste may be an organic paint obtained by kneading a dielectric material and an organic vehicle, or may be a water-based paint.

誘電体原料としては、上記した主成分および副成分の酸化物やその混合物、複合酸化物を用いることができるが、その他、焼成により上記した酸化物や複合酸化物となる各種化合物、たとえば、炭酸塩、シュウ酸塩、硝酸塩、水酸化物、有機金属化合物等から適宜選択し、混合して用いることもできる。例を挙げると、チタン酸バリウム(BaTiO)の原料として、BaTiO粉末を用いてもよいし、BaCO粉末およびTiO粉末を用いてもよい。 As the dielectric material, the above-mentioned main component and subcomponent oxides, mixtures thereof, and composite oxides can be used. In addition, various compounds that become the above oxides or composite oxides by firing, such as carbonic acid, can be used. A salt, an oxalate salt, a nitrate salt, a hydroxide, an organometallic compound, or the like can be selected as appropriate and used in combination. For example, BaTiO 3 powder may be used as a raw material of barium titanate (BaTiO 3 ), or BaCO 3 powder and TiO 2 powder may be used.

誘電体原料中の各化合物の含有量は、焼成後に上記した誘電体磁器組成物の組成となるように決定すればよい。塗料化する前の状態で、誘電体原料の粒径は、通常、平均粒径0.1〜1μm程度である。   What is necessary is just to determine content of each compound in a dielectric raw material so that it may become a composition of the above-mentioned dielectric ceramic composition after baking. In the state before forming a paint, the particle size of the dielectric material is usually about 0.1 to 1 μm in average particle size.

主成分の原料としてのチタン酸バリウム(BaTiO)粉末は、いわゆる固相法の他、各種液相法(たとえば、シュウ酸塩法、水熱合成法、アルコキシド法、ゾルゲル法など)により製造されたものなど、種々の方法で製造されたものを用いることができる。 Barium titanate (BaTiO 3 ) powder as a main ingredient is manufactured by various liquid phase methods (eg, oxalate method, hydrothermal synthesis method, alkoxide method, sol-gel method, etc.) in addition to the so-called solid phase method. What was manufactured by various methods, such as a thing, can be used.

有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。用いる有機溶剤も特に限定されず、印刷法やシート法など、利用する方法に応じて、テルピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。   An organic vehicle is obtained by dissolving a binder in an organic solvent. The binder used for the organic vehicle is not particularly limited, and may be appropriately selected from usual various binders such as ethyl cellulose and polyvinyl butyral. The organic solvent to be used is not particularly limited, and may be appropriately selected from various organic solvents such as terpineol, butyl carbitol, acetone, toluene, and the like according to a method to be used such as a printing method or a sheet method.

また、誘電体層用ペーストを水系の塗料とする場合には、水溶性のバインダや分散剤などを水に溶解させた水系ビヒクルと、誘電体原料とを混練すればよい。水系ビヒクルに用いる水溶性バインダは特に限定されず、たとえば、ポリビニルアルコール、セルロース、水溶性アクリル樹脂などを用いればよい。   Further, when the dielectric layer paste is used as a water-based paint, a water-based vehicle in which a water-soluble binder or a dispersant is dissolved in water and a dielectric material may be kneaded. The water-soluble binder used for the water-based vehicle is not particularly limited, and for example, polyvinyl alcohol, cellulose, water-soluble acrylic resin, etc. may be used.

内部電極層用ペーストは、上記した各種導電性金属や合金からなる導電材、あるいは焼成後に上記した導電材となる各種酸化物、有機金属化合物、レジネート等と、上記した有機ビヒクルとを混練して調製する。また、内部電極層用ペーストには、共材が含まれていてもよい。共材としては特に制限されないが、主成分と同様の組成を有していることが好ましい。   The internal electrode layer paste is obtained by kneading the above-mentioned organic vehicle with various conductive metals and alloys as described above, or various oxides, organometallic compounds, resinates, etc. that become the above-mentioned conductive materials after firing. Prepare. The internal electrode layer paste may contain a common material. The common material is not particularly limited, but preferably has the same composition as the main component.

さらに、本実施形態では、内部電極層用ペーストには、Mgと、Mnおよび/またはCrと、の複合酸化物あるいはその原料が含まれていることが好ましい。このような内部電極層用ペーストを用いて内部電極パターンを形成した場合、焼成後の内部電極層端部に選択的に偏析相を形成することができる。しかも、このようにすることで、耐電圧を向上させるだけではなく、IR寿命をも向上させることができる。   Furthermore, in this embodiment, the internal electrode layer paste preferably contains a composite oxide of Mg and Mn and / or Cr or a raw material thereof. When an internal electrode pattern is formed using such an internal electrode layer paste, a segregation phase can be selectively formed at the end portion of the internal electrode layer after firing. Moreover, by doing so, not only the withstand voltage can be improved, but also the IR life can be improved.

また、偏析相を形成するための特別な製造手段を用いることなく、通常の製造方法を採用することで、偏析相が形成された積層型セラミック電子部品を得ることができる。   In addition, a multilayer ceramic electronic component in which a segregated phase is formed can be obtained by employing a normal manufacturing method without using a special manufacturing means for forming a segregated phase.

外部電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。   The external electrode paste may be prepared in the same manner as the internal electrode layer paste described above.

上記した各ペースト中の有機ビヒクルの含有量に特に制限はなく、通常の含有量、たとえば、バインダは1〜5重量%程度、溶剤は10〜50重量%程度とすればよい。また、各ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、絶縁体等から選択される添加物が含有されていてもよい。これらの総含有量は、10重量%以下とすることが好ましい。   There is no restriction | limiting in particular in content of the organic vehicle in each above-mentioned paste, For example, what is necessary is just about 1-5 weight% of binders, for example, about 10-50 weight% of binders. Each paste may contain additives selected from various dispersants, plasticizers, dielectrics, insulators, and the like as necessary. The total content of these is preferably 10% by weight or less.

印刷法を用いる場合、誘電体層用ペーストおよび内部電極層用ペーストを、PET等の基板上に印刷、積層し、所定形状に切断した後、基板から剥離してグリーンチップとする。   When the printing method is used, the dielectric layer paste and the internal electrode layer paste are printed and laminated on a substrate such as PET, cut into a predetermined shape, and then peeled from the substrate to obtain a green chip.

また、シート法を用いる場合、誘電体層用ペーストを用いてグリーンシートを形成し、この上に内部電極層用ペーストを印刷し内部電極パターンを形成した後、これらを積層してグリーンチップとする。   When the sheet method is used, a green sheet is formed using a dielectric layer paste, an internal electrode layer paste is printed thereon to form an internal electrode pattern, and these are stacked to form a green chip. .

焼成前に、グリーンチップに脱バインダ処理を施す。脱バインダ条件としては、昇温速度を好ましくは5〜300℃/時間、保持温度を好ましくは180〜400℃、温度保持時間を好ましくは0.5〜24時間とする。また、焼成雰囲気は、空気もしくは還元性雰囲気とする。   Before firing, the green chip is subjected to binder removal processing. As binder removal conditions, the temperature rising rate is preferably 5 to 300 ° C./hour, the holding temperature is preferably 180 to 400 ° C., and the temperature holding time is preferably 0.5 to 24 hours. The firing atmosphere is air or a reducing atmosphere.

グリーンチップの焼成は、還元性雰囲気とすることが好ましく、雰囲気ガスとしてはたとえば、NとHとの混合ガスを加湿して用いることができる。その他の条件は、以下のようにするのが好ましい。 The firing of the green chip is preferably performed in a reducing atmosphere. As the atmosphere gas, for example, a mixed gas of N 2 and H 2 can be used by humidification. Other conditions are preferably as follows.

昇温速度は、好ましくは250〜450℃/時間である。焼成時の保持温度は、好ましくは1300℃以下、より好ましくは1200〜1300℃であり、その保持時間は、好ましくは0.5〜8時間、より好ましくは2〜3時間である。保持温度が上記範囲未満であると緻密化が不十分となり、前記範囲を超えると、内部電極層の異常焼結による電極の途切れや、内部電極層構成材料の拡散による容量温度特性の悪化、誘電体磁器組成物の還元が生じやすくなる。   The heating rate is preferably 250 to 450 ° C./hour. The holding temperature at the time of firing is preferably 1300 ° C. or less, more preferably 1200 to 1300 ° C., and the holding time is preferably 0.5 to 8 hours, more preferably 2 to 3 hours. If the holding temperature is lower than the above range, the densification becomes insufficient. If the holding temperature is higher than the above range, the electrode is interrupted due to abnormal sintering of the internal electrode layer, the capacity temperature characteristic is deteriorated due to diffusion of the constituent material of the internal electrode layer, the dielectric Reduction of the body porcelain composition is likely to occur.

焼成時の酸素分圧は、内部電極層用ペースト中の導電材の種類に応じて適宜決定されればよいが、導電材としてNiやNi合金等の卑金属を用いる場合、焼成雰囲気中の酸素分圧は、10−14〜10−10MPaとすることが好ましい。酸素分圧が上記範囲未満であると、内部電極層の導電材が異常焼結を起こし、途切れてしまうことがある。また、酸素分圧が前記範囲を超えると、内部電極層が酸化する傾向にある。降温速度は、好ましくは50〜500℃/時間である。 The oxygen partial pressure during firing may be appropriately determined according to the type of the conductive material in the internal electrode layer paste, but when a base metal such as Ni or Ni alloy is used as the conductive material, the oxygen content in the firing atmosphere The pressure is preferably 10 −14 to 10 −10 MPa. When the oxygen partial pressure is less than the above range, the conductive material of the internal electrode layer may be abnormally sintered and may be interrupted. Further, when the oxygen partial pressure exceeds the above range, the internal electrode layer tends to be oxidized. The temperature lowering rate is preferably 50 to 500 ° C./hour.

還元性雰囲気中で焼成した後、コンデンサ素子本体にはアニールを施すことが好ましい。アニールは、誘電体層を再酸化するための処理であり、これによりIR寿命を著しく長くすることができるので、信頼性が向上する。   After firing in a reducing atmosphere, the capacitor element body is preferably annealed. Annealing is a process for re-oxidizing the dielectric layer, and this can significantly increase the IR lifetime, thereby improving the reliability.

アニール雰囲気中の酸素分圧は、10−9〜10−5MPaとすることが好ましい。酸素分圧が前記範囲未満であると誘電体層の再酸化が困難であり、前記範囲を超えると内部電極層の酸化が進行する傾向にある。 The oxygen partial pressure in the annealing atmosphere is preferably 10 −9 to 10 −5 MPa. When the oxygen partial pressure is less than the above range, it is difficult to re-oxidize the dielectric layer, and when it exceeds the above range, oxidation of the internal electrode layer tends to proceed.

アニールの際の保持温度は、1100℃以下、特に1000〜1100℃とすることが好ましい。保持温度が上記範囲未満であると誘電体層の酸化が不十分となるので、IRが低く、また、IR寿命が短くなりやすい。一方、保持温度が前記範囲を超えると、内部電極層が酸化して容量が低下するだけでなく、内部電極層が誘電体素地と反応してしまい、容量温度特性の悪化、IRの低下、IR寿命の低下が生じやすくなる。なお、アニールは昇温過程および降温過程だけから構成してもよい。すなわち、温度保持時間を零としてもよい。この場合、保持温度は最高温度と同義である。   The holding temperature at the time of annealing is preferably 1100 ° C. or less, and particularly preferably 1000 to 1100 ° C. When the holding temperature is lower than the above range, the dielectric layer is not sufficiently oxidized, so that the IR is low and the IR life tends to be short. On the other hand, if the holding temperature exceeds the above range, not only the internal electrode layer is oxidized and the capacity is lowered, but the internal electrode layer reacts with the dielectric substrate, the capacity temperature characteristic is deteriorated, the IR is lowered, the IR Life is likely to decrease. Note that annealing may be composed of only a temperature raising process and a temperature lowering process. That is, the temperature holding time may be zero. In this case, the holding temperature is synonymous with the maximum temperature.

これ以外のアニール条件としては、温度保持時間を好ましくは0〜20時間、より好ましくは2〜4時間、降温速度を好ましくは50〜500℃/時間、より好ましくは100〜300℃/時間とする。また、アニールの雰囲気ガスとしては、たとえば、加湿したNガス等を用いることが好ましい。 As other annealing conditions, the temperature holding time is preferably 0 to 20 hours, more preferably 2 to 4 hours, and the cooling rate is preferably 50 to 500 ° C./hour, more preferably 100 to 300 ° C./hour. . Further, as the annealing atmosphere gas, for example, humidified N 2 gas or the like is preferably used.

上記した脱バインダ処理、焼成およびアニールにおいて、Nガスや混合ガス等を加湿するには、たとえばウェッター等を使用すればよい。この場合、水温は5〜75℃程度が好ましい。 In the above-described binder removal processing, firing and annealing, for example, a wetter or the like may be used to wet the N 2 gas or mixed gas. In this case, the water temperature is preferably about 5 to 75 ° C.

脱バインダ処理、焼成およびアニールは、連続して行なっても、独立に行なってもよい。   The binder removal treatment, firing and annealing may be performed continuously or independently.

上記のようにして得られたコンデンサ素子本体に、たとえばバレル研磨やサンドブラストなどにより端面研磨を施し、外部電極用ペーストを塗布して焼成し、外部電極4を形成する。そして、必要に応じ、外部電極4表面に、めっき等により被覆層を形成する。   The capacitor element main body obtained as described above is subjected to end face polishing, for example, by barrel polishing or sand blasting, and the external electrode paste is applied and fired to form the external electrode 4. Then, if necessary, a coating layer is formed on the surface of the external electrode 4 by plating or the like.

このようにして製造された本実施形態の積層セラミックコンデンサは、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。   The multilayer ceramic capacitor of this embodiment manufactured in this way is mounted on a printed circuit board or the like by soldering or the like and used for various electronic devices.

以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。   As mentioned above, although embodiment of this invention has been described, this invention is not limited to the embodiment mentioned above at all, and can be variously modified within the range which does not deviate from the summary of this invention.

たとえば、上述した実施形態において、グリーンシート上に内部電極層用ペーストを印刷して、内部電極パターンを形成した後、積層している。これに対し、内部電極パターンの段差を解消するために、余白ペーストを用いて、グリーンシート上の内部電極パターンが形成されていない隙間部分に、焼成後に誘電体層となる余白パターンを形成してもよい。この余白ペーストに、偏析相を構成する酸化物を含有させて余白パターンを形成することで、焼成後、内部電極層の周端部近傍に、余白ペーストに含まれる酸化物が析出して形成された偏析相が得られる。   For example, in the above-described embodiment, the internal electrode layer paste is printed on the green sheet to form the internal electrode pattern, and then laminated. On the other hand, in order to eliminate the step of the internal electrode pattern, a blank paste is used to form a blank pattern that becomes a dielectric layer after firing in a gap portion on the green sheet where the internal electrode pattern is not formed. Also good. By forming a blank pattern by adding an oxide constituting the segregation phase to the blank paste, the oxide contained in the blank paste is formed in the vicinity of the peripheral edge of the internal electrode layer after firing. A segregated phase is obtained.

また、上述した実施形態では、本発明に係る積層型セラミック電子部品として積層セラミックコンデンサを例示したが、本発明に係る積層型セラミック電子部品としては、積層セラミックコンデンサに限定されず、上記構成を有する電子部品であれば何でも良い。   In the above-described embodiment, the multilayer ceramic capacitor is exemplified as the multilayer ceramic electronic component according to the present invention. However, the multilayer ceramic electronic component according to the present invention is not limited to the multilayer ceramic capacitor and has the above-described configuration. Any electronic component can be used.

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。   Hereinafter, although this invention is demonstrated based on a more detailed Example, this invention is not limited to these Examples.

実施例1〜7および比較例1〜5
まず、主成分の原料として、BaTiO粉末を、副成分の原料として、MgCO、MnO、Y 、Yb 、Tb3.5 、V 、CaZrOおよび(Ba,Ca)SiOを、それぞれ準備した。
Examples 1-7 and Comparative Examples 1-5
First, BaTiO 3 powder is used as a main component material, and MgCO 3 , MnO, Y 2 O 3 , Yb 2 O 3 , Tb 2 O 3.5 , V 2 O 5 , CaZrO 3 and ( Ba, Ca) SiO 3 were prepared.

次に、上記で準備したBaTiO粉末と副成分の原料とをボールミルで15時間湿式粉砕し、乾燥して誘電体原料を得た。なお、各副成分の添加量は、焼成後の誘電体層における副成分の含有量が、主成分であるBaTiO100モルに対して、表1に示す量となるようにした。また、MgCOは、焼成後には、MgOとして誘電体磁器組成物中に含有されることとなる。 Next, the BaTiO 3 powder prepared above and the raw material of the accessory component were wet pulverized for 15 hours by a ball mill and dried to obtain a dielectric raw material. In addition, the addition amount of each subcomponent was set so that the content of the subcomponent in the dielectric layer after firing was the amount shown in Table 1 with respect to 100 mol of BaTiO 3 as the main component. In addition, MgCO 3 is contained in the dielectric ceramic composition as MgO after firing.

次いで、得られた誘電体原料:100重量部と、ポリビニルブチラール樹脂:10重量部と、可塑剤としてのジオクチルフタレート(DOP):5重量部と、溶媒としてのアルコール:100重量部とをボールミルで混合してペースト化し、誘電体層用ペーストを得た。   Next, the obtained dielectric material: 100 parts by weight, polyvinyl butyral resin: 10 parts by weight, dioctyl phthalate (DOP) as a plasticizer: 5 parts by weight, and alcohol as a solvent: 100 parts by weight with a ball mill The mixture was made into a paste to obtain a dielectric layer paste.

また、上記とは別に、Ni粒子:44.6重量部と、テルピネオール:52重量部と、エチルセルロース:3重量部と、ベンゾトリアゾール:0.4重量部とを、3本ロールにより混練し、スラリー化して内部電極層用ペーストを作製した。   In addition to the above, Ni particles: 44.6 parts by weight, terpineol: 52 parts by weight, ethyl cellulose: 3 parts by weight, and benzotriazole: 0.4 parts by weight are kneaded with three rolls to obtain a slurry. To prepare an internal electrode layer paste.

そして、上記にて作製した誘電体層用ペーストを用いて、PETフィルム上に、乾燥後の厚みが2μmとなるようにグリーンシートを形成した。次いで、この上に内部電極層用ペーストを用いて、電極層を所定パターンで印刷した後、PETフィルムからシートを剥離し、電極層を有するグリーンシートを作製した。次いで、電極層を有するグリーンシートを複数枚積層し、加圧接着することによりグリーン積層体とし、このグリーン積層体を所定サイズに切断することにより、グリーンチップを得た。   Then, using the dielectric layer paste prepared above, a green sheet was formed on the PET film so that the thickness after drying was 2 μm. Next, the electrode layer was printed in a predetermined pattern using the internal electrode layer paste thereon, and then the sheet was peeled off from the PET film to produce a green sheet having the electrode layer. Next, a plurality of green sheets having electrode layers were laminated and pressure-bonded to obtain a green laminated body, and the green laminated body was cut into a predetermined size to obtain a green chip.

次いで、得られたグリーンチップについて、脱バインダ処理、焼成およびアニールを下記条件にて行って、積層セラミック焼成体を得た。   Next, the obtained green chip was subjected to binder removal treatment, firing and annealing under the following conditions to obtain a multilayer ceramic fired body.

脱バインダ処理条件は、昇温速度:25℃/時間、保持温度:260℃、温度保持時間:8時間、雰囲気:空気中とした。   The binder removal treatment conditions were temperature rising rate: 25 ° C./hour, holding temperature: 260 ° C., temperature holding time: 8 hours, and atmosphere: in the air.

焼成条件は、昇温速度:200℃/時間、保持温度:1200〜1300℃とし、保持時間を約2時間とした。降温速度は、昇温速度と同様にした。なお、雰囲気ガスは、加湿したN+H混合ガスとし、酸素分圧が10−12MPaとなるようにした。 The firing conditions were a temperature increase rate of 200 ° C./hour, a holding temperature of 1200 to 1300 ° C., and a holding time of about 2 hours. The temperature decreasing rate was the same as the temperature increasing rate. The atmospheric gas was a humidified N 2 + H 2 mixed gas, and the oxygen partial pressure was 10 −12 MPa.

アニール条件は、昇温速度:200℃/時間、保持温度:1000℃、温度保持時間:2時間、降温速度:200℃/時間、雰囲気ガス:加湿したNガス(酸素分圧:10−7MPa)とした。 The annealing conditions were: temperature rising rate: 200 ° C./hour, holding temperature: 1000 ° C., temperature holding time: 2 hours, temperature falling rate: 200 ° C./hour, atmospheric gas: humidified N 2 gas (oxygen partial pressure: 10 −7 MPa).

なお、焼成およびアニールの際の雰囲気ガスの加湿には、ウェッターを用いた。   A wetter was used for humidifying the atmospheric gas during firing and annealing.

次いで、得られた積層セラミック焼成体の端面をサンドブラストにて研磨した後、外部電極としてCuを塗布し、図1に示す積層セラミックコンデンサの試料を得た。得られたコンデンサ試料のサイズは、3.2mm×1.6mm×0.6mmであり、誘電体層の厚み1.5μm、内部電極層の厚み1.5μm、内部電極層に挟まれた誘電体層の数は10とした。なお、実施例1〜7および比較例1〜5の試料は、B特性およびX5R特性を満足する試料である。   Next, after polishing the end face of the obtained multilayer ceramic fired body by sandblasting, Cu was applied as an external electrode to obtain a sample of the multilayer ceramic capacitor shown in FIG. The size of the obtained capacitor sample is 3.2 mm × 1.6 mm × 0.6 mm, the thickness of the dielectric layer is 1.5 μm, the thickness of the internal electrode layer is 1.5 μm, and the dielectric sandwiched between the internal electrode layers The number of layers was 10. The samples of Examples 1 to 7 and Comparative Examples 1 to 5 are samples that satisfy the B characteristic and the X5R characteristic.

得られたコンデンサ試料について、偏析相の観察および耐電圧特性の測定を、それぞれ下記に示す方法により行った。   For the obtained capacitor sample, the segregation phase was observed and the withstand voltage characteristics were measured by the methods described below.

偏析相の観察
まず、コンデンサ試料を誘電体層に対して垂直であって、かつ外部電極を含まない面で切断した。次いで、この切断面について、図5Aに示すように、内部電極層の周端部および中央部についてSEM観察およびEPMA分析を行い、Mg元素、Mn元素およびCr元素の元素マッピングの結果から偏析相の有無を確認した。結果を表1に示す。
Observation of segregation phase First, a capacitor sample was cut on a surface perpendicular to the dielectric layer and not including an external electrode. Next, as shown in FIG. 5A, this cut surface was subjected to SEM observation and EPMA analysis on the peripheral edge portion and the central portion of the internal electrode layer, and the segregation phase of the segregation phase was determined from the results of element mapping of Mg element, Mn element and Cr element. The presence or absence was confirmed. The results are shown in Table 1.

破壊電圧(耐電圧)
コンデンサ試料に対し、温度25℃において、直流電圧を昇圧速度100V/sec.で印加し、10mAの電流が流れた時の電圧値(単位:V)を耐電圧とし、耐電圧を測定することにより、コンデンサ試料の耐電圧特性を評価した。本実施例では、耐電圧200V以上を良好とした。結果を表1に示す。
Breakdown voltage (withstand voltage)
With respect to the capacitor sample, at a temperature of 25 ° C., the DC voltage was increased at a boosting rate of 100 V / sec. The withstand voltage characteristic of the capacitor sample was evaluated by measuring the withstand voltage with the voltage value (unit: V) when a current of 10 mA was applied, and measuring the withstand voltage. In this example, a withstand voltage of 200 V or higher was considered good. The results are shown in Table 1.

実施例8、9および比較例6、7
副成分の含有量を表1に示す量とした以外は、実施例1と同様にして、積層セラミックコンデンサの試料を作製し、実施例1と同様の特性評価を行った。なお、実施例8および比較例6の試料はX8R特性を満足する試料である。また、実施例9および比較例7の試料は中高圧用に好適に使用される試料である。結果を表1に示す。
Examples 8 and 9 and Comparative Examples 6 and 7
A multilayer ceramic capacitor sample was prepared in the same manner as in Example 1 except that the content of the subcomponent was changed to the amount shown in Table 1, and the same characteristic evaluation as in Example 1 was performed. The samples of Example 8 and Comparative Example 6 are samples that satisfy the X8R characteristics. The samples of Example 9 and Comparative Example 7 are samples that are preferably used for medium and high pressure. The results are shown in Table 1.

Figure 0005275918
Figure 0005275918

表1の「偏析相の有無」の欄において、「○」となっている試料は、内部電極層の周端部近傍についてEPMA分析を行った結果、図5Bに模式的に示されているように、内部電極層の周端部近傍に偏析相が観察された。なお、この試料について、内部電極層の中央部付近についてEPMA分析を行った結果、偏析相が観察されたが、その割合は極めて小さく無視できる範囲であった。図5Cには模式的に中央部付近に偏析相が形成されていないものを示した。なお、図5Bおよび図5C中の黒色で示された部分が、各元素が存在している領域である。   In the column of “presence / absence of segregation phase” in Table 1, the sample indicated by “◯” is schematically shown in FIG. 5B as a result of EPMA analysis in the vicinity of the peripheral edge of the internal electrode layer. In addition, a segregation phase was observed in the vicinity of the peripheral edge of the internal electrode layer. As a result of performing EPMA analysis on the vicinity of the central portion of the internal electrode layer of this sample, a segregation phase was observed, but the ratio was extremely small and negligible. FIG. 5C schematically shows a case where no segregation phase is formed near the center. In addition, the part shown by the black in FIG. 5B and FIG. 5C is an area | region where each element exists.

評価
表1より、副成分の組成にかかわらず、偏析相が観察された試料では、耐電圧特性が向上していることが確認できる。また、図5A〜図5Cより、偏析相は、内部電極層の周端部近傍にのみ形成され、Mgと、Mnおよび/またはCrと、の複合酸化物を含むことが確認できる。そして、Mg、MnおよびCrの酸化物の含有量と、Mg、MnおよびCrのモル数と、が、本発明の好ましい範囲内にある場合に、偏析相が形成されていることが確認できる。
From the evaluation table 1, it can be confirmed that the withstand voltage characteristic is improved in the sample in which the segregation phase is observed regardless of the composition of the subcomponent. 5A to 5C, it can be confirmed that the segregation phase is formed only in the vicinity of the peripheral end portion of the internal electrode layer and includes a composite oxide of Mg and Mn and / or Cr. And it can confirm that the segregation phase is formed when content of the oxide of Mg, Mn, and Cr and the number of moles of Mg, Mn, and Cr are in the preferable range of the present invention.

実施例11〜14
副成分の含有量および内部電極層用ペーストの調製を以下のようにした以外は、実施例1、2、13および14と同様にして、積層セラミックコンデンサの試料を作製し、実施例1と同様の特性評価に加え、下記に示すIR寿命についても評価を行った。結果を表2に示す。
Examples 11-14
A multilayer ceramic capacitor sample was prepared in the same manner as in Examples 1, 2, 13, and 14 except that the content of the subcomponents and the internal electrode layer paste was prepared as follows. In addition to the above characteristic evaluation, the IR life shown below was also evaluated. The results are shown in Table 2.

なお、誘電体原料は、焼成後の誘電体層における副成分の含有量が、BaTiO100モルに対して、MgO:0.5モル、MnO(またはCr):0.05モル、Y:1.0モル、V:0.03モル、(Ba,Ca)SiO:1.0モルとなるように副成分の原料を秤量して調製した。 In addition, the dielectric raw material contains MgO: 0.5 mol, MnO (or Cr 2 O 3 ): 0.05 mol, with respect to 100 mol of BaTiO 3 , in the content of subcomponents in the dielectric layer after firing. The auxiliary component raw materials were weighed and prepared so that Y 2 O 3 : 1.0 mol, V 2 O 5 : 0.03 mol, and (Ba, Ca) SiO 3 : 1.0 mol.

また、実施例1で作製した内部電極層用ペースト100重量%に、MgとMnとが、BaTiO100モルに対し表2に示す割合となる量を添加して、内部電極層用ペーストを調製した。MgとMnとは複合酸化物の状態で添加した。なお、MgとMnとの複合酸化物は次のようにして作製した。まず、MgとMnとの比が表2に示す値になるように、MgCOおよびMnCOを秤量してボールミルで混合した。そして、この混合粉体を900℃で熱処理してMgとMnとの複合酸化物を得た。また、MgとCrとの複合酸化物も同様に作製した。 In addition, an internal electrode layer paste was prepared by adding 100% by weight of the internal electrode layer paste prepared in Example 1 in an amount such that Mg and Mn are in the ratio shown in Table 2 with respect to 100 mol of BaTiO 3. did. Mg and Mn were added in the form of a composite oxide. The composite oxide of Mg and Mn was produced as follows. First, MgCO 3 and MnCO 3 were weighed and mixed by a ball mill so that the ratio of Mg and Mn became a value shown in Table 2. And this mixed powder was heat-processed at 900 degreeC, and the composite oxide of Mg and Mn was obtained. A composite oxide of Mg and Cr was also produced in the same manner.

IR寿命
コンデンサ試料に対し、160℃にて、10V/μmの電界下で直流電圧の印加状態に保持し、絶縁抵抗(IR)の経時変化を測定することにより、IR寿命を評価した。本実施例においては、印加開始から絶縁抵抗が10Ω以下となるまでの時間を寿命と定義した。また、このIR寿命の測定は、20個のコンデンサ試料について行い、その平均値をIR寿命(平均寿命)とした。本実施例では、IR寿命は5時間以上を良好とし、10時間以上がより好ましい。結果を表2に示す。
The IR lifetime was evaluated by holding a DC voltage applied to an IR lifetime capacitor sample at 160 ° C. under an electric field of 10 V / μm and measuring the change in insulation resistance (IR) with time. In this example, the time from the start of application until the insulation resistance became 10 6 Ω or less was defined as the lifetime. Further, the measurement of the IR lifetime was performed on 20 capacitor samples, and the average value was defined as the IR lifetime (average lifetime). In this example, the IR life is preferably 5 hours or longer, and more preferably 10 hours or longer. The results are shown in Table 2.

Figure 0005275918
Figure 0005275918

評価
表2より、MgとMn(またはCr)とを内部電極層用ペーストに添加したうえで、MgとMnとの比が本発明の好ましい範囲内にある場合(実施例11〜14)には、実施例1、2、13および14と同等の耐電圧特性を示すことに加え、IR寿命も向上することが確認できる。
From the evaluation table 2, after adding Mg and Mn (or Cr) to the internal electrode layer paste, the ratio of Mg and Mn is within the preferred range of the present invention (Examples 11 to 14). It can be confirmed that, in addition to showing the withstand voltage characteristics equivalent to those of Examples 1, 2, 13, and 14, the IR lifetime is also improved.

これは、ペースト中のMg成分とMn(またはCr)成分とが、焼成により誘電体層に移動し、Mg成分とMn(またはCr)成分とを含む偏析相が内部電極層の周端部近傍にのみ形成されたためであると考えられる。すなわち、誘電体層に移動したMg成分とMn(またはCr)成分は、内部電極層近傍に存在する誘電体粒子(誘電体層を構成する粒子)の粒成長を抑制することとなる。その結果、誘電体粒子の粒成長に伴って生じる導電性粒子(内部電極層を構成する粒子)の粒成長も抑制され、導電性粒子の過剰な球状化も防止されるためである。   This is because the Mg component and Mn (or Cr) component in the paste move to the dielectric layer by firing, and the segregation phase containing the Mg component and Mn (or Cr) component is in the vicinity of the peripheral edge of the internal electrode layer. This is probably because it was formed only in That is, the Mg component and the Mn (or Cr) component that have moved to the dielectric layer suppress the grain growth of the dielectric particles (particles constituting the dielectric layer) existing in the vicinity of the internal electrode layer. As a result, the particle growth of the conductive particles (particles constituting the internal electrode layer) generated along with the growth of the dielectric particles is suppressed, and excessive spheroidization of the conductive particles is prevented.

1… 積層セラミックコンデンサ
2… 誘電体層
3… 内部電極層
4… 外部電極
10… コンデンサ素子本体
20…偏析相
DESCRIPTION OF SYMBOLS 1 ... Multilayer ceramic capacitor 2 ... Dielectric layer 3 ... Internal electrode layer 4 ... External electrode 10 ... Capacitor element body 20 ... Segregation phase

Claims (4)

セラミック層と内部電極層とが交互に積層された素子本体を有する積層型セラミック電子部品であって、
前記セラミック層が主成分および副成分を含んでおり、前記主成分100モルに対して、
副成分としてのMgの酸化物が、Mg元素換算で、1.0モル以上、副成分としてのMnおよび/またはCrの酸化物が、Mnおよび/またはCr元素換算で、0.05モル以上含まれ、
Mn元素および/またはCr元素の合計モル数に対するMg元素のモル数の比(Mg/(Mn+Cr))をαとすると、2.5≦α≦50である関係を満足し、
前記セラミック層の厚みが3μm以下であり、
前記セラミック層が、主相と偏析相とから構成されており、
積層面において、前記偏析相が、前記内部電極層の周端部近傍の少なくとも一部に形成され、前記偏析相と積層方向に対向している前記主相よりも絶縁性の高い相であり、
前記偏析相が、Mnおよび/またはCrと、Mgと、の複合酸化物を含むことを特徴とする積層型セラミック電子部品。
A multilayer ceramic electronic component having an element body in which ceramic layers and internal electrode layers are alternately stacked,
The ceramic layer contains a main component and subcomponents, and with respect to 100 mol of the main component,
Mg oxide as a subcomponent contains 1.0 mol or more in terms of Mg element, and Mn and / or Cr oxide as a subcomponent contains 0.05 mol or more in terms of Mn and / or Cr element And
When the ratio of the number of moles of Mg element to the total number of moles of Mn element and / or Cr element (Mg / (Mn + Cr)) is α, the relationship of 2.5 ≦ α ≦ 50 is satisfied,
The ceramic layer has a thickness of 3 μm or less;
The ceramic layer is composed of a main phase and a segregation phase;
In the laminated surface, the segregation phase, the formed on at least a portion in the vicinity of the peripheral end portion of the internal electrode layers, Ri the segregated phase high phase der insulating properties than said main phase facing the stacking direction ,
The multilayer ceramic electronic component , wherein the segregation phase includes a composite oxide of Mn and / or Cr and Mg .
前記主成分100モルに対して、前記Mgの酸化物が、Mg元素換算で、1.0〜3.0モル含まれている請求項1に記載の積層型セラミック電子部品。The multilayer ceramic electronic component according to claim 1, wherein the Mg oxide is contained in an amount of 1.0 to 3.0 mol in terms of Mg element with respect to 100 mol of the main component. 前記偏析相が、積層方向において、前記内部電極層の層間に形成されていない請求項1または2に記載の積層型セラミック電子部品。The multilayer ceramic electronic component according to claim 1, wherein the segregation phase is not formed between the internal electrode layers in the stacking direction. 前記セラミック層が、誘電体層である請求項1〜3のいずれかに記載の積層型セラミック電子部品。   The multilayer ceramic electronic component according to claim 1, wherein the ceramic layer is a dielectric layer.
JP2009149975A 2009-06-24 2009-06-24 Multilayer ceramic electronic components Active JP5275918B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009149975A JP5275918B2 (en) 2009-06-24 2009-06-24 Multilayer ceramic electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009149975A JP5275918B2 (en) 2009-06-24 2009-06-24 Multilayer ceramic electronic components

Publications (2)

Publication Number Publication Date
JP2011009369A JP2011009369A (en) 2011-01-13
JP5275918B2 true JP5275918B2 (en) 2013-08-28

Family

ID=43565699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009149975A Active JP5275918B2 (en) 2009-06-24 2009-06-24 Multilayer ceramic electronic components

Country Status (1)

Country Link
JP (1) JP5275918B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994604B2 (en) 2002-09-10 2015-03-31 Fractus, S.A. Coupled multiband antennas

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5852321B2 (en) * 2011-04-15 2016-02-03 太陽誘電株式会社 Multilayer ceramic capacitor
JP5964087B2 (en) * 2012-03-06 2016-08-03 太陽誘電株式会社 Multilayer capacitor
JP5900449B2 (en) * 2012-12-28 2016-04-06 株式会社村田製作所 Method for manufacturing ceramic electronic component and ceramic electronic component
US9530566B2 (en) * 2013-12-25 2016-12-27 Tdk Corporation Multilayer ceramic electronic component
KR101854519B1 (en) 2015-05-29 2018-05-03 다이요 유덴 가부시키가이샤 Multilayer ceramic capacitor and method for manufacturing the same
JP6346910B2 (en) * 2015-05-29 2018-06-20 太陽誘電株式会社 Multilayer ceramic capacitor and manufacturing method thereof
KR101987214B1 (en) * 2017-10-13 2019-06-10 삼성전기주식회사 A multilayer ceramic capacitor
KR20190116131A (en) * 2019-07-10 2019-10-14 삼성전기주식회사 Multilayered capacitor and board having the same mounted thereon
KR20190116142A (en) 2019-07-24 2019-10-14 삼성전기주식회사 Multilayered capacitor and board having the same mounted thereon
KR20190116149A (en) * 2019-08-16 2019-10-14 삼성전기주식회사 Multilayered capacitor and board having the same mounted thereon
JP7306251B2 (en) * 2019-12-12 2023-07-11 Tdk株式会社 Dielectric compositions and electronic components
JP2021108360A (en) * 2019-12-27 2021-07-29 株式会社村田製作所 Laminated ceramic capacitor
CN114763304B (en) * 2021-01-14 2023-05-05 东莞华科电子有限公司 Ceramic composition, ceramic sintered body, capacitor and capacitor manufacturing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111608A (en) * 2002-09-18 2004-04-08 Murata Mfg Co Ltd Laminated ceramic capacitor and method of manufacturing the same
JP4387990B2 (en) * 2005-06-09 2009-12-24 Tdk株式会社 Dielectric ceramic composition and electronic component
JP4295179B2 (en) * 2004-08-31 2009-07-15 Tdk株式会社 Electronic component and manufacturing method thereof
JP4591537B2 (en) * 2007-06-08 2010-12-01 株式会社村田製作所 Multilayer ceramic electronic components

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994604B2 (en) 2002-09-10 2015-03-31 Fractus, S.A. Coupled multiband antennas
US10135138B2 (en) 2002-09-10 2018-11-20 Fractus, S.A. Coupled multiband antennas
US10468770B2 (en) 2002-09-10 2019-11-05 Fractus, S.A. Coupled multiband antennas
US10734723B2 (en) 2002-09-10 2020-08-04 Fractus, S. A. Couple multiband antennas

Also Published As

Publication number Publication date
JP2011009369A (en) 2011-01-13

Similar Documents

Publication Publication Date Title
JP5275918B2 (en) Multilayer ceramic electronic components
JP4635928B2 (en) Multilayer electronic component and manufacturing method thereof
JP4483659B2 (en) Electronic component, dielectric ceramic composition and method for producing the same
JP4821357B2 (en) Electronic component, dielectric ceramic composition and method for producing the same
JP4967963B2 (en) Dielectric porcelain composition and electronic component
JP5018604B2 (en) Dielectric porcelain composition and electronic component
JP5093311B2 (en) Multilayer ceramic electronic components
JP5434407B2 (en) Ceramic electronic component and manufacturing method thereof
JP5360079B2 (en) Dielectric ceramic composition and ceramic electronic component
JP5034839B2 (en) Dielectric porcelain composition and electronic component
JP6753221B2 (en) Dielectric composition and laminated electronic components
JP4191496B2 (en) Dielectric porcelain composition and electronic component
JP4396608B2 (en) Dielectric porcelain composition and electronic component
JP5685931B2 (en) Multilayer ceramic capacitor
JP4863005B2 (en) Dielectric porcelain composition and electronic component
JP5194370B2 (en) Electronic component, dielectric ceramic composition and method for producing the same
JP2017120856A (en) Ceramic electronic component
JP5482747B2 (en) Dielectric ceramic composition and ceramic electronic component
JP6409632B2 (en) Dielectric ceramic composition and ceramic electronic component
JP4576807B2 (en) Dielectric porcelain composition and electronic component
JP2017120853A (en) Ceramic electronic part
JP2007261913A (en) Dielectric porcelain composition, electronic part and multilayer ceramic capacitor
JP4556924B2 (en) Dielectric porcelain composition and electronic component
JP4206062B2 (en) Ceramic electronic component and manufacturing method thereof
JP2005104770A (en) Dielectric ceramic composition and electronic component

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130516

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5275918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150