JP2004111608A - Laminated ceramic capacitor and method of manufacturing the same - Google Patents

Laminated ceramic capacitor and method of manufacturing the same Download PDF

Info

Publication number
JP2004111608A
JP2004111608A JP2002271356A JP2002271356A JP2004111608A JP 2004111608 A JP2004111608 A JP 2004111608A JP 2002271356 A JP2002271356 A JP 2002271356A JP 2002271356 A JP2002271356 A JP 2002271356A JP 2004111608 A JP2004111608 A JP 2004111608A
Authority
JP
Japan
Prior art keywords
internal electrode
withstand voltage
ceramic
internal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002271356A
Other languages
Japanese (ja)
Inventor
Yutaka Shimabara
島原 豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002271356A priority Critical patent/JP2004111608A/en
Publication of JP2004111608A publication Critical patent/JP2004111608A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a laminated ceramic capacitor which can prevent generation of internal voltage breakdown mainly generated from the starting point at the end part of an internal electrode and also provide a method of manufacturing the same laminated ceramic capacitor. <P>SOLUTION: The ceramic element formed using dielectric material ceramics having different dielectric strengths in the structure that a high dielectric strength region having the dielectric strength higher than the other region is provided and the end part of the internal electrode arranged in the ceramic element is located within the high dielectric strength region. Moreover, an internal electrode pattern is formed in the profile, where the end part is located on the higher dielectric strength region, on a ceramic green sheet (composite green sheet) provided with the dielectric strength region which is higher than the other region in the breakdown voltage, a plurality of sheets of this composite green sheet where the internal electrode pattern is formed are laminated and pressure-bonded in such positional relationship where each internal electrode pattern is provided at the predetermined position in order to form a laminated body. After this laminated green sheets are then sintered, an external electrode is formed. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本願発明は、積層セラミックコンデンサ及びその製造方法に関し、詳しくは、高耐圧が要求される中高圧タイプの積層セラミックコンデンサ及びその製造方法に関する。
【0002】
【従来の技術】
近年、電子機器等の小型化、面実装化などにより、積層セラミックコンデンサの小型、大容量化が進んでいる。この流れは中高圧タイプの積層セラミックコンデンサにも波及しており、例えば液晶ディスプレーのバックライト用、スイッチング電源用などの中高圧タイプの積層セラミックコンデンサについても、より小型、大容量であることが求められるようになっている。
【0003】
積層セラミックコンデンサの小型、大容量化を実現しようとすると、セラミック層(誘電体層)の薄層化、多層化が必要になるが、セラミック層が薄膜化すると耐圧性が損なわれるため、中高圧タイプの積層セラミックコンデンサについては、低圧タイプのものに比べて、小型、大容量化が困難であるのが実情である。
【0004】
ところで積層セラミックコンデンサの内部電圧破壊は、主に内部電極の端部を起点にして発生する。これは、内部電極端部に電界集中が起こるためである。
一方、誘電体の破壊電圧は、損失が小さく誘電率が低いものほど高くなり、破壊電界強度は増加する。
【0005】
そこで、図8に示すように、積層セラミックコンデンサを構成する誘電体51中に配設された内部電極52の端縁部52aの近傍に、周囲の誘電体51よりも誘電率の低い低誘電率部53を設けることにより、内部電極52の端部52aへの電界集中を緩和し、損失を小さく抑えるようにした積層セラミックコンデンサが開示されている(例えば、特許文献1参照)。
【0006】
また、図9に示すように、誘電体層61と内部電極層62とを交互に積層した積層体63の上下両面側に、前記積層体63を構成する誘電体層61よりも誘電率の低い複数枚数の誘電体層64を配設することにより、耐沿面放電特性の改善を図った積層セラミックコンデンサが開示されている(例えば、特許文献2参照)。
【0007】
【特許文献1】
特開2000−331872号公報
【特許文献2】
特開平9−320887号公報
【0008】
【発明が解決しようとする課題】
しかし、特許文献1の積層セラミックコンデンサの構造においては、内部電極52の端縁部52aの近傍に、周囲の誘電体51よりも誘電率の低い低誘電率部53が設けられてはいるが、内部電極の端部は誘電率の低くない誘電体51中に位置していることから、電界の集中はある程度緩和されるものの、必ずしも十分な耐圧性向上の効果を得ることができないのが実情である。
【0009】
また、特許文献2の積層セラミックコンデンサの構造においては、内部電極層62は誘電率の低くない誘電体層61中に位置していることから、主に内部電極の端部を起点にして発生する内部電圧破壊を十分に防止することは困難である。
本願発明は、上記実情に鑑みてなされたものであり、主に内部電極の端部を起点にして発生する内部電圧破壊の発生を防止することが可能で、耐圧性に優れた積層セラミックコンデンサ及びその製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するために、本願発明(請求項1)の積層セラミックコンデンサは、
セラミック素子の内部に、複数の内部電極が、誘電体であるセラミック層を介して積層された構造を有する積層セラミックコンデンサであって、
セラミック素子が、耐圧性の異なる誘電体セラミックを用いて形成され、他の領域よりも耐圧性の高い高耐圧領域を備えているとともに、
前記セラミック素子中に配設された内部電極の先端部が前記高耐圧領域中に位置していること
を特徴としている。
【0011】
耐圧性の異なる誘電体セラミックを用いて形成された、他の領域よりも耐圧性の高い高耐圧領域を備えたセラミック素子中に内部電極を配設するとともに、内部電極の先端部を高耐圧領域中に位置させることにより、内部電極の先端部に電界が集中することを抑制、防止して、主に内部電極の端部を起点にして発生する内部電圧破壊の発生を防止することが可能になり、積層セラミックコンデンサの耐圧性能を向上させることが可能になる。
【0012】
なお、誘電体の破壊電圧は、損失が小さく誘電率が低いものほど高くなり、破壊電界強度は増加するので、高耐圧領域には、低誘電率のセラミック誘電体が用いられ、その他の領域には、高耐圧領域を構成するセラミック誘電体よりも誘電率の高いセラミック誘電体が用いられる。
【0013】
本願発明において、内部電極の先端部とは、内部電極の、セラミック素子の端面に引き出されていない方の端部を意味する概念であり、浮遊内部電極のように両方の端部がセラミック素子の端面に引き出されていない場合にあっては、両方の端部を意味する概念である。
なお、内部電極は、通常、交互にセラミック素子の逆側端部に引き出され、内部電極の先端部は互いに逆側の端部に位置することになるので、セラミック素子は、両端部が高耐圧領域となるように構成されることになる。
【0014】
また、本願発明(請求項2)の積層セラミックコンデンサは、
(a)セラミック素子中の一つの平面に配設された、一方の外部電極と接続する第1の引き出し内部電極と、他方の外部電極と接続する第2の引き出し内部電極からなる引き出し電極層と、(b)セラミック素子中の、前記引き出し電極層が配設された平面とは異なる一つの平面に配設された、外部電極に接続されない浮遊内部電極からなる浮き電極層とが、誘電体であるセラミック層を介して交互に配設され、かつ、引き出し電極層と、浮き電極層から形成される各コンデンサが、セラミック素子の両端側に配設された一対の外部電極間で直列接続となるように構成された積層セラミックコンデンサであって、
前記セラミック素子が、耐圧性の異なる誘電体から形成され、他の領域よりも耐圧性の高い高耐圧領域を備えており、
前記第1及び第2の引き出し内部電極の少なくとも先端部、及び、前記浮遊内部電極の両端部が、前記高耐圧領域中に位置していること
を特徴としている。
【0015】
上述のように、一方の外部電極と接続する第1の引き出し内部電極と、他方の外部電極と接続する第2の引き出し内部電極からなる引き出し電極層と、引き出し電極層が配設された平面とは異なる一つの平面に配設された、外部電極に接続されない浮遊内部電極からなる浮き電極層とが誘電体であるセラミック層を介して交互に配設され、引き出し電極層と、浮き電極層から形成される各コンデンサが、セラミック素子の両端側に配設された一対の外部電極間で直列接続となるように構成された積層セラミックコンデンサにおいて、第1及び第2の引き出し内部電極の少なくとも先端部、及び、浮遊内部電極の両端部が、高耐圧領域中に位置するようにした場合にも、内部電極の先端部に電界が集中することを抑制、防止して、主に内部電極の端部を起点にして発生する内部電圧破壊の発生を防止することが可能になり、積層セラミックコンデンサの耐圧性能を向上させることが可能になる。
【0016】
また、請求項3の積層セラミックコンデンサは、前記第1及び第2の引き出し内部電極間の同一平面に浮遊内部電極が配設され、かつ、該浮遊内部電極の両端部が前記高耐圧領域中に位置していることを特徴としている。
【0017】
第1及び第2の引き出し内部電極間の同一平面にも浮遊内部電極を配設した構造を有する積層セラミックコンデンサにおいても、該浮遊内部電極の両端部を高耐圧領域中に位置させることにより、内部電極の先端部に電界が集中することを抑制、防止して、主に内部電極の端部を起点にして発生する内部電圧破壊の発生を防止することが可能になり、積層セラミックコンデンサの耐圧性能を向上させることが可能になる。
【0018】
また、本願発明(請求項4)の積層セラミックコンデンサの製造方法は、
セラミック素子の内部に、複数の内部電極が、誘電体であるセラミック層を介して積層された構造を有する積層セラミックコンデンサの製造方法であって、
耐圧性の異なる誘電体セラミックを用いて形成され、平面的に見た場合に、他の領域よりも耐圧性の高い高耐圧領域を備えたセラミックグリーンシート上に、先端部が前記高耐圧領域上に位置するような態様で内部電極パターンを形成する工程と、
前記内部電極パターンが形成されたセラミックグリーンシートを、各内部電極パターンが所定の位置関係となるように複数枚数積層、圧着して積層体を形成する工程と、
前記積層体を焼成することにより、複数の内部電極が誘電体であるセラミック層を介して対向するように内部に配設された構造を有するセラミック素子を形成する工程と、
前記セラミック素子に導電ペーストを塗布し、熱処理することにより、導電ペーストを焼き付けて外部電極を形成する工程と
を具備することを特徴としている。
【0019】
耐圧性の異なる複数の材料から形成され、平面的に見た場合に他の領域よりも耐圧性の高い高耐圧領域を備えたセラミックグリーンシート上に、先端部(浮遊内部電極を有する積層セラミックコンデンサを製造する場合にあっては両端部)が高耐圧領域上に位置するような態様で内部電極パターンを形成し、この内部電極パターンが形成されたセラミックグリーンシートを、各内部電極パターンが所定の位置関係となるように複数枚数積層、圧着して積層体を形成することにより、内部電極の先端部(浮遊内部電極を有する場合にあってはその両端部)が、耐圧性の大きい誘電体(高耐圧領域)中に位置する構造を有し、主に内部電極の端部を起点にして発生する内部電圧破壊の発生を防止することが可能で、耐圧性能の高い積層セラミックコンデンサを効率よくしかも確実に製造することが可能になる。
【0020】
【発明の実施の形態】
以下、本願発明の実施の形態を示して、その特徴とするところをさらに詳しく説明する。
【0021】
[実施形態1]
この実施形態1にかかる積層セラミックコンデンサは、図1に示すように、セラミック素子1の内部に、複数の内部電極2a,2bが誘電体であるセラミック層3を介して対向するように配設され、かつ、互いに対向する内部電極2a,2bが交互にセラミック素子1の逆側の端面1a,1bに引き出され、該端面に形成された外部電極4a,4bに接続された構造を有している。
【0022】
そして、この実施形態1の積層セラミックコンデンサにおいては、セラミック素子1の、内部電極2a,2bが引き出されている両端側部分が、他の部分を構成する誘電体(セラミック)よりも、耐圧性の大きい誘電体(セラミック)から形成されており、内部電極2a,2bの先端部(引き出し側端部とは逆側の端部)Pが該耐圧性の大きい誘電体から形成された高耐圧領域15中に位置している。
【0023】
次に、この積層セラミックコンデンサを製造する方法について説明する。
(1)まず、BaTiOを主体とする誘電率3000のB特性のセラミック原料粉末に溶媒、有機バインダー、分散剤、可塑剤を加えてスラリーAを作成する。
(2)一方、BaTiOを主体として、Ca、Mgを添加した誘電率300のB特性のセラミック原料粉末(高耐圧性のセラミックス原料粉末)に溶媒、有機バインダー、分散剤、可塑剤を加えたスラリーBを作成する。
(3)それから、図2(a),(b)に示すように、スラリーを溜めるスラリーダム11を、仕切板12を設けることにより3つの領域R,R及びRに区画し、スラリーAを領域Rに投入し、スラリーBをそれぞれスラリーダム11の領域R,Rに投入する。
そして、図2(a)に示すように、ドクターブレード法により、低誘電率材料(高耐圧材料)と高誘電率材料(低耐圧材料)からなる複合グリーンシート13を作製する。
この複合グリーンシート13は、図3に示すように、平面的に見た場合に、他の領域よりも耐圧性の高い高耐圧領域15と他の領域である低耐圧領域16を備えている。
(4)次に、この複合グリーンシート13にAg−Pdを主体とした内部電極ペーストを所定のパターンで印刷することにより、図4に示すような内部電極パターン17を形成する。このとき、内部電極パターン17の先端部17a(P)が高耐圧領域15上に位置するようにする。
(5)そして、図3に示すような、内部電極パターンの形成されていない複合グリーンシート13(13a)(外層用のグリーンシート)を数枚積み重ね、続いて図4に示すようなパターンで内部電極パターン17が印刷された複合グリーンシート13(13b)(内層用のグリーンシート)を多層に積み重ね、さらに、図3に示すような、内部電極パターンの形成されていない外層用の複合グリーンシート13(13a)を数枚積み重ね、加圧プレスして積層体(圧着積層体)を形成する。
(6)それから、この圧着積層体を所定の位置でカットして個々の素子に分割した後、約400℃で脱脂し、1200〜1300℃で焼成することによりセラミック素子1を形成する。
(7)焼成後、セラミック素子1の両端面を含む領域に外部電極用の導電ペーストを塗布して焼き付け、さらにNiめっき膜、及びSnめっき膜を順に形成することにより、外部電極4a,4bを形成した。これにより、図1に示すような積層セラミックコンデンサ(実施例)を得た。
【0024】
また、比較のため、BaTiOを主体とする誘電率3000のB特性のセラミック原料粉末に溶媒、有機バインダー、分散剤、可塑剤を加えて調製した上記のスラリーAからなるセラミックグリーンシートのみを用いて、図5に示すような積層セラミックコンデンサ(比較例)を作製した。なお、図5において図1と同一符号を付した部分は同一又は相当する部分を示している。
【0025】
そして、上記実施形態及び比較例の積層セラミックコンデンサについて、DC破壊電圧を調べた。
なお、条件は以下の通りである。
(a)積層セラミックコンデンサの寸法
長さL=3.2mm
幅 W=1.6mm
(b)内部電極の寸法
2.6mm(L)×0.8(W)mm
(c)対向する一対の内部電極間のセラミック層の厚み(素子厚)
30μm
【0026】
その結果、比較例の積層セラミックコンデンサの場合、DC破壊電圧が1.5kVであったのに対して、実施例の積層セラミックコンデンサの場合、DC破壊電圧が1.8kVであり、本願発明の実施例の積層セラミックコンデンサにおいては、比較例の積層セラミックコンデンサよりも破壊電圧が高くなることが確認された。なお、破壊モードは実施例及び比較例のいずれも、内部破壊であった。
【0027】
上述のように、耐圧性の異なる誘電体セラミックを用いて形成された、他の領域よりも耐圧性の高い高耐圧領域15を備えたセラミック素子1中に内部電極2a,2bを配設するとともに、内部電極2a,2bの先端部Pを高耐圧領域15中に位置させることにより、内部電極2a,2bの先端部Pに電界が集中することを抑制、防止して、主に内部電極の端部を起点にして発生する内部電圧破壊の発生を防止することが可能になり、積層セラミクコンデンサの耐圧性能を向上させることができる。
【0028】
[実施形態2]
図6は本願発明の他の実施形態にかかる積層セラミックコンデンサを示す図である。
この実施形態2の積層セラミックコンデンサは、図6に示すように、セラミック素子1中の一つの平面に配設された、一方の外部電極4aと接続する第1の引き出し内部電極22aと、他方の外部電極4bと接続する第2の引き出し内部電極22bからなる引き出し電極層23と、セラミック素子1中の、引き出し電極層23が配設された平面とは異なる一つの平面に配設された、外部電極4a,4bには接続されない浮遊内部電極24からなる浮き電極層25とが誘電体であるセラミック層3を介して交互に配設されているとともに、引き出し電極層23と、浮き電極層25から形成される各コンデンサが、セラミック素子1の両端側に配設された一対の外部電極4a,4b間で直列接続となるように構成されている。
【0029】
そして、この積層セラミックコンデンサにおいては、セラミック素子1が、耐圧性の異なる誘電体から形成され、他の領域よりも耐圧性の高い高耐圧領域15及び他の領域である低耐圧領域16を備えており、第1及び第2の引き出し内部電極22a,22bの少なくとも先端部P、及び、浮遊内部電極の両端部P,Pが、高耐圧領域15中に位置するように構成されている。
【0030】
なお、この積層セラミックコンデンサは、高耐圧領域と他の領域である低耐圧領域を備えた複合グリーンシートを用意し、所定の複合グリーンシートには引き出し内部電極用の内部電極パターンを形成するとともに、他の所定の複合グリーンシートには、浮遊内部電極用の内部電極パターンを形成し、これらのパターンで内部電極パターンが印刷された複合グリーンシートと、内部電極パターンが印刷されていない外層用のグリーンシートを積層し、圧着することにより積層体を形成し、この積層体を所定の位置でカットして個々の素子に分割した後、上記実施形態1の場合と同様にして、脱脂、焼成、外部電極の形性などの工程を経て製造することができる。
【0031】
上述のように、一方の外部電極と接続する第1の引き出し内部電極と、他方の外部電極と接続する第2の引き出し内部電極からなる引き出し電極層と、引き出し電極層が配設された平面とは異なる一つの平面に配設された、外部電極に接続されない浮遊内部電極からなる浮き電極層とが誘電体であるセラミック層を介して交互に配設された積層セラミックコンデンサにおいて、第1及び第2の引き出し内部電極の少なくとも引き出し側端部の先端部、及び、浮遊内部電極の両端部が、高耐圧領域中に位置するようにした場合にも、内部電極の先端部に電界が集中することを抑制、防止して、主に内部電極の端部を起点にして発生する内部電圧破壊の発生を防止することが可能になり、積層セラミクコンデンサの耐圧性能を向上させることができる。
【0032】
[実施形態3]
図7は本願発明のさらに他の実施形態にかかる積層セラミックコンデンサを示す図である。
なお、図7において、図6と同一符号を付した部分は、図6と同一又は相当する部分を示している。
【0033】
この実施形態3の積層セラミックコンデンサのように、第1及び第2の引き出し内部電極22a,22b間の同一平面にも浮遊内部電極24aを配設した構造を有する積層セラミックコンデンサにおいても、該浮遊内部電極24aの両端部P,Pを高耐圧領域15中に位置させることにより、内部電極の先端部に電界が集中することを抑制、防止して、主に内部電極の端部を起点にして発生する内部電圧破壊の発生を防止することが可能になり、耐電圧性の高い積層セラミックコンデンサを得ることが可能になる。
【0034】
なお、本願発明は、上記実施形態に限定されるものではなく、セラミック素子を構成するセラミックの種類、内部電極を構成する電極材料、内部電極の配設態様や具体的なパターン形状、内部電極の積層数などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
【0035】
【発明の効果】
上述のように、本願発明(請求項1)の積層セラミックコンデンサは、耐圧性の異なる誘電体セラミックを用いて形成された、他の領域よりも耐圧性の高い高耐圧領域を備えたセラミック素子中に内部電極を配設するとともに、内部電極の先端部を高耐圧領域中に位置させるようにしているので、内部電極の先端部に電界が集中することを抑制、防止して、主に内部電極の端部を起点にして発生する内部電圧破壊の発生を防止することが可能になり、積層セラミクコンデンサの耐圧性能を向上させることができる。
【0036】
また、本願発明(請求項2)の積層セラミックコンデンサのように、一方の外部電極と接続する第1の引き出し内部電極と、他方の外部電極と接続する第2の引き出し内部電極からなる引き出し電極層と、引き出し電極層が配設された平面とは異なる一つの平面に配設された、外部電極に接続されない浮遊内部電極からなる浮き電極層とが、誘電体であるセラミック層を介して交互に配設され、かつ、引き出し電極層と、浮き電極層から形成される各コンデンサが、セラミック素子の両端側に配設された一対の外部電極間で直列接続となるように構成された積層セラミックコンデンサにおいて、第1及び第2の引き出し内部電極の少なくとも先端部、及び、浮遊内部電極の両端部が、高耐圧領域中に位置するようにした場合にも、内部電極の先端部に電界が集中することを抑制、防止して、主に内部電極の端部を起点にして発生する内部電圧破壊の発生を防止することが可能になり、積層セラミックコンデンサの耐圧性能を向上させることが可能になる。
【0037】
また、請求項3の積層セラミックコンデンサのように、さらに第1及び第2の引き出し内部電極間の同一平面にも浮遊内部電極を配設した構造を有する積層セラミックコンデンサにおいても、該浮遊内部電極の両端部を高耐圧領域中に位置させることにより、内部電極の先端部に電界が集中することを抑制、防止して、主に内部電極の端部を起点にして発生する内部電圧破壊の発生を防止することが可能になり、積層セラミックコンデンサの耐圧性能を向上させることが可能になる。
【0038】
また、本願発明(請求項4)の積層セラミックコンデンサの製造方法は、耐圧性の異なる複数の材料から形成され、平面的に見た場合に他の領域よりも耐圧性の高い高耐圧領域を備えたセラミックグリーンシート上に、先端部(浮遊内部電極を有する積層セラミックコンデンサを製造する場合にあっては両端部)が高耐圧領域上に位置するような態様で内部電極パターンを形成し、この内部電極パターンが形成されたセラミックグリーンシートを、各内部電極パターンが所定の位置関係となるように複数枚数積層、圧着して積層体を形成するようにしているので、内部電極の先端部(浮遊内部電極を有する場合にあってはその両端部)が、耐圧性の大きい誘電体(高耐圧領域)中に位置する構造を有し、主に内部電極の端部を起点にして発生する内部電圧破壊の発生を防止することが可能で、耐圧性の高い積層セラミックコンデンサを効率よくしかも確実に製造することが可能になる。
【図面の簡単な説明】
【図1】本願発明の一実施形態(実施形態1)にかかる積層セラミックコンデンサを示す断面図である。
【図2】(a),(b)は本願発明の一実施形態(実施形態1)にかかる積層セラミックコンデンサの製造工程において複合グリーンシートを製造している状態を示す図であり、(a)は平面図、(b)は正面断面図である。
【図3】本願発明の一実施形態(実施形態1)にかかる積層セラミックコンデンサの製造工程において形成された複合グリーンシートを示す図である。
【図4】本願発明の一実施形態(実施形態1)にかかる積層セラミックコンデンサの製造工程において形成された複合グリーンシートに内部電極パターンを形成した状態を示す図である。
【図5】従来の積層セラミックコンデンサ(比較例)を示す断面図である。
【図6】本願発明の他の実施形態(実施形態2)にかかる積層セラミックコンデンサを示す断面図である。
【図7】本願発明のさらに他の実施形態(実施形態3)にかかる積層セラミックコンデンサを示す断面図である。
【図8】従来の積層セラミックコンデンサを示す断面図である。
【図9】従来の他の積層セラミックコンデンサを示す分解斜視図である。
【符号の説明】
1      セラミック素子
1a,1b  セラミック素子の両端面
2a,2b  内部電極
3      セラミック層
4a,4b  外部電極
11     スラリーダム
12     仕切板
13     複合グリーンシート
13a,13c  外層用の複合グリーンシート
13b    内層用の複合グリーンシート
15     高耐圧領域
16     低耐圧領域
17     内部電極パターン
17a    内部電極パターンの先端部
22a    第1の引き出し内部電極
22b    第2の引き出し内部電極
23     引き出し電極層
24,24a 浮遊内部電極
25     浮き電極層
A,B    スラリー
P      内部電極の先端部(引き出し側端部とは逆側の端部)
,P   浮遊内部電極の両端部
,R,R   スラリーダムの区画
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a multilayer ceramic capacitor and a method of manufacturing the same, and more particularly, to a medium-to-high pressure type multilayer ceramic capacitor requiring a high withstand voltage and a method of manufacturing the same.
[0002]
[Prior art]
2. Description of the Related Art In recent years, the size and capacity of multilayer ceramic capacitors have been increasing due to miniaturization and surface mounting of electronic devices and the like. This trend has spread to medium- and high-voltage multilayer ceramic capacitors.For example, medium- and high-voltage multilayer ceramic capacitors, such as those for backlights of liquid crystal displays and switching power supplies, also need to be smaller and have larger capacities. It is supposed to be.
[0003]
In order to reduce the size and increase the capacity of the multilayer ceramic capacitor, it is necessary to make the ceramic layer (dielectric layer) thinner and more multilayer. However, if the ceramic layer becomes thinner, the pressure resistance is impaired. The fact is that it is difficult to increase the size and the capacity of the type of multilayer ceramic capacitor as compared with the low-voltage type.
[0004]
Incidentally, the internal voltage breakdown of the multilayer ceramic capacitor mainly occurs starting from the end of the internal electrode. This is because electric field concentration occurs at the end of the internal electrode.
On the other hand, the dielectric breakdown voltage increases as the loss decreases and the dielectric constant decreases, and the breakdown electric field strength increases.
[0005]
Therefore, as shown in FIG. 8, a low dielectric constant having a lower dielectric constant than the surrounding dielectric 51 is provided near an edge 52a of the internal electrode 52 provided in the dielectric 51 constituting the multilayer ceramic capacitor. A multilayer ceramic capacitor in which the provision of the portion 53 reduces the concentration of an electric field on the end portion 52a of the internal electrode 52 and suppresses the loss is disclosed (for example, see Patent Document 1).
[0006]
As shown in FIG. 9, on both upper and lower surfaces of a laminated body 63 in which dielectric layers 61 and internal electrode layers 62 are alternately laminated, the dielectric constant is lower than that of the dielectric layer 61 constituting the laminated body 63. A multilayer ceramic capacitor in which a plurality of dielectric layers 64 are provided to improve the creeping discharge resistance is disclosed (for example, see Patent Document 2).
[0007]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 2000-331872 [Patent Document 2]
JP-A-9-320887
[Problems to be solved by the invention]
However, in the structure of the multilayer ceramic capacitor disclosed in Patent Document 1, a low dielectric constant portion 53 having a lower dielectric constant than the surrounding dielectric material 51 is provided near the edge 52a of the internal electrode 52. Since the end of the internal electrode is located in the dielectric material 51 having a low dielectric constant, the concentration of the electric field is reduced to some extent, but it is not always possible to obtain a sufficient effect of improving the breakdown voltage. is there.
[0009]
Further, in the structure of the multilayer ceramic capacitor of Patent Document 2, since the internal electrode layer 62 is located in the dielectric layer 61 whose dielectric constant is not low, the internal electrode layer 62 is mainly generated starting from the end of the internal electrode. It is difficult to sufficiently prevent internal voltage breakdown.
The present invention has been made in view of the above circumstances, and it is possible to prevent the occurrence of internal voltage destruction occurring mainly from the ends of the internal electrodes, and to provide a multilayer ceramic capacitor excellent in pressure resistance. It is an object of the present invention to provide a manufacturing method thereof.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, a multilayer ceramic capacitor of the present invention (claim 1)
A multilayer ceramic capacitor having a structure in which a plurality of internal electrodes are stacked via a ceramic layer which is a dielectric inside a ceramic element,
The ceramic element is formed using dielectric ceramics with different withstand voltage, and has a high withstand voltage region with higher withstand voltage than other regions,
A tip of the internal electrode provided in the ceramic element is located in the high withstand voltage region.
[0011]
An internal electrode is arranged in a ceramic element having a high withstand voltage region having a higher withstand voltage than other regions, formed by using dielectric ceramics having different withstand voltage, and a tip portion of the internal electrode is provided with a high withstand region. By positioning it inside, it is possible to suppress and prevent the electric field from concentrating on the tip of the internal electrode, and to prevent the occurrence of internal voltage breakdown that occurs mainly from the end of the internal electrode. As a result, it is possible to improve the withstand voltage performance of the multilayer ceramic capacitor.
[0012]
Note that the dielectric breakdown voltage increases as the loss decreases and the dielectric constant decreases, and the breakdown electric field strength increases.Therefore, a ceramic dielectric with a low dielectric constant is used in the high withstand voltage region, and the dielectric breakdown voltage in other regions is increased. A ceramic dielectric having a higher dielectric constant than the ceramic dielectric forming the high breakdown voltage region is used.
[0013]
In the present invention, the tip of the internal electrode is a concept that means the end of the internal electrode that is not drawn out to the end face of the ceramic element, and both ends of the ceramic element like a floating internal electrode. When it is not drawn out to the end face, it is a concept meaning both ends.
Note that the internal electrodes are usually drawn out alternately to the opposite ends of the ceramic element, and the tips of the internal electrodes are located at the ends opposite to each other. It will be configured to be an area.
[0014]
The multilayer ceramic capacitor of the present invention (claim 2)
(A) a first extraction internal electrode connected to one external electrode and a second extraction internal electrode connected to the other external electrode, which are disposed on one plane in the ceramic element; (B) a floating electrode layer formed of a floating internal electrode that is not connected to an external electrode and is disposed on one plane different from the plane on which the extraction electrode layer is disposed in the ceramic element; Each capacitor, which is alternately disposed via a certain ceramic layer, and is formed from the extraction electrode layer and the floating electrode layer, is connected in series between a pair of external electrodes disposed on both ends of the ceramic element. A multilayer ceramic capacitor configured as follows,
The ceramic element is formed of a dielectric material having a different withstand voltage, and includes a high withstand voltage region having a higher withstand voltage than other regions.
At least the end portions of the first and second lead internal electrodes and both end portions of the floating internal electrode are located in the high withstand voltage region.
[0015]
As described above, the first extraction internal electrode connected to one external electrode, the extraction electrode layer including the second extraction internal electrode connected to the other external electrode, and the plane on which the extraction electrode layer is disposed The floating electrode layers composed of floating internal electrodes that are not connected to the external electrodes and are arranged alternately via a ceramic layer that is a dielectric, and are arranged alternately via a ceramic layer that is a dielectric. In a multilayer ceramic capacitor configured so that each formed capacitor is connected in series between a pair of external electrodes disposed on both ends of a ceramic element, at least the tip of the first and second lead internal electrodes In addition, even when both ends of the floating internal electrode are located in the high withstand voltage region, the concentration of the electric field at the tip of the internal electrode is suppressed and prevented, and the internal electrode is mainly It is possible to prevent the occurrence of internal voltage breakdown which occurs the end as a starting point, it is possible to improve the pressure resistance of the monolithic ceramic capacitor.
[0016]
Further, in the multilayer ceramic capacitor of the present invention, a floating internal electrode is disposed on the same plane between the first and second lead internal electrodes, and both ends of the floating internal electrode are in the high withstand voltage region. It is characterized by being located.
[0017]
Even in a multilayer ceramic capacitor having a structure in which a floating internal electrode is also provided on the same plane between the first and second lead internal electrodes, by positioning both ends of the floating internal electrode in the high breakdown voltage region, the internal By suppressing and preventing the electric field from concentrating on the tip of the electrode, it is possible to prevent the occurrence of internal voltage breakdown mainly from the end of the internal electrode, and the withstand voltage performance of the multilayer ceramic capacitor Can be improved.
[0018]
Further, the method for manufacturing a multilayer ceramic capacitor according to the present invention (claim 4) includes:
A method for manufacturing a multilayer ceramic capacitor having a structure in which a plurality of internal electrodes are stacked via a ceramic layer which is a dielectric inside a ceramic element,
The tip is formed on a ceramic green sheet provided with a high withstand voltage region having a higher withstand voltage than other regions when formed using dielectric ceramics having different withstand voltage and viewed in a plan view. Forming an internal electrode pattern in such a manner as to be located in,
The step of forming a laminate by laminating a plurality of ceramic green sheets on which the internal electrode patterns are formed so that each internal electrode pattern has a predetermined positional relationship, and pressing and bonding.
Baking the laminate to form a ceramic element having a structure in which a plurality of internal electrodes are disposed inside so as to face each other via a ceramic layer that is a dielectric;
Applying a conductive paste to the ceramic element and subjecting the paste to a heat treatment to bake the conductive paste to form external electrodes.
[0019]
A tip (a multilayer ceramic capacitor having a floating internal electrode) is formed on a ceramic green sheet that is formed from a plurality of materials having different withstand voltages and has a high withstand voltage region that is higher than other regions when viewed in plan. In the case of manufacturing the same, the internal electrode pattern is formed in such a manner that both end portions are located on the high withstand voltage region, and the ceramic green sheet on which the internal electrode pattern is formed is formed into a predetermined shape. By stacking a plurality of sheets so as to be in a positional relationship and pressing them to form a stacked body, the tip of the internal electrode (both ends in the case of having a floating internal electrode) is made of a dielectric ( (High breakdown voltage region), it is possible to prevent the occurrence of internal voltage destruction that mainly occurs from the end of the internal electrode as a starting point, and it is a multilayer ceramic with high withstand voltage performance Capacitor becomes possible to efficiently and reliably manufactured.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described, and features thereof will be described in more detail.
[0021]
[Embodiment 1]
In the multilayer ceramic capacitor according to the first embodiment, as shown in FIG. 1, a plurality of internal electrodes 2a and 2b are arranged inside a ceramic element 1 via a ceramic layer 3 which is a dielectric. Internal electrodes 2a and 2b opposed to each other are alternately drawn to opposite end surfaces 1a and 1b of ceramic element 1 and connected to external electrodes 4a and 4b formed on the end surfaces. .
[0022]
In the multilayer ceramic capacitor according to the first embodiment, both ends of the ceramic element 1 from which the internal electrodes 2a and 2b are drawn out have a higher pressure resistance than the dielectric (ceramic) constituting the other parts. The high-voltage region 15 made of a large dielectric (ceramic) and having the tips P (ends opposite to the lead-side end) P of the internal electrodes 2a and 2b formed of the high-voltage dielectric. Located inside.
[0023]
Next, a method of manufacturing the multilayer ceramic capacitor will be described.
(1) First, a slurry A is prepared by adding a solvent, an organic binder, a dispersant, and a plasticizer to a ceramic raw material powder having a dielectric constant of 3000 and mainly having a dielectric constant of BaTiO 3 .
(2) On the other hand, a solvent, an organic binder, a dispersant, and a plasticizer were added to a ceramic raw material powder having a dielectric constant of 300 (high-pressure resistant ceramic raw material powder) containing BaTiO 3 as a main component and Ca and Mg added thereto. A slurry B is prepared.
(3) Then, as shown in FIGS. 2 (a) and 2 (b), the slurry dam 11 for storing the slurry is partitioned into three regions R 1 , R 2 and R 3 by providing a partition plate 12, and the slurry dam is formed. It was charged a in the region R 2, introducing a slurry B in the region R 1, R 3 each slurry dam 11.
Then, as shown in FIG. 2A, a composite green sheet 13 made of a low dielectric constant material (high withstand voltage material) and a high dielectric constant material (low withstand voltage material) is manufactured by a doctor blade method.
As shown in FIG. 3, the composite green sheet 13 includes a high withstand voltage region 15 having higher withstand voltage than other regions and a low withstand voltage region 16 as another region when viewed in plan.
(4) Next, an internal electrode pattern 17 as shown in FIG. 4 is formed by printing an internal electrode paste mainly composed of Ag-Pd on the composite green sheet 13 in a predetermined pattern. At this time, the tip 17 a (P) of the internal electrode pattern 17 is located on the high withstand voltage region 15.
(5) Then, as shown in FIG. 3, several composite green sheets 13 (13a) (green sheets for the outer layer) on which the internal electrode pattern is not formed are stacked, and then the internal green is formed in a pattern as shown in FIG. The composite green sheet 13 (13b) (green sheet for the inner layer) on which the electrode pattern 17 is printed is stacked in multiple layers, and the composite green sheet 13 for the outer layer where the internal electrode pattern is not formed as shown in FIG. Several layers of (13a) are stacked and pressed to form a laminate (pressure-bonded laminate).
(6) Then, after the pressure-bonded laminate is cut at a predetermined position and divided into individual elements, degreased at about 400 ° C. and fired at 1200 to 1300 ° C. to form the ceramic element 1.
(7) After firing, a conductive paste for an external electrode is applied to a region including both end surfaces of the ceramic element 1 and baked, and a Ni plating film and a Sn plating film are sequentially formed to form the external electrodes 4a and 4b. Formed. Thus, a multilayer ceramic capacitor (Example) as shown in FIG. 1 was obtained.
[0024]
For comparison, only ceramic green sheets made of the above-mentioned slurry A prepared by adding a solvent, an organic binder, a dispersant, and a plasticizer to a ceramic raw material powder having a dielectric constant of 3000 and having a dielectric constant of 3,000 mainly composed of BaTiO 3 were used. Thus, a multilayer ceramic capacitor (comparative example) as shown in FIG. 5 was produced. Note that, in FIG. 5, portions denoted by the same reference numerals as those in FIG. 1 indicate the same or corresponding portions.
[0025]
Then, the DC breakdown voltage of the multilayer ceramic capacitors of the embodiment and the comparative example was examined.
The conditions are as follows.
(A) Dimension length of multilayer ceramic capacitor L = 3.2 mm
Width W = 1.6mm
(B) Internal electrode dimensions 2.6 mm (L) x 0.8 (W) mm
(C) Thickness (element thickness) of a ceramic layer between a pair of opposing internal electrodes
30 μm
[0026]
As a result, in the case of the multilayer ceramic capacitor of the comparative example, the DC breakdown voltage was 1.5 kV, whereas in the case of the multilayer ceramic capacitor of the example, the DC breakdown voltage was 1.8 kV. It was confirmed that the multilayer ceramic capacitor of the example had a higher breakdown voltage than the multilayer ceramic capacitor of the comparative example. In addition, the destruction mode was internal destruction in both the examples and the comparative examples.
[0027]
As described above, the internal electrodes 2a and 2b are arranged in the ceramic element 1 having the high withstand voltage region 15 having higher withstand voltage than other regions, formed by using dielectric ceramics having different withstand voltage. By locating the tips P of the internal electrodes 2a, 2b in the high withstand voltage region 15, the concentration of the electric field on the tips P of the internal electrodes 2a, 2b is suppressed and prevented, and the end of the internal electrodes is mainly It is possible to prevent the occurrence of internal voltage destruction occurring from the portion as a starting point, and it is possible to improve the breakdown voltage performance of the multilayer ceramic capacitor.
[0028]
[Embodiment 2]
FIG. 6 is a view showing a multilayer ceramic capacitor according to another embodiment of the present invention.
As shown in FIG. 6, the multilayer ceramic capacitor according to the second embodiment has a first lead internal electrode 22a connected to one external electrode 4a and a second internal electrode 22a provided on one plane in the ceramic element 1. An extraction electrode layer 23 composed of a second extraction internal electrode 22b connected to the external electrode 4b, and an external electrode disposed on one plane different from the plane on which the extraction electrode layer 23 is disposed in the ceramic element 1. Floating electrode layers 25 composed of floating internal electrodes 24 not connected to the electrodes 4a and 4b are alternately arranged via the ceramic layer 3 which is a dielectric, and the lead electrode layers 23 and the floating electrode layers 25 Each formed capacitor is configured to be connected in series between a pair of external electrodes 4a and 4b disposed on both ends of the ceramic element 1.
[0029]
In this multilayer ceramic capacitor, the ceramic element 1 includes a high withstand voltage region 15 having a higher withstand voltage than other regions and a low withstand voltage region 16 which is another region, which is formed of a dielectric having a different withstand voltage. In addition, at least the leading end P of the first and second lead-out internal electrodes 22 a and 22 b and both ends P 1 and P 2 of the floating internal electrode are located in the high withstand voltage region 15.
[0030]
In addition, this multilayer ceramic capacitor prepares a composite green sheet having a high breakdown voltage region and a low breakdown voltage region that is another region, and forms an internal electrode pattern for a drawn internal electrode on a predetermined composite green sheet, On other predetermined composite green sheets, an internal electrode pattern for a floating internal electrode is formed, and a composite green sheet on which an internal electrode pattern is printed with these patterns, and a green for an outer layer on which the internal electrode pattern is not printed. After laminating the sheets and pressing them to form a laminate, the laminate is cut at a predetermined position and divided into individual elements. Then, degreasing, firing, and external processing are performed in the same manner as in the first embodiment. It can be manufactured through steps such as the shape of the electrode.
[0031]
As described above, the first extraction internal electrode connected to one external electrode, the extraction electrode layer including the second extraction internal electrode connected to the other external electrode, and the plane on which the extraction electrode layer is disposed Is a multilayer ceramic capacitor in which floating electrode layers formed of floating internal electrodes that are not connected to external electrodes and disposed on one different plane are alternately disposed via ceramic layers that are dielectrics. The electric field concentrates on the tip of the internal electrode even when at least the tip of the end on the extraction side and both ends of the floating internal electrode are located in the high withstand voltage region. To prevent the occurrence of internal voltage destruction that occurs mainly from the ends of the internal electrodes, thereby improving the withstand voltage performance of the multilayer ceramic capacitor. That.
[0032]
[Embodiment 3]
FIG. 7 is a view showing a multilayer ceramic capacitor according to still another embodiment of the present invention.
Note that, in FIG. 7, the portions denoted by the same reference numerals as those in FIG. 6 indicate the same or corresponding portions as those in FIG.
[0033]
Like the monolithic ceramic capacitor of the third embodiment, the monolithic ceramic capacitor having a structure in which the floating internal electrode 24a is also arranged on the same plane between the first and second lead-out internal electrodes 22a and 22b, By locating both ends P 1 and P 2 of the electrode 24 a in the high withstand voltage region 15, concentration and concentration of an electric field at the tip of the internal electrode is suppressed and prevented, and mainly the end of the internal electrode is used as a starting point. Thus, it is possible to prevent the occurrence of internal voltage destruction, and to obtain a multilayer ceramic capacitor having high withstand voltage.
[0034]
The invention of the present application is not limited to the above embodiment, but includes the type of ceramic constituting the ceramic element, the electrode material constituting the internal electrode, the arrangement mode and the specific pattern shape of the internal electrode, and the internal electrode. Regarding the number of layers, various applications and modifications can be made within the scope of the invention.
[0035]
【The invention's effect】
As described above, the multilayer ceramic capacitor of the present invention (claim 1) is a ceramic element having a high withstand voltage region having a higher withstand voltage than other regions, formed using dielectric ceramics having different withstand voltage. In addition to the internal electrodes being arranged, the tip of the internal electrode is located in the high withstand voltage region, so that the concentration of the electric field at the tip of the internal electrode is suppressed and prevented, and the internal electrode is mainly used. Of the multilayer ceramic capacitor can be prevented, and the withstand voltage performance of the multilayer ceramic capacitor can be improved.
[0036]
Further, as in the multilayer ceramic capacitor of the present invention (claim 2), a lead electrode layer including a first lead internal electrode connected to one external electrode and a second lead internal electrode connected to the other external electrode. And a floating electrode layer formed of a floating internal electrode that is not connected to an external electrode and disposed on a plane different from the plane on which the extraction electrode layer is disposed alternately via a ceramic layer that is a dielectric. A multilayer ceramic capacitor arranged so that each capacitor formed from the extraction electrode layer and the floating electrode layer is connected in series between a pair of external electrodes provided at both ends of the ceramic element; In the above, even when at least the end portions of the first and second extraction internal electrodes and both end portions of the floating internal electrode are located in the high withstand voltage region, the internal electrode By suppressing and preventing the electric field from concentrating at the ends, it is possible to prevent the occurrence of internal voltage destruction that occurs mainly from the ends of the internal electrodes, improving the withstand voltage performance of multilayer ceramic capacitors. It becomes possible to do.
[0037]
Also, in the multilayer ceramic capacitor having a structure in which a floating internal electrode is further provided on the same plane between the first and second lead internal electrodes as in the multilayer ceramic capacitor of claim 3, By locating both ends in the high withstand voltage region, the concentration of the electric field at the tip of the internal electrode is suppressed and prevented, and the occurrence of internal voltage breakdown mainly from the end of the internal electrode as a starting point is reduced. This makes it possible to improve the withstand voltage performance of the multilayer ceramic capacitor.
[0038]
Further, the manufacturing method of the multilayer ceramic capacitor according to the present invention (claim 4) includes a high withstand voltage region formed from a plurality of materials having different withstand voltages and having a higher withstand voltage than other regions when viewed in plan. An internal electrode pattern is formed on the ceramic green sheet in such a manner that the end portions (both ends in the case of manufacturing a multilayer ceramic capacitor having a floating internal electrode) are positioned on the high withstand voltage region. Since a plurality of ceramic green sheets on which the electrode patterns are formed are laminated and pressed together so that each internal electrode pattern has a predetermined positional relationship, a laminated body is formed. In the case of having an electrode, both ends of the electrode have a structure that is located in a dielectric material with a high withstand voltage (high withstand voltage region), and mainly occurs starting from the end of the internal electrode. That is possible to prevent the occurrence of internal voltage breakdown, it is possible to manufacture a highly laminated ceramic capacitor pressure resistance efficiently and reliably.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a multilayer ceramic capacitor according to an embodiment (Embodiment 1) of the present invention.
FIGS. 2A and 2B are diagrams showing a state in which a composite green sheet is being manufactured in a manufacturing process of a multilayer ceramic capacitor according to an embodiment (Embodiment 1) of the present invention; FIG. Is a plan view, and (b) is a front sectional view.
FIG. 3 is a view showing a composite green sheet formed in a manufacturing process of the multilayer ceramic capacitor according to one embodiment (Embodiment 1) of the present invention.
FIG. 4 is a diagram showing a state in which an internal electrode pattern is formed on a composite green sheet formed in a manufacturing process of the multilayer ceramic capacitor according to one embodiment (Embodiment 1) of the present invention.
FIG. 5 is a cross-sectional view showing a conventional multilayer ceramic capacitor (comparative example).
FIG. 6 is a sectional view showing a multilayer ceramic capacitor according to another embodiment (Embodiment 2) of the present invention.
FIG. 7 is a sectional view showing a multilayer ceramic capacitor according to still another embodiment (Embodiment 3) of the present invention.
FIG. 8 is a sectional view showing a conventional multilayer ceramic capacitor.
FIG. 9 is an exploded perspective view showing another conventional multilayer ceramic capacitor.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Ceramic element 1a, 1b Both end surfaces 2a, 2b of ceramic element Internal electrode 3 Ceramic layer 4a, 4b External electrode 11 Slurry dam 12 Partition plate 13 Composite green sheet 13a, 13c Composite green sheet 13b for outer layer Composite green sheet for inner layer Reference Signs List 15 High withstand voltage region 16 Low withstand voltage region 17 Internal electrode pattern 17a Front end portion 22a of internal electrode pattern First lead internal electrode 22b Second lead internal electrode 23 Lead electrode layers 24, 24a Floating internal electrode 25 Floating electrode layers A, B Slurry P Tip of the internal electrode (end opposite to the end on the drawer side)
Sections of both ends R 1 , R 2 , R 3 of the P 1 , P 2 floating internal electrode slurry dam

Claims (4)

セラミック素子の内部に、複数の内部電極が、誘電体であるセラミック層を介して積層された構造を有する積層セラミックコンデンサであって、
セラミック素子が、耐圧性の異なる誘電体セラミックを用いて形成され、他の領域よりも耐圧性の高い高耐圧領域を備えているとともに、
前記セラミック素子内に配設された内部電極の先端部が前記高耐圧領域中に位置していること
を特徴とする積層セラミックコンデンサ。
A multilayer ceramic capacitor having a structure in which a plurality of internal electrodes are stacked via a ceramic layer which is a dielectric inside a ceramic element,
The ceramic element is formed using dielectric ceramics with different withstand voltage, and has a high withstand voltage region with higher withstand voltage than other regions,
A multilayer ceramic capacitor, wherein a tip end of an internal electrode provided in the ceramic element is located in the high withstand voltage region.
(a)セラミック素子中の一つの平面に配設された、一方の外部電極と接続する第1の引き出し内部電極と、他方の外部電極と接続する第2の引き出し内部電極からなる引き出し電極層と、(b)セラミック素子中の、前記引き出し電極層が配設された平面とは異なる一つの平面に配設された、外部電極に接続されない浮遊内部電極からなる浮き電極層とが、誘電体であるセラミック層を介して交互に配設され、かつ、引き出し電極層と、浮き電極層から形成される各コンデンサが、セラミック素子の両端側に配設された一対の外部電極間で直列接続となるように構成された積層セラミックコンデンサであって、
前記セラミック素子が、耐圧性の異なる誘電体から形成され、他の領域よりも耐圧性の高い高耐圧領域を備えており、
前記第1及び第2の引き出し内部電極の少なくとも先端部、及び、前記浮遊内部電極の両端部が、前記高耐圧領域中に位置していること
を特徴とする積層セラミックコンデンサ。
(A) a first extraction internal electrode connected to one external electrode and a second extraction internal electrode connected to the other external electrode, which are disposed on one plane in the ceramic element; (B) a floating electrode layer formed of a floating internal electrode that is not connected to an external electrode and is disposed on one plane different from the plane on which the extraction electrode layer is disposed in the ceramic element; Each capacitor, which is alternately disposed via a certain ceramic layer, and is formed from the extraction electrode layer and the floating electrode layer, is connected in series between a pair of external electrodes disposed on both ends of the ceramic element. A multilayer ceramic capacitor configured as follows,
The ceramic element is formed of a dielectric material having a different withstand voltage, and includes a high withstand voltage region having a higher withstand voltage than other regions.
A multilayer ceramic capacitor, wherein at least a tip portion of each of the first and second lead internal electrodes and both end portions of the floating internal electrode are located in the high withstand voltage region.
前記第1及び第2の引き出し内部電極間の同一平面に浮遊内部電極が配設され、かつ、該浮遊内部電極の両端部が前記高耐圧領域中に位置していることを特徴とする請求項2記載の積層セラミックコンデンサ。The floating internal electrode is disposed on the same plane between the first and second lead internal electrodes, and both ends of the floating internal electrode are located in the high breakdown voltage region. 2. The multilayer ceramic capacitor according to 2. セラミック素子の内部に、複数の内部電極が、誘電体であるセラミック層を介して積層された構造を有する積層セラミックコンデンサの製造方法であって、
耐圧性の異なる誘電体セラミックを用いて形成され、平面的に見た場合に、他の領域よりも耐圧性の高い高耐圧領域を備えたセラミックグリーンシート上に、先端部が前記高耐圧領域上に位置するような態様で内部電極パターンを形成する工程と、
前記内部電極パターンが形成されたセラミックグリーンシートを、各内部電極パターンが所定の位置関係となるように複数枚数積層、圧着して積層体を形成する工程と、
前記積層体を焼成することにより、複数の内部電極が誘電体であるセラミック層を介して対向するように内部に配設された構造を有するセラミック素子を形成する工程と、
前記セラミック素子に導電ペーストを塗布し、熱処理することにより、導電ペーストを焼き付けて外部電極を形成する工程と
を具備することを特徴とする積層セラミックコンデンサの製造方法。
A method for manufacturing a multilayer ceramic capacitor having a structure in which a plurality of internal electrodes are stacked via a ceramic layer which is a dielectric inside a ceramic element,
The tip is formed on a ceramic green sheet provided with a high withstand voltage region having a higher withstand voltage than other regions when formed using dielectric ceramics having different withstand voltage and viewed in a plan view. Forming an internal electrode pattern in such a manner as to be located in,
A step of laminating a plurality of ceramic green sheets on which the internal electrode patterns are formed so that each internal electrode pattern has a predetermined positional relationship, and pressing and forming a laminate.
Baking the laminate to form a ceramic element having a structure in which a plurality of internal electrodes are disposed so as to face each other via a ceramic layer that is a dielectric,
Applying a conductive paste to the ceramic element and subjecting the paste to a heat treatment, thereby baking the conductive paste to form external electrodes.
JP2002271356A 2002-09-18 2002-09-18 Laminated ceramic capacitor and method of manufacturing the same Withdrawn JP2004111608A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002271356A JP2004111608A (en) 2002-09-18 2002-09-18 Laminated ceramic capacitor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002271356A JP2004111608A (en) 2002-09-18 2002-09-18 Laminated ceramic capacitor and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2004111608A true JP2004111608A (en) 2004-04-08

Family

ID=32268691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002271356A Withdrawn JP2004111608A (en) 2002-09-18 2002-09-18 Laminated ceramic capacitor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2004111608A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205445A (en) * 2007-01-30 2008-09-04 Delphi Technologies Inc Manufacturing method of piezoelectric actuator
EP1987524A1 (en) * 2006-02-22 2008-11-05 Vishay Sprague, Inc. Improved high voltage capacitors
JP2010192787A (en) * 2009-02-20 2010-09-02 Murata Mfg Co Ltd Film capacitor
JP2011009369A (en) * 2009-06-24 2011-01-13 Tdk Corp Laminated ceramic electronic component
CN108630651A (en) * 2017-03-20 2018-10-09 格芯公司 On-chip capacitance device with chinampa

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1987524A1 (en) * 2006-02-22 2008-11-05 Vishay Sprague, Inc. Improved high voltage capacitors
EP1987524A4 (en) * 2006-02-22 2013-10-30 Vishay Sprague Inc Improved high voltage capacitors
JP2008205445A (en) * 2007-01-30 2008-09-04 Delphi Technologies Inc Manufacturing method of piezoelectric actuator
JP2010192787A (en) * 2009-02-20 2010-09-02 Murata Mfg Co Ltd Film capacitor
JP2011009369A (en) * 2009-06-24 2011-01-13 Tdk Corp Laminated ceramic electronic component
CN108630651A (en) * 2017-03-20 2018-10-09 格芯公司 On-chip capacitance device with chinampa
CN108630651B (en) * 2017-03-20 2021-12-17 格芯(美国)集成电路科技有限公司 On-chip capacitor with floating island

Similar Documents

Publication Publication Date Title
US8773839B2 (en) Multilayer ceramic electronic component
JP5420619B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
KR101105600B1 (en) Multilayer electronic component
JP5980549B2 (en) Multilayer ceramic electronic components
TWI485726B (en) Multilayer ceramic capacitor, mounting board therefor, and manufacturing method thereof
JP2015029123A (en) Multilayer ceramic capacitor and method of manufacturing the same
KR20170098560A (en) Multi-layer ceramic electronic part and method for manufacturing the same
KR102029529B1 (en) Multi-layered ceramic capacitor
KR20180009997A (en) Capacitor and board having the same mounted thereon
WO2007060818A1 (en) Multilayer capacitor
KR20190035178A (en) Multilayer ceramic capacitor and method for fabricating the same
JP2017175039A (en) Laminated ceramic capacitor
KR20180110450A (en) Multi-layered capacitor and method for manufacturing the same
KR101496813B1 (en) Multi-layered ceramic capacitor, mounting circuit board thereof and manufacturing method the same
KR101452070B1 (en) Multi-layered ceramic capacitor and method of manufacturing the same
JP2000012377A (en) Laminated ceramic electronic component and manufacture of the same
JPH1012475A (en) Layer-built ceramic electronic component
JP2004111608A (en) Laminated ceramic capacitor and method of manufacturing the same
JP2000277382A (en) Multi-laminated ceramic capacitor and manufacturing method of the same
JP2005108890A (en) Laminated ceramic capacitor
JPH0935986A (en) Ceramic laminated electronic component and its manufacture
JP4039091B2 (en) Multilayer capacitor
JP2017103262A (en) Multilayer ceramic capacitor
KR20150105690A (en) Multilayered ceramic electronic component
JP2003338427A (en) Manufacturing method of layered ceramic capacitor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110