JP2003338427A - Manufacturing method of layered ceramic capacitor - Google Patents

Manufacturing method of layered ceramic capacitor

Info

Publication number
JP2003338427A
JP2003338427A JP2002147764A JP2002147764A JP2003338427A JP 2003338427 A JP2003338427 A JP 2003338427A JP 2002147764 A JP2002147764 A JP 2002147764A JP 2002147764 A JP2002147764 A JP 2002147764A JP 2003338427 A JP2003338427 A JP 2003338427A
Authority
JP
Japan
Prior art keywords
ceramic
dielectric constant
sintered body
ceramic sintered
low dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002147764A
Other languages
Japanese (ja)
Inventor
Mitsuru Nagashima
満 永島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002147764A priority Critical patent/JP2003338427A/en
Publication of JP2003338427A publication Critical patent/JP2003338427A/en
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To configure a small-sized layered ceramic capacitor having a high breakdown voltage which is robust for the stress caused by warping. <P>SOLUTION: A ceramic sintered element 2 comprises a laminated element obtained by laminating alternately a plurality of inner electrodes 4a, 4b and ceramic layers 3, and small dielectric constant material 6. The inner electrodes 4a, 4b are so formed that the inner electrodes 4a are derived to a first end surface 21 of the ceramic sintered element 2 and the inner electrodes 4b are derived to its second end surface 22. Each small dielectric constant material 6 is formed in a predetermined shape on top and rear surfaces 23, 24 of the ceramic sintered element 2 and on two surfaces parallel with the section shown in Fig. 1. External electrodes 5a, 5b are formed on the first end surface 21 and the second end surface 22 of the ceramic sintered element 2 and above the four foregoing surfaces in contact with the surface 21 or the surface 22 respectively. Hereupon, each of the external electrodes 5a, 5b is so formed as to extend its end portions to the surfaces of each small dielectric constant material 6. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、積層セラミック
コンデンサの製造方法、特に高耐圧を要する中高電圧用
の積層セラミックコンデンサの製造方法に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a monolithic ceramic capacitor, and more particularly to a method for manufacturing a monolithic ceramic capacitor for medium and high voltages which requires high breakdown voltage.

【0002】[0002]

【従来の技術】近年、電子機器等の小型化の要請にとも
ない、電子部品の面実装化が進んでいる。このため、電
子機器に使用される電子部品においても小型化が要求さ
れている。特に、積層セラミックコンデンサは、小型で
ありながら、更に高容量化が要求されている。
2. Description of the Related Art In recent years, with the demand for miniaturization of electronic devices and the like, surface mounting of electronic components has been advanced. Therefore, miniaturization is also required for electronic components used in electronic devices. In particular, a monolithic ceramic capacitor is required to have a higher capacity even though it is small.

【0003】また、スイッチング電源回路等において
は、高耐圧の中高電圧用のコンデンサが用いられている
が、このような中高電圧用のコンデンサにおいても、高
耐圧なだけではなく、前述のように、小型化が要求され
ている。
Further, in switching power supply circuits and the like, capacitors for medium- and high-voltages with high withstand voltage are used. However, such capacitors for medium- and high-voltage not only have high withstand voltage, but as described above, Miniaturization is required.

【0004】従来の積層セラミックコンデンサの構造に
ついて、図3を参照して説明する。図3は積層セラミッ
クコンデンサの側面断面図であり、1は積層セラミック
コンデンサ、2はセラミック焼結体、3は高誘電率のセ
ラミック層、4a,4bは内部電極、5a,5bは内部
電極4a,4bのそれぞれに導通する外部電極、21は
セラミック焼結体2の第1端面、22はセラミック焼結
体2の第2端面、23はセラミック焼結体2の上面、2
4はセラミック焼結体2の下面である。
The structure of a conventional monolithic ceramic capacitor will be described with reference to FIG. FIG. 3 is a side sectional view of a monolithic ceramic capacitor, wherein 1 is a monolithic ceramic capacitor, 2 is a ceramic sintered body, 3 is a ceramic layer having a high dielectric constant, 4a and 4b are internal electrodes, 5a and 5b are internal electrodes 4a, and 4b is an external electrode that is electrically connected to each of 4b, 21 is a first end surface of the ceramic sintered body 2, 22 is a second end surface of the ceramic sintered body 2, 23 is an upper surface of the ceramic sintered body 2,
Reference numeral 4 denotes the lower surface of the ceramic sintered body 2.

【0005】図3に示すように、セラミック焼結体2
は、複数の内部電極4a,4bと高誘電率のセラミック
層3とを交互に積層し、焼成して形成されており、内部
電極4a,4bはそれぞれ第1端面21および第2端面
22まで引き出されて形成されている。また、セラミッ
ク焼結体2の第1端面21および第2端面22からこれ
ら端面に接する上面23、下面24および他の側面の四
面にかけて、それぞれ外部電極5a,5bが設けられて
いる。
As shown in FIG. 3, the ceramic sintered body 2
Are formed by alternately stacking a plurality of internal electrodes 4a and 4b and high-dielectric-constant ceramic layers 3 and firing, and the internal electrodes 4a and 4b are extended to the first end face 21 and the second end face 22, respectively. Is formed. Further, external electrodes 5a and 5b are respectively provided from the first end surface 21 and the second end surface 22 of the ceramic sintered body 2 to the upper surface 23, the lower surface 24 and the other four side surfaces which are in contact with these end surfaces.

【0006】このような積層セラミックコンデンサ1で
は、例えば、図3におけるA点に示すように、外部電極
5bの端部と内部電極4aの端部とが近接した構造とな
ってている。このため、この積層セラミックコンデンサ
1に、所定の電圧値より高い電圧が印加されると、外部
電極5bの端部と内部電極4aの端部との間に強い電界
が発生する。また、セラミック層が高誘電率であるた
め、さらに電界が強くなると、セラミック焼結体2の外
部にまで電界が分布する。内部電極間以外で発生する電
界、特にセラミック焼結体2の外部の電界は、主に放電
を引き起こすきっかけとなり、この電界により放電が発
生すると素子が絶縁破壊してしまう。同様に、B点にお
いても放電が発生する可能性がある。特に、近年の小型
化により、セラミック焼結体を構成するセラミック層は
薄くなっているため、比較的低電圧で放電が発生する可
能性がある構造となっている。
In such a monolithic ceramic capacitor 1, for example, as shown at point A in FIG. 3, the end of the external electrode 5b and the end of the internal electrode 4a are close to each other. Therefore, when a voltage higher than a predetermined voltage value is applied to the monolithic ceramic capacitor 1, a strong electric field is generated between the end of the external electrode 5b and the end of the internal electrode 4a. Further, since the ceramic layer has a high dielectric constant, when the electric field becomes stronger, the electric field is distributed to the outside of the ceramic sintered body 2. An electric field generated between areas other than the internal electrodes, particularly an electric field outside the ceramic sintered body 2, mainly triggers electric discharge, and when electric discharge is generated by this electric field, the element is dielectrically broken down. Similarly, discharge may occur at point B as well. In particular, due to the recent miniaturization, the ceramic layer forming the ceramic sintered body has become thin, and therefore the structure has a structure in which discharge may occur at a relatively low voltage.

【0007】このような問題を解決する構造として、最
上層および最下層の内部電極から、セラミック焼結体の
積層方向に垂直な上面および下面までの間のセラミック
層を厚くするものがある。しかし、このような構造にす
ると、セラミック焼結体の高さが高くなってしまい、素
子の小型化に反してしまう。
As a structure for solving such a problem, there is a structure in which the ceramic layers between the inner electrodes of the uppermost layer and the lowermost layer and the upper surface and the lower surface perpendicular to the stacking direction of the ceramic sintered bodies are thickened. However, with such a structure, the height of the ceramic sintered body becomes high, which is against the miniaturization of the element.

【0008】これらの問題を解決する発明が、特開平1
1−233363号公報に開示されている。
An invention that solves these problems is disclosed in Japanese Patent Laid-Open No.
It is disclosed in Japanese Patent Publication No. 1-233363.

【0009】この公報に開示された積層セラミックコン
デンサは、複数の高誘電率のセラミック層と内部電極と
を交互に積層して、その積層体の上面および下面に低誘
電率のセラミック層を積層し、同時に焼成してセラミッ
ク焼結体を形成し、このセラミック焼結体の表面に外部
電極を形成した構造となっている。このような構造とす
ることにより、比較的外形を大きくすることなく、外部
電極の終端部と内部電極との間に発生する電界を抑制
し、高耐圧化している。
In the monolithic ceramic capacitor disclosed in this publication, a plurality of high dielectric constant ceramic layers and internal electrodes are alternately laminated, and low dielectric constant ceramic layers are laminated on the upper surface and the lower surface of the laminated body. At the same time, it is fired to form a ceramic sintered body, and external electrodes are formed on the surface of the ceramic sintered body. With such a structure, the electric field generated between the terminal portion of the external electrode and the internal electrode is suppressed and the breakdown voltage is increased without making the outer shape relatively large.

【0010】[0010]

【発明が解決しようとする課題】ところが、前述のよう
な積層セラミックコンデンサにおいては、以下に示す解
決すべき課題が存在した。高誘電率のセラミック層と低
誘電率のセラミック層とでは、それぞれを構成するセラ
ミック材料が異なるため、同じような収縮特性を有して
いても、完全には一致しない。このため、それぞれを積
層、焼成しても、収縮特性の違いにより層間剥離が発生
することがあり、製品歩留まりが低くなってしまう。
However, the above-mentioned laminated ceramic capacitor has the following problems to be solved. The high-dielectric-constant ceramic layer and the low-dielectric-constant ceramic layer do not completely match even if they have similar shrinkage characteristics because the ceramic materials forming them differ. Therefore, even if they are laminated and fired, delamination may occur due to the difference in shrinkage characteristics, resulting in a low product yield.

【0011】また、このような構造の積層セラミックコ
ンデンサを基板に実装した後、基板のたわみ等により、
セラミック焼結体の積層方向に垂直な応力がかかる場合
がある。この場合、比較的に結合の弱い、低誘電率層と
高誘電率層との界面全体に応力がかかるため、層間剥離
が生じやすくなってしまう。
Further, after mounting the monolithic ceramic capacitor having such a structure on the board, the board may be bent, etc.
A stress perpendicular to the lamination direction of the ceramic sintered body may be applied. In this case, stress is applied to the entire interface between the low-dielectric constant layer and the high-dielectric constant layer, which are relatively weakly coupled, and thus delamination is likely to occur.

【0012】この発明の目的は、高耐圧で外力に強く小
型の積層セラミックコンデンサとその製造方法を提供す
ることにある。
An object of the present invention is to provide a small-sized monolithic ceramic capacitor which has a high breakdown voltage, is strong against external force, and a manufacturing method thereof.

【0013】[0013]

【課題を解決するための手段】この発明は、複数の内部
電極とセラミック層とを積層して積層体を形成する工程
と、セラミック層よりも比誘電率の低い低誘電率のセラ
ミックスラリーを、積層体の第1、第2の端面及び第
1、第2の端面間の積層方向に垂直な面の両端部に付着
させた後、乾燥させて低誘電率体を形成する工程と、積
層体の第1、第2の端面に形成された低誘電率体を除去
して内部電極を露出させる工程と、積層体を低誘電率体
とともに焼成してセラミック焼結体を得る工程と、セラ
ミック焼結体の第1、第2の端面及び低誘電率体上に外
部電極を形成する工程とを含むことを特徴としている。
According to the present invention, there is provided a step of laminating a plurality of internal electrodes and a ceramic layer to form a laminated body, and a ceramic slurry having a low dielectric constant lower than that of the ceramic layer. A step of adhering to the first and second end surfaces of the laminated body and both ends of a surface perpendicular to the laminating direction between the first and second end surfaces and then drying to form a low dielectric constant material; Removing the low dielectric constant material formed on the first and second end faces of the internal electrode to expose the internal electrodes; firing the laminate together with the low dielectric constant material to obtain a ceramic sintered body; And forming an external electrode on the first and second end faces of the united body and the low dielectric constant body.

【0014】また、この発明は、複数の内部電極とセラ
ミック層とを積層して積層体を形成する工程と、セラミ
ック層よりも比誘電率の低い低誘電率のセラミックスラ
リーを、第1、第2の端面及び第1、第2の端面間の積
層方向に垂直な面の両端部に付着させた後、乾燥させて
低誘電率体を形成する工程と、積層体を低誘電率体とと
もに焼成してセラミック焼結体を得る工程と、セラミッ
ク焼結体の第1、第2の端面に形成された低誘電率体を
除去して内部電極を露出させる工程と、セラミック焼結
体の第1、第2の端面及び低誘電率体上に外部電極を形
成する工程とを含むことを特徴としている。
Further, according to the present invention, a step of laminating a plurality of internal electrodes and a ceramic layer to form a laminated body, and a low-dielectric-constant ceramic slurry having a relative dielectric constant lower than that of the ceramic layer are provided. The step of adhering to both ends of the second end surface and the surface perpendicular to the stacking direction between the first and second end surfaces and then drying to form a low dielectric constant material; and firing the stack together with the low dielectric constant material. To obtain the ceramic sintered body, the step of removing the low dielectric constant material formed on the first and second end faces of the ceramic sintered body to expose the internal electrodes, and the first step of the ceramic sintered body. And a step of forming an external electrode on the second end face and the low dielectric constant material.

【0015】[0015]

【発明の実施の形態】本発明の実施形態に係る積層セラ
ミックコンデンサの構成およびその製造方法について、
図1および図2を参照して説明する。図1は積層セラミ
ックコンデンサの側面断面図である。図1において、1
は積層セラミックコンデンサ、2はセラミック焼結体、
3は高誘電率のセラミック層、4a,4bは内部電極、
5a,5bはそれぞれ内部電極4a,4bにそれぞれ導
通する外部電極、6はセラミック層3よりも比誘電率の
低い低誘電率体、21はセラミック焼結体2の第1端
面、22はセラミック焼結体2の第2端面、23はセラ
ミック焼結体2の上面、24はセラミック焼結体2の下
面である。
BEST MODE FOR CARRYING OUT THE INVENTION Regarding the structure and manufacturing method of a laminated ceramic capacitor according to an embodiment of the present invention,
This will be described with reference to FIGS. 1 and 2. FIG. 1 is a side sectional view of a monolithic ceramic capacitor. In FIG. 1, 1
Is a monolithic ceramic capacitor, 2 is a ceramic sintered body,
3 is a high dielectric constant ceramic layer, 4a and 4b are internal electrodes,
Reference numerals 5a and 5b are external electrodes that are electrically connected to the internal electrodes 4a and 4b, 6 is a low dielectric constant material having a relative dielectric constant lower than that of the ceramic layer 3, 21 is a first end surface of the ceramic sintered body 2, and 22 is a ceramic sintered The second end surface of the united body 2, 23 is the upper surface of the ceramic sintered body 2, and 24 is the lower surface of the ceramic sintered body 2.

【0016】図1に示すように、セラミック焼結体2
は、複数の内部電極4a,4bとセラミック層3とを交
互に積層してなる積層体と、低誘電率体6とから形成さ
れている。内部電極4aはセラミック焼結体2の第1端
面21まで引き出して形成されており、内部電極4bは
セラミック焼結体2の第2端面22まで引き出して形成
されている。
As shown in FIG. 1, the ceramic sintered body 2
Is formed of a laminated body formed by alternately laminating a plurality of internal electrodes 4a and 4b and a ceramic layer 3, and a low dielectric constant body 6. The internal electrode 4a is formed so as to extend to the first end surface 21 of the ceramic sintered body 2, and the internal electrode 4b is formed so as to extend to the second end surface 22 of the ceramic sintered body 2.

【0017】低誘電体6は、セラミック焼結体2の積層
方向に垂直な上面23、下面24、および側面に所定の
厚みで形成されており、第1端面21、第2端面22か
ら積層体の中心方向に所定の長さだけ形成されている。
The low dielectric material 6 is formed on the upper surface 23, the lower surface 24, and the side surfaces perpendicular to the stacking direction of the ceramic sintered body 2 with a predetermined thickness, and from the first end surface 21 and the second end surface 22 to the stack body. Is formed by a predetermined length in the center direction.

【0018】外部電極5aは、セラミック焼結体2の第
1端面21からこの面に接する四面にかけて形成されて
おり、内部電極4aに導通している。同様に、外部電極
5bは、セラミック焼結体2の第2端面22からこの面
に接する四面にかけて形成されており、内部電極4bに
導通している。また、外部電極5a,5bは、それぞれ
の端部が低誘電率体6の表面にくるように形成されてい
る。
The external electrode 5a is formed from the first end surface 21 of the ceramic sintered body 2 to the four surfaces in contact with this surface, and is electrically connected to the internal electrode 4a. Similarly, the external electrode 5b is formed from the second end surface 22 of the ceramic sintered body 2 to the four surfaces in contact with this surface, and is electrically connected to the internal electrode 4b. Further, the external electrodes 5a and 5b are formed so that their ends are on the surface of the low dielectric constant material 6.

【0019】このような構造により、外部電極5bの端
部と最上層の内部電極4aの端部との間に、高誘電率の
セラミック層3と低誘電率体6とがあるため、両端部間
の距離が長くなる。また、低誘電率体6の上面方向の長
さが外部電極5bの上面方向の長さよりも長いため、両
端部間に発生する電界が積層セラミックコンデンサ外部
に漏れる量を抑制することができる。これらより、両電
極間で放電が発生する電圧(耐電圧)を高くすることが
できる。
With such a structure, since the high dielectric constant ceramic layer 3 and the low dielectric constant body 6 are provided between the end of the external electrode 5b and the end of the uppermost internal electrode 4a, both end portions are formed. The distance between them becomes longer. Further, since the length of the low dielectric constant material 6 in the upper surface direction is longer than the length of the outer electrode 5b in the upper surface direction, it is possible to suppress the amount of the electric field generated between both ends leaking to the outside of the laminated ceramic capacitor. As a result, the voltage (withstand voltage) at which discharge occurs between both electrodes can be increased.

【0020】また、低誘電率体を用いることにより、積
層体に用いたセラミック層を用いるよりも、薄い厚みで
高耐圧化することができる。
Further, by using a low dielectric constant material, it is possible to achieve a higher breakdown voltage with a thinner thickness than when using a ceramic layer used for a laminated body.

【0021】さらに、実装された状態で、基板の歪み等
による応力を受けても、積層体の前記四面の端部付近に
のみ低誘電率体を形成するため、セラミック層と低誘電
率体との界面にかかる応力は少なくなる。これにより、
層間における界面剥離の発生を抑制することができ、高
強度の積層セラミックコンデンサを形成することができ
る。
Further, even if the substrate is subjected to stress due to strain or the like in the mounted state, the low dielectric constant body is formed only in the vicinity of the end portions of the four faces of the laminated body, so that the ceramic layer and the low dielectric constant body are formed. The stress applied to the interface is reduced. This allows
Generation of interfacial peeling between layers can be suppressed, and a high-strength multilayer ceramic capacitor can be formed.

【0022】次に、積層セラミックコンデンサの製造方
法について、図2を参照して説明する。図2は製造工程
に沿った、積層セラミックコンデンサの構造を示す側面
断面図である。図2において、1は積層セラミックコン
デンサ、2はセラミック焼結体、3はセラミック層、4
a,4bは内部電極、5a,5bはそれぞれ内部電極4
a,4bに導通する外部電極、6はセラミック層3より
も比誘電率の低い低誘電率体、21は積層体20および
セラミック焼結体2の第1端面、22は積層体20およ
びセラミック焼結体2の第2端面、23は積層体20お
よびセラミック焼結体2の上面、24は積層体20およ
びセラミック焼結体2の下面である。
Next, a method of manufacturing the monolithic ceramic capacitor will be described with reference to FIG. FIG. 2 is a side sectional view showing the structure of the monolithic ceramic capacitor along the manufacturing process. In FIG. 2, 1 is a monolithic ceramic capacitor, 2 is a ceramic sintered body, 3 is a ceramic layer, 4
a and 4b are internal electrodes, 5a and 5b are internal electrodes 4, respectively.
External electrodes conducting to a and 4b, 6 a low dielectric constant material having a lower relative dielectric constant than the ceramic layer 3, 21 a first end face of the laminated body 20 and the ceramic sintered body 2, 22 a laminated body 20 and a ceramic sintered body. The second end surface of the united body 2, 23 is the upper surface of the laminated body 20 and the ceramic sintered body 2, and 24 is the lower surface of the laminated body 20 and the ceramic sintered body 2.

【0023】また、20は内部電極用パターンと高誘電
率のセラミックグリーンシートとからなる積層体、30
はセラミックスラリーから形成されたセラミックグリー
ンシート、40a,40bは導電ペーストから形成され
た内部電極用パターン、60は低誘電率のセラミックス
ラリーから形成した、焼結前の低誘電率体である。
Reference numeral 20 is a laminated body composed of internal electrode patterns and high dielectric constant ceramic green sheets, and 30.
Is a ceramic green sheet formed from a ceramic slurry, 40a and 40b are internal electrode patterns formed from a conductive paste, and 60 is a low dielectric constant material before sintering, which is formed from a ceramic slurry having a low dielectric constant.

【0024】まず、積層の前段階として、BaTiO3
粉末を主成分とし、希土類酸化物、アルカリ土類酸化物
粉末を混ぜ、酢酸ビニルを主体とするバインダ、分散
剤、可塑剤および溶媒としての水を加えてセラミックス
ラリーを作成する。このセラミックスラリーを所定の厚
さに塗工し乾燥して、セラミックグリーンシート30を
成形し、所定のセラミックグリーンシート30の表面
に、Niを主体とする導電ペーストを印刷し、内部電極
用パターン40a,40bを形成する。
First, as a pre-stage of lamination, BaTiO 3
Rare earth oxide and alkaline earth oxide powders are mixed with the powder as a main component, and a binder containing vinyl acetate as a main component, a dispersant, a plasticizer, and water as a solvent are added to prepare a ceramic slurry. This ceramic slurry is applied to a predetermined thickness and dried to form a ceramic green sheet 30, and a conductive paste mainly containing Ni is printed on the surface of the predetermined ceramic green sheet 30 to form the internal electrode pattern 40a. , 40b are formed.

【0025】次に、図2の(a),(b)に示すよう
に、最初に、内部電極を形成していないセラミックグリ
ーンシート30を置き、その表面に内部電極4a,4b
をそれぞれ形成したセラミックグリーンシート30を交
互に積層する。更に、上面に内部電極を形成していない
セラミックグリーンシート30を積層し、加圧して積層
体20を形成する。
Next, as shown in FIGS. 2 (a) and 2 (b), first, a ceramic green sheet 30 having no internal electrode is placed, and the internal electrode 4a, 4b is placed on the surface thereof.
The ceramic green sheets 30 respectively formed with are laminated alternately. Further, the ceramic green sheets 30 on which the internal electrodes are not formed are laminated on the upper surface and pressed to form the laminated body 20.

【0026】なお、図2では、内部電極が形成されてい
ないセラミックグリーンシート30は一層であるが、多
数層積層してもよい。同様に、内部電極4a,4bを形
成したセラミックグリーンシート30も各三層ではな
く、所望の静電容量が得られるように、所定枚数積層し
ている。
In FIG. 2, the ceramic green sheet 30 in which the internal electrodes are not formed is one layer, but a plurality of layers may be laminated. Similarly, the ceramic green sheets 30 on which the internal electrodes 4a and 4b are formed are not three layers, but are laminated in a predetermined number so that a desired capacitance can be obtained.

【0027】次に、CaZrO3 を主成分とし、酢酸ビ
ニルを主体とする有機バインダ、分散剤、可塑剤および
溶媒としての水を加えて、低誘電率のセラミックスラリ
ーを作成する。このセラミックスラリーに、積層体20
の第1の端面21および第2の端面22をそれぞれ下に
して所定の深さまで浸漬させ、乾燥することにより、図
2の(c)に示すような、所定の位置に低誘電率体60
が塗工された積層体20を形成する。
Next, an organic binder containing CaZrO 3 as a main component and vinyl acetate as a main component, a dispersant, a plasticizer, and water as a solvent are added to prepare a ceramic slurry having a low dielectric constant. The laminated body 20 is added to the ceramic slurry.
The first end face 21 and the second end face 22 of each of the above are soaked to a predetermined depth with each faced down, and dried to place the low dielectric constant material 60 at a predetermined position as shown in FIG.
A laminated body 20 coated with is formed.

【0028】次に、積層体20の第1,第2の端面2
1,22上に形成された低誘電率体60を研磨やサンド
ブラスト等の手法で削り取り、内部電極用パターン40
a,40bを露出し、焼成することにより、図2の
(d)に示すようなセラミック焼結体2を形成する。こ
こで、焼成条件は、酸素−窒素混合雰囲気において約4
00℃で脱脂した後、水素−窒素混合雰囲気中において
約1300℃で焼成したものである。
Next, the first and second end faces 2 of the laminated body 20.
The low dielectric constant body 60 formed on the surfaces 1 and 22 is scraped off by a method such as polishing or sandblasting to form the internal electrode pattern 40.
By exposing and burning a and 40b, a ceramic sintered body 2 as shown in FIG. 2D is formed. Here, the firing condition is about 4 in an oxygen-nitrogen mixed atmosphere.
After degreasing at 00 ° C., baking was performed at about 1300 ° C. in a hydrogen-nitrogen mixed atmosphere.

【0029】このセラミック焼結体2の第1、第2の端
面21,22を、AgまたはCuを主成分とする金属電
極ペーストに浸漬させて塗布する。これを焼結させ、さ
らにその外面にNiメッキとSnメッキまたはNiメッ
キと半田メッキを施すことにより、図2の(e)に示す
ように外部電極5a,5bを形成する。
The first and second end faces 21 and 22 of the ceramic sintered body 2 are dipped in a metal electrode paste containing Ag or Cu as a main component and applied. This is sintered, and Ni plating and Sn plating or Ni plating and solder plating are further applied to the outer surface thereof to form external electrodes 5a and 5b as shown in FIG. 2 (e).

【0030】前記製造方法を用いて、積層セラミックコ
ンデンサを作成し、耐電圧およびひずみ強度の測定を行
った。本測定に用いた積層セラミックコンデンサは、セ
ラミック焼結体の外形寸法が3.2mm×1.6mm×
1.0mmであり、セラミック層の厚みは0.1mm、
低誘電率体の厚みは0.15mmで形成されている。
Using the above manufacturing method, a laminated ceramic capacitor was prepared and the withstand voltage and strain strength were measured. The monolithic ceramic capacitor used for this measurement has a ceramic sintered body with external dimensions of 3.2 mm × 1.6 mm ×
1.0 mm, the thickness of the ceramic layer is 0.1 mm,
The low dielectric constant material is formed to have a thickness of 0.15 mm.

【0031】比較のため、図3に示す構造の従来の積層
セラミックコンデンサも、同様の寸法で形成した。
For comparison, a conventional monolithic ceramic capacitor having the structure shown in FIG. 3 was also formed with the same dimensions.

【0032】ここで、耐電圧測定試験は、外部電極間に
印加する直流電圧を高くしていき、放電開始電圧を測定
するものであり、ひずみ強度測定試験は、積層セラミッ
クコンデンサを基板に実装し、この基板を主面に垂直な
方向にたわませて、積層セラミックコンデンサにクラッ
クが発生するたわみ量を測定した。その結果を表1に示
す。
Here, in the withstand voltage measurement test, the DC voltage applied between the external electrodes is increased to measure the discharge start voltage, and in the strain strength measurement test, the laminated ceramic capacitor is mounted on the substrate. The substrate was bent in a direction perpendicular to the main surface, and the amount of bending that caused cracks in the laminated ceramic capacitor was measured. The results are shown in Table 1.

【0033】[0033]

【表1】 [Table 1]

【0034】表1に示すように、本発明品は、従来品と
比較して、耐電圧、ひずみ強度ともに優れた結果を得
た。
As shown in Table 1, the product of the present invention has excellent withstand voltage and strain strength as compared with the conventional product.

【0035】なお、前記実施形態においては、端面に形
成された低誘電率体を焼成前に除去していたが、これに
限るものではなく、例えば、焼成後に除去してもよい。
この場合、焼成前の除去の場合と同様に研磨やサンドブ
ラスト等の研磨方法で除去し、内部電極を露出させれば
よい。この低誘電率体を除去する工程は、内部電極を露
出させて外部電極と接続できるようにするためのものな
ので、端面全体の低誘電率体を除去する必要はなく、例
えば、端面に低誘電率体が幾分残っていても問題はない
ものである。
In the above embodiment, the low dielectric constant material formed on the end face is removed before firing, but the invention is not limited to this, and it may be removed after firing, for example.
In this case, the internal electrodes may be exposed by removing by a polishing method such as polishing or sandblasting as in the case of removal before firing. Since the step of removing the low dielectric constant is for exposing the internal electrode and enabling connection with the external electrode, it is not necessary to remove the low dielectric constant of the entire end face. There is no problem even if there is some remaining rate.

【0036】また、前記実施形態における、低誘電率体
を除去するための研磨とは別に、チッピングや割れ防止
に角部面取りのための研磨を施してもよい。この角部面
取りのための研磨は、焼成前、焼成後、低誘電率体形成
前、形成後のいずれの過程で行ってもよく、可能で有れ
ば、低誘電率体除去の研磨時に同時に角部面取りを行う
ようにしてもよい。
Further, in addition to the polishing for removing the low dielectric constant in the above embodiment, polishing for corner chamfering may be performed to prevent chipping or cracking. The polishing for chamfering the corners may be performed in any process before firing, after firing, before formation of the low dielectric constant, and after formation, and if possible, at the same time during polishing for removing the low dielectric constant. You may make it chamfer a corner.

【0037】このように、セラミック焼結体をセラミッ
ク層と低誘電率体とから形成し、内部電極が引き出され
た端面間の積層方向に垂直な面の両端部に低誘電率体が
形成され、低誘電率体の上に外部電極の先端が配置され
るようにすることにより、焼成による収縮率差による応
力や歪みにより発生する応力に強い高耐圧の積層セラミ
ックコンデンサを形成することができる。
As described above, the ceramic sintered body is formed of the ceramic layer and the low dielectric constant material, and the low dielectric constant material is formed at both ends of the surface perpendicular to the stacking direction between the end surfaces from which the internal electrodes are drawn out. By arranging the tips of the external electrodes on the low dielectric constant material, it is possible to form a high breakdown voltage monolithic ceramic capacitor that is strong against stress caused by stress due to difference in contraction rate due to firing and strain.

【0038】[0038]

【発明の効果】この発明によれば、複数の内部電極とセ
ラミック層とを積層して積層体を形成し、セラミック層
よりも比誘電率の低い低誘電率のセラミックスラリーを
内部電極が引き出された第1、第2の端面及び第1、第
2の端面間の積層方向に垂直な面の両端部に付着させた
後、乾燥させて低誘電率体を形成し、積層体の第1、第
2の端面に形成された低誘電率体を除去して内部電極を
露出させ、積層体を低誘電率体とともに焼成してセラミ
ック焼結体を得て、セラミック焼結体の第1、第2の端
面及び低誘電率体上に外部電極と形成している。また、
焼成前の第1、第2の端面の低誘電率体の除去に代え
て、焼成後に第1、第2の端面の低誘電率体の除去を行
っている。
According to the present invention, a plurality of internal electrodes and a ceramic layer are laminated to form a laminated body, and a ceramic slurry having a low dielectric constant lower than that of the ceramic layer is drawn out from the internal electrode. The first and second end surfaces and the first and second end surfaces are adhered to both ends of the surface perpendicular to the stacking direction and then dried to form a low dielectric constant material. The low dielectric constant material formed on the second end face is removed to expose the internal electrodes, and the laminated body is fired together with the low dielectric constant material to obtain a ceramic sintered body. External electrodes are formed on the end face of No. 2 and the low dielectric constant material. Also,
Instead of removing the low dielectric constant material on the first and second end faces before firing, the low dielectric constant material on the first and second end faces is removed after firing.

【0039】これにより、セラミック層と外部電極先端
との間に容易に低誘電率体を配置することができる。ま
た、従来のように低誘電率体を層で形成するものとは異
なり、セラミックスラリーを付着させて形成しているた
め、低誘電率体の厚みを薄くすることができ、積層セラ
ミックコンデンサの外形寸法をほとんど変化させること
なく、耐電圧性を向上させることができる。さらに、低
誘電率体が第1、第2の端面間の積層方向に垂直な面の
両端部に部分的に形成されているので、従来のように、
第1、第2の端面間の積層方向に垂直な面全面に形成さ
れている場合と異なり、焼成時のセラミック層と低誘電
率体との収縮率の差に起因する剥がれを抑制することが
でき、基板に積層セラミックコンデンサを実装した場合
のひずみ強度を向上させることができる。
Thus, the low dielectric constant material can be easily arranged between the ceramic layer and the tip of the external electrode. Also, unlike the conventional one in which a low dielectric constant material is formed by layers, since it is formed by adhering a ceramic slurry, it is possible to reduce the thickness of the low dielectric constant material. Withstand voltage can be improved with almost no change in dimensions. Furthermore, since the low dielectric constant material is partially formed at both end portions of the surface perpendicular to the stacking direction between the first and second end surfaces, as in the conventional case,
Different from the case where it is formed on the entire surface perpendicular to the stacking direction between the first and second end surfaces, it is possible to suppress peeling due to the difference in shrinkage ratio between the ceramic layer and the low dielectric constant material during firing. Therefore, it is possible to improve the strain strength when the monolithic ceramic capacitor is mounted on the substrate.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施形態に係る積層セラミックコンデ
ンサの側面断面図
FIG. 1 is a side sectional view of a monolithic ceramic capacitor according to an embodiment of the present invention.

【図2】積層セラミックコンデンサの製造工程に沿っ
た、積層セラミックコンデンサの構造を示す側面断面図
FIG. 2 is a side cross-sectional view showing the structure of a monolithic ceramic capacitor along the manufacturing process of the monolithic ceramic capacitor.

【図3】従来の積層セラミックコンデンサの側面断面図FIG. 3 is a side sectional view of a conventional monolithic ceramic capacitor.

【符号の説明】[Explanation of symbols]

1−積層セラミックコンデンサ 2−セラミック焼結体 3−高誘電率のセラミック層 4a,4b−内部電極 5a,5b−外部電極 6−低誘電率のセラミック体 20−積層体 21−セラミック焼結体2および積層体20の第1端面 22−セラミック焼結体2および積層体20の第2端面 23−セラミック焼結体2および積層体20の上面 24−セラミック焼結体2および積層体20の下面 30−セラミックグリーンシート 40a,40b−内部電極用パターン 60−焼結前の低誘電率のセラミック体 1-multilayer ceramic capacitor 2-ceramic sintered body 3-High dielectric constant ceramic layer 4a, 4b-internal electrodes 5a, 5b-external electrodes 6-Low dielectric constant ceramic body 20-laminate 21-First end face of ceramic sintered body 2 and laminate 20 22-Second end face of ceramic sintered body 2 and laminate 20 23-Top surfaces of the ceramic sintered body 2 and the laminated body 20 24-Lower surfaces of the ceramic sintered body 2 and the laminated body 20 30-ceramic green sheet 40a, 40b-Patterns for internal electrodes 60-Ceramic body with low dielectric constant before sintering

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 セラミック焼結体と、該セラミック焼結
体内においてセラミック層を介して厚み方向に重なり合
うように配置されており、交互に前記セラミック焼結体
の第1、第2の端面に引き出された複数の内部電極と、
前記第1、第2の端面に形成された外部電極とを備える
積層セラミックコンデンサの製造方法であって、 前記複数の内部電極とセラミック層とを積層して積層体
を形成する工程と、 前記セラミック層よりも比誘電率の低い低誘電率のセラ
ミックスラリーを、前記第1、第2の端面及び第1、第
2の端面間の積層方向に垂直な面の両端部に付着させた
後、乾燥させて低誘電率体を形成する工程と、 前記積層体の第1、第2の端面に形成された低誘電率体
を除去して前記内部電極を露出させる工程と、 前記積層体を低誘電率体とともに焼成してセラミック焼
結体を得る工程と、 前記セラミック焼結体の第1、第2の端面及び前記低誘
電率体上に外部電極を形成する工程とを含むことを特徴
とする積層セラミックコンデンサの製造方法。
1. A ceramic sintered body and a ceramic sintered body are disposed so as to overlap each other in the thickness direction through a ceramic layer in the ceramic sintered body, and are alternately drawn out to first and second end surfaces of the ceramic sintered body. Multiple internal electrodes,
A method of manufacturing a monolithic ceramic capacitor comprising external electrodes formed on the first and second end faces, the method comprising: laminating the plurality of internal electrodes and a ceramic layer to form a laminated body; A low-dielectric-constant ceramic slurry having a relative dielectric constant lower than that of the layer is attached to both ends of the first and second end faces and a face perpendicular to the laminating direction between the first and second end faces, and then dried. Forming a low dielectric constant material, and removing the low dielectric constant material formed on the first and second end surfaces of the laminated body to expose the internal electrodes; and And a step of forming a ceramic sintered body by firing with an index body, and a step of forming external electrodes on the first and second end faces of the ceramic sintered body and the low dielectric constant body. Manufacturing method of multilayer ceramic capacitor.
【請求項2】 セラミック焼結体と、該セラミック焼結
体内においてセラミック層を介して厚み方向に重なり合
うように配置されており、交互に前記セラミック焼結体
の第1、第2の端面に引き出された複数の内部電極と、
前記第1、第2の端面に形成された外部電極とを備える
積層セラミックコンデンサの製造方法であって、 前記複数の内部電極とセラミック層とを積層して積層体
を形成する工程と、 前記セラミック層よりも比誘電率の低い低誘電率のセラ
ミックスラリーを、前記第1、第2の端面及び第1、第
2の端面間の積層方向に垂直な面の両端部に付着させた
後、乾燥させて低誘電率体を形成する工程と、 前記積層体を低誘電率体とともに焼成してセラミック焼
結体を得る工程と、 前記セラミック焼結体の第1、第2の端面に形成された
低誘電率体を除去して前記内部電極を露出させる工程
と、 前記セラミック焼結体の第1、第2の端面及び前記低誘
電率体上に外部電極を形成する工程とを含むことを特徴
とする積層セラミックコンデンサの製造方法。
2. A ceramic sintered body and a ceramic sintered body are disposed so as to overlap each other in the thickness direction through a ceramic layer in the ceramic sintered body, and are alternately drawn out to the first and second end faces of the ceramic sintered body. Multiple internal electrodes,
A method of manufacturing a monolithic ceramic capacitor comprising external electrodes formed on the first and second end faces, the method comprising: laminating the plurality of internal electrodes and a ceramic layer to form a laminated body; A low-dielectric-constant ceramic slurry having a relative dielectric constant lower than that of the layer is attached to both ends of the first and second end faces and a face perpendicular to the laminating direction between the first and second end faces, and then dried. To form a low dielectric constant material, a step of firing the laminate together with the low dielectric constant material to obtain a ceramic sintered body, and a step of forming the ceramic sintered body on the first and second end surfaces. A step of removing the low dielectric constant material to expose the internal electrodes; and a step of forming external electrodes on the first and second end surfaces of the ceramic sintered body and the low dielectric constant material. To manufacture a monolithic ceramic capacitor .
JP2002147764A 2002-05-22 2002-05-22 Manufacturing method of layered ceramic capacitor Pending JP2003338427A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002147764A JP2003338427A (en) 2002-05-22 2002-05-22 Manufacturing method of layered ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002147764A JP2003338427A (en) 2002-05-22 2002-05-22 Manufacturing method of layered ceramic capacitor

Publications (1)

Publication Number Publication Date
JP2003338427A true JP2003338427A (en) 2003-11-28

Family

ID=29706115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002147764A Pending JP2003338427A (en) 2002-05-22 2002-05-22 Manufacturing method of layered ceramic capacitor

Country Status (1)

Country Link
JP (1) JP2003338427A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147169A (en) * 2008-12-17 2010-07-01 Tdk Corp Multilayer ceramic electronic component
KR20150031908A (en) * 2013-09-17 2015-03-25 삼성전기주식회사 Multi-layered ceramic electronic parts and fabricating method thereof
CN112216512A (en) * 2019-07-10 2021-01-12 三星电机株式会社 Multilayer capacitor and mounting substrate therefor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147169A (en) * 2008-12-17 2010-07-01 Tdk Corp Multilayer ceramic electronic component
KR20150031908A (en) * 2013-09-17 2015-03-25 삼성전기주식회사 Multi-layered ceramic electronic parts and fabricating method thereof
KR102067175B1 (en) 2013-09-17 2020-01-15 삼성전기주식회사 Multi-layered ceramic electronic parts and fabricating method thereof
CN112216512A (en) * 2019-07-10 2021-01-12 三星电机株式会社 Multilayer capacitor and mounting substrate therefor
CN112216512B (en) * 2019-07-10 2022-06-07 三星电机株式会社 Multilayer capacitor and mounting substrate therefor

Similar Documents

Publication Publication Date Title
JP6812477B2 (en) Multilayer ceramic capacitors, manufacturing methods for multilayer ceramic capacitors, and mounting boards for multilayer ceramic capacitors
US10622157B2 (en) Multilayer ceramic structure
US9418789B2 (en) Multilayer ceramic electronic component
KR101107236B1 (en) Ceramic electronic component
JP4305808B2 (en) Multilayer capacitor
KR102004773B1 (en) Multilayered ceramic electronic component and board for mounting the same
WO2011071144A1 (en) Lamination type ceramic electronic part
JP2015146454A (en) Multilayer ceramic capacitor and method of manufacturing the same
KR102029529B1 (en) Multi-layered ceramic capacitor
KR101197787B1 (en) A Multi-Layered Ceramic Capacitor and a manufacturing method thereof
TW201419330A (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2012190874A (en) Multilayer ceramic capacitor and manufacturing method therefor
JP3944144B2 (en) Ceramic electronic component and method for manufacturing the same
JP2000150292A (en) Layered ceramic capacitor
JPH10335168A (en) Laminated ceramic capacitor
JP2003338427A (en) Manufacturing method of layered ceramic capacitor
JP2003045740A (en) Laminated electronic component
WO2013190718A1 (en) Laminated ceramic capacitor
JP2003229324A (en) Laminated ceramic capacitor and manufacturing method therefore
JPH1012478A (en) Laminated ceramics capacitor
JPH08181032A (en) Laminated ceramic capacitor
JP4483799B2 (en) Manufacturing method of multilayer capacitor
JP2005109206A (en) Ceramic electronic component
JP2002118028A (en) Laminated ceramic capacitor
JP2000150291A (en) Layered ceramic capacitor and manufacture thereof