KR20080107098A - 반도체 검사 장치 및 그 제어 방법 - Google Patents

반도체 검사 장치 및 그 제어 방법 Download PDF

Info

Publication number
KR20080107098A
KR20080107098A KR1020070054986A KR20070054986A KR20080107098A KR 20080107098 A KR20080107098 A KR 20080107098A KR 1020070054986 A KR1020070054986 A KR 1020070054986A KR 20070054986 A KR20070054986 A KR 20070054986A KR 20080107098 A KR20080107098 A KR 20080107098A
Authority
KR
South Korea
Prior art keywords
load
plate
integrated circuit
semiconductor integrated
test board
Prior art date
Application number
KR1020070054986A
Other languages
English (en)
Other versions
KR100889819B1 (ko
Inventor
김문석
이준호
박성준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070054986A priority Critical patent/KR100889819B1/ko
Priority to JP2007326309A priority patent/JP4980870B2/ja
Priority to TW097100477A priority patent/TWI350577B/zh
Publication of KR20080107098A publication Critical patent/KR20080107098A/ko
Application granted granted Critical
Publication of KR100889819B1 publication Critical patent/KR100889819B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

반도체 검사 장치 및 그 제어 방법을 개시한다. 본 발명은 보다 저렴한 가격의 반도체 검사 장치를 제공하는데 그 목적이 있다. 또한, 집적 회로 패키지와 테스트 보드의 평행 제어를 통해 반도체 집적 회로 패키지와 테스트 보드 사이의 정확한 접촉이 가능하도록 하는데 또 다른 목적이 있다. 이와 같은 목적의 본 발명에 따른 반도체 검사 장치는, 플레이트의 복수의 지점에 각각 연결되고 플레이트를 테스트 보드 방향으로 이동시켜 플레이트와 테스트 보드 사이에 위치하는 반도체 집적 회로 패키지를 테스트 보드에 밀착시키는 복수의 이송부와, 복수의 이송부마다 설치되는 복수의 하중 센서와, 복수의 하중 센서에 의해 측정되는 하중에 근거하여 반도체 집적 회로 패키지를 테스트 보드에 밀착시키는데 필요한 복수의 이송부 각각의 이송 거리를 산출하고, 복수의 이송부 각각의 동력을 조절하여 산출된 이송 거리만큼 플레이트가 이동하도록 제어하는 제어부를 포함한다.

Description

반도체 검사 장치 및 그 제어 방법{SEMICONDUCTOR INSPECTING APPARATUS AND CONTROL METHOD THEREOF}
도 1은 본 발명의 실시 예에 따른 반도체 검사 장치의 구성을 나타낸 도면.
도 2는 본 발명의 실시 예에 따른 반도체 검사 장치의 사시도.
도 3은 도 2에 나타낸 반도체 검사 장치의 이송부의 구성을 나타낸 단면도.
도 4는 도 2에 나타낸 반도체 검사 장치의 제어 계통을 나타낸 블록도.
도 5는 본 발명의 실시 예에 따른 반도체 검사 장치의 제어 방법을 나타낸 순서도.
도 6은 본 발명의 또 다른 실시 예에 따른 반도체 검사 장치를 나타낸 사시도.
*도면의 주요 부분에 대한 부호의 설명*
102 : 테스트용 챔버 104 : 테스트 보드
104a : 소켓 106 : 트레이
106a : 반도체 집적 회로 패키지 108, 608 : 플레이트
110, 610 : 이송부 112 : 테스트 회로
202 : 모터 204, 208 : 풀리
206 : 벨트 210 : 리드 스크류
212 : 이동 부재 214 : 로드(rod)
216, 616 : 링크 부재 218 : 격벽
220 : 단열재 302 : 하중 센서(Load Cell)
304 : 스토퍼 402 : 제어부
404 : 구동 회로 406 : 메모리
본 발명은 반도체 검사 장치에 관한 것으로서, 특히 반도체 집적 회로 패키지(Semiconductor Integrated Circuit Package)를 테스트 챔버 내에서 테스트 보드로 이송하여 밀착시키기 위한 반도체 검사 장치에 관한 것이다.
반도체 집적 회로 패키지는 생산 단계의 후반부에 정상 동작 여부를 가리기 위한 테스트 과정을 거치게 된다. 이를 위해 반도체 검사 장치의 일부로서 테스트 핸들러가 이용된다. 이 테스트 핸들러는 로더(loader)로부터 보내진 반도체 집적 회로 패키지를 트레이에 탑재된 상태로 테스트 보드에 가압하여 반도체 집적 회로 패키지의 입출력 단자들이 테스트 보드에 접촉되도록 한다.
일본 공개 특허 공보 평7-027637에는 테스트 보드 상에 복수의 로드 셀(load cell)을 설치하여 압력 및 변위를 측정하는 것이 개시되어 있다. 테스트하고자 하는 반도체 집적 회로 패키지의 규격이 변경되면 테스트 보드 역시 새로운 규격에 맞는 새로운 테스트 보드로 교체해야 하는데, 이 일본 공개 특허 공보 평7-027637 에 개시되어 있는 기술의 경우, 테스트 보드 상에 로드 셀이 마련되기 때문에 테스트 보드마다 로드 셀을 장착해야 하고, 그 결과 반도체 검사 장치의 가격이 상승하였다.
한국 등록 특허 공보 10-0394215에는 테스트 핸드에 하중 센서(로드 셀)를 설치하여 압력을 측정하는 것이 개시되어 있다. 한국 등록 특허 공보 10-0394215에 개시되어 있는 기술의 경우, 단일의 하중 센서(로드 셀)를 사용하기 때문에 트레이와 테스트 보드가 평행하지 않아 일부 반도체 집적 회로 패키지가 테스트 보드에 접촉하지 못하는 경우 이를 인지하여 트레이의 위치를 수정할 수 있는 수단이 마련되어 있지 않다.
본 발명은 보다 적은 수의 부품(하중 센서)을 이용하면서도 반도체 집적 회로 패키지와 테스트 보드의 접촉 안정성을 높임으로써 반도체 검사 장치의 가격을 낮추는데 그 목적이 있다.
또한, 집적 회로 패키지와 테스트 보드의 평행 제어를 통해 반도체 집적 회로 패키지와 테스트 보드 사이의 정확한 접촉이 가능하도록 하는데 또 다른 목적이 있다.
이와 같은 목적의 본 발명에 따른 반도체 검사 장치는, 플레이트의 복수의 지점에 각각 연결되고 플레이트를 테스트 보드 방향으로 이동시켜 플레이트와 테스트 보드 사이에 위치하는 반도체 집적 회로 패키지를 테스트 보드에 밀착시키는 복수 의 이송부와, 복수의 이송부마다 설치되는 복수의 하중 센서와, 복수의 하중 센서에 의해 측정되는 하중에 근거하여 반도체 집적 회로 패키지를 테스트 보드에 밀착시키는데 필요한 복수의 이송부 각각의 이송 거리를 산출하고, 복수의 이송부 각각의 동력을 조절하여 산출된 이송 거리만큼 플레이트가 이동하도록 제어하는 제어부를 포함한다.
또한, 상술한 플레이트의 전면이 반도체 집적 회로 패키지에 접하도록 마련되고; 플레이트의 배면은 복수의 구동부가 각각 서로 다른 위치에 링크 부재를 통해 연결된다.
또한, 상술한 복수의 구동부 각각은, 모터와; 모터에 의해 회전하는 리드 스크류와; 리드 스크류가 회전함에 따라 리드 스크류의 나사부와 상호 작용하여 왕복 이동하는 이동 부재와; 이동 부재와 함께 왕복 운동하여 플레이트를 이송시키는 로드(rod)를 포함한다.
또한 상술한 하중 센서가 이동 부재와 로드 사이에 마련되고; 하중 센서는 이동 부재가 왕복 운동할 때 로드에 가해지는 하중을 측정한다.
또한, 상술한 제어부는, 반도체 집적 회로 패키지의 입출력 단자들이 테스트 보드의 테스트 단자에 전기적으로 접촉하도록 테스트 보드에 대한 플레이트의 상대적 위치를 제어한다.
또한, 상술한 제어부는, 반도체 집적 회로 패키지의 입출력 단자들이 테스트 보드의 테스트 단자에 전기적으로 접촉할 때의 플레이트에 가해지는 하중을 측정하여 그 값을 저장하고, 반도체 집적 회로 패키지의 측정 시마다 저장되어 있는 하중 값과 동일한 크기의 하중을 발생시키도록 복수의 이송부 각각의 동력을 제어한다.
또한, 상술한 제어부는, 테스트하고자 하는 반도체 집적 회로 패키지의 규격이 변경되면 변경된 반도체 집적 회로 패키지의 입출력 단자들이 테스트 보드의 테스트 단자에 전기적으로 접촉할 때의 플레이트에 가해지는 하중을 재측정하여 저장하고, 변경된 반도체 집적 회로 패키지의 테스트 시에 저장되어 있는 하중에 근거하여 복수의 이송부 각각의 동력을 제어한다.
또한, 상술한 복수의 하중 센서가 로드 셀(load cell)이다.
상술한 목적의 본 발명에 따른 반도체 검사 장치의 제어 방법은, 플레이트의 복수의 지점에 각각 연결되고 플레이트를 테스트 보드 방향으로 이동시켜 플레이트와 테스트 보드 사이에 위치하는 반도체 집적 회로 패키지를 테스트 보드에 밀착시키는 복수의 이송부와, 복수의 이송부마다 설치되는 복수의 하중 센서를 포함하는 반도체 검사 장치의 제어 방법에 있어서, 복수의 이송부 각각을 구동하여 반도체 집적 회로 패키지를 테스트 보드에 밀착시키고, 플레이트에 가해지는 하중을 측정하며, 복수의 하중 센서에 의해 측정되는 하중에 근거하여 반도체 집적 회로 패키지를 테스트 보드에 밀착시키는데 필요한 복수의 이송부 각각의 이송 거리를 산출하고, 복수의 이송부 각각의 동력을 조절하여 산출된 이송 거리만큼 플레이트가 이동하도록 제어한다.
또한, 상술한 플레이트의 위치 제어는, 반도체 집적 회로 패키지의 입출력 단자들이 테스트 보드의 테스트 단자에 전기적으로 접촉하도록 테스트 보드에 대한 플레이트의 상대적 위치를 제어한다.
또한, 상술한 반도체 집적 회로 패키지의 입출력 단자들이 테스트 보드의 테스트 단자에 전기적으로 접촉할 때의 플레이트에 가해지는 하중을 측정하여 그 값을 저장하고, 반도체 집적 회로 패키지의 측정 시마다 저장되어 있는 하중 값과 동일한 크기의 하중을 발생시키도록 복수의 이송부 각각의 동력을 제어한다.
또한, 테스트하고자 하는 반도체 집적 회로 패키지의 규격이 변경되면 변경된 반도체 집적 회로 패키지의 입출력 단자들이 테스트 보드의 테스트 단자에 전기적으로 접촉할 때의 플레이트에 가해지는 하중을 재측정하여 저장하고, 변경된 반도체 집적 회로 패키지의 테스트 시에 재 측정되어 저장된 하중에 근거하여 복수의 이송부 각각의 동력을 제어하는 것을 더 포함한다.
또한, 상술한 측정된 하중을 미리 설정된 기준 하중과 비교하여 그 차가 미리 설정된 오차 범위를 초과하면 복수의 이송부 각각에서 발생하는 하중을 재조정하여 플레이트의 위치를 재설정한다.
또한, 상술한 미리 설정된 하중과 측정된 하중을 비교하여 그 차를 구하고; 설정 하중과 측정 하중의 차가 미리 설정된 허용 오차 범위 내에 있으면 플레이트의 현재 위치를 최종 위치로 설정하며; 설정 하중과 측정 하중의 차가 허용 오차 범위를 벗어나면 설정 하중과 측정 하중의 차를 고려하여 플레이트의 위치를 재조정한다.
또한, 상술한 최종 위치는 반도체 집적 회로 패키지가 테스트 보드에 검사 가능한 정도로 충분히 밀착되었을 때의 플레이트의 위치이다.
이와 같이 이루어지는 본 발명의 바람직한 실시 예를 도 1 내지 도 6을 참조 하여 설명하면 다음과 같다.
도 1은 본 발명의 실시 예에 따른 반도체 검사 장치의 구성을 나타낸 도면이다. 도 1에 나타낸 바와 같이, 테스트용 챔버(102) 내에 테스트 보드(104)가 마련되고, 이 테스트 보드(104)의 전면에는 트레이(106)가 위치한다. 트레이(106)는 다수의 반도체 집적 회로 패키지(106a)를 수납하기 위한 것인데, 반도체 집적 회로 패키지(106a)를 수납한 상태에서 별도의 로더(loader) 등에 의해 반도체 공정의 필요한 단계로 이동한다. 이 트레이(106)를 테스트 보드(104)에 밀착시키면 테스트 보드(104)에 형성되어 있는 소켓(104a)에 반도체 집적 회로 패키지(106a)가 삽입되어 전기적으로 연결된다. 트레이(106)를 테스트 보드(104)에 밀착시키기 위해 플레이트(108)와 복수의 이송부(110)가 마련된다. 도 1에는 복수의 이송부(110) 각각의 일부분만을 도시하였으며, 도 2와 도 3에 그 전체적인 구성을 도시하였다. 복수의 이송부(110)와 플레이트(108)는 트레이(106)를 테스트 보드(104) 쪽으로 이송하여 가압한다.
테스트 보드(104)는 일명 하이 픽스 보드(hi-fix board)로 불리기도 하는데, 반도체 집적 회로 패키지(106a)와 테스트 회로(112)를 전기적으로 연결하기 위한 장치이다. 테스트 회로(112)는 테스트 보드(104)에 삽입된 반도체 집적 회로 패키지(106a)와 테스트 신호를 주고받으면서 반도체 집적 회로 패키지(106a)의 정상 유무를 판정한다. 테스트 회로(112)는 테스트용 챔버(102)의 외부에 설치된다.
트레이(106)에 수납된 반도체 집적 회로 패키지(106a)를 정확하게 검사하기 위해서는 모든 반도체 집적 회로 패키지(106a)가 테스트 보드(104)의 소켓(104a)에 정확하게 삽입되도록 해야 하기 때문에, 트레이(106)와 테스트 보드(104) 사이의 평행 정렬은 매우 중요하다. 만약, 도 1에서 플레이트(108)와 테스트 보드(104) 사이의 거리 L1과 L2가 "L1≠L2"로서 서로 다를 경우, 트레이(106)의 한 쪽(L1과 L2 가운데 더 큰 쪽)이 테스트 보드(104)에 충분히 접근하지 못해 일부 반도체 집적 회로 패키지(106a)가 소켓(104a)에 삽입되지 못할 수 있다. 이렇게 되면 해당 반도체 집적 회로 패키지(106a)의 테스트는 불가능하거나 신뢰할 수 없는 테스트 결과가 발생한다.
또한 복수의 이송부(110)와 플레이트(108)가 트레이(106)를 가압하는 정도도 중요하다. 너무 큰 하중으로 가압하면 반도체 집적 회로 패키지(106a)나 기타 장비가 파손될 우려가 있고, 너무 작은 하중으로 가압하면 반도체 집적 회로 패키지(106a)가 소켓(104a)에 충분히 삽입되지 못할 수 있기 때문이다.
도 2는 본 발명의 실시 예에 따른 반도체 검사 장치의 사시도이고, 도 3은 도 2에 나타낸 반도체 검사 장치의 이송부의 구성을 나타낸 단면도로서, 특히 복수의 이송부 각각의 구성을 구체적으로 나타낸 도면이다. 도 2 및 도 3에 나타낸 바와 같이, 복수의 이송부(110) 각각은 그 구성이 동일하기 때문에 각 이송부(110)에서의 동일한 구성 요소에 대해서는 동일한 참조 번호를 부여하였으며, 하나의 이송부(110)만을 기준으로 그 구성을 설명하고자 한다.
동력을 발생시키는 모터(202)의 회전력은 제 1 풀리(204)와 벨트(206), 제 2 풀리(208)를 통해 리드 스크류(210)에 전달된다. 리드 스크류(210)는 이 회전력에 의해 제자리에서 회전한다. 리드 스크류(210)에는 이동 부재(212)가 연결되는데, 리드 스크류(210)의 회전 운동이 이동 부재(212)의 왕복 운동으로 변환된다. 이동 부재(212)의 왕복 운동은 로드(rod)(214)를 통해 플레이트(108)에 전달되어 플레이트(108)의 이송에 관여한다. 결국, 모터(202)의 회전력에 의해 플레이트(108)가 화살표(A) 방향으로 왕복 이동한다. 로드(214)와 플레이트(108)는 링크 부재(216)를 통해 기계적으로 연결되기 때문에, 복수의 이송부(110) 각각의 가압력을 서로 다르게 조정함으로써 플레이트(108)와 테스트 보드(104) 사이의 평행 정렬을 제어할 수 있다.
도 2에서, 참조 번호 218로 표시된 것은 테스트용 챔버(102)의 격벽으로서, 일부분만을 도시하였다. 이 격벽(218)을 기준으로 로드(214)의 일부분과 플레이트(108)가 테스트용 챔버(102) 내에 위치하고, 복수의 이송부(110)는 테스트용 챔버(102)의 외부에 위치한다. 로드(214)의 중간 부분을 둘러싸고 있는 단열재(220)는 로드(214)를 통한 테스트용 챔버(102) 내부의 열 손실을 막기 위한 것이다.
도 3에서, 하중 센서(load cell)(302)는 이동 부재(212)와 로드(214) 사이에 설치된다. 이동 부재(212)와 로드(214)는 단방향 스토퍼(304)에 의해 연결된다. 이동 부재(212)가 플레이트(108) 쪽으로 이동할 때 이동 부재(212)와 하중 센서(302), 로드(214)를 통해 플레이트(108)에 가압력이 전달되고, 이 때의 가압력(즉 하중)은 하중 센서(302)를 통해 측정한다. 결국 플레이트(108)가 도 1의 트레이(106)를 테스트 보드(104)에 밀착시켜 가압할 때의 하중을 하중 센서(302)를 통해 검출할 수 있다.
도 4는 도 2에 나타낸 반도체 검사 장치의 제어 계통을 나타낸 블록도이다. 도 4에 나타낸 바와 같이, 제어부(402)는 복수의 구동 회로(404)를 통해 복수의 이송부(110) 각각을 제어한다. 특히 제어부(402)는 복수의 이송부(110) 각각에 마련되는 하중 센서(302)들을 통해 측정한 하중에 근거하여 복수의 이송부(110) 각각을 제어함으로써 반도체 집적 회로 패키지(106a)의 입출력 단자들이 테스트 보드(104)의 소켓(104a)에 형성되어 있는 테스트 단자에 전기적으로 접촉하도록 테스트 보드(104)에 대한 플레이트(108)의 상대적 위치를 제어한다.
또한 제어부(402)는, 반도체 집적 회로 패키지(106a)의 입출력 단자들이 테스트 보드(104)의 테스트 단자에 전기적으로 접촉할 때의 플레이트(108)에 가해지는 하중을 측정하여 그 값을 메모리(406)에 저장하고, 반도체 집적 회로 패키지(106a)의 측정 시마다 메모리(406)에 저장되어 있는 하중 값과 동일한 크기의 하중을 발생시키도록 복수의 이송부(110) 각각의 동력을 제어한다.
또한, 제어부(402)는, 만약 테스트하고자 하는 반도체 집적 회로 패키지(106a)의 규격(예를 들면 핀 타입이나 핀 수 등)이 변경되면 변경된 반도체 집적 회로 패키지(106a)의 입출력 단자들이 테스트 보드(108)의 테스트 단자에 전기적으로 접촉할 때의 플레이트에 가해지는 하중을 재측정하여 메모리(406)에 저장하고, 변경된 반도체 집적 회로 패키지(106a)의 테스트 시에 메모리(406)에 저장되어 있는 하중 값에 근거하여 복수의 이송부(110) 각각의 동력을 제어한다.
도 5는 본 발명의 실시 예에 따른 반도체 검사 장치의 제어 방법을 나타낸 순서도이다. 도 5에 나타낸 바와 같이, 반도체 집적 회로 패키지(106a)가 탑재된 트레이(106)를 플레이트(108)와 복수의 이송부(110)를 이용하여 테스트 보드(104)에 가압하면서 그 때의 복수의 하중 센서(302) 각각에 걸리는 하중(W1, W2)을 측정한다(502). 이 측정된 하중(W1, W2)을 미리 설정되어 있는 하중과 비교하여 그 차(difference)의 절대 값(d1, d2)을 구한다(504).
여기서 설정 하중은 트레이(106)가 테스트 보드(104)에 완전히 밀착하여 반도체 집적 회로 패키지(106a)들이 소켓(104a)에 완전히 삽입된 상태의 하중이다. 따라서 측정 하중(W1, W2)이 설정 하중보다 작으면 트레이(106)가 테스트 보드(104)에 완전히 밀착하지 않은 것으로 판정한다. 다만 일정 수준의 오차 범위를 마련하고, 측정 하중(W1, W2)과 설정 하중의 차(d1, d2)가 이 허용 오차 범위 내에 있으면 트레이(106)가 테스트 보드(104)에 충분히 밀착하여 정상적인 테스트가 가능하다고 인정한다.
측정 하중(W1, W2)과 설정 하중의 차(d1, d2)가 이 허용 오차 범위 내에 있는지를 판단하여, 만약 허용 오차 범위 내에 있으면(506의 '예') 현재의 플레이트(108)의 위치를 <최종 위치>로 결정한다(508). 여기서 <최종 위치>는 플레이트(108)가 트레이(106)를 테스트 보드(104)에 가압하여 반도체 집적 회로 패키지(106a)가 소켓(104a)에 충분히 삽입되어 정상적인 테스트가 가능할 때의 플레이트(108)의 위치를 의미한다. 만약 플레이트(108)가 이 <최종 위치>에 도달하지 못하면 반도체 집적 회로 패키지(106a)가 소켓(104a)에 충분히 삽입되지 못한 상태라 할 수 있고, 반대로 플레이트(108)가 이 <최종 위치>에 대응되는 하중을 과도하게 초과하여 트레이(106)를 가압하게 되면 반도체 집적 회로 패키지(106a)가 소켓(104a)에 과도하게 삽입되거나 밀착되어 손상이 발생할 수도 있는 상태라 할 수 있다. 따라서 정상적인 테스트가 가능하도록 하기 위해서는 복수의 이송부(110)에 적절한 하중을 발생시켜서 플레이트(108)가 <최종 위치>에 도달할 수 있도록 해야 하고, 이를 위해 측정 하중(W1, W2)과 설정 하중의 차(d1, d2)가 이 허용 오차 범위 내에 있도록 하는 것이 바람직하다. 만약 측정 하중(W1, W2)과 설정 하중의 차(d1, d2) 가운데 어느 한쪽만이 허용 오차 범위 내에 있고, 나머지는 허용 오차 범위를 벗어난다면, 이는 허용 오차 범위를 벗어난 쪽의 트레이(106)와 테스트 보드(104)가 충분히 밀착되지 않은 것으로 볼 수 있으므로, 허용 오차 범위를 벗어난 쪽의 이송부(110)에 더 큰 하중을 발생시켜 해당 부분의 트레이(106)를 테스트 보드(104)에 더 가깝게 밀착시킨다.
측정 하중(W1, W2)과 설정 하중의 차(d1, d2)가 이 허용 오차 범위 내에 있는지를 판단하여, 만약 허용 오차 범위 내에 있지 않으면(506의 '아니오') 측정 하중(W1, W2)과 설정 하중의 차(d1, d2)가 허용 오차 범위 내에 들어오도록 복수의 이송부(110) 각각의 하중을 재조정하여 플레이트(108)의 위치를 재설정한다(510).
도 6은 본 발명의 또 다른 실시 예에 따른 반도체 검사 장치를 나타낸 사시도이다. 도 6에 나타낸 바와 같이, 복수의 이송부(610)를 네 개로 구성하여 플레이트(608)의 네 부분에 대한 하중을 독립적으로 제어함으로써 트레이(106)와 테스트 보드(104)의 밀착 정도를 보다 정교하게 제어할 수 있다. 이 경우 링크 부재(616)는 도 2의 링크 부재(216)와는 달리 상/하/좌/우 모두 움직일 수 있는 구조의 링크 부재(616)를 사용하는 것이 바람직하다.
본 발명은 테스트 보드나 트레이가 아닌 이송부에 하중 센서(로드 셀)를 설치하여 운영함으로써, 테스트하고자 하는 반도체 집적 회로 패키지의 규격이 변경되어 새로운 트레이나 새로운 테스트 보드가 사용되더라도 기존의 이송부를 그대로 사용할 수 있기 때문에 반도체 검사 장치의 가격을 낮출 수 있다.
또한, 복수의 이송부 각각에 하중 센서를 설치하여 운용함으로써, 집적 회로패키지와 테스트 보드의 평행 제어를 통해 반도체 집적 회로 패키지와 테스트 보드 사이의 정확한 접촉이 가능하도록 한다.

Claims (15)

  1. 플레이트의 복수의 지점에 각각 연결되고, 상기 플레이트를 테스트 보드 방향으로 이동시켜 상기 플레이트와 상기 테스트 보드 사이에 위치하는 반도체 집적 회로 패키지를 상기 테스트 보드에 밀착시키는 복수의 이송부와;
    상기 복수의 이송부마다 설치되는 복수의 하중 센서와;
    상기 복수의 하중 센서에 의해 측정되는 하중에 근거하여 상기 반도체 집적 회로 패키지를 상기 테스트 보드에 밀착시키는데 필요한 상기 복수의 이송부 각각의 이송 거리를 산출하고, 상기 복수의 이송부 각각의 동력을 조절하여 상기 산출된 이송 거리만큼 상기 플레이트가 이동하도록 제어하는 제어부를 포함하는 반도체 검사 장치.
  2. 제 1 항에 있어서,
    상기 플레이트의 전면이 상기 반도체 집적 회로 패키지에 접하도록 마련되고;
    상기 플레이트의 배면은 상기 복수의 구동부가 각각 서로 다른 위치에 링크 부재를 통해 연결되는 반도체 검사 장치.
  3. 제 1 항에 있어서, 상기 복수의 구동부 각각은,
    모터와;
    상기 모터에 의해 회전하는 리드 스크류와;
    상기 리드 스크류가 회전함에 따라 상기 리드 스크류의 나사부와 상호 작용하여 왕복 이동하는 이동 부재와;
    상기 이동 부재와 함께 왕복 운동하여 상기 플레이트를 이송시키는 로드(rod)를 포함하는 반도체 검사 장치.
  4. 제 3 항에 있어서,
    상기 하중 센서가 상기 이동 부재와 상기 로드 사이에 마련되고;
    상기 하중 센서는 상기 이동 부재가 왕복 운동할 때 상기 로드에 가해지는 하중을 측정하는 반도체 검사 장치.
  5. 제 1 항에 있어서, 상기 제어부는,
    상기 반도체 집적 회로 패키지의 입출력 단자들이 상기 테스트 보드의 테스트 단자에 전기적으로 접촉하도록 상기 테스트 보드에 대한 상기 플레이트의 상대적 위치를 제어하는 반도체 검사 장치.
  6. 제 1 항에 있어서, 상기 제어부는,
    상기 반도체 집적 회로 패키지의 입출력 단자들이 상기 테스트 보드의 테스트 단자에 전기적으로 접촉할 때의 상기 플레이트에 가해지는 하중을 측정하여 그 값을 저장하고, 상기 반도체 집적 회로 패키지의 측정 시마다 상기 저장되어 있는 하중 값과 동일한 크기의 하중을 발생시키도록 상기 복수의 이송부 각각의 동력을 제 어하는 반도체 검사 장치.
  7. 제 1 항에 있어서, 상기 제어부는,
    테스트하고자 하는 반도체 집적 회로 패키지의 규격이 변경되면 상기 변경된 반도체 집적 회로 패키지의 입출력 단자들이 상기 테스트 보드의 테스트 단자에 전기적으로 접촉할 때의 상기 플레이트에 가해지는 하중을 재측정하여 저장하고, 상기 변경된 반도체 집적 회로 패키지의 테스트 시에 상기 저장되어 있는 하중에 근거하여 상기 복수의 이송부 각각의 동력을 제어하는 반도체 검사 장치.
  8. 제 1 항에 있어서,
    상기 복수의 하중 센서가 로드 셀(load cell)인 반도체 검사 장치.
  9. 플레이트의 복수의 지점에 각각 연결되고, 상기 플레이트를 테스트 보드 방향으로 이동시켜 상기 플레이트와 상기 테스트 보드 사이에 위치하는 반도체 집적 회로 패키지를 상기 테스트 보드에 밀착시키는 복수의 이송부와, 상기 복수의 이송부마다 설치되는 복수의 하중 센서를 포함하는 반도체 검사 장치의 제어 방법에 있어서,
    상기 복수의 이송부 각각을 구동하여 상기 반도체 집적 회로 패키지를 상기 테스트 보드에 밀착시키고;
    상기 플레이트에 가해지는 하중을 측정하며;
    상기 복수의 하중 센서에 의해 측정되는 하중에 근거하여 상기 반도체 집적 회로 패키지를 상기 테스트 보드에 밀착시키는데 필요한 상기 복수의 이송부 각각의 이송 거리를 산출하고;
    상기 복수의 이송부 각각의 동력을 조절하여 상기 산출된 이송 거리만큼 상기 플레이트가 이동하도록 제어하는 반도체 검사 장치의 제어 방법.
  10. 제 9 항에 있어서, 상기 플레이트의 위치 제어는,
    상기 반도체 집적 회로 패키지의 입출력 단자들이 상기 테스트 보드의 테스트 단자에 전기적으로 접촉하도록 상기 테스트 보드에 대한 상기 플레이트의 상대적 위치를 제어하는 것인 반도체 검사 장치의 제어 방법.
  11. 제 9 항에 있어서,
    상기 반도체 집적 회로 패키지의 입출력 단자들이 상기 테스트 보드의 테스트 단자에 전기적으로 접촉할 때의 상기 플레이트에 가해지는 하중을 측정하여 그 값을 저장하고, 상기 반도체 집적 회로 패키지의 측정 시마다 상기 저장되어 있는 하중 값과 동일한 크기의 하중을 발생시키도록 상기 복수의 이송부 각각의 동력을 제어하는 것을 더 포함하는 반도체 검사 장치의 제어 방법.
  12. 제 9 항에 있어서,
    테스트하고자 하는 반도체 집적 회로 패키지의 규격이 변경되면 상기 변경된 반도체 집적 회로 패키지의 입출력 단자들이 상기 테스트 보드의 테스트 단자에 전기적으로 접촉할 때의 상기 플레이트에 가해지는 하중을 재측정하여 저장하고, 상기 변경된 반도체 집적 회로 패키지의 테스트 시에 상기 재 측정되어 저장된 하중에 근거하여 상기 복수의 이송부 각각의 동력을 제어하는 것을 더 포함하는 반도체 검사 장치의 제어 방법.
  13. 제 9 항에 있어서,
    상기 측정된 하중을 미리 설정된 기준 하중과 비교하여 그 차가 미리 설정된 오차 범위를 초과하면 상기 복수의 이송부 각각에서 발생하는 하중을 재조정하여 상기 플레이트의 위치를 재설정하는 반도체 검사 장치의 제어 방법.
  14. 제 9 항에 있어서,
    미리 설정된 하중과 상기 측정된 하중을 비교하여 그 차를 구하고;
    상기 설정 하중과 상기 측정 하중의 차가 미리 설정된 허용 오차 범위 내에 있으면 상기 플레이트의 현재 위치를 최종 위치로 설정하며;
    상기 설정 하중과 상기 측정 하중의 차가 상기 허용 오차 범위를 벗어나면 상기 설정 하중과 상기 측정 하중의 차를 고려하여 상기 플레이트의 위치를 재조정하는 반도체 검사 장치의 제어 방법.
  15. 제 14 항에 있어서,
    상기 최종 위치는 상기 반도체 집적 회로 패키지가 상기 테스트 보드에 검사 가능한 정도로 충분히 밀착되었을 때의 상기 플레이트의 위치인 반도체 검사 장치의 제어 방법.
KR1020070054986A 2007-06-05 2007-06-05 반도체 검사 장치 및 그 제어 방법 KR100889819B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070054986A KR100889819B1 (ko) 2007-06-05 2007-06-05 반도체 검사 장치 및 그 제어 방법
JP2007326309A JP4980870B2 (ja) 2007-06-05 2007-12-18 半導体検査装置及びその制御方法
TW097100477A TWI350577B (en) 2007-06-05 2008-01-04 Semiconductor testing apparatus and method for controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070054986A KR100889819B1 (ko) 2007-06-05 2007-06-05 반도체 검사 장치 및 그 제어 방법

Publications (2)

Publication Number Publication Date
KR20080107098A true KR20080107098A (ko) 2008-12-10
KR100889819B1 KR100889819B1 (ko) 2009-03-20

Family

ID=40233286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070054986A KR100889819B1 (ko) 2007-06-05 2007-06-05 반도체 검사 장치 및 그 제어 방법

Country Status (3)

Country Link
JP (1) JP4980870B2 (ko)
KR (1) KR100889819B1 (ko)
TW (1) TWI350577B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436028B1 (ko) * 2012-02-29 2014-09-01 (주)제이티 소자검사장치
KR20200131955A (ko) * 2019-05-14 2020-11-25 주식회사 탑 엔지니어링 어레이 테스터

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5187188B2 (ja) * 2008-12-26 2013-04-24 富士通株式会社 半導体集積回路パッケージの設置方法及び電子部品の製造方法
MA47266A (fr) 2017-01-13 2021-04-21 Beckman Coulter Inc Systèmes de mouvement pour des pointes de chargement
CN111771120B (zh) * 2018-02-22 2023-09-05 国立大学法人大阪大学 基板评价用芯片和基板评价装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407192B2 (ja) * 1998-12-31 2003-05-19 株式会社ダイトー テストハンドの制御方法及び計測制御システム
JP4327335B2 (ja) * 2000-06-23 2009-09-09 株式会社アドバンテスト コンタクトアームおよびこれを用いた電子部品試験装置
JP2002011684A (ja) * 2000-06-26 2002-01-15 Daito:Kk Ｉｃ吸着ハンドの放熱機構
JP2002257899A (ja) * 2001-02-27 2002-09-11 Ando Electric Co Ltd オートハンドラ
JP4510679B2 (ja) * 2005-03-30 2010-07-28 株式会社テセック コンタクトヘッドの作業位置のティーチング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436028B1 (ko) * 2012-02-29 2014-09-01 (주)제이티 소자검사장치
KR101436029B1 (ko) * 2012-02-29 2014-09-01 (주)제이티 소자검사장치
KR20200131955A (ko) * 2019-05-14 2020-11-25 주식회사 탑 엔지니어링 어레이 테스터

Also Published As

Publication number Publication date
JP2008304447A (ja) 2008-12-18
KR100889819B1 (ko) 2009-03-20
TWI350577B (en) 2011-10-11
JP4980870B2 (ja) 2012-07-18
TW200849456A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
US7768286B2 (en) Electronic device testing apparatus and temperature control method in an electronic device testing apparatus
KR102492491B1 (ko) 검사 장치
KR100889819B1 (ko) 반도체 검사 장치 및 그 제어 방법
US20080186046A1 (en) Test socket for testing semiconductor chip, test apparatus including the test socket and method for testing semiconductor chip
TWI388841B (zh) 測試系統以及探針裝置
KR102424608B1 (ko) 검사 장치 및 온도 제어 방법
KR101464990B1 (ko) 반도체 디바이스 얼라인 소켓유닛 및 이를 포함하는 반도체 디바이스 검사장치
KR102623549B1 (ko) 프로브 카드 및 이를 포함하는 테스트 장치
JP2010151794A (ja) 電子部品試験装置
US7235984B2 (en) Probe device and probe method
CN109863414B (zh) 基板检查装置和基板检查方法
US20200191864A1 (en) Sensor test apparatus
KR100802436B1 (ko) 반도체 소자 테스트 핸들러의 소자 접속장치
KR20200055479A (ko) 테스트 챔버의 내부 온도 측정 장치 및 이를 이용하여 테스트 챔버의 내부 온도를 교정하는 방법
US20190113324A1 (en) Sensor module, a semiconductor manufacturing apparatus, and a method of manufacturing a semiconductor device
KR102214040B1 (ko) 반도체소자 테스트용 핸들러의 가압장치 및 그 작동 방법
KR102202079B1 (ko) 온도 측정 장치 및 이를 이용하는 테스트 핸들러의 온도 교정 방법
JP4408690B2 (ja) 半導体パッケージのテストシステム及びテスト方法
KR101415984B1 (ko) 반도체 소자 테스트용 핸들러장치의 디바이스 컨택 제어방법
KR101040285B1 (ko) 웨이퍼 프로버의 ｚ축에 대한 외부압력 측정 장치
JP2002257899A (ja) オートハンドラ
KR20080108641A (ko) 웨이퍼 프로버의 스테이지 오차 측정 및 보정 장치
KR102252739B1 (ko) 테스트 핸들러
US20180164171A1 (en) Method of correcting estimated force of bonding apparatus
JP2020106388A (ja) 検査装置および検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee