KR20080092540A - 비휘발성 메모리 소자의 제조 방법 - Google Patents

비휘발성 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR20080092540A
KR20080092540A KR1020070035956A KR20070035956A KR20080092540A KR 20080092540 A KR20080092540 A KR 20080092540A KR 1020070035956 A KR1020070035956 A KR 1020070035956A KR 20070035956 A KR20070035956 A KR 20070035956A KR 20080092540 A KR20080092540 A KR 20080092540A
Authority
KR
South Korea
Prior art keywords
film
amorphous silicon
undoped
undoped amorphous
polysilicon film
Prior art date
Application number
KR1020070035956A
Other languages
English (en)
Inventor
임종순
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070035956A priority Critical patent/KR20080092540A/ko
Publication of KR20080092540A publication Critical patent/KR20080092540A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 비휘발성 메모리 소자의 제조 방법에 관한 것으로, 이중막으로 플로팅 게이트를 형성할 경우, 언도프트 비정질 실리콘막 상에 도프트 폴리실리콘막을 형성하기 전 열처리 공정 또는 절연막 증착 공정을 실시하여 언도프트 비정질 실리콘막을 결정화시킴으로써, 도프트 폴리실리콘막 증착 후 후속한 열처리 공정 시 결정립계를 갖는 언도프트 비정질 실리콘막에 의해 도프트 폴리실리콘막으로부터 불순물이 하부로 확산되는 양을 줄여 불순물이 터널 절연막과 플로팅 게이트의 계면에 국부적으로 파일 업(pile up)되는 현상을 개선하고, 이를 통해 프로그램 및 소거 동작 시 문턱 전압(Vth)의 변화를 방지함에 따라 소자의 전기적 특성을 향상시킬 수 있다.
플로팅 게이트, 결정립계, 열처리, 절연막 증착, 불순물 파일 업(pile up)

Description

비휘발성 메모리 소자의 제조 방법{Method of manufacturing a non-volatile memory device}
도 1은 종래 기술에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 2a 내지 도 2d는 본 발명의 제1 실시예에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 3a 내지 도 3d는 본 발명의 제2 실시예에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 4는 본 발명에 적용되는 원자층증착(Atomic Layer Deposition; ALD) 방법을 설명하기 위해 도시한 도면이다.
<도면의 주요 부분에 대한 부호 설명>
200, 300 : 반도체 기판 202, 302 : 터널 절연막
204, 304 : 언도프트 비정질 실리콘막 204a, 304a : 언도프트 폴리실리콘막
206, 308 : 도프트 폴리실리콘막 208, 310 : 유전체막
210, 312 : 컨트롤 게이트용 도전막 306 : 절연막
본 발명은 비휘발성 메모리 소자의 제조 방법에 관한 것으로, 터널 절연막과 플로팅 게이트 간의 계면에 불순물이 국부적으로 파일 업(pile up)되는 현상을 줄일 수 있는 비휘발성 메모리 소자의 제조 방법에 관한 것이다.
일반적으로 플래쉬 메모리 셀은 반도체 기판 상에 터널 절연막, 플로팅 게이트, 유전체막 및 컨트롤 게이트가 적층된 게이트와, 게이트 양측부의 반도체 기판에 형성된 접합 영역으로 이루어지며, 플로팅 게이트로 핫 전자(Hot electron)가 주입됨에 따라 프로그램되고, 주입된 전자가 F-N 터널링에 의해 방전됨에 따라 소거된다.
도 1은 종래 기술에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 1을 참조하면, 반도체 기판(100) 상에 터널 절연막(110), 플로팅 게이트용 도전막(140), 유전체막(150) 및 컨트롤 게이트용 도전막(160)을 순차적으로 적층한 후, 패터닝 공정을 진행하여 게이트 패턴을 형성한다.
이때, 플로팅 게이트용 도전막(140)은 불순물이 도핑되지 않은 언도프트 비정질 실리콘막(undoped amorphous silicon layer)(미도시) 상에 불순물이 고농도로 도핑된 도프트 폴리실리콘막(doped polysilicon layer)(미도시)을 형성한 후 열처리하여 형성한다. 이로 인해, 도프트 폴리실리콘막에 도핑된 불순물(예를들어, 인(phosphorous, P))이 언도프트 비정질 실리콘막으로 확산됨과 동시에 불순물이 확산된 비정질 실리콘막(미도시)이 결정화되어 제1 도프트 폴리실리콘막(120)과 제2 도프트 폴리실리콘막(130)의 적층 구조로 형성된다.
그러나, 플로팅 게이트용 도전막(140) 형성 시 언도프트 비정질 실리콘막과 불순물이 고농도로 도핑된 도프트 폴리실리콘막을 이중으로 형성한 후 후속한 열처리에 의해 불순물이 확산된 비정질 실리콘막을 결정화시키는 방법은 터널 절연막(110)과 플로팅 게이트용 도전막(140)의 계면, 즉 플로팅 게이트용 도전막(140)을 이루고 있는 결정립계 하단부에 불순물이 국부적으로 파일 업(pile up)되는 문제를 초래한다.
이렇게, 터널 절연막(110)과 플로팅 게이트용 도전막(140)의 계면에 불순물이 국부적으로 파일 업 되는 현상은 플로팅 게이트의 두께가 100nm 이상일 경우에는 무관하지만, 플로팅 게이트가 100nm 이하의 두께로 얇게 형성될 경우에는 셀 마다 국부적으로 파일 업 된 결정립계가 다르기 때문에 프로그램 및 소거 동작 시 문턱 전압(Vth; Treshold Voltage)의 변화를 야기시켜 소자의 오동작을 유발할 수 있다.
본 발명은 이중막으로 플로팅 게이트를 형성할 경우, 언도프트 비정질 실리콘막 상에 도프트 폴리실리콘막을 형성하기 전 열처리 공정 또는 절연막 증착 공정을 실시하여 언도프트 비정질 실리콘막을 결정화시킴으로써, 도프트 폴리실리콘막 증착 후 후속한 열처리 공정 시 불순물이 터널 절연막과 플로팅 게이트의 계면에 국부적으로 파일 업(pile up)되는 현상을 줄일 수 있는 비휘발성 메모리 소자의 제조 방법을 제공함에 있다.
본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법은, 반도체 기판 상에 터널 절연막 및 언도프트 비정질 실리콘막을 순차적으로 형성하는 단계, 언도프트 비정질 실리콘막을 결정화시키는 단계, 및 결정화된 언도프트 폴리실리콘막 상에 도프트 폴리실리콘막, 유전체막 및 컨트롤 게이트용 도전막을 순차적으로 형성하는 단계를 포함한다.
상기에서, 언도프트 비정질 실리콘막을 결정화시키는 단계는 급속열처리(Rapid Thermal Process; RTP) 공정, 스파이크 열처리(Spiking anneal) 공정 또는 퍼니스(furnace) 열처리 공정을 이용한다. 급속열처리 공정은 500 내지 1000℃의 온도와 1 내지 10-6Torr의 압력에서 실시되고, 질소(N2), 아르곤(Ar) 또는 헬륨(He) 가스 분위기에서 1초 내지 10분 동안 실시된다.
도프트 폴리실리콘막은 언도프트 비정질 실리콘막보다 1배 내지 5배 두껍게 형성된다. 언도프트 비정질 실리콘막을 결정화시키는 단계는, 언도프트 비정질 실리콘막 상에 절연막을 형성하되, 절연막 형성 시 가해지는 열을 이용한다. 절연막은 산화막 또는 질화막으로 형성된다. 절연막은 500℃ 내지 700℃의 온도에서 1Å 내지 10Å의 두께로 형성된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.
도 2a 내지 도 2d는 본 발명의 제1 실시예에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 반도체 기판(200) 상에 터널 절연막(202) 및 불순물이 도핑되지 않은 언도프트 비정질 실리콘막(204)을 순차적으로 형성한다. 터널 절연막(202)은 실리콘 산화막(SiO2)으로 형성할 수 있으며, 이 경우 산화(Oxidation) 공정으로 형성할 수 있다. 언도프트 비정질 실리콘막(204)은 플래시 메모리 소자의 플로팅 게이트로 사용하기 위한 것으로, 화학기상증착(Chemical Vapor Deposition; CVD) 방법, 예컨대 저압화학기상증착(Low Pressure Chemical Vapor Deposition; LPCVD)으로 형성할 수 있다.
도 2b를 참조하면, 열처리(Thermal Process) 공정을 실시하여 언도프트 비정질 실리콘막(204)을 결정화시킨다. 열처리 공정은 500℃ 이상의 고온에서 급속 열 처리(Rapid Thermal Process; RTP) 공정, 스파이크 열처리(spike anneal) 공정 또는 퍼니스(furnace) 열처리 공정을 이용하여 실시할 수 있다.
구체적으로, 급속 열처리(RTP) 공정은 언도프트 비정질 실리콘막(204)을 결정화시키기 위하여 500 내지 1000℃의 온도 및 1 내지 10-6Torr의 압력과 산화 방지를 위해 질소(N2), 아르곤(Ar) 또는 헬륨(He) 가스 분위기에서 1초 내지 10분 동안 실시한다.
한편, 스파이크 열처리 공정은 일반적인 급속 열처리 공정과는 달리 급속 열처리 공정에 의해 최대 온도에서 일정 시간 동안의 온도 유지없이 바로 온도 강하가 일어나도록 실시하는 것으로, 언도프트 비정질 실리콘막(204)을 결정화시키기 위하여 500 내지 1100℃의 온도 및 1 내지 10-6Torr의 압력과 산화 방지를 위해 질소(N2), 아르곤(Ar) 또는 헬륨(He) 가스 분위기에서 1초 내지 100초 동안 실시한다. 그리고, 스파이크 열처리 공정에서 공정 최대 온도는 1000 내지 1100℃ 정도로 하는 것이 바람직하다.
이로써, 500℃ 이상의 고온 급속 열처리 공정, 고온 스파이크 열처리 공정 또는 고온 퍼니스 열처리 공정에 의해 언도프트 비정질 실리콘막(204)이 결정화되어 언도프트 폴리실리콘막(204a)이 형성된다.
상기한 바와 같이, 본 발명의 제1 실시예에 따르면 후속한 플로팅 게이트용 도프트 폴리실리콘막(미도시) 형성 전 고온의 급속 열처리(RTP) 공정, 스파이크 열 처리 공정 또는 퍼니스 열처리 공정을 실시하여 언도프트 비정질 실리콘막(204)을 결정화시켜 언도프트 폴리실리콘막(204a)을 형성한다. 따라서, 언도프트 폴리실리콘막(204a) 상에 불순물이 고농도로 도핑된 도프트 폴리실리콘막을 형성한 후 후속한 공정에서 열처리를 실시할 경우, 도프트 폴리실리콘막에 도핑된 불순물이 결정립계를 갖는 언도프트 폴리실리콘막(204a)으로 인해 하부의 언도프트 폴리실리콘막(204a)으로 확산되는 양이 줄어듦에 따라 터널 절연막(202)과 언도프트 폴리실리콘막(204a)의 계면에 불순물이 파일 업(pile up)되는 현상을 줄일 수 있다.
도 2c를 참조하면, 결정화된 언도프트 폴리실리콘막(204a) 상에 불순물이 고농도로 도핑된 도프트 폴리실리콘막(206), 유전체막(208) 및 컨트롤 게이트용 도전막(210)을 순차적으로 형성한다. 여기서, 도프트 폴리실리콘막(206)은 불순물로 인(phosphorous, P) 또는 비소(arsenic, As) 등을 도핑할 수 있으며, 후속한 열처리 공정에서 불순물이 도핑되지 않은 언도프트 폴리실리콘막(204a)으로 불순물을 확산시키기 위하여 불순물을 고농도로 도핑하여 형성한다. 이때, 도프트 폴리실리콘막(206)의 두께는 언도프트 비정질 실리콘막(204, 또는 언도프트 폴리실리콘막(204a))의 두께보다 1배 내지 5배 두껍게 형성한다.
유전체막(208)은 산화막, 질화막 및 산화막(Oxide-Nitride-Oxide; ONO)의 적층 구조로 형성할 수 있다. 컨트롤 게이트용 도전막(210)은 플래시 메모리 소자의 컨트롤 게이트로 사용하기 위한 것으로, 불순물이 도핑된 도프트 폴리실리콘막, 금속막 또는 이들의 적층막으로 형성할 수 있다. 바람직하게, 컨트롤 게이트용 도전막(210)은 도프트 폴리실리콘막으로 형성할 수 있다. 이때, 도프트 폴리실리콘 막(206), 유전체막(208) 및 컨트롤 게이트용 도전막(210)은 CVD 방법 또는 물리기상증착(Physical Vapor Depositio; PVD) 방법으로 형성할 수 있으며, 바람직하게 CVD 방법, 예컨대 LPCVD 방법으로 형성할 수 있다. 한편, 컨트롤 게이트용 도전막(210)은 후속 형성될 컨트롤 게이트의 저항을 낮추기 위하여 금속 실리사이드층(미도시)을 더 포함하여 형성할 수도 있다.
도 2d를 참조하면, 통상적인 식각 공정으로 컨트롤 게이트용 도전막(210), 유전체막(208), 도프트 폴리실리콘막(206) 및 언도프트 폴리실리콘막(204a)을 패터닝한다. 이로써, 언도프트 폴리실리콘막(204a)과 도프트 폴리실리콘막(206)의 적층 구조로 이루어지는 플로팅 게이트(212)가 형성되고, 컨트롤 게이트용 도전막(210)으로 이루어지는 컨트롤 게이트(210a)가 형성되며, 터널 절연막(202), 플로팅 게이트(212), 유전체막(208) 및 컨트롤 게이트(210a)의 적층 구조로 이루어지는 게이트 패턴(214)이 형성된다.
이때, 게이트 패턴(214) 형성 시 플로팅 게이트(212)가 불순물이 주입되지 않은 언도프트 폴리실리콘막(204a)을 포함하여 형성되나, 후속한 고온의 열처리 공정 시 도프트 폴리실리콘막(206)에 도핑된 불순물이 언도프트 폴리실리콘막(204a)으로 확산됨에 따라 언도프트 폴리실리콘막(204a)이 불순물이 도핑된 제2 도프트 폴리실리콘막(미도시)으로 변경된다. 그러나, 도프트 폴리실리콘막(206) 형성 전 500℃ 이상의 고온에서 열처리를 실시하여 언도프트 비정질 실리콘막(204)을 결정화시킴으로써, 후속한 열처리 공정 시 결정립계를 갖는 언도프트 폴리실리콘막(204a)에 의해 도프트 폴리실리콘막(206)으로부터 언도프트 폴리실리콘막(204a) 으로 불순물이 확산되는 현상을 줄일 수 있고, 이를 통해 터널 절연막(202)과 불순물이 확산된 제2 도프트 폴리실리콘막의 계면에 불순물이 국부적으로 파일 업(pile up)되는 현상을 줄일 수 있다.
이렇게, 터널 절연막(202)과 제2 도프트 폴리실리콘막의 계면에 불순물이 국부적으로 파일 업 되는 현상을 방지함에 따라 프로그램 시 스텝 바이어스에 따른 문턱 전압(Vth) 변화 및 소거 동작 시 문턱 전압 분포를 개선하여 소자의 전기적 특성이 개선된다. 또한, 터널 절연막(202)의 계면 상에 균일한 도핑 농도를 이룰 수 있어 싸이클링(cycling)과 같은 신뢰성 특성도 향상된다.
도 3a 내지 도 3d는 본 발명의 제2 실시예에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 3a를 참조하면, 반도체 기판(300) 상에 터널 절연막(302) 및 불순물이 도핑되지 않은 언도프트 비정질 실리콘막(304)을 순차적으로 형성한다. 터널 절연막(302)은 실리콘 산화막(SiO2)으로 형성할 수 있으며, 이 경우 산화(Oxidation) 공정으로 형성할 수 있다. 언도프트 비정질 실리콘막(304)은 플래시 메모리 소자의 플로팅 게이트로 사용하기 위한 것으로, CVD 방법, 예컨대 LPCVD으로 형성할 수 있다.
도 3b를 참조하면, 절연막(306)을 형성하되, 절연막(306) 증착 시 가해지는 열을 이용하여 언도프트 비정질 실리콘막(304)을 결정화시킨다. 여기서, 절연막(306)은 산화막 또는 질화막으로 형성할 수 있으며, 바람직하게 실리콘 산화 막(SiO2) 또는 실리콘 질화막(SixNy)으로 형성할 수 있다. 이때, 절연막(306)은 박막의 두께 조절이 용이한 원자층증착(Atomic Layer Deposition; ALD) 방법을 이용하여 형성한다.
원자층증착 방법을 이용하여 절연막(306)을 형성할 경우, 절연막(306)은 500℃ 내지 700℃의 온도를 이용하여 언도프트 비정질 실리콘막(304)과 이후에 형성될 도프트 폴리실리콘막(미도시) 간에 기생 커패시터(Capacitor)가 생기지 않을만큼의 두께로 형성하며, 바람직하게 1Å 내지 10Å의 두께로 형성한다.
도 4는 본 발명에 적용되는 원자층증착(Atomic Layer Deposition; ALD) 방법을 설명하기 위해 도시한 도면으로서, 이를 참조하여 원자층증착 방법을 간략하게 설명하기로 한다.
도 4를 참조하면, 원자층증착(ALD) 방법은 크게 실리콘(Si) 소스 공급 단계(a), 퍼지 단계(b) 및 반응 가스 공급 단계(c)로 분류되며, 구체적으로는 실리콘(Si) 소스 가스를 공급(1)하여 반도체 기판 표면에 한 층의 소스를 화학적으로 흡착시키고 여분의 물리적 흡착된 소스들을 퍼지가스를 흘려보내어 퍼지(2)시킨 다음, 한 층의 소스에 반응 가스를 공급(3)하여 한 층의 소스와 반응 가스를 화학 반응시켜 원하는 원자층 박막을 증착하고 여분의 반응 가스는 퍼지가스를 흘려보내 퍼지(4)시킨다. 여기서, 실리콘(Si) 소스 공급, 퍼지, 반응 가스 공급 및 퍼지로 이루어지는 1~4 과정을 단위 사이클(A)로 정의하며, 이때, 절연막(306)은 언도프트 비정질 실리콘막(304)과 이후에 형성될 도프트 폴리실리콘막 간에 기생 커패시터가 생기지 않을만큼의 두께로 형성하기 위하여 단위 사이클(A)을 반복 실시하여 1 내지 10Å의 두께로 형성한다.
보다 구체적으로, 절연막(306)을 실리콘 산화막(SiO2)으로 형성할 경우, 실리콘 산화막(SiO2)은 소스 가스로 SiCl4, SiH2Cl2 또는 SiH4 가스를 사용하고, 반응 가스로 O2, O3 또는 H2O 가스를 사용하여 형성한다. 이때, 퍼지 가스로는 아르곤(Ar) 가스를 사용한다.
반면, 절연막(306)을 실리콘 질화막(SixNy)으로 형성할 경우, 실리콘 질화막(SixNy)은 소스 가스로 SiCl4, SiH2Cl2 또는 SiH4 가스를 사용하고, 반응 가스로 NO, N2O, N2 또는 NH3 가스를 사용하여 형성한다. 이때, 퍼지 가스로는 아르곤(Ar) 가스를 사용한다.
이렇듯, 절연막(306) 증착 시 가해지는 열에 의해 언도프트 비정질 실리콘막(304)이 결정화되어 언도프트 폴리실리콘막(304a)이 형성된다.
상기한 바와 같이, 본 발명의 제2 실시예에 따르면 후속한 플로팅 게이트용 도프트 폴리실리콘막(미도시) 형성 전 언도프트 비정질 실리콘막(304) 상에 절연막(306)을 증착하여 절연막(306) 증착 시 가해지는 열에 의해 언도프트 비정질 실리콘막(304)을 결정화시켜 언도프트 폴리실리콘막(304a)으로 변경한다. 따라서, 언도프트 폴리실리콘막(304a) 상에 불순물이 고농도로 도핑된 도프트 폴리실리콘막을 형성한 후 후속한 공정에서 열처리를 실시할 경우, 도프트 폴리실리콘막에 도핑된 불순물이 결정립계를 갖는 언도프트 폴리실리콘막(304a)으로 인해 하부의 언도프트 폴리실리콘막(304a)으로 확산되는 양이 줄어듦에 따라 터널 절연막(302)과 언도프트 폴리실리콘막(304a)의 계면에 불순물이 국부적으로 파일 업(pile up)되는 현상을 줄일 수 있다.
도 3c를 참조하면, 결정화된 언도프트 폴리실리콘막(304a) 상에 불순물이 고농도로 도핑된 도프트 폴리실리콘막(308) 유전체막(310) 및 컨트롤 게이트용 도전막(312)을 순차적으로 형성한다. 여기서, 도프트 폴리실리콘막(308)은 불순물로 인(phosphorous, P) 또는 비소(arsenic, As) 등을 도핑할 수 있으며, 후속한 열처리 공정에서 불순물이 도핑되지 않은 언도프트 폴리실리콘막(304a)으로 불순물을 확산시키기 위하여 불순물을 고농도로 도핑하여 형성한다. 이때, 도프트 폴리실리콘막(308)의 두께는 언도프트 비정질 실리콘막(304, 또는 언도프트 폴리실리콘막(304a))의 두께보다 1배 내지 5배 두껍게 형성한다.
유전체막(310)은 산화막, 질화막 및 산화막(Oxide-Nitride-Oxide; ONO)의 적층 구조로 형성할 수 있다. 컨트롤 게이트용 도전막(312)은 플래시 메모리 소자의 컨트롤 게이트로 사용하기 위한 것으로, 불순물이 도핑된 도프트 폴리실리콘막, 금속막 또는 이들의 적층막으로 형성할 수 있다. 바람직하게, 컨트롤 게이트용 도전막(312)은 도프트 폴리실리콘막으로 형성할 수 있다. 이때, 도프트 폴리실리콘막(308), 유전체막(310) 및 컨트롤 게이트용 도전막(312)은 CVD 방법 또는 PVD 방법으로 형성할 수 있으며, 바람직하게 CVD 방법, 예컨대 LPCVD 방법으로 형성할 수 있다. 한편, 컨트롤 게이트용 도전막(312)은 후속 형성될 컨트롤 게이트의 저항을 낮추기 위하여 금속 실리사이드층(미도시)을 더 포함하여 형성할 수도 있다.
도 3d를 참조하면, 통상적인 식각 공정으로 컨트롤 게이트용 도전막(312), 유전체막(310), 도프트 폴리실리콘막(308) 및 언도프트 폴리실리콘막(304a)을 패터닝한다. 이로써, 언도프트 폴리실리콘막(304a), 절연막(306) 및 도프트 폴리실리콘막(308)의 적층 구조로 이루어지는 플로팅 게이트(314)가 형성되고, 컨트롤 게이트용 도전막(312)으로 이루어지는 컨트롤 게이트(312a)가 형성되며, 터널 절연막(302), 플로팅 게이트(314), 유전체막(310) 및 컨트롤 게이트(312a)의 적층 구조로 이루어지는 게이트 패턴(316)이 형성된다.
이때, 게이트 패턴(316) 형성 시 플로팅 게이트(314)가 불순물이 주입되지 않은 언도프트 폴리실리콘막(304a)을 포함하여 형성되나, 후속한 고온의 열처리 공정 시 도프트 폴리실리콘막(308)에 도핑된 불순물이 언도프트 폴리실리콘막(304a)으로 확산됨에 따라 언도프트 폴리실리콘막(304a)이 불순물이 도핑된 제2 도프트 폴리실리콘막(미도시)으로 변경된다. 그러나, 도프트 폴리실리콘막(308) 형성 전 500℃ 이상의 고온에서 절연막(306)을 증착하되, 절연막(306) 증착 시 가해지는 열에 의해 언도프트 비정질 실리콘막(304)을 결정화시킴으로써, 후속한 열처리 공정 시 결정립계를 갖는 언도프트 폴리실리콘막(304a)에 의해 도프트 폴리실리콘막(308)으로부터 언도프트 폴리실리콘막(304a)으로 불순물이 확산되는 현상을 줄일 수 있고, 이를 통해 터널 절연막(302)과 불순물이 확산된 제2 도프트 폴리실리콘막의 계면에 불순물이 국부적으로 파일 업(pile up)되는 현상을 줄일 수 있다.
본 발명은 상기에서 서술한 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 상기의 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 따라서, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
본 발명은 이중막으로 플로팅 게이트를 형성할 경우, 언도프트 비정질 실리콘막 상에 도프트 폴리실리콘막을 형성하기 전 열처리 공정 또는 절연막 증착 공정을 실시하여 언도프트 비정질 실리콘막을 결정화시킴으로써, 도프트 폴리실리콘막 증착 후 후속한 열처리 공정 시 결정립계를 갖는 언도프트 비정질 실리콘막에 의해 도프트 폴리실리콘막으로부터 불순물이 하부로 확산되는 양을 줄여 불순물이 터널 절연막과 플로팅 게이트의 계면에 국부적으로 파일 업(pile up)되는 현상을 개선하고, 이를 통해 프로그램 및 소거 동작 시 문턱 전압(Vth)의 변화를 방지함에 따라 소자의 전기적 특성을 향상시킬 수 있다.

Claims (9)

  1. 반도체 기판 상에 터널 절연막 및 언도프트 비정질 실리콘막을 순차적으로 형성하는 단계;
    상기 언도프트 비정질 실리콘막을 결정화시키는 단계; 및
    결정화된 언도프트 폴리실리콘막 상에 도프트 폴리실리콘막, 유전체막 및 컨트롤 게이트용 도전막을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 언도프트 비정질 실리콘막을 결정화시키는 단계는 급속열처리(Rapid Thermal Process; RTP) 공정, 스파이크 열처리(Spiking anneal) 공정 또는 퍼니스(furnace) 열처리 공정을 이용하는 비휘발성 메모리 소자의 제조 방법.
  3. 제 2 항에 있어서,
    상기 급속열처리 공정은 500 내지 1000℃의 온도와 1 내지 10-6Torr의 압력에서 실시되는 비휘발성 메모리 소자의 제조 방법.
  4. 제 2 항에 있어서,
    상기 급속열처리 공정은 질소(N2), 아르곤(Ar) 또는 헬륨(He) 가스 분위기에서 1초 내지 10분 동안 실시되는 비휘발성 메모리 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 도프트 폴리실리콘막은 상기 언도프트 비정질 실리콘막보다 1배 내지 5배 두껍게 형성되는 비휘발성 메모리 소자의 제조 방법.
  6. 제 1 항에 있어서, 상기 언도프트 비정질 실리콘막을 결정화시키는 단계는,
    상기 언도프트 비정질 실리콘막 상에 절연막을 형성하되, 상기 절연막 형성 시 가해지는 열을 이용하는 비휘발성 메모리 소자의 제조 방법.
  7. 제 6 항에 있어서,
    상기 절연막은 산화막 또는 질화막으로 형성되는 비휘발성 메모리 소자의 제조 방법.
  8. 제 6 항에 있어서,
    상기 절연막은 500℃ 내지 700℃의 온도를 이용하여 형성되는 비휘발성 메모리 소자의 제조 방법.
  9. 제 6 항에 있어서,
    상기 절연막은 1Å 내지 10Å의 두께로 형성되는 비휘발성 메모리 소자의 제조 방법.
KR1020070035956A 2007-04-12 2007-04-12 비휘발성 메모리 소자의 제조 방법 KR20080092540A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070035956A KR20080092540A (ko) 2007-04-12 2007-04-12 비휘발성 메모리 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070035956A KR20080092540A (ko) 2007-04-12 2007-04-12 비휘발성 메모리 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080092540A true KR20080092540A (ko) 2008-10-16

Family

ID=40153496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070035956A KR20080092540A (ko) 2007-04-12 2007-04-12 비휘발성 메모리 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20080092540A (ko)

Similar Documents

Publication Publication Date Title
KR100615093B1 (ko) 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법
US6455372B1 (en) Nucleation for improved flash erase characteristics
TW561513B (en) Semiconductor device and method of manufacturing the same
US9553175B2 (en) SONOS type stacks for nonvolatile charge trap memory devices and methods to form the same
KR101340098B1 (ko) 반도체 장치의 제조 방법
JP4617574B2 (ja) 不揮発性半導体記憶装置およびその製造方法
KR100456314B1 (ko) 반도체 소자의 게이트전극 형성 방법
US6893920B2 (en) Method for forming a protective buffer layer for high temperature oxide processing
US20040127005A1 (en) Method of manufacturing semiconductor device
US9406519B2 (en) Memory device structure and method
KR20080092540A (ko) 비휘발성 메모리 소자의 제조 방법
KR20080041478A (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
US20090256188A1 (en) Method for manufacturing semiconductor device and the semiconductor device
JP4590744B2 (ja) 不揮発性半導体記憶素子及びその製造方法
KR20080002030A (ko) 비휘발성 메모리 장치의 게이트 구조물 형성 방법
KR20080010514A (ko) 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법
KR101062998B1 (ko) 플라즈마 증착 기술을 이용한 나노결정 실리콘막 구조체, 그의 형성방법, 나노결정 실리콘막 구조체를 구비하는 비휘발성 메모리 소자 및 그의 형성방법
KR100745604B1 (ko) 반도체 소자 및 그 형성 방법
KR100914292B1 (ko) 실리콘 나노크리스탈을 갖는 전하트랩층 형성방법과, 이를이용한 불휘발성 메모리소자 및 그 제조방법
KR101038398B1 (ko) 반도체 소자의 플로팅 게이트막 형성방법
KR20100011482A (ko) 반도체 소자의 게이트 도전막 형성방법
KR100721203B1 (ko) 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법
KR20070023373A (ko) 비휘발성 메모리 장치의 제조 방법
KR20100012647A (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR20100011243A (ko) 알루미늄질화막을 구비하는 비휘발성메모리장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid